• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H03F
審判 査定不服 1項3号刊行物記載 特許、登録しない。 H03F
審判 査定不服 5項独立特許用件 特許、登録しない。 H03F
管理番号 1284699
審判番号 不服2013-1392  
総通号数 172 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2014-04-25 
種別 拒絶査定不服の審決 
審判請求日 2013-01-25 
確定日 2014-02-13 
事件の表示 特願2008-281842「電圧振幅回路」拒絶査定不服審判事件〔平成22年 5月13日出願公開、特開2010-109884〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯

本願は、平成20年10月31日に出願したものであって、手続きの概要は以下のとおりである。

拒絶理由通知 :平成24年 8月31日(起案日)
意見書 :平成24年 9月19日
手続補正 :平成24年 9月19日
拒絶査定 :平成24年11月 2日(起案日)
拒絶査定不服審判請求 :平成25年 1月25日
手続補正 :平成25年 1月25日
審尋 :平成25年 8月14日(起案日)
回答書 :平成25年 9月27日

第2 平成25年1月25日付けの手続補正についての補正却下の決定

[補正却下の決定の結論]
平成25年1月25日付けの手続補正を却下する。

[理由]
1.本件補正

平成25年1月25日付けの手続補正(以下「本件補正」という。)は、特許請求の範囲についてするもので、本件補正前に、
「 【請求項1】
ローサイドスイッチ素子とハイサイドスイッチ素子を備え、電圧を振幅させて電流を出力する電圧振幅回路であって、
前記ローサイドスイッチ素子及び前記ハイサイドスイッチ素子をNチャンネルのスイッチ素子で構成し、前記ハイサイドスイッチ素子の制御端子と入力端子との間に抵抗を接続し、
前記ローサイドスイッチ素子の制御端子にのみ駆動電源を接続し、前記ローサイドスイッチ素子の入力端子と前記ハイサイドスイッチ素子の制御端子とを接続するとともに、
前記ローサイドスイッチ素子の入力端子と前記ハイサイドスイッチ素子の出力端子間にダイオードを接続し、このダイオードのアノードを負荷及び前記ハイサイドスイッチ素子の出力端子に接続し、このダイオードのカソードを前記ローサイドスイッチ素子の入力端子に接続してあることを特徴とする電圧振幅回路。
【請求項2】
前記ハイサイドスイッチ素子を直列に複数個接続してあることを特徴とする請求項1記載の電圧振幅回路。
【請求項3】
前記ローサイドスイッチ素子を直列に複数個接続してあることを特徴とする請求項2記載の電圧振幅回路。」
とあったところを、

本件補正後、
「 【請求項1】
ローサイドスイッチ素子とハイサイドスイッチ素子を備え、電圧を振幅させて電流を出力する電圧振幅回路であって、
前記ローサイドスイッチ素子及び前記ハイサイドスイッチ素子をNチャンネルのスイッチ素子で構成し、前記ハイサイドスイッチ素子のゲート端子とドレイン端子との間に抵抗を接続し、
前記ローサイドスイッチ素子のゲート端子にのみ駆動電源を接続し、前記ローサイドスイッチ素子のドレイン端子と前記ハイサイドスイッチ素子のゲート端子とを接続するとともに、
前記ローサイドスイッチ素子のドレイン端子と前記ハイサイドスイッチ素子のソース端子間にダイオードを接続し、このダイオードのアノードを負荷の一端及び前記ハイサイドスイッチ素子のソース端子に接続し、このダイオードのカソードを前記ローサイドスイッチ素子のドレイン端子に接続してあり、
さらに、前記ハイサイドスイッチ素子のドレイン端子に電圧源を接続してあるとともに、前記負荷の他端及び前記ローサイドスイッチ素子のソース端子を接地してあることを特徴とする電圧振幅回路。
【請求項2】
前記ハイサイドスイッチ素子を直列に複数個接続し、それぞれの前記ハイサイドスイッチ素子のゲート端子とドレイン端子との間に抵抗を接続してあり、ドレイン端子が隣り合う前記ハイサイドスイッチ素子のソース端子と接続していないハイサイドスイッチ素子のドレイン端子にのみ前記電圧源を接続してあることを特徴とする請求項1記載の電圧振幅回路。
【請求項3】
前記ローサイドスイッチ素子を直列に複数個接続し、ソース端子を接地させるローサイドスイッチのゲート端子にのみ駆動電源を接続してあることを特徴とする請求項2記載の電圧振幅回路。」
とするものである。

上記本件補正の内容は、請求項1については、発明特定事項である「制御端子」「入力端子」「出力端子」について、それぞれ、「ゲート端子」「ドレイン端子」「ソース端子」と限定し、「ハイサイドスイッチ素子」「負荷」「ローサイドスイッチ素子」について、「前記ハイサイドスイッチ素子のドレイン端子に電圧源を接続してあるとともに、前記負荷の他端及び前記ローサイドスイッチ素子のソース端子を接地してある」と限定したものである。
請求項1についてする補正は、発明特定事項を限定するものであるから、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。

そこで、本件補正後の請求項1に係る発明(以下「本件補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか(特許法第17条の2第6項において準用する同法第126条第7項に規定する要件を満たすか)否かについて、以下検討する。

2.引用例

原査定の拒絶の理由に引用された特開昭53-94165号公報(昭和53年8月17日公開、以下「引用例」という。)には、図面と共に、以下の記載がある。(なお、下線は当審で付与した。)

(1)「本発明は電力増幅器に関するものである。
第1図は従来の電力用増幅素子にトランジスタを用いた電力増幅器である。1,2 はNPN トランジスタ、3 は負荷、4,5 は電源、6 はダイオード、7 は抵抗、8 は入力信号源である。以下第1図の動作を説明する。」(1頁左下欄20行?右下欄5行)

(2)「第2図は、第1図のNPN トランジスタを電力増幅用エンハンスメント型N チャネルMOSFETに置きかえ、かつダイオード6 を、エンハンスメント型N チャネルMOS FET のゲート-ドレインを接続した二端子素子に置き換えたものである。第2図において、第1図と同一符号は同一物を示し、9,10,11 はエンハンスメント型N チャネルMOS FET である。第2図において、エンハンスメント型N チャネルMOS FET 10は第1図のダイオード6 でも同じである。しかし、第2図を集積回路として組む時は、FET とダイオードの製造プロセスが異なるため、第2図のように、第1図のダイオード6 はFET で構成した方が経済的である。第2図の動作は第1図と同様である。信号の正の半サイクルの時、エンハンスメント型N チャネルMOS FET 11は導通状態となり、電流は電源5 から負荷3 ,エンハンスメント型N チャネルMOS FET 10,11 に流れる。この時、エンハンスメント型N チャネルMOS FET 9 は、エンハンスメント型MOS FET 10の電圧降下がバイアスとしてゲート-ソース間に加えられ非導通状態である。次に信号の負の半サイクルでエンハンスメント型N チャネルMOSFET11は非導通状態となる。この時、エンハンスメント型N チャネルMOSFET 10 には電流が流れず非導通状態であるため、エンハンスメント型N チャネルMOS FET 9 のゲートには抵抗7 を通して電源4 の電圧が加わり、導通状態となり、電源は電源4 から、エンハンスメント型MOS FET 9 ,負荷3 を通して流れる。こうして入力信号が電力増幅される。」(2頁左上欄11行?左下欄1行)

上記摘示事項及び図面の記載から以下のことがいえる。

(a)引用例には、「電力増幅器」が記載されている(摘示事項(1))。

(b)「エンハンスメント型N チャネルMOS FET 9 」のゲート端子とドレイン端子との間に「抵抗7 」を接続してある(第2図)。

(c)「エンハンスメント型N チャネルMOS FET 11」のゲート端子に「入力信号源8 」を接続してある(第2図)。

(d)「エンハンスメント型N チャネルMOS FET 11」のドレイン端子と「エンハンスメント型N チャネルMOS FET 9 」のゲート端子とを接続してある(第2図)。

(e)第2図は、第1図のNPN トランジスタを電力増幅用エンハンスメント型N チャネルMOSFETに置きかえ、かつダイオード6 を、エンハンスメント型N チャネルMOS FET のゲート-ドレインを接続した二端子素子に置き換えたものである。第2図において、エンハンスメント型N チャネルMOS FET 10は第1図のダイオード6 でも同じである(摘示事項(2))。

(f)「エンハンスメント型N チャネルMOS FET 11」のドレイン端子と「エンハンスメント型N チャネルMOS FET 9 」のソース端子の間に「エンハンスメント型N チャネルMOS FET 10」を接続してある(第2図)。「ダイオード6 」を「エンハンスメント型N チャネルMOS FET 10」に置き換えない場合、「エンハンスメント型N チャネルMOS FET 11」のドレイン端子と「エンハンスメント型N チャネルMOS FET 9 」のソース端子の間に「ダイオード6 」を接続する。

(g)「エンハンスメント型N チャネルMOS FET 10」のドレイン端子を「負荷3 」の一端及び「エンハンスメント型N チャネルMOS FET 9 」のソース端子に接続してある(第2図)。「ダイオード6 」を「エンハンスメント型N チャネルMOS FET 10」に置き換えない場合、「ダイオード6 」のアノードを「負荷3 」の一端及び「エンハンスメント型N チャネルMOS FET 9 」のソース端子に接続する。

(h)「エンハンスメント型N チャネルMOS FET 10」のソース端子を「エンハンスメント型N チャネルMOS FET 11」のドレイン端子に接続してある(第2図)。「ダイオード6 」を「エンハンスメント型N チャネルMOS FET 10」に置き換えない場合、「ダイオード6 」のカソードを「エンハンスメント型N チャネルMOS FET 11」のドレイン端子に接続する。

(i)「電源4 」の陰極を「電源5 」の陽極に接続してある(第2図)。

(j)「エンハンスメント型N チャネルMOS FET 9 」のドレイン端子に「電源4 」の陽極を接続してある(第2図)。

(k)「負荷3 」の他端を「電源4 」の陰極及び「電源5 」の陽極に接続してある(第2図)。

(l)「エンハンスメント型N チャネルMOS FET 11」のソース端子を「電源5 」の陰極に接続してある(第2図)。

以上を総合勘案すると、引用例には、次の発明(以下「引用発明」という。)が記載されているものと認める。

「電力増幅器であって、
エンハンスメント型N チャネルMOS FET 9 のゲート端子とドレイン端子との間に抵抗7 を接続し、
エンハンスメント型N チャネルMOS FET 11のゲート端子に入力信号源8 を接続し、エンハンスメント型N チャネルMOS FET 11のドレイン端子とエンハンスメント型N チャネルMOS FET 9 のゲート端子とを接続するとともに、
エンハンスメント型N チャネルMOS FET 11のドレイン端子とエンハンスメント型N チャネルMOS FET 9 のソース端子の間にダイオード6 を接続し、このダイオード6 のアノードを負荷3 の一端及びエンハンスメント型N チャネルMOS FET 9 のソース端子に接続し、ダイオード6 のカソードをエンハンスメント型N チャネルMOS FET 11のドレイン端子に接続してあり、
さらに、エンハンスメント型N チャネルMOS FET 9 のドレイン端子に電源4 の陽極を接続してあるとともに、負荷3 の他端を電源4 の陰極及び電源5 の陽極に接続し、エンハンスメント型N チャネルMOS FET 11のソース端子を電源5 の陰極に接続してある電力増幅器。」

3.対比

そこで、本件補正発明と引用発明とを対比する。

(1)電圧振幅回路
引用発明の「エンハンスメント型N チャネルMOS FET 11」は、低電位側に配されており、「スイッチ素子」ともいえるから、「ローサイドスイッチ素子」といえる。引用発明の「エンハンスメント型N チャネルMOS FET 9 」は、高電位側に配されており、「スイッチ素子」ともいえるから、「ハイサイドスイッチ素子」といえる。引用発明の「電力増幅器」は、「入力信号源8 」の振動する電圧を「エンハンスメント型N チャネルMOS FET 11」のゲート端子に印加して、「ダイオード6 」のアノード(「エンハンスメント型N チャネルMOS FET 9 」のソース端子)から電流を「負荷3 」に出力するから、「電圧を振幅させて電流を出力する電圧振幅回路」といえる。
したがって、本件補正発明と引用発明とは、「ローサイドスイッチ素子とハイサイドスイッチ素子を備え、電圧を振幅させて電流を出力する電圧振幅回路」である点で一致する。

(2)スイッチ素子のチャンネル
本件補正発明と引用発明とは、「前記ローサイドスイッチ素子及び前記ハイサイドスイッチ素子をNチャンネルのスイッチ素子で構成」する点で一致する。

(3)ハイサイドスイッチ素子と抵抗との接続
本件補正発明と引用発明とは、「前記ハイサイドスイッチ素子のゲート端子とドレイン端子との間に抵抗を接続」する点で一致する。

(4)スイッチ素子と駆動電源との接続
引用発明の「入力信号源8 」は、その振動する電圧を「エンハンスメント型N チャネルMOS FET 11」のゲート端子に印加して、「ダイオード6 」のアノード(「エンハンスメント型N チャネルMOS FET 9 」のソース端子)から電流を「負荷3 」に出力させるから、「駆動電源」といえる。引用発明の「エンハンスメント型N チャネルMOS FET 9 」のゲート端子には、「駆動電源」といえるものが接続されていない。
したがって、本件補正発明と引用発明とは、「前記ローサイドスイッチ素子のゲート端子にのみ駆動電源を接続」する点で一致する。

(5)ローサイドスイッチ素子とハイサイドスイッチ素子との接続
本件補正発明と引用発明とは、「前記ローサイドスイッチ素子のドレイン端子と前記ハイサイドスイッチ素子のゲート端子とを接続する」点で一致する。

(6)スイッチ素子及び負荷とダイオードとの接続
本件補正発明と引用発明とは、「前記ローサイドスイッチ素子のドレイン端子と前記ハイサイドスイッチ素子のソース端子間にダイオードを接続し、このダイオードのアノードを負荷の一端及び前記ハイサイドスイッチ素子のソース端子に接続し、このダイオードのカソードを前記ローサイドスイッチ素子のドレイン端子に接続して」ある点で一致する。

(7)スイッチ素子及び負荷と電圧源との接続
引用発明の「電源4,5 」は、「エンハンスメント型N チャネルMOS FET 9 」のドレイン端子に定電圧を印加し、「負荷3 」の他端に該定電圧を分割した電圧を印加するから、「電圧源」といえる。
したがって、本件補正発明と引用発明とは、「さらに、前記ハイサイドスイッチ素子のドレイン端子に電圧源を接続してあるとともに、前記ローサイドスイッチ素子のソース端子を接地してある」点で一致し、「負荷の他端」について、本件補正発明は、接地してあるのに対し、引用発明は、「エンハンスメント型N チャネルMOS FET 9 」のドレイン端子に印加した定電圧を分割した電圧を印加してある点で相違する。

そうすると、本件補正発明と引用発明とは、次の点で一致する。

<一致点>

「ローサイドスイッチ素子とハイサイドスイッチ素子を備え、電圧を振幅させて電流を出力する電圧振幅回路であって、
前記ローサイドスイッチ素子及び前記ハイサイドスイッチ素子をNチャンネルのスイッチ素子で構成し、前記ハイサイドスイッチ素子のゲート端子とドレイン端子との間に抵抗を接続し、
前記ローサイドスイッチ素子のゲート端子にのみ駆動電源を接続し、前記ローサイドスイッチ素子のドレイン端子と前記ハイサイドスイッチ素子のゲート端子とを接続するとともに、
前記ローサイドスイッチ素子のドレイン端子と前記ハイサイドスイッチ素子のソース端子間にダイオードを接続し、このダイオードのアノードを負荷の一端及び前記ハイサイドスイッチ素子のソース端子に接続し、このダイオードのカソードを前記ローサイドスイッチ素子のドレイン端子に接続してあり、
さらに、前記ハイサイドスイッチ素子のドレイン端子に電圧源を接続してあるとともに、前記ローサイドスイッチ素子のソース端子を接地してある電圧振幅回路。」の点。

そして、次の点で相違する。

<相違点>

「負荷の他端」について、本件補正発明は、接地してあるのに対し、引用発明は、「エンハンスメント型N チャネルMOS FET 9 」のドレイン端子に印加した定電圧を分割した電圧を印加してある点。

4.判断

そこで、上記相違点について検討する。

交互に導通するローサイドスイッチ素子とハイサイドスイッチ素子との間を出力端子とする電力増幅器に負荷の一端を接続し、該負荷の他端を接地することは、該負荷が容量性であるものにおいて、周知である(例えば、特開昭62-243407号広報第1図、特開平9-174883号広報図9、特開2006-113580号広報図4参照)。
当業者は係る知見を有するから、引用発明の電力増幅器を、容量性の負荷に適用し、その際、該負荷の他端を接地することは、容易に想到し得る。

効果についてみても、上記構成の変更に伴って当然に予測される程度のことであって、格別顕著なものがあるとは認められない。

したがって、本件補正発明は、引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであり、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができないものである。

5.本件補正についてのむすび

以上のとおり、本件補正は、特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明について

1.本願発明

平成25年1月25日付けの手続補正は、上記のとおり却下されたので、本願の請求項1ないし3に係る発明は、平成24年9月19日付けの手続補正により補正された特許請求の範囲の請求項1ないし3に記載された事項により特定されるものであるところ、請求項1に係る発明(以下「本願発明」という。)は、上記「第2[理由]1.」に本件補正前の請求項1として記載したとおりのものである。

2.引用例

原査定の拒絶の理由で引用された引用例及びその記載事項は、上記「第2[理由]2.」に記載したとおりである。

3.対比・判断

本願発明は、上記「第2[理由]3.及び4.」で検討した本件補正発明から、発明特定事項である「制御端子」「入力端子」「出力端子」について、それぞれ、「ゲート端子」「ドレイン端子」「ソース端子」との限定を削除し、「ハイサイドスイッチ素子」「負荷」「ローサイドスイッチ素子」について、「前記ハイサイドスイッチ素子のドレイン端子に電圧源を接続してあるとともに、前記負荷の他端及び前記ローサイドスイッチ素子のソース端子を接地してある」との限定を削除したものである。
そうすると、本願発明は、本願発明の構成要件を全て含み、さらに他の限定を付加したものに相当する本件補正発明と引用発明との唯一の相違点である「負荷の他端を接地してある」との限定を有さないから、本願発明は、同引用例に記載された発明である。

4.むすび

以上のとおり、本願の請求項1に係る発明は、特許法第29条第1項第3号に掲げられた発明に該当するから、特許を受けることができない。
したがって、本願は、その余の請求項について論及するまでもなく拒絶すべきものである。

よって、結論のとおり審決する。
 
審理終結日 2013-11-27 
結審通知日 2013-12-03 
審決日 2013-12-25 
出願番号 特願2008-281842(P2008-281842)
審決分類 P 1 8・ 575- Z (H03F)
P 1 8・ 113- Z (H03F)
P 1 8・ 121- Z (H03F)
最終処分 不成立  
前審関与審査官 安井 雅史  
特許庁審判長 石井 研一
特許庁審判官 乾 雅浩
関谷 隆一
発明の名称 電圧振幅回路  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ