• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 1項3号刊行物記載 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1284957
審判番号 不服2012-1246  
総通号数 172 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2014-04-25 
種別 拒絶査定不服の審決 
審判請求日 2012-01-23 
確定日 2014-02-18 
事件の表示 特願2000-342641「輪郭付けられたフローテイングゲート・セルの製造方法」拒絶査定不服審判事件〔平成14年 4月19日出願公開、特開2002-118186〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成12年10月4日を出願日とする出願であって、平成23年6月2日付けの拒絶理由通知に対して、同年7月29日に意見書及び手続補正書が提出され、同年9月13日付けの拒絶査定に対して、平成24年1月23日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、同年6月25日付けの審尋に対して、同年9月27日に回答書が提出され、その後、平成25年1月10日付けの拒絶理由通知に対して同年4月17日に意見書及び手続補正書が提出され、同年5月7日付けの拒絶理由通知(最後)に対して同年8月7日に意見書及び手続補正書が提出された。

第2 本願発明に対する判断
1 本願発明
本願の請求項1?44に係る発明は、平成25年8月7日に提出された手続補正書による補正(以下「本件補正」という)により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1?44に記載されている事項により特定されるとおりのものであり、そのうちの請求項1に係る発明(以下「本願発明」という。)は、本件補正後の請求項1に記載されている事項により特定される以下のとおりのものである。

「【請求項1】 フローテイングゲート・メモリセルに使用される輪郭付けられたフローテイングゲートを形成する方法であって、
基板上に第1のポリシリコン層を用意し、
前記基板を露出するために前記第1のポリシリコン層をパターニングし、
露出された基板上に離間された第1及び第2酸化物構造を提供し、フローテイングゲート領域が前記第1及び第2酸化物構造間に形成され、パターニングされた第1のポリシリコンは、
前記フローテイングゲート領域の上にあり、
前記離間された第1及び第2酸化物構造と前記第1のポリシリコン層の上に第2のポリシリコン層を形成し、
前記第2のポリシリコン層の一部を除去し、前記パターニングされた第1のポリシリコン層及び残された第2のポリシリコン層からなる前記輪郭付けられたフローテイングゲートを形成し、残された前記第2のポリシリコン層は、連続的かつ十分に、前記パターニングされた第1のポリシリコン層の上面全体を覆っており、
フローテイングゲート領域内に形成された前記残された第2のポリシリコン層が第1酸化物構造に近い第1端領域と第2酸化物構造に近い第2端領域と第1及び第2端領域間の横方向に位置する中心領域とを有し、第1及び第2端領域がそれぞれ中心領域の垂直厚さよりも大きい垂直厚さを有する方法。」

2 引用例の表示
引用例1:特開平11-87543号公報

3 引用例1の記載と引用発明
(1)引用例1の記載
本願の出願前に日本国内において頒布され、平成25年1月10日付けの拒絶理由通知書において引用例1として引用された刊行物である、特開平11-87543号公報(以下「引用例1」という。)には、「不揮発性半導体記憶装置」(発明の名称)に関して、図3、図4及び図7とともに次の記載がある。(ここにおいて、下線は当合議体が付加したものである。以下同様。)

<発明の属する技術分野>
ア.「【0001】
【発明の属する技術分野】本発明は、素子分離構造にトレンチ素子分離法を用いる不揮発性半導体記憶装置に係り、特に素子分離構造がメモリセルの浮遊ゲートと自己整合的に形成された不揮発性半導体記憶装置に関する。」

<第1の実施形態>
イ.「【0020】従って、本発明にかかる素子分離工程では、この関係が実現されるように製造工程を組む必要がある。次に、図3乃至図5に示す製造工程を参照して、本実施形態の不揮発性半導体記憶装置の製造工程について説明する。
【0021】まず、図3(a)に示すように、熱酸化処理により、例えば、膜厚8nmのシリコン酸化膜(トンネル酸化膜)14をシリコン基板11上に形成する。次にCVD法等を用いて、その上層に膜厚100nm程度の多結晶シリコン膜( Poly-Si )18、さらに、膜厚200nm程度のシリコン窒化膜( SiN )19を堆積させる。ここで堆積させる多結晶シリコン膜19には、例えば、リン等の不純物をイオン注入法により導入する。
【0022】次に図3(b)に示すようにフォトリソグラフィ技術を用いて、レジストパターン20を形成し、このレジストパターン20をマスクとして、反応性イオンエッチング(RIE)により、選択的にシリコン窒化膜19、多結晶シリコン膜18及びシリコン酸化膜14を除去する。
【0023】続いて、図3(c)に示すように、アッシング等により、レジストパターン20を除去し、次に部分的に残っているシリコン窒化膜19と多結晶シリコン膜18の積層体をマスクとして、RIE法により、シリコン基板11自体を部分的に除去し、後に素子分離領域を形成する溝を形成する。この時、素子分離領域の溝の深さがシリコン基板11の表面から、例えば、0.4μm 程度になるように除去する。
【0024】この後、シリコン基板11上に熱酸化処理により膜厚30nm程度のシリコン酸化膜(図示せず)を形成した後、TEOS等を原料ガスとするCVD法により、シリコン酸化膜21を堆積させて、先に形成した素子分離領域を形成する溝を埋め込む。
【0025】次に図3(d)に示すように、まず、CMP法等により、シリコン酸化膜21の表面からシリコン窒化膜19が露出するまで平坦化する。その後、露出したシリコン窒化膜19をH_(3 )PO_(4) を用いて取り去る。
【0026】以上説明した製造工程により、素子分離領域22とその間の素子形成領域とが形成されているが、ここまでの製造工程については、従来技術を利用できる。但し、本発明の要旨を満たすためには、シリコン窒化膜19の膜厚等を調整して、図3(d)に示すように、素子分離領域22の表面から多結晶シリコン膜18までの高さhを十分に大きくとることが重要である。
【0027】次に、本実施形態では、図4(a)に示すように、CVD法等を用いて、基板表面上に、例えば、膜厚50nm程度の多結晶シリコン膜23を堆積させる。この時、多結晶シリコン膜23の膜厚jは、素子形成領域の幅の半分(a/2)未満好ましくは1/4(a/4)以下であることが必要である。
【0028】そして堆積させた多結晶シリコン膜23には、例えば、リン(P)をイオン注入して既に形成している多結晶シリコン膜18と同じ導電性を持たせる。また、多結晶シリコン膜23の堆積時に、同時にリンを導入してもよい。但し、素子形成領域が十分に微細である場合には、別工程で多結晶シリコン膜23に不純物を導入しなくても、以後の製造工程における熱処理により、リンが多結晶シリコン18から多結晶シリコン膜23に拡散して、同様な導電性を持つようになる。」

ウ.「【0029】次に、図4(b)に示すように、シリコン基板11の全面に対して、多結晶シリコン23を異方的に除去するRIE法を用いて、一定厚で除去し、素子分離領域22の上面が露出し、且つ素子分離領域22の側壁に接した多結晶シリコン膜24のみを残すように除去する。この時のRIE法により、50nmの多結晶シリコン膜23をオーバーエッチングなしに除去することが望ましいが、素子分離領域22の上面に多結晶シリコン膜が残った場合には、セル間のショートを招く可能性があるため、ある程度のオーバーエッチングを施し、素子分離領域22の上面を完全に露出させて、電気的な導通を防止しなければならない。」

エ.「【0030】また、別の製造工程として、レジストエッチバック法を用いてもよい。この方法では、多結晶シリコン膜23を堆積させた後、上層にレジスト膜を表面が平坦になるように塗布する。そして、レジスト膜と多結晶シリコン膜の間に選択比がない、即ち、ほぼ同じエッチングレートでエッチングされるような条件によるRIE法を用いてエッチバックを行う。この時、粘性の低いレジストを塗布すれば、レジストの表面が容易に平坦化できるので、この後のエッチバック量を調節する事により、素子分離領域22上の多結晶シリコン膜23だけをエッチングすることができる。
【0031】その処理の後、アッシャー等により残ったレジスト膜を取り去る。さらに、この製造工程では、化学的機械研磨(CMP)法を利用することもできる。即ち、このCMP法を用いて、素子分離領域22上の多結晶シリコン膜23をエッチバックする。
【0032】尚、前述したレジストエッチバック法とCMP法では、単純にRIEでエッチングを行ってゆく方法に比べて、下地の多結晶シリコン膜18をエッチングしないという利点がある。さらにCMP法では、RIE法によるプラズマダメージを回避できるという利点がある。」

オ.「【0033】次に、図4(c)に示すように、全面上にシリコン酸化膜、シリコン窒化膜、シリコン酸化膜が積層されたONO膜25を形成する。このONO膜25の膜厚は、例えば、シリコン酸化膜換算では、約14nm程度でよい。さらに、CVD法を用いて、ONO膜25上に、膜厚が350nm程度の多結晶シリコン膜26を堆積する。
【0034】この多結晶シリコン膜26は、後述する制御ゲートとして用いられる。この多結晶シリコン膜26は、単層膜でなくとも、多結晶シリコン膜とタングステンシリサイド膜などの高融点金属シリサイド膜による積層膜でもよく、制御ゲートの低抵抗化を図りたい場合には、この構造が好ましい。
【0035】次に、図4(d)、(e)に示すように、フォトリソグラフィ技術を用いて、レジストマスク27を形成し、浮遊ゲートと制御ゲートの積層ゲートを形成するために、シリコン酸化膜14の一部が露出するまでエッチング加工する。図4(d)は、正面から見た加工後の断面図であり、図4(e)には、積層ゲートをず4(d)の側方向から見た断面を示している。」

カ.「【0041】以上の製造工程により、本実施形態の不揮発性半導体記憶装置のセル部が形成される。このように形成された不揮発性半導体記憶装置においては、浮遊ゲートの上面が突起部分を有するように形成されているため、ONO膜を介して、浮遊ゲート上に形成された制御ゲートと対向する面積が、従来のメモリセルトランジスタに比ベて大きくなる。そこで、浮遊ゲート-制御ゲート間のキャパシタの面積を増やすことができるため、従来のようにONO膜の薄膜化により容量の増大を図らなくても、浮遊ゲート-半導体基板間の容量C1に対する浮遊ゲート-制御ゲート間の容量C2の比を大きくすることが容易にできる。」

<第2の実施形態>
キ.「【0051】次に図7(b)に示すように、CMP法を用いて、素子分離領域34の表面が露出するまで、多結晶シリコン膜36を研磨除去する。このCMP法を用いた場合は、膜厚50nmの多結晶シリコン膜36を均一的に、且つ平坦に除去することが望ましいが、素子分離領域34上に多結晶シリコン膜が残ると他のセル間とのショートが発生する可能性があるため、素子形成領域13上に形成された多結晶シリコン膜36が過度に除去されない程度に、オーバーエッチングを施す必要がある。
【0052】また、この製造工程は、第1の実施形態と同様に、レジストエッチバック法を用いて行ってもよい。この場合は、多結晶シリコン膜36を堆積させた後、さらにレジストを塗布する。そして、レジストと多結晶シリコン膜36との間に、エッチングレートに差がでないようなプロセスガスを用いたRIE法により、エッチバックを行なう。また粘性の低いレジストを用いれば、レジスト塗布後のレジストの表面が平坦になるため、この後のエッチバック量を調節することにより、素子分離領域34上の多結晶シリコン膜36だけをエッチングすることができる。その後、アッシャー等により残ったレジストを取り去る。
【0053】こうした製造工程により、素子形成領域13上に残った多結晶シリコン膜36が後に加工されて、浮遊ゲートとなる。この浮遊ゲートは、図示されている通りその断面が上方に向かって、凹型形状をしており、従来の形状に比べて小さなセル面積で、あとの工程で形成するONO膜を大面積化しての容量の増大を図ることができる。また、浮遊ゲートの形成が素子形成領域13に対して、自己整合的に行われるため、セル面積を小さくすることが可能になる。」

ク.摘記した上記イ.の段落【0026】の記載を参照すると、図3(d)から、シリコン基板11上には複数の素子分離領域22が形成されており、隣接する素子分離領域22の間の素子形成領域に、部分的に残っている多結晶シリコン膜18が位置していること、そして、隣接する素子分離領域22の間には、多結晶シリコン膜18表面から素子分離領域22の表面までの高さがhである凹部が形成されていること、が見て取れる。

ケ.摘記した上記エ.の段落【0030】の記載を参照すると、別の製造工程であるレジストエッチバック工程として、素子分離領域22に囲まれた高さhの凹部を有するシリコン基板11に膜厚jの多結晶シリコン膜23を堆積し、その上層にレジスト膜をその表面が平坦になるように塗布し、前記多結晶シリコン膜23と前記レジスト膜が同じエッチングレートでエッチングされる条件によるRIE法を用いてエッチバックを行うことによって、素子分離領域22上の多結晶シリコン膜23をエッチングし、残ったレジスト膜を取り去るという製造工程が示されており、上記レジストエッチバック工程後のセル部の断面図は示されていないが、以下の考察により、上記凹部の側壁と底面を覆うように多結晶シリコン膜23が残っているものと認められる。
前記凹部は窒化膜19を除去することによって形成されたものであるから、前記凹部の高さhは、除去された窒化膜19の膜厚に相当しており、段落【0021】には、窒化膜19の膜厚が200nm程度であると記載されているから、前記凹部の高さhは200nm程度である。また、前記凹部を含むシリコン基板上に堆積される多結晶シリコン膜23の膜厚jは、段落【0027】に記載されているように、50nm程度である。したがって、前記凹部内に堆積される多結晶シリコン膜23の膜厚jは、前記凹部の高さhよりも小さいので、多結晶シリコン膜23を堆積した後でも、前記凹部の全てが多結晶シリコン膜23で完全に埋まることはないことが明らかである。
そして、上記多結晶シリコン膜23の堆積後、レジスト膜を表面が平坦になるように塗布するのであるから、前記凹部は、前記多結晶シリコン膜23とレジスト膜によって完全に埋められており、前記多結晶シリコン膜23と前記レジスト膜が同じエッチングレートでエッチングされる条件によるRIE法を用いてエッチバックを行うことによって、素子分離領域22上の多結晶シリコン膜23が全てエッチングされるとともに、前記凹部内の多結晶シリコン膜23とレジスト膜はエッチングされることなく残されることが明らかである。このことは、段落【0032】の「前述したレジストエッチバック法とCMP法では、・・・下地の多結晶シリコン膜18をエッチングしないという利点がある。」なる記載からも示唆されている。
そして、上記エッチバック後に、残ったレジスト膜が取り去られるのであるから、前記凹部内には、前記凹部の側面と底面を覆うように多結晶シリコン膜23が残っていることは明らかである。
なお、凹部の高さよりも小さい膜厚の多結晶シリコンを堆積した後でエッチバック工程を行うことによって、該凹部の側壁および底面を覆うように多結晶シリコン膜が形成されることは、摘記した上記キ.の段落【0051】?【0053】と図7(b)に記載されている。図7(b)から、相互に隣接する素子分離領域34に囲まれた凹部の側壁と底面を覆うように多結晶シリコン膜36が形成されており、多結晶シリコン膜36の断面形状が、「上方に向かって凹型形状」(段落【0053】参照)となっていることが見て取れる。

コ.レジストエッチバック工程後のセル部に、素子分離領域22に囲まれた凹部の側壁と底面を覆うように多結晶シリコン膜23が形成されていることは、上記ケ.において検討したとおりであり、また、前記凹部の側壁と底面を覆うように形成された多結晶シリコン膜の断面形状が、図7(b)に示されているような、「上方に向かって凹型形状」と同様の形状となっていることは明らかである。

(2)引用発明
上記(1)に記載された発明において、上記ウ.に記載された製造工程に代えて、上記エ.に記載された別の製造工程を採用した製造方法に注目して、上記(1)のア.?コ.の記載及び検討事項を総合すると、引用例1には、次の発明(以下「引用発明」という。)が記載されている。

【引用発明】
「不揮発性半導体記憶装置のセル部に使用される浮遊ゲートを形成する方法であって、
シリコン基板11上に多結晶シリコン膜18とシリコン窒化膜19を堆積し、
レジストパターン20をマスクとして前記多結晶シリコン膜18と前記シリコン窒化膜19を除去し、
部分的に残っている前記多結晶シリコン膜18と前記シリコン窒化膜19の積層体をマスクとして、前記シリコン基板11を部分的に除去して溝を形成し、
前記シリコン基板11上にシリコン酸化膜21を堆積して前記溝を埋め込み、シリコン酸化膜21の表面から前記シリコン窒化膜19が露出するまで平坦化した後、露出した前記シリコン窒化膜19を除去することにより、複数の素子分離領域22を形成し、相互に隣接する前記素子分離領域22の間の素子形成領域に、部分的に残った前記多結晶シリコン膜18を位置させ、相互に隣接する前記素子分離領域22の間には高さhの凹部を形成し、
前記複数の素子分離領域22と前記部分的に残った前記多結晶シリコン膜18の上に膜厚jの多結晶シリコン膜23を形成し、
多結晶シリコン膜23の上層にレジスト膜を表面が平坦になるように塗布し、前記多結晶シリコン膜23と前記レジスト膜が同じエッチングレートでエッチングされる条件によるRIE法を用いてエッチバックを行うことによって、素子分離領域22上の多結晶シリコン膜23をエッチングし、前記部分的に残った多結晶シリコン膜18と、前記凹部の側壁と底面を覆う断面凹型の多結晶シリコン膜からなる浮遊ゲートを形成する方法。」

4 本願発明と引用発明との対比
(1)次に、本願発明と引用発明を対比する。
ア.引用発明の「不揮発性半導体記憶装置のセル部」は、本願発明の「フローテイングゲート・メモリセル」に相当しており、以下同様に、「浮遊ゲート」は「フローテイングゲート」に、「シリコン基板11」は「基板」に、「多結晶シリコン膜18」は「第1のポリシリコン層」に、「複数の素子分離領域22」は「第1及び第2酸化物構造」に、「素子形成領域」は「フローテイングゲート領域」に、「多結晶シリコン膜23」は「第2のポリシリコン層」にそれぞれ相当する。

イ.引用発明の「浮遊ゲート」は、「前記部分的に残った多結晶シリコン膜18」と「前記凹部の側壁と底面を覆う断面凹型の多結晶シリコン膜」が積層されたものである。
そして、「前記部分的に残った多結晶シリコン膜18」は、摘記した上記3(1)イ.の段落【0022】の記載によれば、レジストパターン20をマスクとして多結晶シリコン膜18をエッチングすることにより形成されたものであるから、「前記部分的に残った多結晶シリコン膜18」が前記レジストパターン20に対応した輪郭を有していることは明らかである。
また、上記3(1)ケ.の検討によれば、「凹部」はレジストパターン20をマスクとしてエッチングして形成された窒化膜19を除去することによって形成されたものであり、「前記凹部の側壁と底面を覆う断面凹型の多結晶シリコン膜」は前記「凹部」内に形成されたものであるから、「前記凹部の側壁と底面を覆う断面凹型の多結晶シリコン膜」が前記レジストパターン20に対応した輪郭を有していることは明らかである。
したがって、引用発明の「浮遊ゲート」は全体として、レジストパターン20に対応した輪郭を有しているものであり、このことは、本願発明の「フローテイングゲート」が「輪郭付けられ」ていることに相当する。

ウ.引用発明の「シリコン基板11上に多結晶シリコン膜18」「を堆積」することは、本願発明の「基板上に第1のポリシリコン層を用意」することに相当する。

エ.引用発明の「レジストパターン20をマスクとして前記多結晶シリコン膜18と前記シリコン窒化膜19を除去し、部分的に残っている前記多結晶シリコン膜18と前記シリコン窒化膜19の積層体をマスクとして、前記シリコン基板11を部分的に除去して溝を形成」することは、多結晶シリコン膜18がマスクの形状にパターニングされること、そして、シリコン基板11に溝が形成されることによって、シリコン基板の表面が露出していることが明らかであるから、上記ア.で検討したように、引用発明の「多結晶シリコン膜18」が「第1のポリシリコン層」に相当することを考慮すると、本願発明の「前記基板を露出するために前記第1のポリシリコン層をパターニング」することに相当する。

オ.引用発明の「前記シリコン基板11上にシリコン酸化膜21を堆積して前記溝を埋め込み、シリコン酸化膜21の表面から前記シリコン窒化膜19が露出するまで平坦化した後、露出した前記シリコン窒化膜19を除去することにより、複数の素子分離領域22を形成し、相互に隣接する前記素子分離領域22の間の素子形成領域に、部分的に残った前記多結晶シリコン膜18を位置させ」ることは、上記ア.で検討したように、引用発明の「複数の素子分離領域22」、「素子形成領域」と「多結晶シリコン膜18」がそれぞれ本願発明の「第1及び第2酸化物構造」、「フローテイングゲート領域」と「第1のポリシリコン層」に相当することを考慮すると、本願発明の「フローテイングゲート領域が前記第1及び第2酸化物構造間に形成され、パターニングされた第1のポリシリコンは、前記フローテイングゲート領域の上にあ」ることに相当する。

カ.引用発明の「前記複数の素子分離領域22と前記部分的に残った前記多結晶シリコン膜18の上に膜厚jの多結晶シリコン膜23を形成」することは、上記ア.で検討したように、引用発明の「複数の素子分離領域22」、「多結晶シリコン膜18」と「多結晶シリコン膜23」がそれぞれ本願発明の「第1及び第2酸化物構造」、「第1のポリシリコン層」と「第2のポリシリコン層」に相当することを考慮すると、本願発明の「前記離間された第1及び第2酸化物構造と前記第1のポリシリコン層の上に第2のポリシリコン層を形成」することに相当する。

キ.引用発明の「多結晶シリコン膜23の上層にレジスト膜を表面が平坦になるように塗布し、前記多結晶シリコン膜23と前記レジスト膜が同じエッチングレートでエッチングされる条件によるRIE法を用いてエッチバックを行うことによって、素子分離領域22上の多結晶シリコン膜23をエッチング」することは、上記ア.で検討したように、引用発明の「多結晶シリコン膜23」が本願発明の「第2のポリシリコン層」に相当することを考慮すると、本願発明の「前記第2のポリシリコン層の一部を除去」することに相当する。

ク.引用発明の「前記部分的に残った多結晶シリコン膜18と、前記凹部の側壁と底面を覆う断面凹型の多結晶シリコン膜からなる浮遊ゲート」は、本願発明の「前記パターニングされた第1のポリシリコン層及び残された第2のポリシリコン層からなる前記輪郭付けられたフローテイングゲート」に相当している。

(2)以上を総合すると、本願発明と引用発明の一致点と相違点は、次のとおりとなる。

《一致点》
「フローテイングゲート・メモリセルに使用される輪郭付けられたフローテイングゲートを形成する方法であって、
基板上に第1のポリシリコン層を用意し、
前記基板を露出するために前記第1のポリシリコン層をパターニングし、
露出された基板上に離間された第1及び第2酸化物構造を提供し、フローテイングゲート領域が前記第1及び第2酸化物構造間に形成され、パターニングされた第1のポリシリコンは、
前記フローテイングゲート領域の上にあり、
前記離間された第1及び第2酸化物構造と前記第1のポリシリコン層の上に第2のポリシリコン層を形成し、
前記第2のポリシリコン層の一部を除去し、前記パターニングされた第1のポリシリコン層及び残された第2のポリシリコン層からなる前記輪郭付けられたフローテイングゲートを形成する方法。」

《相違点》
《相違点1》
引用発明においては、本願発明の特定事項である、「残された前記第2のポリシリコン層は、連続的かつ十分に、前記パターニングされた第1のポリシリコン層の上面全体を覆って」いる点が、特定されていない点。

《相違点2》
引用発明においては、本願発明の特定事項である、「フローテイングゲート領域内に形成された前記残された第2のポリシリコン層が第1酸化物構造に近い第1端領域と第2酸化物構造に近い第2端領域と第1及び第2端領域間の横方向に位置する中心領域とを有し、第1及び第2端領域がそれぞれ中心領域の垂直厚さよりも大きい垂直厚さを有する」点が、特定されていない点。

5 相違点についての判断
(1)相違点1について
引用発明の「浮遊ゲート」は「前記部分的に残った多結晶シリコン膜18」と「前記凹部の側壁と底面を覆う断面凹型の多結晶シリコン膜」が積層したものである。そして、「部分的に残った多結晶シリコン膜18」の上面が、凹部の底面に相当することは明らかであり、引用発明は、凹部の底面が断面凹型の多結晶シリコン膜によって覆われているものであるから、引用発明においても、本願発明の「残された前記第2のポリシリコン層」に相当する「前記凹部の側壁と底面を覆う断面凹型の多結晶シリコン膜」は、連続的かつ十分に、本願発明の「前記パターニングされた第1のポリシリコン層」に相当する「部分的に残った多結晶シリコン膜18」の上面全体を覆っている。
したがって、相違点1は実質的なものではない。

(2)相違点2について
引用発明の「凹部の側壁と底面を覆う断面凹型の多結晶シリコン膜」は、多結晶シリコン膜23から形成された一体の膜ではあるが、便宜的に、「凹部の側壁を覆う多結晶シリコン膜」と、この「凹部の側壁を覆う多結晶シリコン膜」の間に位置する「凹部の底面を覆う多結晶シリコン膜」に分けて検討する。
前記「凹部の側壁を覆う多結晶シリコン膜」が、上記3(1)のケ.で検討したレジストエッチバック工程によって形成されたものであることを考慮すると、前記「凹部の側壁を覆う多結晶シリコン膜」の垂直厚さは、凹部の側壁の高さ(h)と同じとなるから、上記3(1)のケ.で検討したように、200nm程度である。
また、前記「凹部の底面を覆う多結晶シリコン膜」が、上記3(1)のケ.で検討したレジストエッチバック工程によって形成されたものであることを考慮すると、前記「凹部の底面を覆う多結晶シリコン膜」の垂直厚さは、多結晶シリコン膜23の膜厚jそのものであるから、上記3(1)のケ.で検討したように50nm程度である。
したがって、引用発明の前記「凹部の側壁を覆う多結晶シリコン膜」の垂直厚さ(200nm)は、前記「凹部の底面を覆う多結晶シリコン膜」の垂直厚さ(50nm)よりも大きいものとなっている。
そして、引用発明の前記「凹部の側壁を覆う多結晶シリコン膜」が、凹部を形成する相互に隣接した素子分離領域22のうちの「一方の側壁を覆う多結晶シリコン膜」と、「他方の側壁を覆う多結晶シリコン膜」からなることは明らかであり、前記「一方の側壁を覆う多結晶シリコン膜」及び「他方の側壁を覆う多結晶シリコン膜」は、それぞれ、本願発明の「第1酸化物構造に近い第1端領域」及び「第2酸化物構造に近い第2端領域」に相当するものであり、引用発明の「前記凹部の底面を覆う多結晶シリコン膜」は、本願発明の「第1及び第2端領域間の横方向に位置する中心領域」に相当するものである。
よって、引用発明においても、本願発明の「第1酸化物構造に近い第1端領域」、「第2酸化物構造に近い第2端領域」及び「第1及び第2端領域間の横方向に位置する中心領域」にそれぞれ相当する「一方の側壁を覆う多結晶シリコン膜」、「他方の側壁を覆う多結晶シリコン膜」及び「前記凹部の底面を覆う多結晶シリコン膜」とを有しており、本願発明の「第1及び第2端領域」に相当する「一方の側壁を覆う多結晶シリコン膜」及び「他方の側壁を覆う多結晶シリコン膜」が、それぞれ、本願発明の「中心領域」に相当する「前記凹部の底面を覆う多結晶シリコン膜」の垂直厚さよりも大きい垂直厚さを有している。
以上のとおり、相違点2も実質的なものではない。

(3)判断についてのまとめ
以上検討したとおり、上記相違点1、2は実質的な相違ではないから、本願発明と引用発明は同一である。

第4 結言
以上のとおり、本願発明は、引用例1に記載された発明であるから、特許法第29条第1項第3号に該当するので、特許を受けることができない。
したがって、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
よって、結論のとおり審決する。
 
審理終結日 2013-09-20 
結審通知日 2013-09-24 
審決日 2013-10-09 
出願番号 特願2000-342641(P2000-342641)
審決分類 P 1 8・ 113- WZ (H01L)
最終処分 不成立  
前審関与審査官 吉田 安子  
特許庁審判長 池渕 立
特許庁審判官 西脇 博志
小野田 誠
発明の名称 輪郭付けられたフローテイングゲート・セルの製造方法  
代理人 大塚 文昭  
代理人 須田 洋之  
代理人 西島 孝喜  
代理人 鈴木 信彦  
代理人 熊倉 禎男  
代理人 上杉 浩  
代理人 辻居 幸一  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ