• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1285046
審判番号 不服2013-2905  
総通号数 172 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2014-04-25 
種別 拒絶査定不服の審決 
審判請求日 2013-02-14 
確定日 2014-02-19 
事件の表示 特願2009-552852「電気アンチヒューズ、製造方法およびプログラミング方法」拒絶査定不服審判事件〔平成20年 9月12日国際公開、WO2008/109654、平成22年 6月10日国内公表、特表2010-520650〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1.手続の経緯
本願は、2008年3月3日(パリ条約による優先権主張外国庁受理2007年3月7日、アメリカ合衆国)を国際出願日とする出願であって、平成22年1月6日に手続補正書が提出され、平成24年6月14日付けの拒絶理由通知に対して、同年9月10日に意見書及び手続補正書が提出されたが、同年10月10日付けで拒絶査定がなされ、これに対して、平成25年2月14日に拒絶査定を不服とする審判の請求がなされたものである。


第2.本願発明に対する判断
1.本願発明
本願の請求項1ないし請求項20に係る発明は、平成24年9月10日に提出された手続補正書により補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項1ないし請求項20に記載されている事項によって特定されるものであって、そのうちの、請求項11に係る発明(以下「本願発明」という。)は、次のとおりのものである(請求項11は、独立請求項9を引用する請求項10を引用しているので、引用関係を整理して、独立形式で表現している)。

「アノードと、カソードと、非シリサイド化部分を含むリンクとを有するアンチヒューズをプログラムする方法であって、
シリサイド含有材料を前記リンクの前記非シリサイド化部分の中に電気移動させるステップであって、前記電気移動中、弱く減損したシリサイド領域が前記カソードに形成され、前記弱く減損したシリサイド領域は前記リンクに隣接し、前記シリサイド含有材料を欠いており、前記電気移動は、前記アノードおよび前記カソードを横断する電圧パルスを通して実行される前記電気移動させるステップと、
前記アンチヒューズの抵抗を減少させるステップと、
を含む方法。」

2.引用例の記載事項と引用発明
2-1.引用例の記載事項
本願の優先権主張の日前に外国において頒布され、原査定の拒絶の理由に引用された刊行物である、米国特許第6,815,797号明細書(以下「引用例」という。)には、“SILICIDE BRIDGED ANTI-FUSE”(発明の名称、訳:シリサイドでブリッジされたアンチヒューズ)に関して、FIG.1?FIG.4Rとともに、以下の事項が記載されている(下線は、参考のため、当審において付したものである。以下同じ。)。

a.“DETAILED DESCRIPTION
FIG. 2 shows a cross-sectional view that illustrates an anti-fuse 200 in accordance with the present invention. As described in greater detail below, anti-fuse 200 is formed as a silicide bridged anti-fuse in a tungsten plug metalization process that does not require any additional process steps to form the anti-fuse.
As shown In FIG. 2, anti-fuse 200, which is formed in a p-type semiconductor material 210, includes a n-well 212 that is formed in material 210, and a n+ region 214 that is positioned in n-well 212. (The well can be either n-type or p-type.) In addition, anti-fuse 200 also includes a p+ region 216 that is positioned in n-well 212, and a n+ region 218 that is positioned in n-well 212.
As further shown in FIG. 2, anti-fuse 200 includes a layer of insulation material 220 that is formed on n-well 212. Insulation layer 220, in turn, has a first opening 222 that exposes n+ region 214, a second opening 224 that exposes p+ region 216, and a third opening 226 that exposes n+ region 218.
Further, anti-fuse 200 includes an n+ polysilicon section 230 that is formed on insulation layer 220 and n+ region 214, and a p+ polysilicon section 232 that is formed on the insulation layer 220 and p+ region 216. In addition, a side wall spacer 234 is formed to adjoin polysilicon section 230 over n+ region 218, and a side wall spacer 236 is formed to adjoin polysilicon section 232 over n+ region 218.
Anti-fuse 200 also includes a first layer of silicide 240 that is formed on polysilicon section 230, a second layer of silicide 242 that is formed on polysilicion section 232, and a third layer of silicide 246 that is formed on n+ region 218. Silicide layer 246 is electrically isolated from silicide layer 240 by spacer 234, and from silicide layer 242 by spacer 236.”(第2欄第65行?第3欄第31行)
[訳:詳細な説明
図2は、本発明によるアンチヒューズ200を示す断面図である。以下に詳細に説明するように、アンチヒューズ200は、アンチヒューズを形成するために、追加のプロセス工程を必要としないタングステンプラグ金属化プロセスにおけるシリサイドブリッジドアンチヒューズとして形成されている。
図2に示すように、p型半導体材料210に形成されたアンチヒューズ200は、半導体材料210に形成されるnウェル212、及び、nウェル212内に配置されているn+領域214を含む。(ウェルはn型又はp型のいずれでもよい。)さらに、アンチヒューズ200は、nウェル212内に配置されるp+領域216、およびnウェル212内に配置されているn+領域218を含む。
図2にさらに示すように、アンチヒューズ200は、nウェル212上に形成された絶縁材料の層220を含む。絶縁層220は、順番に、n+領域214を露出させる第1の開口部222、p+領域216を露出させる第2の開口部224、および、n+領域218を露出させる第3の開口部226を有する。
さらに、アンチヒューズ200は、絶縁層220とn+領域214との上に形成されたn+ポリシリコン部230、及び、絶縁層220とp+領域216との上に形成されたp+ポリシリコン部232を含む。また、側壁スペーサ234は、n+領域218の上にポリシリコン部230に隣接して形成され、側壁スペーサ236は、n+領域218の上にn+ポリシリコン部232に隣接して形成されている。
アンチヒューズ200は、ポリシリコン部230上に形成されるシリサイドの第1の層240、ポリシリコン部232上に形成されたシリサイドの第2の層242、及び、n+領域218上に形成されるシリサイドの第3の層246を含む。シリサイド層246は、側壁スペーサ234によってシリサイド層240から電気的に分離され、側壁スペーサ236によってシリサイド層242から電気的に分離される。]

b.“In operation, a first voltage is applied to p+ region 216 via polysilicon section 232 and silicide layer 242, and a second higher voltage is applied to n-well 212 via n+ region 214, polysilicon section 230, and silicide layer 240. In this situation, the junction between n-well 212 and p+ region 216 is reverse biased, thereby allowing no current to flow from polysilicon section 232 to polysilicon section 230.
To program anti-fuse 200, the reverse biased voltage is increased until avalanche breakdown occurs at the p-n junction. The reverse biased voltage can be increased by, for example, increasing the voltage on silicide layer 240. When avalanche breakdown occurs, a breakdown current flows from silicide layer 242 through polysilicon section 232 to p+ region 216, and then, near the surface from p+ region 216 to n+ region 218 to n+ region 214.
From n+ region 214, the breakdown current flows through polysilicon layer 230 to silicide layer 240. The current flow causes localized heating which, in turn, causes metal atoms from silicide layer 240 to migrate to silicide layer 242 along the path of the breakdown current.
FIG. 3 shows a cross-sectional view that illustrates the operation of anti-fuse 200 in accordance with the present Invention. As shown in FIG. 3, the metal atom migration results in a metal trace 310 being formed along the path of the breakdown current. Metal trace 310 provides a low resistance path between silicide layer 242 and silicide layer 240. This low resistance path means that a large current will flow when the anti-fuse is biased according to the operation voltages.”(第3欄第32?61行)
[訳:動作において、第1の電圧が、ポリシリコン部232及びシリサイド層242を介してp+領域216に印加され、第2のより高い電圧が、n+領域214とポリシリコン部230及びシリサイド層240を介してnウェル212に印加される。この状況では、nウェル212およびp+領域216との間の接合は、逆バイアスされ、ポリシリコン部230からポリシリコン部232へ電流が流れることは許容されない。
アンチヒューズ200をプログラムするために、逆バイアス電圧が、pn接合でアバランシェ降伏が発生するまで大きくなる。例えば、シリサイド層240上に印加する電圧を増加させることで、逆バイアス電圧を増加させることができる。アバランシェ降伏が発生するとき、ブレークダウン電流が、p+領域216からポリシリコン部230を通ってシリサイド層242へ流れ、その結果、p+領域216からn+領域218とn+領域214とに至る部分の表面付近で流れる。
シリサイド層240から、ポリシリコン層230を介してn+領域214にブレークダウン電流が流れる。電流の流れは、局所的な加熱を引き起こし、結果、金属原子を、ブレークダウン電流の経路に沿って、シリサイド層242からシリサイド層240に移動(migrate)させる。
図3は、本発明に係るアンチヒューズ200の動作を示す断面図である。同図に示すように、金属原子の移動の結果、ブレークダウン電流の経路に沿って、金属トレース310が形成されている。金属トレース310は、シリサイド層242とシリサイド層240との間に低抵抗経路を提供する。この低抵抗経路は、アンチヒューズが動作電圧に応じて付勢されているときに大きな電流が流れることを意味する。]

<審決注>
上記bにおいて、下線を付した原文“When avalanche breakdown occurs, a breakdown current flows from silicide layer 242 through polysilicon section 232 to p+ region 216,”は、直訳すると、「アバランシェ降伏が発生するとき、ブレークダウン電流が、シリサイド層242からポリシリコン部232を通ってp+領域216へ流れ、」という意味であり、同“From n+ region 214, the breakdown current flows through polysilicon layer 230 to silicide layer 240. The current flow causes localized heating which, in turn, causes metal atoms from silicide layer 240 to migrate to silicide layer 242 along the path of the breakdown current.”は、直訳すると、「n+領域214から、ポリシリコン層230を介してシリサイド層240にブレークダウン電流が流れる。電流の流れは、局所的な加熱を引き起こし、結果、金属原子を、ブレークダウン電流の経路に沿って、シリサイド層240からシリサイド層242に移動(migrate)させる。」という意味になる。
しかし、引用例には、上記bで摘記したとおり、動作において、第1の電圧がシリサイド層242を介してp+領域216に印加され、第2のより高い電圧がシリサイド層240を介してnウェル212に印加されること(第3欄第32?35行)、そして、アンチヒューズ200をプログラムする場合においては、シリサイド層240上に印加される電圧はさらに増加させられること(第3欄第42?43行)も記載されている。
したがって、原文の前記各記載のうち、前者の、ブレークダウン電流がシリサイド層242からポリシリコン部232を通ってp+領域216へ流れるとの記載は、シリサイド層242よりシリサイド層240のほうが高い電圧が印加されるという記載によれば、p+領域216とnウェル212とからなるpn接合に印加される逆バイアス電圧がさらに増加すると流れるブレークダウン電流が、当該pn接合の順方向に流れるということになり、技術常識に明らかに反するものである。
また、後者の、金属原子がブレークダウン電流の経路に沿ってシリサイド層240からシリサイド層242に移動するとの記載は、金属原子がブレークダウン電流とは逆向きに移動するということを意味し、金属原子のマイグレーションは、電流とは逆向きに流れる電子との運動量の交換が行われることで金属原子が移動して生じるという技術常識とは整合するものの、上記のようにシリサイド層242からp+領域216へブレークダウン電流が流れること自体が技術常識に反するものであるから、当該ブレークダウン電流とは逆向きの、低電圧側のシリサイド層242方向に電子が移動するとの記載も、同様に技術常識に反するものである。
よって、原文におけるブレークダウン電流の向きと金属電子の移動方向に関する記載は、誤記であることは明らかである。そこで、ブレークダウン電流の向きと金属電子の移動方向が、シリサイド層240及びシリサイド層242にそれぞれ印加される電圧の大きさと整合するように、上記各原文を上記のとおりに訳した。>

c.“FIGS. 4A-4R show cross-sectional views that illustrate a method 400 of forming an anti-fuse in accordance with the present invention. As shown in FIG. 4A, method 400 utilizes a conventionally formed wafer that has a p-type substrate 410, and a field oxide layer FOX that is formed on substrate 410. The field oxide layer FOX has a pattern that exposes a region on the surface of substrate 410.
As further shown in FIG. 4A, method 400 begins by implanting substrate 410 with an n-type dopant to form an n-well 414 in substrate 410. (The well can be formed to be either n-type or p-type.) Following the implant, the wafer is annealed. The annealing step drives in the n-type dopant, and repairs lattice damage caused by the implantation. After annealing the wafer, a layer of oxide 416 is formed on the surface of n-well 414. Next, a mask 420 is formed and patterned on oxide layer 416. ”(第4欄第1?16行)
[訳:図4A-4Rは、本発明によるアンチヒューズを形成する方法400を示す断面図である。図4Aに示すように、方法400は、従来のように形成された、p型基板410と、基板410上に形成されたフィールド酸化膜FOXを利用する。フィールド酸化膜FOXは、基板410の表面上の領域を露出させるようなパターンを有する。
さらに図4Aに示されるように、方法400は基板410にn型ドーパントを注入してnウェル414を形成することから始まる。(ウェルはn型とp型のいずれで形成されてもよい。)注入の後、ウェハはアニールされる。アニールはn型ドーパントを活性化させ、また、注入による格子欠陥を回復させる。ウェハのアニール後、nウェル414の表面に酸化物層416が形成される。次に、酸化物層416の上にマスク420を形成しパターン化する。]

d.“Referring to FIG. 4J, after the RTP step, a layer of cobalt is deposited on polysilicon section 422-A, polysilicon section 422-B, the side wall spacers 430, and the surface of implanted region 436. The cobalt layer is then reacted to form a layer of cobalt silicide 444-A on polysilicon section 422-A, a layer of cobalt silicide 444-B on polysilicon section 422-B, and a layer of cobalt silicide 444-C on the surface of implanted region 436. Cobalt does not react with the oxide of spacers 430. Following this, the unreacted cobalt is removed.
…………
Referring to FIG. 4L, once mask 452 has been patterned, the exposed regions of dielectric layer 450 are etched until the dielectric is removed and the underlying surfaces of cobalt silicide layer 444-A and 444-B are exposed. After the etch, mask 452 is removed. Next, a layer of tungsten 454 is formed on dielectric layer 450 to make electrical connections with the underlying surfaces of cobalt silicide layer 444-A and 444-B.
…………
Referring to FIG. 4N, once mask 462 has been patterned, the exposed regions of metal-1 layer 460 are etched until the metal is removed and the underlying surfaces of dielectric layer 450 are exposed. As shown, the etch forms a first metal trace 464 and a second metal trace 466. After the etch, mask 462 is removed.”(第5欄第5?43行)
[訳:図4Jを参照すると、RTP工程の後、コバルトの層が、ポリシリコン部422-A、ポリシリコン部422-B、側壁スペーサ430、注入領域436の表面上に堆積される。コバルト層は、そして、ポリシリコン部422-A上のコバルトシリサイド層444-A、ポリシリコン部422-Bのコバルトシリサイド層444-B、及び、注入領域436の表面上のコバルトシリサイド層444-Cに反応させられる。コバルトはスペーサ430の酸化物と反応しない。続いて、未反応のコバルトは除去される。
……(中略)……
図4Lを参照すると、マスク452がパターニングされた後、誘電体が除去されて下のコバルトシリサイド層444-A及び444-Bの表面が露出するまで、誘電体層450の露出領域をエッチングする。エッチングの後、マスク452を除去する。次に、タングステン層454を、コバルトシリサイド層444-A及び444-Bの表面との電気的接続を行うために誘電体層450の上に形成する。
……(中略)……
図4Nを参照すると、マスク462がパターニングされた後、金属が除去されて下の誘電体層450の表面が露出するまで、金属-1層460の露出領域をエッチングする。図示のように、このエッチングにより、第1の金属トレース464及び第2の金属トレース466が形成される。エッチング後、マスク462は除去される。]

e.“Referring to FIG. 4R, once mask 476 has been patterned, the exposed regions of metal-2 layer 474 are etched until the metal is removed and the underlying surfaces of dielectric layer 468 are exposed. As shown, the etch forms a first metal trace 480 and a second metal trace 482. After the etch, mask 476 is removed.”(第5欄第64行?第6欄第2行)
[訳:図4Rを参照すると、マスク476をパターニングされた後、金属が除去されて下の誘電体層468の表面が露出するまで、金属-2層474の露出領域をエッチングする。図示のように、このエッチングにより、第1の金属トレース480及び第2の金属トレース482が形成される。エッチング後、マスク476は除去される。]

f.図2?図3には、n+ポリシリコン部230は、フィールド酸化膜FOXと絶縁層220及びn+領域214の上に形成され、p+ポリシリコン部232は、フィールド酸化膜FOXと絶縁層220及びp+領域216上に形成されていることが示されている。

g.図3には、bの「金属原子の移行の結果、ブレークダウン電流の経路に沿って」形成される「金属トレース310」は、n+ポリシリコン部230における側壁スペーサ234の近傍の領域と、絶縁材料の層220に面するnウェル212の表面部における第1の開口部222と第3の開口部226の間の領域と、絶縁材料の層220に面するnウェル212の表面部における第3の開口部226と第2の開口部224の間の領域と、p+ポリシリコン部232における側壁スペーサ236の近傍の領域とに形成されることで、前記「金属トレース310」は、シリサイドの第1の層240とシリサイドの第3の層246とシリサイドの第2の層242とを電気的に連結していることが示されている。

h.図4Rには、フィールド酸化膜FOXの上部、または、フィールド酸化膜FOXの端部近傍において、層間絶縁膜に設けられたビアによって、シリサイド層444-Aとシリサイド層444-Bへの電気的接続がなされていることが示されている。

2-2.引用発明
前項のbにおける、「アバランシェ降伏が発生するとき、ブレークダウン電流が、p+領域216からポリシリコン部230を通ってシリサイド層242へ流れ」る、「シリサイド層240から、ポリシリコン層230を介してn+領域214にブレークダウン電流が流れる。電流の流れは、局所的な加熱を引き起こし、結果、金属原子を、ブレークダウン電流の経路に沿って、シリサイド層242からシリサイド層240に移動(migrate)させる。」との記載から、引用例には、アバランシェ降伏が発生すると、ブレークダウン電流が、p+領域216からポリシリコン部230を通ってシリサイド層242へ流れるとともに、シリサイド層240からポリシリコン層230を介してn+領域214へ流れる、したがって、ブレークダウン電流はシリサイド層240からシリサイド層へ242に流れること、金属原子は、前記ブレークダウン電流の経路に沿って、前記ブレークダウン電流とは逆向きにシリサイド層242からシリサイド層240に移動(migrate)すること、が記載されている。

したがって、前項のa?hの開示内容を総合すると、引用例には、次の発明(以下「引用発明」という。)が記載されている。
「p型基板上のフィールド酸化膜が形成されていない領域に形成されたnウェルと、
前記nウェル内に配置され、前記nウェルの表面に形成された絶縁層が有する第1の開口部、第2の開口部、及び、第3の開口部により、それぞれ露出させられる、第1のn+領域、p+領域、及び、第2のn+領域と、
前記フィールド酸化膜と前記絶縁層及び前記第1のn+領域の上に形成されたn+ポリシリコン部、及び、前記フィールド酸化膜と前記絶縁層及び前記p+領域上に形成されたp+ポリシリコン部と、
前記n+ポリシリコン部上に形成されるシリサイドの第1の層と、前記p+ポリシリコン部上に形成されたシリサイドの第2の層と、前記第2のn+領域上に形成され、前記シリサイドの第1の層及び前記シリサイドの第2の層とは電気的に分離されているシリサイドの第3の層と、
を有し、前記フィールド酸化膜の上部または端部近傍において、形成された誘電体層に設けられたタングステンビアにより、前記シリサイドの第1の層と前記シリサイドの第2の層への電気的接続がなされるアンチヒューズをプログラムする方法であって、
前記アンチヒューズをプログラムするために、pn接合でアバランシェ降伏が発生する大きさの逆バイアス電圧を前記シリサイドの第1の層と前記シリサイドの第2の層との間に印加し、ブレークダウン電流を、前記シリサイドの第1の層から前記シリサイドの第2の層へ流すことで、金属原子を、前記ブレークダウン電流の経路に沿って、前記シリサイドの第2の層から前記シリサイドの第1の層に移動(migrate)させるステップと、
前記金属原子の移動の結果、ブレークダウン電流の経路に沿って形成される金属トレースにより、前記シリサイドの第1の層と前記シリサイドの第2の層との間に低抵抗経路を提供するステップと、
を含むことを特徴とするアンチヒューズをプログラムする方法。」

3.対比
3-1.本願発明と引用発明との対比
本願発明と、引用発明とを対比する。

ア 一般に、「アノード」とは外部回路から電流が流れ込む電極のことをいい、「カソード」とは外部回路へ電流が流れ出す電極のことをいう。
引用発明は「アンチヒューズ」は「前記フィールド酸化膜の上部または端部近傍において、形成された誘電体層に設けられたタングステンビアにより、前記シリサイドの第1の層と前記シリサイドの第2の層への電気的接続がなされる」から、引用発明において、「シリサイドの第1の層」とその下の「n+ポリシリコン部」、及び、「シリサイドの第2の層」とその下の「p+ポリシリコン部」のうち、前記「タングステンビア」の下方の領域は、「電気的接続」のための「アンチヒューズ」自身の電極として機能していることは明らかである。
また、「2-1」のbで摘記したように、引用例には、「動作において」は「第1の電圧が、ポリシリコン部232及びシリサイド層242を介してp+領域216に印加され、第2のより高い電圧が、n+領域214とポリシリコン部230及びシリサイド層240を介してnウェル212に印加され」、「アンチヒューズ200をプログラムするために、逆バイアス電圧が、pn接合でアバランシェ降伏が発生するまで大きくなる。シリサイド層240上に印加する電圧を増加させることで、逆バイアス電圧を増加させることができる。」と記載されている。そして、引用発明においは「ブレークダウン電流」は「前記シリサイドの第1の層から前記シリサイドの第2の層へ流」れる。
したがって、引用発明の「シリサイドの第1の層」とその下の「n+ポリシリコン部」のうち「タングステンビア」の下方の領域は、「第2のより高い電圧」が印加されて「ブレークダウン電流」が流れ込む電極として機能しており、「シリサイドの第2の層」とその下の「p+ポリシリコン部」のうち「タングステンビア」の下方の領域は、より低い「第1の電圧」が印加されて「ブレークダウン電流」が流れ出す電極として機能していると認められる。
よって、引用発明の「アンチヒューズ」が有する「シリサイドの第1の層」とその下の「n+ポリシリコン部」のうち「タングステンビア」の下方の領域は、本願発明の「アノード」に相当する。
また、引用発明の「アンチヒューズ」が有する「シリサイドの第2の層」とその下の「p+ポリシリコン部」のうち「タングステンビア」の下方の領域は、本願発明の「カソード」に相当する。

イ 一般に「リンク」とは、結びつけるものを指す。そして、電気用語としての「リンク」は、(ヒューズの)可溶部を指す。
引用発明の「アンチヒューズ」において、前記「シリサイドの第1の層」とその下の「n+ポリシリコン部」のうち「タングステンビア」の下方の領域と、前記「シリサイドの第2の層」とその下の「p+ポリシリコン部」のうち「タングステンビア」の下方の領域との間の部分は、2つの前記領域を結びつけており、「ブレークダウン電流」が流れることで、「2-1」のbで摘記したように、局所的に加熱される部分を有する。
そして、前記2つの領域の間の部分は、「n+ポリシリコン部」の部分、「絶縁層」に面する「nウェルの表面」の部分、「p+ポリシリコン部」の部分を含んでおり、これらは、引用発明の「アンチヒューズ」が「プログラム」される前は、いずれも「シリサイド」化されていない。
したがって、引用発明の「アンチヒューズ」が有する、前記「シリサイドの第1の層」とその下の「n+ポリシリコン部」のうち「タングステンビア」の下方の領域と、前記「シリサイドの第2の層」とその下の「p+ポリシリコン部」のうち「タングステンビア」の下方の領域との間の部分は、本願発明の「リンク」に相当する。
また、前記2つの領域の間の部分に含まれる、「n+ポリシリコン部」の部分と「絶縁層」に面する「nウェルの表面」の部分及び「p+ポリシリコン部」の部分は、本願発明の「リンク」に含まれる「非シリサイド化部分」に相当する。

ウ 前記ア及びイから、引用発明の「アンチヒューズをプログラムする方法」は、本願発明の「アノードと、カソードと、非シリサイド化部分を含むリンクとを有するアンチヒューズをプログラムする方法」に相当する。

エ 引用発明においては、「金属原子」は「前記ブレークダウン電流の経路に沿って、前記シリサイドの第2の層から前記シリサイドの第1の層に移動(migrate)」するから、前記「金属原子」は「前記シリサイドの第2の層」を形成する材料の1つであることは明らかである。そして、「金属原子」が「前記シリサイドの第2の層から前記シリサイドの第1の層に移動(migrate)」するとき、「ブレークダウン電流の経路に沿って」「金属トレース」が「形成」されるから、前記「金属原子」は「前記シリサイドの第1の層と前記シリサイドの第2の層との間」の部分に「移動」することは、明らかである。
したがって、引用発明の「金属原子を、前記ブレークダウン電流の経路に沿って、前記シリサイドの第2の層から前記シリサイドの第1の層に移動(migrate)させる」ことは、本願発明の「シリサイド含有材料を前記リンクの前記非シリサイド化部分の中に電気移動させる」ことに相当する。

また、引用発明の「金属原子」の「移動(migrate)」においては、前記「金属原子」は「前記シリサイドの第2の層から前記シリサイドの第1の層に移動」するから、「アンチヒューズ」が有する「シリサイドの第2の層」とその下の「p+ポリシリコン部」のうち「タングステンビア」の下方の領域における当該「シリサイドの第2の層」を形成する「金属原子」は、当然に、「前記シリサイドの第1の層に」向かって「移動」し、これによって、当該「シリサイドの第2の層」は、その「金属原子」の量が減少するから、その形状に少なからず欠損が生じることは明らかである。
そして、「金属原子」の量が減少して欠損が生じた前記「タングステンビア」の下方の領域における「シリサイドの第2の層」は、「金属原子」の「移動」先の領域に隣接していると認められる。

してみれば、前記ア及びイの対比結果も考慮すれば、引用発明の「金属原子を、前記ブレークダウン電流の経路に沿って、前記シリサイドの第2の層から前記シリサイドの第1の層に移動(migrate)させるステップ」と、本願発明の「シリサイド含有材料を前記リンクの前記非シリサイド化部分の中に電気移動させるステップであって、前記電気移動中、弱く減損したシリサイド領域が前記カソードに形成され、前記弱く減損したシリサイド領域は前記リンクに隣接し、前記シリサイド含有材料を欠いており、前記電気移動は、前記アノードおよび前記カソードを横断する電圧パルスを通して実行される前記電気移動させるステップ」とは、「シリサイド含有材料を前記リンクの前記非シリサイド化部分の中に電気移動させるステップであって、前記電気移動中、弱く減損したシリサイド領域が前記カソードに形成され、前記弱く減損したシリサイド領域は前記リンクに隣接し、前記シリサイド含有材料を欠いて」いる「ステップ」である点で共通する。

オ 引用発明の「前記金属原子の移動の結果、ブレークダウン電流の経路に沿って形成される金属トレースにより、前記シリサイドの第1の層と前記シリサイドの第2の層との間に低抵抗経路を提供するステップ」は、本願発明の「前記アンチヒューズの抵抗を減少させるステップ」に相当する。

3-2.一致点及び相違点
前項のア?オから、本願発明と引用発明とは、以下の点で一致するとともに、以下の点で相違する。
(一致点)
「アノードと、カソードと、非シリサイド化部分を含むリンクとを有するアンチヒューズをプログラムする方法であって、
シリサイド含有材料を前記リンクの前記非シリサイド化部分の中に電気移動させるステップであって、前記電気移動中、弱く減損したシリサイド領域が前記カソードに形成され、前記弱く減損したシリサイド領域は前記リンクに隣接し、前記シリサイド含有材料を欠いているステップと、
前記アンチヒューズの抵抗を減少させるステップと、
を含む方法。」

(相違点)
本願発明においては「前記電気移動は、前記アノードおよび前記カソードを横断する電圧パルスを通して実行される前記電気移動させる」に対して、引用発明は、どのように「アバランシェ降伏が発生する大きさの逆バイアス電圧」を「アンチヒューズ」に印加するのか不明である点。

4.当審の判断
4-1.相違点について
ア 引用発明は、「アバランシェ降伏が発生する大きさの逆バイアス電圧」を、本願発明の「アノード」に相当する「シリサイドの第1の層」とその下の「n+ポリシリコン部」のうち「タングステンビア」の下方の領域と、本願発明の「カソード」に相当する「シリサイドの第2の層」とその下の「p+ポリシリコン部」のうち「タングステンビア」の下方の領域とに、それぞれを電極として印加していることは、明らかである。

イ そして、「アンチヒューズ」の技術分野において、「アンチヒューズ」の電極間にパルス電圧を印加することで、当該「アンチヒューズ」をプログラムするために必要な電流を前記電極間に流してプログラム処理を実行することは、以下の周知例1?3に記載されるように、周知技術にすぎない。

ウ してみれば、引用発明において、「金属原子を、前記ブレークダウン電流の経路に沿って、前記シリサイドの第2の層から前記シリサイドの第1の層に移動(migrate)させるステップ」を実行するに際して、必要な大きさの「ブレークダウン電流を、前記シリサイドの第1の層から前記シリサイドの第2の層へ流す」ために、引用発明の「シリサイドの第1の層」とその下の「n+ポリシリコン部」のうち「タングステンビア」の下方の領域と、「シリサイドの第2の層」とその下の「p+ポリシリコン部」のうち「タングステンビア」の下方の領域との間に、前記「タングステンビア」内の導体を介してパルス電圧を印加することで、前記「移動(migrate)させるステップ」を実行させることは、当業者が容易に想到し得たものと認められる。

エ 周知例1:特開平06-224303号公報
本願の優先権主張の日前に日本国内において頒布された刊行物である、特開平06-224303号公報には、「回路内の電流を制御するための装置と方法」(発明の名称)に関して、図1?図2とともに、以下の事項が記載されている。
a.「【0011】図2は、電気的にプログラムされた回路部分10の非常に拡大された横断面概要図である。導電体素子12と導電体素子20とを電気的に接続する導電路を得るように要請された回路設計者は、導電体素子12と導電体素子20との間に高電圧のパルスを加え、それにより、アンチヒューズ材料18をまずブレークダウンさせるに十分なストレスを発生させ、そして、この導電体の溶融工程を開始させることができる。5ボルトという典型的な電源電圧を有する回路の場合、15ボルトないし20ボルトの電圧パルスは、アンチヒューズ材料18をブレークダウンさせるに十分なストレスを発生させることができる。このことが行われる時、導電体素子12と導電体素子20との間のアンチヒューズ材料18の中にフィラメント22ができ、それにより、導電体素子12と導電体素子20とを電気的に接続する導電路が形成される。フィラメント22を通して付加的な電流が強制的に流され、それにより、アンチヒューズ材料18の抵抗値はその最低値になり、導電体素子12と導電体素子20との間に導電路が永久的に設定される。このように、導電体素子12および導電体素子20にそれぞれ接続されていた回路素子は共通に接続され、必要な回路経路が形成される。
【0012】要約をすれば、優れた漏洩特性を有するアンチヒューズ材料を用いることにより、回路を流れる電流を制御することができる。アンチヒューズ材料は添加された不純物を有し、それにより、バンド・ギャップが増加し、および、アンチヒューズ材料の中のダングリング・ボンドが少なくなる。必要な時、アンチヒューズ材料に高電圧パルスをを加えることによりブレークダウンを起こさせ、アンチヒューズ材料により分離されていた2個の導電体を電気的に接続する導電経路を形成することができる。」

b.「【0019】(12) 第11項記載の方法において、前記アンチヒューズ材料にブレークダウンを起こさせるために、および、前記導電体素子に電流がそれぞれ流入および流出するさせるために、前記第1導電体素子と前記第2導電体素子との間に電圧パルスを加える段階をさらに有する、前記方法。」

オ 周知例2:特開平07-297293号公報
本願の優先権主張の日前に日本国内において頒布された刊行物である、特開平07-297293号公報には、「シリサイド反応を利用した半導体装置」(発明の名称)に関して、図1?図31とともに、以下の事項が記載されている。
a.「【0054】図7にパルスでブレークダウンを起こす時の実験回路を示している。36はアンチフューズであり、この測定では真性アモルファスシリコンを用いたものであるが、膜厚が50nmのものを使った。34はJFETであり、この場合電圧源38の電圧値で決まる定電流源として働く。この実験では38の電圧を0Vとした時には、JFETは7mAの電流源として働いている。30はパルス発生装置であり、抵抗31,35は高周波測定時の反射波を抑制するために整合をとるための抵抗である。アンチフューズ36には並列に35pFの寄生容量37がはいっている。32はオシロスコープで、入力容量1.7pF、入力インピーダンス10MΩの高周波プローブ33を介してアンチフューズの両端にかかる電圧を測定している。
【0055】図8は測定結果を示している。40は入力パルスの波形であり、10Vで250nsecのパルスを入力した。41はパルスを1回だけ入力した時にアンチフューズにかかっている電圧であり、約9Vでブレークダウンが起こっていることが分かる。ブレークダウン直後にアンチフューズにかかっている電圧は1.16Vとなり、この値よりこの時のアンチフューズの抵抗は155Ωであることが分かる。42は2回目パルスを入力した時にアンチフューズにかかっている電圧の変化である。これより初めからアンチフューズは155Ωでショートしていることが分かる。43は100回目パルスを入力した時にアンチフューズにかかっている電圧の変化であり、これも初めからアンチフューズは155Ωでショートしていることが分かる。このことから、このアンチフューズは1回の書き込みで安定して導通状態となることが分かった。
【0056】図9は1回目のパルス入力時にブレークダウンが起きる瞬間の電圧変化を拡大して示したものである。44でブレークダウンが起きていることが分かる。その後電圧は減少し45でほぼ一定値に落ち着いている。これより、いったんブレークダウンが起き始めると1nsec程度の時間でアンチフューズは導通状態になることが分かる。これは通常行われているアンチフューズの書き込み速度より2桁以上も速い速度であり、高清浄の界面を実現したことによる効果である。この書き込みにおいて、シリサイド反応がシリサイド反応速度 10m/sec以上で行われていることが分かる。」

b.「【0109】これに対して、アンチフューズのオン抵抗272は数十Ω程度であるので抵抗270、272、273を流れる電流による抵抗270での電圧降下はほとんどない。結局、アンチフューズ275だけにブレークダウン電圧が印加されるために選択的に導通状態とすることができる。
【0110】この例において、また、電圧源261はV_(DD)/2としたが、これはV_(DD)より小さな電圧を出力すればよく、V_(DD)/2に限ることはない。また、配線に加える電圧は正としたが、これはブレークダウン時に電子が金属側からアモルファス半導体に向かって流れたほうが金属原子の半導体中へのマイグレーションを引き起こすために低抵抗の導通状態を容易に実現できるためである。」

カ 周知例3:特開平08-139197号公報
本願の優先権主張の日前に日本国内において頒布された刊行物である、特開平08-139197号公報には、「シリサイド反応を利用した半導体装置」(発明の名称)に関して、図1?図31とともに、以下の事項が記載されている。
a.「【0057】図7にパルスでブレークダウンを起こす時の実験回路を示している。36はアンチヒューズであり、この測定では真性アモルファスシリコンを用いたものであるが、膜厚が50nmのものを使った。34はJFETであり、この場合電圧源38の電圧値で決まる定電流源として働く。この実験では38の電圧を0Vとした時には、JFETは7mAの電流源として働いている。30はパルス発生装置であり、抵抗31,35は高周波測定時の反射波を抑制するために整合をとるための抵抗である。アンチヒューズ36には並列に35pFの寄生容量37がはいっている。32はオシロスコープで、入力容量1.7pF、入力インピーダンス10MΩの高周波プローブ33を介してアンチヒューズの両端にかかる電圧を測定している。
【0058】図8は測定結果を示している。40は入力パルスの波形であり、10Vで250nsecのパルスを入力した。41はパルスを1回だけ入力した時にアンチヒューズにかかっている電圧であり、約9Vでブレークダウンが起こっていることが分かる。ブレークダウン直後にアンチヒューズにかかっている電圧は1.16Vとなり、この値よりこの時のアンチヒューズの抵抗は155Ωであることが分かる。42は2回目パルスを入力した時にアンチヒューズにかかっている電圧の変化である。これより初めからアンチヒューズは155Ωでショートしていることが分かる。43は100回目パルスを入力した時にアンチヒューズにかかっている電圧の変化であり、これも初めからアンチヒューズは155Ωでショートしていることが分かる。このことから、このアンチヒューズは1回の書き込みで安定して導通状態となることが分かった。
【0059】図9は1回目のパルス入力時にブレークダウンが起きる瞬間の電圧変化を拡大して示したものである。44でブレークダウンが起きていることが分かる。その後電圧は減少し45でほぼ一定値に落ち着いている。これより、いったんブレークダウンが起き始めると1nsec程度の時間でアンチヒューズは導通状態になることが分かる。これは通常行われているアンチヒューズの書き込み速度より2桁以上も速い速度であり、高清浄の界面を実現したことによる効果である。この書き込みにおいて、シリサイド反応がシリサイド反応速度10m/sec以上で行われていることが分かる。」

b.「【0116】これに対して、アンチヒューズのオン抵抗272は数十Ω程度であるので抵抗270,272,273を流れる電流による抵抗270での電圧降下はほとんどない。結局、アンチヒューズ275だけにブレークダウン電圧が印加されるために選択的に導通状態とすることができる。
【0117】この例において、また、電圧源261はVDD/2としたが、これはVDDより小さな電圧を出力すればよく、VDD/2に限ることはない。また、配線に加える電圧は正としたが、これはブレークダウン時に電子が金属側からアモルファス半導体に向かって流れたほうが金属原子の半導体中へのマイグレーションを引き起こすために低抵抗の導通状態を容易に実現できるためである。」

4-2.審判請求書の主張に対して
ア 審判請求人は、審判請求書において、
a.「本願発明では、……シリサイド含有材料をリンクの非シリサイド化部分の中に電気移動させてアンチヒューズの抵抗を減少させる(請求項9)……のに対して、引用文献1に記載の発明では、アノード部およびカソード部の間の中間部の非シリサイド化部分は半導体ではない酸化物のような絶縁体のスペーサから成り、その非シリサイド化部分の中にシリサイドを電気移動させるようなことはない点で、相違している。」
b.「しかしながら、ポリシリコン230のスペーサ234に覆われた部分は、アノード部自体であって、アノード部およびカソード部の間の中間部を成すものではなく、そのような中間部における非シリサイド化部分とは成り得ないので、このような認定は、事実を誤認するものであり、事実に基づかない論理の飛躍に他ならない。
したがって、原査定の事実認定には誤りがあり、その誤った認定に基づき、本願発明のように、アノードおよびカソードを結合させるリンクの非シリサイド化部分が半導体から成り、その半導体から成る非シリサイド化部分の中にシリサイド含有材料が電気移動するようなアンチヒューズは引用文献1に記載されているとして、請求項1-11、15-20に係る発明は当業者が容易になし得たことと下した結論は、引用文献1に記載された事実に全く基づかず妥当ではなく、出願人としては到底首肯できないものである。」、
と主張している。

イ しかしながら、平成24年10月10日付けでなされ拒絶査定においては、
「引用文献1(図2)に記載された、シリサイド層240とシリサイド層246の間にある、ポリシリコン230のスペーサー234に覆われた部分は、シリサイド化していない」、「引用文献1(図3)に記載されたものは、金属跡310が、ポリシリコン230に形成されている」ので「引用文献1には、シリサイド含有材料(金属)が非シリサイド化部分(ポリシリコン230)の中に電気移動(金属原子移動、the metal atom migration )するようなアンチヒューズが記載されている。」、
と指摘し、引用文献1のスペーサー234に覆われ、金属跡310が形成されたポリシリコン230の部分を、本願発明の「シリサイド含有材料」を「電気移動」させた「前記リンクの前記非シリサイド化部分」に対応付けている。

ウ 前記aで、「アノード部およびカソード部の間の中間部の非シリサイド化部分は半導体ではない酸化物のような絶縁体のスペーサから成り、その非シリサイド化部分の中にシリサイドを電気移動させるようなことはない点で、相違している」と主張しているが、上記のとおり、拒絶査定では、スペーサー234そのものを「リンク」の「前記非シリサイド化部分」に対応付けてはいない。
よって、前記aの主張は当を得ていない。

エ 前記bの主張について、引用発明において、「アンチフューズ」のアノード部およびカソード部となる「タングステンビア」の下方の領域と、「ブレークダウン電流の経路に沿って形成される金属トレース」が形成される「前記シリサイドの第1の層と前記シリサイドの第2の層との間」の領域は、たしかに、いずれの領域も、「n+ポリシリコン部」ないしは「p+ポリシリコン部」という一体の部分を有している。
しかしながら、一体の「n+ポリシリコン部」ないしは「p+ポリシリコン部」から形成されていても、前記「n+ポリシリコン部」ないしは「p+ポリシリコン部」は、電極を提供する領域と、「低抵抗経路を提供する」領域とが、機能的には明確に区分されている。
また、引用例の図3、図4Rから明らかなように、「フィールド酸化膜」に隣接する「nウェル」の上方に設けられた「タングステンビア」を境界として、位置的にも明確に区分されている。
そして、引用発明に基づいて、本願発明を容易に想到し得たことは、「4-1」で指摘したとおりである。
よって、前記bの主張は当を得ていない。

オ なお、本願明細書には、
「【0032】
ヒューズのボディ、すなわちアノード110、カソード120、およびリンク125の多結晶シリコン含有材料層部分は、多結晶シリコン含有材料の層の堆積、フォトレジストの塗布およびリソグラフィック・パターン化、および、エッチングによるそのパターンの多結晶シリコン含有材料層の中への移転などの任意の公知方法によって形成され得る。アノード半導体310がアンチヒューズ構造のアノード部分に形成される。カソード半導体320がアンチヒューズ構造のカソード部分に形成される。リンク半導体325がアンチヒューズ構造のリンク部分に形成される。このようにアノード半導体310、カソード半導体320、およびリンク半導体325はヒューズ・ボディ300の形状の中に含まれて全体としてその形状を形成する。……」
と記載されている。
すなわち、「アノード半導体310、カソード半導体320、およびリンク半導体325はヒューズ・ボディ300の形状の中に含まれて全体としてその形状を形成」されるものであり、「ヒューズのボディ、すなわちアノード110、カソード120、およびリンク125の多結晶シリコン含有材料層部分は、多結晶シリコン含有材料の層の堆積」等で形成させること、が記載されている。
したがって、本願明細書の上記記載を参酌すれば、本願発明の「アノード」と「カソード」と「リンク」の各「非シリサイド化部分」は、一体のポリシリコンで形成されたものを少なくとも包含していると、解するべきものである。

カ してみれば、アノード部の「非シリサイド化部分」と「リンク」の「非シリサイド化部分」とを、あるいは、カソード部の「非シリサイド化部分」と前記「リンク」の「非シリサイド化部分」とを、それぞれ、形成するのが、一体の「ポリシリコン」の層である点で、本願発明と引用発明とでは、相違するところがない。
したがって、前記bの主張は、この意味で本願明細書の記載に基づいておらず、これを採用することはできない。

4-3.小括
以上のとおりであるから、相違点は、周知技術を参酌すれば、引用発明から当業者が容易に想到し得た範囲に含まれる程度のものである。
そして、本願発明の効果も、引用発明及び周知技術から、当業者が予期し得たものである。
したがって、本願発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものと認められる。


第3.結言
以上のとおり、本願発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。
したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。

よって、結論のとおり審決する。
 
審理終結日 2013-09-18 
結審通知日 2013-09-24 
審決日 2013-10-07 
出願番号 特願2009-552852(P2009-552852)
審決分類 P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 須原 宏光  
特許庁審判長 鈴木 匡明
特許庁審判官 近藤 幸浩
西脇 博志
発明の名称 電気アンチヒューズ、製造方法およびプログラミング方法  
代理人 太佐 種一  
代理人 上野 剛史  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ