ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1285050 |
| 審判番号 | 不服2013-8401 |
| 総通号数 | 172 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2014-04-25 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2013-05-08 |
| 確定日 | 2014-02-19 |
| 事件の表示 | 特願2007-250732「集積回路を識別および/またはプログラムするための方法」拒絶査定不服審判事件〔平成20年 4月10日出願公開、特開2008- 85342〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1 手続の経緯 本願は,平成19年9月27日(パリ条約による優先権主張2006年9月27日,アメリカ合衆国)の出願であって,平成24年6月8日付けで拒絶理由が通知され,同年12月13日に手続補正書及び意見書が提出されたが,同年12月27日付けで拒絶査定がされ,これに対して平成25年5月8日に審判請求がされ,同年6月19日に審判請求書の請求の理由が補正されたものである。 2 本願発明について (1)本願発明 本願の請求項1?9に係る発明は,平成24年12月13日に提出された手続補正書により補正された特許請求の範囲の請求項1?9に記載されている事項により特定されるとおりのものであり,そのうち請求項6に係る発明は,特許請求の範囲の請求項6に記載されている事項により特定される以下のとおりのもの(以下「本願発明」という。)である。 「【請求項6】 半導体基板と, 前記半導体基板上の複数の能動素子と, 前記能動素子を覆う多重メタライゼーション・レベルであって,前記多重金属層がボンド・パッド・レベルを含む,多重メタライゼーション・レベルと, 前記ボンド・パッド・レベル上に形成された複数のプログラミング・パッドを備え, 前記複数のプログラミング・パッドのうちの2つ以上は,該複数のプログラミング・パッドのうちの2つ以上を選択的に相互に接続することによって,プログラム可能な回路をプログラムするようになされており, 前記2つ以上のプログラミング・パッドは,塗布された導電性インクで相互に接続される,集積回路。」 (2)刊行物に記載された発明 引用例: 特開2004-134459号公報 原査定の拒絶の理由に引用され,本願の優先権主張の日前に日本国内において頒布された刊行物である特開2004-134459号公報(以下「引用例」という。)には,図1?3とともに次の記載がある。(下線は当合議体において付加。以下同様。) ア 発明の属する技術分野 「【0001】 【発明の属する技術分野】 この発明は,複数の機能および状態(以下オプションと称する)を持ち,そのオプションを外部から供給する電圧で設定可能な半導体装置に関するものである。」 イ 実施の形態1 「【0016】 【発明の実施の形態】 実施の形態1. 図1はこの発明の実施形態1による半導体装置の封止樹脂上半分を破断して示す平面図である。図において,1は半導体装置,2は半導体基板,3は半導体基板2を載置するダイパッド,4は半導体装置1を外部装置(図示せず)と電気的に接続するリード端子,5は半導体基板2の電源供給や信号入出力を行うパッド,6はリード端子4とパッド5を電気的に接続する金属細線,7は半導体基板2や金属細線6などを保護するための封止樹脂,8は半導体装置1の機能を実現する内部回路,9はパッド5と内部回路8を電気的に接続する内部配線,10は半導体装置1のオプション設定を行うためのオプション設定部,15は複数のパッド5を電気的に接続する導電体であるスタッドバンプである。なお,図1中の内部回路8,内部配線9およびパッド5の一部は他の構成要素より下層に存在するため破線で記載した。 【0017】 図2はオプション設定部10を詳細に記載したもので,(a)は平面図,(b)はそのI-I断面図である。オプション設定部10は,オプション設定のための電圧を入力するオプション設定パッド5Cと,任意の一定電圧に維持された固定電位パッド5D(以下の図において固定電位パッドが電源電圧の場合は5Da,GNDの場合は5Dbと記載する)を備え,それらは表面保護膜11b(以下の図においてパッド間に位置する表面保護膜を11bと記載する)をはさんで配置されている。13は半導体基板2に層状に形成された内部回路8を構成する素子(図示せず)や配線(図示せず)を分離するための層間絶縁膜である。なお,この図では特に記載していないが,半導体基板2と層間絶縁膜13の間にはさらに内部配線9,層間絶縁膜13が複数層状に形成されていることもある。パッド5はその表面外周縁部が表面保護膜11a(以下の図においてパッド外周上部を覆う表面保護膜を11aと記載する)で覆われ,表面保護膜11aに覆われない部分はその表面が外部に露出したパッド開口部14となっている。なお,11cはオプション設定部10以外の半導体基板表面を覆う表面保護膜である。 【0018】 図1の半導体装置1において,半導体装置1の左辺に設けたオプション設定部10は内部回路の動作周波数を決定するためのもので,オプション設定パッド5Cに電源電圧が供給されると100MHｚ,オプション設定パッド5Cがオープン状態になると120MHｚで動作するように内部回路8が設計されている。また,半導体装置1の下辺に設けたオプション設定部10は処理規格を選択するためのもので,オプション設定パッド5CにGNDが供給されると規格A,オプション設定パッド5Cがオープン状態になると規格Bに従い入力データの演算を行うように内部回路8が設計されている。 【0019】 図3は図1に示した2ヶ所のオプション設定部10のオプション設定パッド5Cと内部回路8の接続部の概略説明図で,図1における半導体装置1左辺のオプション設定部10のオプション設定パッド5Cは図3(a)に示すように抵抗21を介してGNDにプルダウンしてあり,スイッチオフ(スタッドバンプ15無し)の場合は内部回路8にGNDが供給され,スイッチオン(スタッドバンプ15有り)の場合は内部回路8に電源電圧が供給される。 【0020】 一方,図1における半導体装置1下辺のオプション設定部10のオプション設定パッド5Cは図3(b)に示すように抵抗21を介して電源電圧にプルアップしてあり,スイッチオフ(スタッドバンプ15無し)の場合は内部回路8に電源電圧が供給され,スイッチオン(スタッドバンプ15有り)の場合は内部回路8にGNDが供給される。 【0021】 半導体装置1を100MHｚの動作速度で,規格Aに従った演算を行わせるためには,既存のワイヤボンド技術を使い半導体装置1左辺のオプション設定部10の電源電圧に設定した固定電位パッド5Da,固定電位パッド5Daの外周縁部を覆う表面保護膜11a,固定電位パッド5Daとオプション設定パッド5C間の表面保護膜11b,オプション設定パッド5Cの外周縁部を覆う表面保護膜11aおよびオプション設定パッド5Cを覆うようにスタッドバンプ15を形成し,半導体装置1下辺のオプション設定部10のGNDに設定した固定電位パッド5Db,固定電位パッド5Dbの外周縁部を覆う表面保護膜11a,固定電位パッド5Dbとオプション設定パッド5C間の表面保護膜11b,オプション設定パッド5Cの外周縁部を覆う表面保護膜11aおよびオプション設定パッド5Cを覆うようにスタッドバンプ15を形成すれば良い。なお,固定電位パッド5Daへは金属細線6で接続した電源リード端子4Da(外部電源と接続するリード端子)から,固定電位パッド5Dbへは内部配線9で接続した内部回路8のGND配線(図示せず)から所定の電圧を供給する。ここでは,固定電位パッド5Dの電圧供給方法として金属細線6を使っているが,固定電位パッド5Dへの電圧供給を全て内部配線9で行い,固定電位パッド用のリード端子4Dやそれと接続するための金属細線6を無くすことも可能である。 【0022】 この実施の形態1の半導体は,スタッドバンプ15をパッド5間の表面保護膜11b上に形成するため,表面保護膜11b下層の層間絶縁膜13へのダメージが発生しにくい。また,実施の形態1の半導体装置1は,パッド外周全辺が表面保護膜11aにより覆われているため,スタッドバンプ15からワイヤー(図示せず)を切断する際の引っ張り力によってもパッド5が剥離しにくい。 【0023】 なお,実施の形態1の半導体装置で使用したスタッドバンプ15は,金やその他金属を材料として通常のワイヤーボンダーを使い一般的な方法で形成することができる。また,スタッドバンプ15のかわりに,メッキ形成による金属バンプ,蒸着形成による金属被膜,ビームリード,導電性樹脂等を導電体として使用しても良い。さらに,実施の形態1の半導体装置1はリード端子タイプのパッケージであるが,ボールグリッドアレイやテープキャリアタイプのパッケージであっても構わない。」 ここにおいて,半導体装置1のオプション設定を行うためのオプション設定部10において,オプションの設定は,複数のパッド5をスタッドバンプ15によって電気的に接続することによりなされることは明らかである。 また,上記段落【0017】の「なお,この図では特に記載していないが,半導体基板2と層間絶縁膜13の間にはさらに内部配線9,層間絶縁膜13が複数層状に形成されていることもある」との記載とともに図2(b)を参照すると,「オプション設定のための電圧を入力するオプション設定パッド5Cと,任意の一定電圧に維持された固定電位パッド5D(以下の図において固定電位パッドが電源電圧の場合は5Da,GNDの場合は5Dbと記載する)」は,最上層の「層間絶縁膜13」上に形成されることは明らかである。 以上を総合し,「半導体基板2と層間絶縁膜13の間に,さらに内部配線9,層間絶縁膜13が複数層状に形成されている」(段落【0017】)ものについて,半導体装置1の下辺に設けたオプション設定部10に注目すると,引用例には,以下の発明が記載されているものと認められる。 「複数の機能および状態(以下オプションと称する)を持ち,そのオプションを外部から供給する電圧で設定可能な半導体装置1であって, 半導体装置1のオプション設定を行うためのオプション設定部10は,オプション設定のための電圧を入力するオプション設定パッド5Cと,GNDに設定した固定電位パッド5Dbを備え,それらは表面保護膜11bをはさんで配置され, 半導体基板2に層状に形成された内部回路8を構成する素子や配線を分離するための層間絶縁膜13と半導体基板2との間には,さらに内部配線9,層間絶縁膜13が複数層状に形成されており,最上層の層間絶縁膜13上にオプション設定パッド5C及び固定電位パッド5Dbが形成され,オプション設定パッド5C及び固定電位パッド5Dbの表面外周縁部が表面保護膜11aで覆われ,表面保護膜11aに覆われない部分はその表面が外部に露出したパッド開口部14となっており, オプション設定部10のGNDに設定した固定電位パッド5Db,固定電位パッド5Dbの外周縁部を覆う表面保護膜11a,固定電位パッド5Dbとオプション設定パッド5C間の表面保護膜11b,オプション設定パッド5Cの外周縁部を覆う表面保護膜11aおよびオプション設定パッド5Cを覆うようにスタッドバンプ15が形成されるものであり, オプション設定パッド5Cと,GNDに設定した固定電位パッド5Dbとは,導電体であるスタッドバンプ15によって電気的に接続されるものであり, オプション設定部10のオプション設定パッド5Cは抵抗21を介して電源電圧にプルアップしてあり,スイッチオフ(スタッドバンプ15無し)の場合は内部回路8に電源電圧が供給され,スイッチオン(スタッドバンプ15有り)の場合は内部回路8にGNDが供給され, オプション設定部10は処理規格を選択するためのもので,オプション設定パッド5CにGNDが供給されると規格A,オプション設定パッド5Cがオープン状態になると規格Bに従い入力データの演算を行うように内部回路8が設計されている, 半導体装置1。」 (3)対比 本願発明と引用発明とを対比する。 ・引用発明の「半導体基板2」は,本願発明の「半導体基板」に相当する。 ・引用発明の「半導体基板2に層状に形成された内部回路8を構成する素子」と,本願発明の「前記半導体基板上の複数の能動素子」とは,「前記半導体基板上の素子」である点で一致する。 ・引用発明の「半導体基板上の複数の能動素子や配線を分離するための層間絶縁膜13と半導体基板2との間には,さらに内部配線9,層間絶縁膜13が複数層状に形成されて」いることと,本願発明の「前記能動素子を覆う多重メタライゼーション・レベル」とは,「素子を覆う多重メタライゼーション・レベル」である点で一致する。また,引用発明の「最上層の層間絶縁膜13上」であって「オプション設定パッド5C及び固定電位パッド5Dbが形成され」る積層方向の位置が,本願発明の「ボンド・パッド・レベル」に相当し,引用発明の「オプション設定パッド5C及び固定電位パッド5Db」が,本願発明の「複数のプログラミング・パッド」に相当する。 よって,引用発明の「半導体基板2に層状に形成された内部回路8を構成する素子や配線を分離するための層間絶縁膜13と半導体基板2との間には,さらに内部配線9,層間絶縁膜13が複数層状に形成されており,最上層の層間絶縁膜13上にオプション設定パッド5C及び固定電位パッド5Dbが形成され」ていることと,本願発明の「前記能動素子を覆う多重メタライゼーション・レベルであって,前記多重金属層がボンド・パッド・レベルを含む,多重メタライゼーション・レベルと, 前記ボンド・パッド・レベル上に形成された複数のプログラミング・パッドを備え」ることとは,「素子を覆う多重メタライゼーション・レベルであって,前記多重金属層がボンド・パッド・レベルを含む,多重メタライゼーション・レベルと, 前記ボンド・パッド・レベル上に形成された複数のプログラミング・パッドを備え」る点で一致する。 ・引用発明の「オプション設定パッド5CにGNDが供給されると規格A,オプション設定パッド5Cがオープン状態になると規格Bに従い入力データの演算を行うように」「設計されている」「内部回路8」は,本願発明の「プログラム可能な回路」に相当する。 よって,引用発明の「オプション設定パッド5Cと,GNDに設定した固定電位パッド5Dbとは,導電体であるスタッドバンプ15によって電気的に接続されるものであり, オプション設定部10のオプション設定パッド5Cは抵抗21を介して電源電圧にプルアップしてあり,スイッチオフ(スタッドバンプ15無し)の場合は内部回路8に電源電圧が供給され,スイッチオン(スタッドバンプ15有り)の場合は内部回路8にGNDが供給され, オプション設定部10は処理規格を選択するためのもので,オプション設定パッド5CにGNDが供給されると規格A,オプション設定パッド5Cがオープン状態になると規格Bに従い入力データの演算を行うように内部回路8が設計されている」ことは,本願発明の「前記複数のプログラミング・パッドのうちの2つ以上は,該複数のプログラミング・パッドのうちの2つ以上を選択的に相互に接続することによって,プログラム可能な回路をプログラムするようになされて」いることに相当する。 ・引用発明の「オプション設定パッド5Cと,GNDに設定した固定電位パッド5Dbとは,導電体であるスタッドバンプ15によって電気的に接続される」ことと,本願発明の「前記2つ以上のプログラミング・パッドは,塗布された導電性インクで相互に接続される」こととは,「前記2つ以上のプログラミング・パッドは,導電性材料で相互に接続される」点で一致する。 ・引用発明の「半導体装置1」は,本願発明の「集積回路」に相当する。 したがって,引用発明と本願発明とは次の点で一致する。 「半導体基板と, 前記半導体基板上の素子と, 前記能動素子を覆う多重メタライゼーション・レベルであって,前記多重金属層がボンド・パッド・レベルを含む,多重メタライゼーション・レベルと, 前記ボンド・パッド・レベル上に形成された複数のプログラミング・パッドを備え, 前記複数のプログラミング・パッドのうちの2つ以上は,該複数のプログラミング・パッドのうちの2つ以上を選択的に相互に接続することによって,プログラム可能な回路をプログラムするようになされており, 前記2つ以上のプログラミング・パッドは,導電性材料で相互に接続される,集積回路。」 一方,両者は以下の点で相違する。 《相違点1》 本願発明は「半導体基板上の複数の能動素子」及び「前記能動素子を覆う多重メタライゼーション・レベル」を備えるのに対して,引用発明は「前記半導体基板上の素子」及び「素子を覆う多重メタライゼーション・レベル」に対応する構成を備えるものの,「複数の能動素子」を備えて,「多重メタライゼーション・レベル」が「前記能動素子を覆う」ことまでは明らかでない点。 《相違点2》 本願発明は,「2つ以上のプログラミング・パッドは,塗布された導電性インクで相互に接続される」構成を備えるのに対して,引用発明は,「2つ以上のプログラミング・パッドは,導電性材料で相互に接続される」ことに対応する構成を備えるものの,「塗布された導電性インクで相互に接続される」構成は備えない点。 (4)判断 上記相違点について検討する。 《相違点1について》 一般に,半導体装置を,半導体基板上に複数の能動素子を備えるものとして構成することは,以下の周知例1にも示されているように,従来より周知の技術であり,引用発明に係る半導体装置においても,半導体基板上に複数の能動素子を備えて,「多重メタライゼーション・レベル」が「前記能動素子を覆う」ものとすることは,当業者が適宜になし得たことである。 よって,相違点1は,当業者が適宜になし得た範囲に含まれる程度のものである。 周知例1: 特開2001-135794号公報 原査定の拒絶の理由に引用され,本願の優先権主張の日前に日本国内において頒布された刊行物である特開2001-135794号公報(以下「周知例1」という。)には,図1とともに次の記載がある。 ・「【0009】この半導体装置は,典型的には,半導体基板上に機能素子(能動素子および/または受動素子)および内部配線が形成され,最表面が前記表面保護膜で覆われた構成となっている。前記開口から露出している各パッドは,たとえば,半導体装置の内部配線にそれぞれ接続されている。また,表面保護膜に複数個の開口が設けられていて,それぞれの開口から2個以上の非接触状態のパッドを共通に露出させるようにしてもよい。」 ・「【0019】 【発明の実施の形態】以下では,この発明の実施の形態を,添付図面を参照して詳細に説明する。図1は,この発明の第1の実施形態に係る半導体装置に備えられたパワーオンリセット回路の電気回路図である。このパワーオンリセット回路は,接地電位に接続されたインバータ1と,このインバータ1の出力が与えられる電界効果トランジスタ2と,この電界効果トランジスタ2の一方の端子2aを電源電位に接続するプルアップ用の電界効果トランジスタ3と,電界効果トランジスタ2の前記一方の端子2aの電位をラッチするラッチ回路4とを備えている。ラッチ回路4は,能力の大きなトランジスタを備えたインバータ4aと,このインバータ4aの前記トランジスタよりも能力の小さなトランジスタを備えたインバータ4bとを,各入力端子を互いの出力端子に接続して構成されている。このラッチ回路4の出力信号が,パワーオンリセット信号となる。」 ここで,上記段落【0009】の記載から,上記段落【0019】に記載された能動素子である,「電界効果トランジスタ2」,「電界効果トランジスタ3」,「能力の大きなトランジスタ」及び「能力の小さなトランジスタ」を,いずれも半導体基板上に形成することは明らかである。 《相違点2について》 一般に,半導体装置を製造するにあたり,導電性インクを塗布することで電気的接続を行うことは,以下の周知例2及び3にも示されているように,従来より周知の技術である。さらに,周知例2には,同一半導体基板1上において,導電性インクによる配線のみを変えて,多品種少量の製品を製造することも示されている。 周知例2: 特開2005-353728号公報 原査定の拒絶の理由に引用され,本願の優先権主張の日前に日本国内において頒布された刊行物である特開2005-353728号公報(以下「周知例2」という。)には,図1,2及び4とともに次の記載がある。 ・「【0007】 以下,図面を参照しながら,本発明に係る実施の形態について説明する。 実施の形態1. 本発明に係る実施の形態1の高周波デバイスは,従来例と同様,例えば,GaAｓ等からなる半導体基板1に,電界効果トランジスタ2が形成されることにより構成されているが,以下の点で従来例とは異なる。 【0008】 (1)実施の形態1の高周波デバイスでは,インピーダンス整合をとるために,従来例の金ワイヤに代えて金属ナノ粒子が融着されてなる第2配線5を用いて分離された配線4間を接続することにより,オープンスタブの配線長を調整している。 ・・・(中略)・・・ 尚,本明細書において,第1配線とは,最初にスバッタ,蒸着もしくはメッキ等により基板上に形成された電極をいい,第2配線は第1配線が形成された後に,形成される電極をいう。 【0009】 以下,本実施の形態1の高周波デバイスについて,詳細に説明する。 一般に高周波デバイスは,電界効果トランジスタ等の能動素子や外部回路における素子や配線のばらつき等によりインピーダンスの不整合が生じ,配線が施された後にインピーダンスを調整することや,例えばトランジスタのゲート端子の近くにCRによるゲート側安定化回路を挿入することが必要となる場合がある。 【0010】 そこで,本実施の形態1では,オープンスタブを構成するための第1配線を分離された複数の配線とし,その分離された部分を,金属ナノ粒子が融着されてなる第2配線5を用いて接続することによりオープンスタブの線路長を調整できるようにしている。これにより,例えばインピーダンス特性を測定しながら第1配線4の分離された部分のうちの必要な部分のみを第2配線5によって接続するようにして入力インピーダンスを調整できる。」 ・「【0013】 実施の形態1では,さらに,第2配線5は,粒径が100nm以下,好ましくは粒径が1nm?100nmの範囲の金属ナノ粒子を含む導電性インクをインクジェット方式により塗布し,例えば,200℃以下の比較的低い温度で熱処理して金属ナノ粒子を融着させることにより形成している。 このようなサイズのナノ粒子は沈殿することなく溶剤と混合することが可能であり,インクジェット等の方法で容易にかつ均一に必要な部分のみに塗布することができる。 ・・・(後略)・・・」 ・「【0020】 以上のように,本実施の形態1では,調整用の接続配線として,ナノ粒子が融着された第2導体を用いているので,その接続配線をバルクの金属抵抗に近い抵抗値とでき(蒸着配線やメッキ配線より遥かに抵抗値とできる),かつ従来のように金属ワイヤによるインダクタンス成分を生じることがないので,良好なインピーダンス整合が可能となる。 ・・・(後略)・・・」 ・「【0021】 尚,図1及び図2では,ゲートに接続される線路及びゲート側の安定化回路の例により説明したが,本発明はこれに限られるものではなく,トランジスタの他の端子に接続される線路や他の線路のインピーダンス調整,他の部分に接続される安定化回路について適用できることはいうまでもない。 また,本実施の形態1では,電界効果トランジスタを例に説明したが,ヘテロバイポーラトランジスタ等の他のトランジスタであってもよいし,また,基板もSi等の他の半導体基板やアルミナ等の誘電体基板であっても良い。」 ・「【0027】 実施の形態3. 本発明に係る実施の形態3の高周波デバイスは,異なる要求特性に対応して回路構成を変更する必要がある部分を第2導体5で構成するようにしたことを特徴としている。 すなわち,本実施の形態1の高周波デバイスは,高周波回路が形成された後に,主として,回路特性を測定して調整又は接続が必要な部分に第2導体5を形成するようにしたが,本実施の形態3の高周波デバイスでは,調整等が必要な部分だけではなく,例えば,異なる周波数帯域や異なる高周波特性の要求に対応して回路構成を変更する必要がある部分も含めて第2導体5で構成するようにしている。 ・・・(中略)・・・ 【0032】 以上の実施の形態3の高周波デバイスでは,例えば,異なる周波数帯域や異なるRF特性が要求される回路を,導電性インクや抵抗体インクを用いて描画する第2配線5及び抵抗体膜10を変更することによって実現出来るので,短期間に回路を作成できる利点がある。 また,多品種少量の製品であっても,同一半導体基板1上の配線のみを変えて対応可能であることから製品毎にマスクを形成する必要がなく,製造コストを低くできるという効果もある。」 ここで,段落【0027】及び【0032】の記載から,回路構成を変更する必要がある部分を,導電性インクによる第2導体5で構成するようにすることで,同一半導体基板1上の配線のみを変えて多品種少量の製品を製造できることは明らかである。 また,上記段落【0013】の記載から,導電性インクによる配線は容易にかつ均一に必要な部分のみに形成できることがわかる。 周知例3: 特開平5-36683号公報 原査定の拒絶の理由に引用され,本願の優先権主張の日前に日本国内において頒布された刊行物である特開平5-36683号公報(以下「周知例3」という。)には,図1?4とともに次の記載がある。 ・「【0005】 【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を説明すれば,下記のとおりである。すなわち,本発明の配線装置の製造方法では,多層配線構造を形成するに当たり,配線基板表面に導電性のインクと絶縁性のインクとを夫々所望の設計パターンに従って選択的に付着させて導電層と絶縁層とを形成する。 【0006】 【作用】上記した手段によれば,配線基板に導電性インクと絶縁性インクとを付着させるだけで多層構造の配線構造を得ることができるので,前記導電性インク/絶縁性インクの付着を行うに当り,例えば従前の印刷技術をそのまま転用することができ,配線装置の製造が極めて容易になる。 【0007】 【実施例】以下,本発明の一実施例を添付図面を参照して説明する。図1?図3は半導体集積回路装置(LSI)の評価用配線模型10を本発明に係る配線装置製造方法によって形成する場合の第1の実施例の製造プロセスを示す断面図である。 【0008】本実施例のLSI評価用配線模型10は,実際のLSIの数百倍のスケールにて製造されるもので,この配線模型10は,図1?図3に示すように,紙製の基板(配線基板)1表面に重ね合わされた複数の導電層又は絶縁層(図示例では第1?第5層)11,12,13,14,15によって形成される(図3参照)。 ・・・(後略)・・・」 ・「【0022】以上本発明者によってなされた発明を実施例に基づき具体的に説明したが,本発明は上記実施例に限定されるものではなく,その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば,上記実施例では,半導体集積回路装置の評価用配線模型の製造に本発明を適用した例を示したが,これに限らず,実際に半導体集積回路装置を製造するに当たって本発明の製造方法をそのまま適用してもよい。 ・・・(後略)・・・」 ここで,上記段落【0022】の記載から,半導体基板上に導電性インクを付着させて,半導体集積回路装置の配線構造を形成できることは明らかである。 ところで,引用発明においては,「オプション設定部10のオプション設定パッド5Cは抵抗21を介して電源電圧にプルアップしてあり,スイッチオフ(スタッドバンプ15無し)の場合は内部回路8に電源電圧が供給され,スイッチオン(スタッドバンプ15有り)の場合は内部回路8にGNDが供給され」るものであり,引用例の図3(b)からもわかるように,オプション設定パッド5Cと,GNDに設定した固定電位パッド5Dbとを電気的に接続することにより,回路構成を変えるものであることは明らかである。さらに,前記2「(2)刊行物に記載された発明」イに摘記したとおり,引用例には「【0023】・・・(中略)・・・また,スタッドバンプ15のかわりに,メッキ形成による金属バンプ,蒸着形成による金属被膜,ビームリード,導電性樹脂等を導電体として使用しても良い。」と記載されていることから,引用発明において,オプション設定パッド5Cと,GNDに設定した固定電位パッド5Dbとを電気的に接続する導電体として,スタッドバンプ15以外の導電体部材を用いうることは明らかである。 一方,周知例2には,回路構成を変更する必要がある部分を,導電性インクの塗布による導体で,容易にかつ均一に必要な部分のみ構成することも示されており,また,導電性インクが,一般の半導体集積回路における電気的接続に用いうるものであることは,上記周知例3の記載からも明らかである。 そうすると,引用発明において,オプション設定パッド5Cと,GNDに設定した固定電位パッド5Dbとを電気的に接続することにより,回路構成を変える際に,スタッドバンプ15に代えて,容易にかつ均一に必要な部分のみ構成できる,導電性インクの塗布による導体を用いて,相違点2に係る「2つ以上のプログラミング・パッドは,塗布された導電性インクで相互に接続される」ことに対応する構成を備えるようにすることは,当業者が適宜になし得たことである。 よって,相違点2は,当業者が適宜になし得た範囲に含まれる程度のものである。 (5)まとめ 以上検討したとおり,本願発明は,周知技術を勘案して,引用発明に基づいて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。 3 むすび 以上のとおりであるから,他の請求項について検討するまでもなく,本願は拒絶すべきものである。 よって,結論のとおり審決する。 |
| 審理終結日 | 2013-09-20 |
| 結審通知日 | 2013-09-24 |
| 審決日 | 2013-10-09 |
| 出願番号 | 特願2007-250732(P2007-250732) |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 瀧内 健夫 |
| 特許庁審判長 |
池渕 立 |
| 特許庁審判官 |
小野田 誠 近藤 幸浩 |
| 発明の名称 | 集積回路を識別および/またはプログラムするための方法 |
| 代理人 | 吉澤 弘司 |
| 代理人 | 高橋 誠一郎 |
| 代理人 | 越智 隆夫 |
| 代理人 | 岡部 讓 |