ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1285954 |
| 審判番号 | 不服2013-2662 |
| 総通号数 | 173 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2014-05-30 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2013-02-12 |
| 確定日 | 2014-03-19 |
| 事件の表示 | 特願2001-564398「高速トレンチ二重拡散金属酸化膜半導体及びその製造方法」拒絶査定不服審判事件〔平成13年 9月 7日国際公開,WO01/65608,平成16年 2月12日国内公表,特表2004-504711〕について,次のとおり審決する。 |
| 結論 | 本件審判の請求は,成り立たない。 |
| 理由 |
第1 手続の経緯 本願は,2001年2月15日(パリ条約による優先権主張外国庁受理2000年2月29日,アメリカ合衆国)を国際出願日とする出願であって,平成23年8月12日付けで拒絶理由が通知され,これに対して,平成24年2月16日に手続補正がされたが,同年10月1日付けで拒絶査定がされたところ,これに対して,平成25年2月12日に拒絶査定不服審判が請求されるとともに,同日付けで手続補正がされ,その後同年5月20日付けで審尋がされ,それに対して同年8月21日に回答書が提出されたものである。 第2 補正の却下の決定 [補正の却下の決定の結論] 平成25年2月12日付けの手続補正を却下する。 [理由] 1 本件補正の内容 平成25年2月12日付けの手続補正(以下「本件補正」という。)は,補正前の特許請求の範囲の請求項1?55を,補正後の特許請求の範囲の請求項1?25と補正するとともに,補正前の明細書を補正するものであって,補正前後の特許請求の範囲は,以下のとおりである。 (補正前) 「【請求項1】 …(中略)… 【請求項31】 第1の伝導型の基板と, 第2の伝導型のボディ領域と, 上記ボディ領域を貫通し,上記基板に延びたトレンチと, 上記トレンチ内に配置されたゲートと, 上記ボディ領域内に配置されたソース領域と, ドレインとを備え, 上記ゲートの少なくとも一部と上記ドレインの距離は,上記ソース領域と該ドレインの距離よりも長く, 上記ゲートは, 不純物がドープされていないポリシリコンからなる第1の層と, 不純物がドープされたポリシリコンからなる第2の層と, シリサイド及び高融点金属からなるグループから選択される材料からなる第3の層とを備えることを特徴とするトレンチ二重拡散金属酸化膜半導体。 【請求項32】 上記基板は,略平坦な主面を有し,軸は,該主面に対して垂直であることを特徴とする請求項31記載のトレンチ二重拡散金属酸化膜半導体。 【請求項33】 上記ゲートと上記トレンチの表面の間に配置されたゲート酸化膜層を更に備える請求項31記載のトレンチ二重拡散金属酸化膜半導体。 【請求項34】 …(中略)… 【請求項49】 トレンチ二重拡散金属酸化膜半導体の製造方法において, 第1の伝導型の基板と,第2の伝導型のボディ領域とを備え,該ボディ領域を貫通し, 該基板に延びたトレンチを有する構造体を準備する工程と, 上記トレンチ及び上記ボディ領域上に,シリサイド及び高融点金属からなるグループから選択される材料からなる少なくとも1つの層を有するゲートを形成する工程と, 上記トレンチ上にマスクを配置する工程と, 上記ゲートのマスクされていない部分を除去する工程と, 上記ボディ領域内に,第1のソース領域を形成する工程とを有し, 上記ゲートは, 不純物がドープされていないポリシリコンからなる第1の層と, 不純物がドープされたポリシリコンからなる第2の層と, シリサイド及び高融点金属からなるグループから選択される材料からなる第3の層とを備えることを特徴とするトレンチ二重拡散金属酸化膜半導体トランジスタセルの製造方法。 【請求項50】 …(後略)…」 (補正後) 「【請求項1】 第1の伝導型の基板と, 第2の伝導型のボディ領域と, 上記ボディ領域を貫通し,上記基板に延びたトレンチと, 上記トレンチ内に配置されたゲートと, 上記ボディ領域内に配置されたソース領域と, ドレインとを備え, 上記ゲートの少なくとも一部と上記ドレインとの距離は,上記ソース領域と該ドレインとの距離よりも長く, 上記ゲートは, 上記トレンチの壁面及び底部に沿うように形成され,不純物がドープされていないポリシリコンからなる第1の層と, 上記第1の層上に形成され,不純物がドープされたポリシリコンからなる第2の層と, 上記第2の層上に形成され,シリサイド及び高融点金属からなるグループから選択される材料からなる第3の層とを備えることを特徴とするトレンチ二重拡散金属酸化膜半導体。 【請求項2】 上記基板は,略平坦な主面を有し,軸は,該主面に対して垂直であることを特徴とする請求項1記載のトレンチ二重拡散金属酸化膜半導体。 【請求項3】 上記ゲートと上記トレンチの壁面及び底部との間に配置されたゲート酸化膜層を更に備える請求項1記載のトレンチ二重拡散金属酸化膜半導体。 【請求項4】 …(中略)… 【請求項19】 トレンチ二重拡散金属酸化膜半導体の製造方法において, 第1の伝導型の基板と,第2の伝導型のボディ領域とを備え,該ボディ領域を貫通し,該基板に延びたトレンチを有する構造体を準備する工程と, 上記トレンチ及び上記ボディ領域上に,シリサイド及び高融点金属からなるグループから選択される材料からなる少なくとも1つの層を有するゲートを形成する工程と, 上記トレンチ上にマスクを配置する工程と, 上記ゲートのマスクされていない部分を除去する工程と, 上記ボディ領域内に,第1のソース領域を形成する工程とを有し, 上記ゲートは, 上記トレンチの壁面及び底部に沿うように形成され,不純物がドープされていないポリシリコンからなる第1の層と, 上記第1の層上に形成され,不純物がドープされたポリシリコンからなる第2の層と, 上記第2の層上に形成され,シリサイド及び高融点金属からなるグループから選択される材料からなる第3の層とを備えることを特徴とするトレンチ二重拡散金属酸化膜半導体トランジスタセルの製造方法。 【請求項20】 …(後略)…」 2 補正事項の整理 本件補正のうち,特許請求の範囲についての補正事項を整理すると,以下のとおりである。 (補正事項1) 補正前の請求項1?30を削除し,それに伴って,請求項の番号及び引用する請求項の番号を修正すること。 (補正事項2) 補正前の請求項31の「上記ゲートの少なくとも一部と上記ドレインの距離は, 上記ソース領域と該ドレインの 距離よりも長く」を,補正後の請求項1の「上記ゲートの少なくとも一部と上記ドレインとの距離は,上記ソース領域と該ドレインとの 距離よりも長く」と補正すること。 (補正事項3) 補正前の請求項31の「不純物がドープされていないポリシリコンからなる第1の層と,不純物がドープされたポリシリコンからなる第2の層と,シリサイド及び高融点金属からなるグループから選択される材料からなる第3の層とを備える」を,補正後の請求項1の「上記トレンチの壁面及び底部に沿うように形成され,不純物がドープされていないポリシリコンからなる第1の層と,上記第1の層上に形成され,不純物がドープされたポリシリコンからなる第2の層と,上記第2の層上に形成され,シリサイド及び高融点金属からなるグループから選択される材料からなる第3の層とを備える」と補正すること。 (補正事項4) 補正前の請求項33の「トレンチの表面」を,補正後の請求項3の「トレンチの壁面及び底部」と補正すること。 (補正事項5) 補正前の請求項49の「不純物がドープされていないポリシリコンからなる第1の層と,不純物がドープされたポリシリコンからなる第2の層と,シリサイド及び高融点金属からなるグループから選択される材料からなる第3の層とを備える」を,補正後の請求項19の「上記トレンチの壁面及び底部に沿うように形成され,不純物がドープされていないポリシリコンからなる第1の層と,上記第1の層上に形成され,不純物がドープされたポリシリコンからなる第2の層と,上記第2の層上に形成され,シリサイド及び高融点金属からなるグループから選択される材料からなる第3の層とを備える」と補正すること。 3 新規事項の追加の有無及び補正の目的の適否について (補正事項1について) 補正事項1は,補正前の請求項1?30の削除とそれに伴うものであるから,特許法第17条の2第4項(平成14年法律第24号改正附則第2条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項をいう。以下同様。)第1号に掲げる請求項の削除を目的とするものに該当し,当然,特許法第17条の2第3項(平成14年法律第24号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項をいう。以下同様。)に規定する要件を満たすものである。 (補正事項2について) 補正事項2は,補正前の請求項31の「ゲートの少なくとも一部と上記ドレインの距離」及び「ソース領域と該ドレインの距離」という日本語として明りょうでない記載を,補正後の「ゲートの少なくとも一部と上記ドレインとの距離」及び「ソース領域と該ドレインとの距離」と明りょうな記載に改めるものであるから,特許法第17条の2第4項第4号に掲げる請求項の明りょうでない記載の釈明に該当し,当然,特許法第17条の2第3項に規定する要件を満たすものである。 (補正事項4について) 補正事項4は,補正前の請求項33の「トレンチの表面」を,補正後の請求項3の「トレンチの壁面及び底部」と具体的な記載に改めて明りょうなものとしたものであるから,特許法第17条の2第4項第4号に掲げる請求項の明りょうでない記載の釈明に該当し,当然,特許法第17条の2第3項に規定する要件を満たすものである。 (補正事項3,5について) まず,補正事項3,5の「不純物がドープされていないポリシリコンからなる第1の層」が「トレンチの壁面及び底部に沿うように形成され」ていることは,本願のFIG.2D?2G,FIG.3A?3B及び段落【0029】に記載されているから,特許法第17条の2第3項に規定する要件を満たしており,また,「第1の層」のトレンチ内における形成箇所について技術的に限定を加えるものであるから,特許法第17条の2第4項第2号に掲げる限定的減縮に該当する。 また,補正事項3,5の「不純物がドープされたポリシリコンからなる第2の層」が「上記第1の層上に形成され」ていること及び「シリサイド及び高融点金属からなるグループから選択される材料からなる第3の層」が「第2の層上に形成され」ていることは,本願のFIG.2D?2G,FIG.3A?3B及び段落【0029】に記載されているから,特許法第17条の2第3項に規定する要件を満たしており,また,「第2の層」が「第1の層上に」,「第3の層」が「第2の層上に」形成されていると形成箇所について技術的に限定を加えるものであるから,特許法第17条の2第4項第2号に掲げる限定的減縮に該当する。 (3)小括 ア 以上検討したとおりであるから,本件補正のうち特許請求の範囲についての補正は特許法第17条の2第3項及び第4項に規定する要件を満たすものである。 したがって,本件補正は適法になされたものである。 イ そして,本件補正は,特許法第17条の2第4項第2号に掲げる事項を目的とするものに該当する補正を含むものであるから,本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か,すなわち,本件補正がいわゆる独立特許要件を満たすものであるか否かにつき,以下において更に検討する。 4 独立特許要件について (1)補正発明 本件補正による補正後の請求項1に係る発明は,本件補正により補正された明細書,特許請求の範囲及び図面の記載からみて,その特許請求の範囲の請求項1に記載されている事項により特定されるとおりのものであり,そのうちの請求項1に係る発明(以下「補正発明」という。)は,請求項1に記載されている事項により特定されるものであり,再掲すると以下のとおりのものである。 「第1の伝導型の基板と, 第2の伝導型のボディ領域と, 上記ボディ領域を貫通し,上記基板に延びたトレンチと, 上記トレンチ内に配置されたゲートと, 上記ボディ領域内に配置されたソース領域と, ドレインとを備え, 上記ゲートの少なくとも一部と上記ドレインとの距離は,上記ソース領域と該ドレインとの距離よりも長く, 上記ゲートは, 上記トレンチの壁面及び底部に沿うように形成され,不純物がドープされていないポリシリコンからなる第1の層と, 上記第1の層上に形成され,不純物がドープされたポリシリコンからなる第2の層と, 上記第2の層上に形成され,シリサイド及び高融点金属からなるグループから選択される材料からなる第3の層とを備えることを特徴とするトレンチ二重拡散金属酸化膜半導体。」 (2)引用例に記載された発明 ア 本願の優先権主張の日前に日本国内において頒布され,原査定の根拠となった拒絶の理由において引用された特開平11-68093号公報(以下「引用例」という。)には,「半導体装置及びその製造方法」(発明の名称)に関して,図12とともに以下の記載がある(なお,下線は当合議体にて付加したものである。以下同様。)。 (ア)「【0040】(3)第3の実施形態 以下で,本発明の実施形態に係るトレンチ構造のパワーMOSFETについて図面を参照しながら説明する。図12は本実施形態に係るパワーMOSFETの構造を示す断面図である。最初にこのパワーMOSFETの構造について説明する。 【0041】このパワーMOSFETにおいては,図2(審決注:「図12」の誤記と認められる。)に示すように,N_(+) 型シリコンからなる半導体基板41上に,エピタキシャル成長で形成されたN_(-) 型のドレイン層42が形成されている。そしてこのドレイン層42の表層に,P_(+) 型不純物拡散層からなるチャネル層43が形成されている。この半導体基板41にはチャネル層42(審決注:「43」の誤記と認められる。)を貫通して内部まで達するトレンチが複数形成されており,トレンチの表面には膜厚500Å程度のシリコン酸化膜からなるゲート絶縁膜46が形成されている。 【0042】また,ゲート絶縁膜46上には,トレンチを充填するようにポリシリコンからなるゲート電極47が形成されている。トレンチによって複数に分離されたチャネル層43の表層の一部には凹部が形成されている。この凹部を挟んでN_(+) 型不純物拡散層からなるソース領域層45がチャネル層43上に形成されている。凹部の下のチャネル層43には,ｐ_(+) 型不純物からなるボディ領域層44が形成されている。ここでソース領域層の形成は,トレンチ形成前でも良い。 【0043】また,ゲート電極47の上部を被覆するように,ゲート電極47と同じパターンを有するNSG膜48が形成されている。加えて,NSG膜48,ゲート電極47,ゲート絶縁膜46の側壁には,これもNSG膜からなるサイドウオール49が形成されている。さらに,上記のNSG膜48,サイドウオール49,露出しているソース領域層45及びボディ領域層44を被覆するように,膜厚3μm程度のアルミ等の金属膜からなる配線層50が形成されている。」 (イ)「【0051】また,上記の第1?第3の実施形態では,ゲート電極をポリシリコンで形成しているが,本発明はこれに限らず,例えばポリサイドや,金属を用いてもよい。さらに,種々の膜厚その他の条件についても,上記の数値に限られるものでないことはいうまでもない。」 (ウ)図12から,ゲート電極47の上面は,ソース領域層45より上方にあることが見て取れる。 ＜引用発明の認定＞ 以上を総合すると,引用例には,以下の発明(以下「引用発明」という。)が記載されているものと認められる。 「N_(+) 型シリコンからなる半導体基板41上に,エピタキシャル成長で形成されたN_(-) 型のドレイン層42が形成されており, このドレイン層42の表層に,P_(+) 型不純物拡散層からなるチャネル層43が形成され, この半導体基板41にはチャネル層43を貫通して内部まで達するトレンチが複数形成され, N_(+) 型不純物拡散層からなるソース領域層45がチャネル層43上に形成され, 上記トレンチの表面には膜厚500Å程度のシリコン酸化膜からなるゲート絶縁膜46が形成され,ゲート絶縁膜46上には,トレンチを充填するようにポリサイドからなるゲート電極47が形成され, ゲート電極47の上面は,ソース領域層45より上方に形成されている トレンチ構造のパワーMOSFET」 (3)対比 ア 以下に,補正発明と引用発明とを対比する。 イ 引用発明の「N_(+) 型シリコンからなる半導体基板41」及び「エピタキシャル成長で形成されたN_(-) 型のドレイン層42」は,各々補正発明の「ドレイン」及び「第1の伝導型の基板」にそれぞれ相当する。 ウ 補正発明の「第2の伝導型のボディ領域」は,実施例において「ｐボディ領域25」に相当するものであり,DMOS素子のチャネルが形成される領域のことであるから,引用発明の「チャネル層43」は,補正発明の「第2の伝導型のボディ領域」に相当する。 エ 引用発明の「チャネル層43を貫通して内部まで達するトレンチ」の内部とは,ドレイン層42の内部のことであるから,引用発明の「半導体基板41に」「形成され」,「チャネル層43を貫通して内部まで達するトレンチ」は,補正発明の「『ボディ領域を貫通し,』『基板に延びたトレンチ』」に相当する。 オ 引用発明の「トレンチを充填するようにポリサイドからなるゲート電極47」は,補正発明の「トレンチ内に配置されたゲート」に相当する。 カ ここで,引用発明の「ポリサイド」とは,「ポリシリコン」と「シリサイド」を積層したものであること,及び「ポリサイドからなるゲート電極47」がゲート電極として機能するためにはそのポリシリコンに導電性を付与するために不純物がドープされていなければならないことは当業者にとって明らかである。したがって,引用発明と補正発明とは,「『不純物がドープされたポリシリコンからなる』『層』と,その『層上に形成され,シリサイド及び高融点金属からなるグループから選択される材料からなる』『層とを備え』」ている点において共通する。 キ 引用発明の「『チャネル層43上に形成され』ている『N_(+) 型不純物拡散層からなるソース領域層45』」は,補正発明の「ボディ領域内に配置されたソース領域」に相当する。 ク 引用発明の「ゲート電極47の上面は,ソース領域層45より上方に形成されている」ことから,ゲート電極の一部である上面とドレイン層42の上面との距離は,ソース領域45とドレイン層42の上面との距離より長いことは明らかである。したがって,引用発明と補正発明とは,「ゲートの少なくとも一部と上記ドレインとの距離は,上記ソース領域と該ドレインとの距離よりも長」い点において一致する。 ケ 引用発明は,チャネル層43が「P_(+) 型不純物拡散層」,ソース領域が「N_(+) 型不純物拡散層」からなることから二重拡散のMOSFETであることが分かるから,引用発明の「トレンチ構造のパワーMOSFET」は,補正発明の「トレンチ二重拡散金属酸化膜半導体」に相当する。 コ したがって,補正発明と引用発明とは, (一致点) 「第1の伝導型の基板と, 第2の伝導型のボディ領域と, 上記ボディ領域を貫通し,上記第1の伝導型の基板に延びたトレンチと, 上記トレンチ内に配置されたゲートと, 上記ボディ領域内に配置されたソース領域と, ドレインとを備え, 上記ゲートの少なくとも一部と上記ドレインとの距離は,上記ソース領域と該ドレインとの距離よりも長く, 上記ゲートは, 不純物がドープされたポリシリコンからなる層と, この層上に形成され,シリサイド及び高融点金属からなるグループから選択される材料からなる層とを備えることを特徴とするトレンチ二重拡散金属酸化膜半導体。」 である点で一致し,以下の点で相違する。 (相違点) 補正発明は,ゲートとして「トレンチの壁面及び底部に沿うように形成され,不純物がドープされていないポリシリコンからなる第1の層」の上に「不純物がドープされたポリシリコンからなる第2の層」を設けているのに対し,引用発明は,「不純物がドープされていないポリシリコンからなる第1の層」がない点。 (4)判断 ア 相違点について MOSFETにおいて,ポリシリコンのドーパントがゲートを通過して,ｐボディ(チャネル領域)に進入することによりパンチスルーの問題が生じるという技術課題,そして,それを解決するために,ゲートに不純物がドープされたポリシリコン層とゲート絶縁膜との間に,不純物がドープされていないポリシリコン層を設けることは,例えば以下の周知例1,2にもあるように,MOSFETの分野において周知の技術事項である。 そして,上記の事項は,ゲート電極,ゲート絶縁膜,チャネル領域のMOS界面における問題であって,横型のMOSFET及びトレンチ型の縦型のMOSFETどちらにも共通の課題であることは当業者にとって自明である。 そうすると,引用発明において,上記自明の技術課題を解決すべく,上記周知の技術を勘案し,ゲートに,不純物がドープされたポリシリコン層とゲート絶縁膜との間に不純物がドープされていないポリシリコン層を設けることは,当業者が適宜なし得たことである。 また,上記自明の課題を解決するにあたり,チャネル領域に近接する壁面のみならず,底面にも1層目のポリシリコンを形成することは,CVDを用いた堆積方法を採用することによって,当業者が容易になし得たことである。 (ア)周知例1:特開昭61-190981号公報 本願の優先権主張の日前に日本国内において頒布され,原査定の根拠となった拒絶の理由において引用された特開昭61-190981号公報には,「半導体装置」(発明の名称)に関して,図とともに以下の記載がある。 a 「〔従来技術〕 従来,例えばN型MOSトランジスタは,P型シリコン基板内にソース用とドレイン用の一対のN型拡散層を形成し,このN型拡散層間におけるP型シリコン基板上にゲート酸化膜を形成し,このゲート酸化膜上にポリ・シリコン(Pｏlｙ-Si)よりなるゲート部を形成すると共に,各N型拡散層上にそれぞれアルミニウム等よりなるソース部およびドレイン部を形成してなり,ゲート部に所定の電圧を印加すると,一対のN型拡散層の間にチャンネルが形成され,ソース部からドレイン部に電流が流れる。 〔従来技術の問題点〕 上記のようなN型MOSトランジスタにおいては,ゲート部の低抵抗化を図るために,リンを含んだポリ・シリコンを用いることが行われているが,リンを含んだポリ・シリコンによりゲート部を形成すると,ポリ・シリコン膜の成形後の熱処理工程により,ポリ・シリコンに含まれているリンがゲート酸化膜中に拡散し,トランジスタのスレツシユホールド電圧が変動して不安定となるばかりか,チャンネルがショートする等の不都合がある。 また,リンを含んだポリ・シリコンはリンを含まないポリ・シリコンに比べて,酸化速度が大きいため,リンを含んだポリ・シリコンをゲート部およびその配線等に用いる場合,ポリ・シリコンの膜厚を薄くするとリンの濃縮により上述したスレツシユホールド電圧の変動やシヨート等が起こるだけでなく,配線抵抗が高くなるという問題があり,また酸化量を減少させるために,酸化膜を厚くすると配線の凹凸が増大し,断線の原因になる等の問題がある。 〔発明の目的〕 この発明は上記のような事情を背景になされたもので,その目的とするところは,スレツシユホールド電圧の安定化を図り,チャンネルのシヨートを防ぐと共に,ポリ・シリコンの低抵抗化,およびその配線の凹凸の減少をも図ることができる半導体装置を提供することにある。 〔発明の要点〕 この発明は上記のような目的を達成するために,ポリ・シリコンをリンを含んだものとリンを含まないものとで構成したものである。 〔実施例〕 以下,図面を参照して,この発明の一実施例を説明する。 図はN型MOSトランジスタの断面構造を示す。 図中1はP型シリコン基板であり,このP型シリコン基板1内にはソース用のN型拡散層2とドレイン用のN型拡散層3とがイオン注入法(あるいは拡散法)等により離間して形成されている。また,2つのN型拡散層2,3間におけるP型シリコン基板1の上面には酸化シリコンからなるゲート酸化膜4が形成されており,このゲート酸化膜4にはポリ・シリコンからなるゲート部5が形成されている。このゲート部5は3層構造になっており,中間層5aはリンを含むポリ・シリコンからなり,上下層5b,5cはリンを含まないポリ・シリコンからなっている。このようなゲート部を形成する方法としては,その成形時に,上下層5b,5cには反応ガスとしてシランガスのみを用い,中間層5aにはホスフインガスを加えることで,下層から連続的に形成する。この場合,温度等他の条件は一定とする。このように形成されたゲート部5は酸化シリコンからなる酸化膜4aにより覆われている。一方,P型シリコン基板1内に形成された各N型拡散層2,3の上面にはそれぞれ,アルミニウム等からなるソース部6,ドレイン部7が形成されており,ソース部6およびドレイン部7の各配線6a,7aはP型シリコン基板1上に形成された酸化膜8上に形成されている。 しかるに,上記のように構成されたトランジスタは,ゲート部5の成形時に,中間層5a中のリンが下層5cによりゲート酸化膜4内に侵入するのを防ぐことができるので,スレツシユホールド電圧の変動,およびチャンネル9のショートを防ぐことができる。そのため,ゲート部5に所定の電圧を印加したときに,一対のN型拡散層2,3間に所定のチャンネル9を形成することができ,ソース部6からドレイン部7へ良好に電流を流すことができる。 また,上記のようなトランジスタは,上層5bによりゲート部5の酸化量が減少し,ゲート部5を覆う酸化膜4aの厚さの増大に伴う凹凸を少なくすることができ,しかもゲート部5全体の厚さの減少を防ぎ,配線抵抗を小さくすることができる。 なお,上述した実施例ではリンを含む部分とその両側のリンを含まない部分との三重構造にしたが,リンを含まない部分は片側だけであってもよく,また,上記実施例ではゲート部5に適用した場合について説明したが,この発明はこれに限られることなく,ポリ・シリコンを用いた部分であれば,他の部分にも適用することができる。 また,この発明はN型MOSトランジスタに限られることなく,P型のMOSトランジスタにも適用することができることは勿論である。 〔発明の効果〕 以上説明したように,この発明の半導体装置によれば,ポリ・シリコンをリンを含む部分とリンを含まない部分とで構成したので,スレツシユホールド電圧の変動,およびチャンネルのショートを防ぐことができると共に,ポリ・シリコンの低抵抗化,および配線等の凹凸の減少を図ることができる等の利点がある。」(第1ページ左下欄最下行?第3ページ左上欄8行) (イ)周知例2:特開平6-268213号公報 本願の優先権主張の日前に日本国内において頒布され,原査定の根拠となった拒絶の理由において引用された特開平6-268213号公報には,「絶縁ゲイト型電界効果半導体装置およびその作製方法」(発明の名称)に関して,図1とともに以下の記載がある。 a 「【0021】〔第4の発明〕第4の発明は,多層の半導体層で構成されたゲイト電極を有する絶縁ゲイト型電界効果半導体装置の作製方法であって,ゲイト絶縁膜上に実質的に真性の第1の半導体層を形成する工程と,前記第1の層上に一導電型を付与する不純物を添加しつつ第2の半導体層を形成する工程と,を有することを特徴とする絶縁ゲイト型電界効果半導体装置の作製方法,を要旨とする。 【0022】上記第4の発明は,前記第3の発明を実現する際の作製方法に関する。即ち,げいと(審決注:「ゲイト」の誤記と認められる。)電極を形成するに際して,ゲイト絶縁膜に接する第1層を実質的に真性な半導体層として形成し,第1の層上に形成される第2の層の形成の際には,一導電型を付与する不純物を添加することを特徴とするものである。 【0023】上記構成をとることによって,イオン注入及びその後の熱処理によるソース・ドレイン領域の形成の際に,実質的な第1の層(例えば,図3でいうと(31)の部分に相当する)がいわゆるバッファー層となり,第2の層(例えば,図3でいうと(32)の部分に相当する)に添加されている一導電型を付与する不純物が,ゲイト絶縁膜を突き抜けてチャネル形成領域に拡散することを低減,あるいは実用上防止することができる。当然第1の層には第2の層から一導電型を付与する不純物が拡散する。なお,この際第1の層が一導電型化していることが好ましい。 【0024】また,第2の層に一導電型を付与する不純物を多量に添加することによって,ゲイト電極自体の電気抵抗を十分下げることができる。」 b 「【0031】 【作用】ゲイト電極のゲイト絶縁膜側をノンドープ半導体,または低濃度半導体とし,その上に高濃度半導体を形成することにより,ゲイト電極をマスクとしてイオン注入によりソース・ドレイン領域を形成する際において,ゲイト電極中からゲイト絶縁膜を突き抜けてゲイト電極中に添加された一導電型を付与する不純物が拡散する問題を解決することができる。そして同時に,ゲイト電極の低抵抗化を図ることができる。 【0032】 【実施例】〔実施例1〕以下本発明を利用した実施例を示す。本実施例の基本構造を図1に示す。図1において,(11)はガラス基板であり,(12)が結晶性珪素の半導体層(1500Å厚)であり,(13)がゲイト絶縁膜となる酸化珪素膜(1000Å厚)であり,(14)がゲイト電極を構成するノンドープの珪素半導体層であり,(15)が(14)とともにゲイト電極を構成する高濃度にリンをドープした珪素半導体層(2000Å厚)である。なおリンイオンの珪素半導体層(15)へのドーピングの濃度は,1×10^(21)cm^(-3)である。」 c 「【0052】 【効果】ゲイト電極をマスクとして用いて一導電型を付与する不純物をイオン注入によってドーピングを行ない,ソース領域とドレイン領域とを自己整合的に形成するTFTにおいて,ゲイト電極を2層に,ゲイト絶縁膜側から一導電型を付与する不純物がノンドープの珪素膜,一導電型を付与する不純物が高濃度にドープされた珪素膜,と積層して設けることにより,ゲイト電極自体の抵抗を下げると同時に,イオン注入時及びその後の熱処理時における前記不純物の拡散に起因するチャネル形成領域へ悪影響を防ぐことができる。 【0053】また,結晶性珪素(一般にポリシリコンとも言われる)を用いたTFTにおいては,そのしきい値の絶対値が高くなるという問題が存在する。この問題を解決するためには,ゲイト絶縁膜の厚さを薄くすることが有効であるが,前述のように,ゲイト電極に半導体材料を用いた場合には,熱処理工程におけるゲイト絶縁膜を突き抜ける不純物の存在が問題となるので,ゲイト電極を薄くすることは問題があった。 【0054】しかしながら,本発明の構成を利用した場合,ゲイト電極を突き抜ける不純物の問題をゲイト電極の構造を工夫することによって解決できるので,ゲイト絶縁膜の厚さを,ゲイト絶縁膜の耐圧,成膜の際のステップカバレッジ,成膜分布等の条件が許す限り,薄くすることができる。よってゲイト絶縁膜を薄く形成して,必要とする低いしきい値を有するTFTを得ることができる。」 イ 以上から,上記の相違点は,当業者が容易になし得た範囲に含まれるものである。したがって,補正発明は,周知の技術を勘案し,引用発明から,当業者が容易に想到し得たものである。 (5)判断についてのまとめ 以上検討したとおり,補正発明は,当業者における周知の技術を勘案することにより,引用発明に記載された発明に基づいて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許出願の際独立して特許を受けることができない。 (6)独立特許要件についてのまとめ 本件補正は,補正後の特許請求の範囲により特定される発明が特許出願の際独立して特許を受けることができるものではないから,特許法第17条の2第5項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項をいう。以下同じ。)において準用する同法第126条第5項の規定に適合しないものである。 5 補正の却下の決定についてのむすび 以上のとおり,本件補正は,特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するので,同法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 第3 本願発明 本件補正は上記のとおり却下されたので,本願の請求項1?55に係る発明は,平成24年2月16日の手続補正により補正された明細書,特許請求の範囲及び図面の記載からみて,その特許請求の範囲1?55に記載されている事項により特定されるとおりのものであり,そのうちの請求項31に係る発明(以下「本願発明」という。)は,請求項31に記載されている事項により特定される以下のとおりのものである。 「第1の伝導型の基板と, 第2の伝導型のボディ領域と, 上記ボディ領域を貫通し,上記基板に延びたトレンチと, 上記トレンチ内に配置されたゲートと, 上記ボディ領域内に配置されたソース領域と, ドレインとを備え, 上記ゲートの少なくとも一部と上記ドレインの距離は,上記ソース領域と該ドレインの距離よりも長く, 上記ゲートは, 不純物がドープされていないポリシリコンからなる第1の層と, 不純物がドープされたポリシリコンからなる第2の層と, シリサイド及び高融点金属からなるグループから選択される材料からなる第3の層とを備えることを特徴とするトレンチ二重拡散金属酸化膜半導体。」 第4 引用例に記載された発明 引用例には,上記第2,4(2)に記載したとおり,引用発明が記載されている。 第5 判断 本願発明は,補正発明から,上記第2,2に記載した補正事項2?3についての補正によりなされた技術的限定を省いたものである。 そうすると,第2,4(4)において検討したとおり,補正発明は,周知の技術を勘案することにより,引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから,補正発明から技術的限定を省いた本願発明についても,当然に,周知の技術を勘案することにより,引用例に記載された発明に基づいて当業者が容易に発明をすることができたものである。 したがって,本願発明は特許法第29条第2項の規定により特許を受けることができない。 第6 むすび 以上のとおり,本願発明は特許法第29条第2項の規定により特許を受けることができないものであるから,他の請求項に係る発明について検討するまでもなく,本願は拒絶をすべきものである。 よって,結論のとおり審決する。 |
| 審理終結日 | 2013-10-08 |
| 結審通知日 | 2013-10-15 |
| 審決日 | 2013-11-01 |
| 出願番号 | 特願2001-564398(P2001-564398) |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 松嶋 秀忠 |
| 特許庁審判長 |
池渕 立 |
| 特許庁審判官 |
近藤 幸浩 西脇 博志 |
| 発明の名称 | 高速トレンチ二重拡散金属酸化膜半導体及びその製造方法 |
| 代理人 | 藤井 稔也 |
| 代理人 | 小池 晃 |
| 代理人 | 伊賀 誠司 |