• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 G06F
審判 査定不服 5項独立特許用件 特許、登録しない。 G06F
管理番号 1286281
審判番号 不服2012-6783  
総通号数 173 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2014-05-30 
種別 拒絶査定不服の審決 
審判請求日 2012-04-13 
確定日 2014-03-26 
事件の表示 特願2008-556575「2レベル割込サービスルーチン」拒絶査定不服審判事件〔平成19年 9月 7日国際公開、WO2007/101139、平成21年 8月 6日国内公表、特表2009-528598〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.手続の経緯
本願は、平成19年2月23日を国際出願日(優先権主張日:2006年2月24日、米国)とする出願であって、平成23年2月8日付けで拒絶理由通知がなされ、同年7月15日付けで意見書の提出とともに手続補正がなされたが、同年12月8日付けで拒絶査定がなされ、これに対して平成24年4月13日付けで拒絶査定不服審判請求がなされるとともに同日付けで手続補正がなされ、平成24年10月22日付けの当審の前置報告を引用した審尋に対して、平成25年4月23日に回答がなされたものである。

2.平成24年4月13日付けの手続補正についての補正却下の決定
[補正却下の決定の結論]
平成24年4月13日付けの手続補正を却下する。
[理 由]
(1)補正後の本願発明
平成24年4月13日付けの手続補正(以下、「本件補正」という。)により、特許請求の範囲は、
本件補正前には、
「【請求項1】
プロセッサによって割込をサービスする方法であって、
割込要求を認識することと、
前記割込要求に対応する割込識別子を保存することと、
前記割込要求を認識することに応じて共通割込サービスルーチンを開始することと、
前記保存された割込識別子に対応する割込サービスルーチンを続いて開始することとを備え、
前記保存された割込識別子に対応する前記割込サービスルーチンを続いて開始することは、前記保存された割込識別子に関連するメモリアドレスに続いてジャンプすることを備え、
前記保存された割込識別子に関連する前記メモリアドレスに続いてジャンプすることは、
前記保存された割込識別子に関連する前記メモリアドレスを前記プロセッサのプログラムカウンタ内に続いてロードすることと、
前記プログラムカウンタ内にロードされた前記メモリアドレスにジャンプすることとを備える方法。
【請求項2】
前記割込識別子を保存することは、前記プロセッサ内に含まれるレジスタに前記割込識別子を保存することを備える請求項1に記載の方法。
【請求項3】
前記共通割込サービスルーチンを開始することは、前記割込要求の実行をスケジュールすること、より低い優先順位の割込を不能にすること、サービスするためにより高い優先順位の割込を可能にすること、前記割込要求の要因を識別すること、および、前記割込要求を認識することに応じて前記プロセッサの状態に対応する情報を保存することの少なくとも1つを開始することを備える請求項1に記載の方法。
【請求項4】
前記保存された割込識別子に関連する前記メモリアドレスを前記プログラムカウンタ内に続いてロードすることは、
前記メモリアドレスを探索するために、前記保存された割込識別子を続いて使用することと、
前記メモリアドレスを前記プログラムカウンタ内にロードすることと、
を備える請求項1に記載の方法。
【請求項5】
前記保存された割込識別子に関連する前記メモリアドレスを前記プログラムカウンタ内に続いてロードすることは、前記保存された割込識別子を前記プログラムカウンタ内にロードすることを備える請求項1に記載の方法。
【請求項6】
前記保存された割込識別子に対応する前記割込サービスルーチンが開始された後に前記保存された割込識別子を削除することをさらに備える請求項1に記載の方法。
【請求項7】
続く割込要求を認識することと、
前記続く割込要求に対応する割込識別子を保存することと、
前記続く割込要求を認識することに応じて前記共通割込サービスルーチンを開始することと、
前記続く割込要求を認識することに応じて前記共通割込サービスルーチンが開始された後に前記続いて保存された割込識別子に対応する割込サービスルーチンを開始することと、をさらに備える請求項1に記載の方法。
【請求項8】
前記続く割込要求を認識することに応じて前記共通割込サービスルーチンを開始することは、前記先行する割込サービスルーチンが完了した後に前記共通割込サービスルーチンを開始することを備える請求項7に記載の方法。
【請求項9】
前記続く割込識別子を保存することは、前記先行する割込要求に対応する前記保存された割込識別子に前記続く割込要求に対応する前記割込識別子を上書きすることを備える請求項7に記載の方法。
【請求項10】
プロセッサであって、
割込要求に対応する割込識別子を記憶するように構成された記憶装置と、
前記割込要求を認識し、前記割込要求を認識することに応じて共通割込サービスルーチンを開始し、かつ、前記記憶された割込識別子に対応する割込サービスルーチンを続いて開始するように構成された割込ハンドラとを備え、
前記割込ハンドラは、前記記憶された割込識別子に関連するメモリアドレスに続いてジャンプすることによって、前記記憶された割込識別子に対応する割込サービスルーチンを続いて開始するように構成され、
前記割込ハンドラは、前記保存された割込識別子に関連する前記メモリアドレスを前記プロセッサのプログラムカウンタ内に続いてロードすること、および、前記プログラムカウンタ内にロードされた前記メモリアドレスにジャンプすることによって、前記保存された割込識別子に関連する前記メモリアドレスに続いてジャンプするように構成された、プロセッサ。
【請求項11】
前記記憶装置は、前記プロセッサ内に含まれるレジスタを備える請求項10に記載のプロセッサ。
【請求項12】
前記割込ハンドラは、前記割込要求の実行をスケジュールすること、より低い優先順位の割込を不能にすること、サービスするためにより高い優先順位の割込を可能にすること、前記割込要求の要因を識別すること、および、前記割込要求を認識することに応じて前記プロセッサの状態に対応する情報を保存することの少なくとも1つを開始することによって、前記共通割込サービスルーチンを開始するように構成された請求項10に記載のプロセッサ。
【請求項13】
前記割込ハンドラは、前記メモリアドレスを探索するために、前記保存された割込識別子を続いて使用すること、および、前記メモリアドレスを前記プログラムカウンタ内にロードすることによって、前記保存された割込識別子に関連する前記メモリアドレスを前記プログラムカウンタ内に続いてロードするように構成された請求項12に記載のプロセッサ。
【請求項14】
前記割込ハンドラは、前記保存された割込識別子を前記プログラムカウンタ内にロードすることによって、前記保存された割込識別子に関連する前記メモリアドレスを前記プログラムカウンタ内に続いてロードするように構成された請求項12に記載のプロセッサ。
【請求項15】
前記割込ハンドラは、前記記憶された割込識別子に対応する前記割込サービスルーチンが開始された後に前記記憶された割込識別子を削除するようにさらに構成された請求項10に記載のプロセッサ。
【請求項16】
前記記憶装置は、続く割込要求に対応する割込識別子を記憶するようにさらに構成され、前記割込ハンドラは、続く割込要求を認識し、前記続く割込要求を認識することに応じて前記共通割込サービスルーチンを開始し、かつ、前記続く割込要求を認識することに応じて前記共通割込サービスルーチンが開始された後に前記続いて保存された割込識別子に対応する割込サービスルーチンを開始するようにさらに構成された請求項10に記載のプロセッサ。
【請求項17】
前記割込ハンドラは、前記先行する割込サービスルーチンが完了した後に前記共通割込サービスルーチンを開始することによって、前記続く割込要求を認識することに応じて前記共通割込サービスルーチンを開始するように構成された請求項16に記載のプロセッサ。
【請求項18】
前記記憶装置は、前記先行する割込要求に対応する前記記憶された割込識別子に前記続く割込要求に対応する前記割込識別子を上書きすることによって、前記続く割込識別子を記憶するように構成された請求項16に記載のプロセッサ。
【請求項19】
プロセッサによって割込をサービスするためのプログラムを記録したコンピュータ可読記録媒体であって、
割込要求を認識するためのプログラム命令と、
前記割込要求に対応する割込識別子を保存するためのプログラム命令と、
前記割込要求を認識することに応じて共通割込サービスルーチンを開始するためのプログラム命令と、
前記保存された割込識別子に対応する割込サービスルーチンを続いて開始するためのプログラム命令と、を備え
前記保存された割込識別子に対応する前記割込サービスルーチンを続いて開始するための前記プログラム命令は、
前記保存された割込識別子に関連するメモリアドレスに続いてジャンプするためのプログラム命令を備え、
前記保存された割込識別子に関連する前記メモリアドレスに続いてジャンプするための前記プログラム命令は、
前記保存された割込識別子に関連する前記メモリアドレスを前記プロセッサのプログラムカウンタ内に続いてロードするためのプログラム命令と、
前記プログラムカウンタ内にロードされた前記メモリアドレスにジャンプするためのプログラム命令と、を備える、
プログラムを記録したコンピュータ可読記録媒体。
【請求項20】
前記保存された割込識別子に関連する前記メモリアドレスを前記プログラムカウンタ内に続いてロードするための前記プログラム命令は、
前記メモリアドレスを探索するために、前記保存された割込識別子を続いて使用するためのプログラム命令と、
前記メモリアドレスを前記プログラムカウンタ内にロードするためのプログラム命令と、を備える請求項19に記載のコンピュータ可読記録媒体。
【請求項21】
前記保存された割込識別子に関連する前記メモリアドレスを前記プログラムカウンタ内に続いてロードするための前記プログラム命令は、前記保存された割込識別子を前記プログラムカウンタ内にロードするためのプログラム命令を備える請求項19に記載のコンピュータ可読記録媒体。
【請求項22】
前記保存された割込識別子に対応する前記割込サービスルーチンが開始された後に前記保存された割込識別子を削除するためのプログラム命令をさらに備える請求項19に記載のコンピュータプ可読記録媒体。
【請求項23】
続く割込要求を認識するためのプログラム命令と、
前記続く割込要求に対応する割込識別子を保存するためのプログラム命令と、
前記続く割込要求を認識することに応じて前記共通割込サービスルーチンを開始するためのプログラム命令と、
前記続く割込要求を認識することに応じて前記共通割込サービスルーチンが開始された後に前記続いて保存された割込識別子に対応する割込サービスルーチンを開始するためのプログラム命令と、
をさらに備える請求項19に記載のコンピュータ可読記録媒体。」
であったものが、
「【請求項1】
プロセッサによって割込をサービスする方法であって、前記方法は、
割込コントローラから受信された割込要求を認識することであって、前記割込要求は、前記プロセッサと前記割込コントローラとの間の専用通信チャンネルを介して受信される、割込要求を認識することと、
前記割込要求に対応する割込識別子を保存することと、
前記割込要求を認識することに応じて共通割込サービスルーチンを開始することと、
前記保存された割込識別子に対応する割込サービスルーチンを続いて開始することと、を備え、
前記保存された割込識別子に対応する前記割込サービスルーチンを続いて開始することは、前記保存された割込識別子に関連するメモリアドレスに続いてジャンプすることを備え、
前記保存された割込識別子に関連する前記メモリアドレスに続いてジャンプすることは、
前記保存された割込識別子に関連する前記メモリアドレスを前記プロセッサのプログラムカウンタ内に続いてロードすることと、
前記プログラムカウンタ内にロードされた前記メモリアドレスにジャンプすることと、
を備える方法。
【請求項2】
前記割込識別子を保存することは、前記プロセッサ内に含まれるレジスタに前記割込識別子を保存することを備える請求項1に記載の方法。
【請求項3】
前記共通割込サービスルーチンを開始することは、前記割込要求の実行をスケジュールすること、より低い優先順位の割込を不能にすること、サービスするためにより高い優先順位の割込を可能にすること、前記割込要求の要因を識別すること、および、前記割込要求を認識することに応じて前記プロセッサの状態に対応する情報を保存すること、の少なくとも1つを開始することを備える請求項1に記載の方法。
【請求項4】
前記保存された割込識別子に関連する前記メモリアドレスを前記プログラムカウンタ内に続いてロードすることは、
前記メモリアドレスを探索するために、前記保存された割込識別子を続いて使用することと、
前記メモリアドレスを前記プログラムカウンタ内にロードすることと、
を備える請求項1に記載の方法。
【請求項5】
前記保存された割込識別子に関連する前記メモリアドレスを前記プログラムカウンタ内に続いてロードすることは、前記保存された割込識別子を前記プログラムカウンタ内にロードすることを備える請求項1に記載の方法。
【請求項6】
前記保存された割込識別子に対応する前記割込サービスルーチンが開始された後に前記保存された割込識別子を削除することをさらに備える請求項1に記載の方法。
【請求項7】
続く割込要求を認識することと、
前記続く割込要求に対応する割込識別子を保存することと、
前記続く割込要求を認識することに応じて前記共通割込サービスルーチンを開始することと、
前記続く割込要求を認識することに応じて前記共通割込サービスルーチンが開始された後に前記続いて保存された割込識別子に対応する割込サービスルーチンを開始することと、
をさらに備える請求項1に記載の方法。
【請求項8】
前記続く割込要求を認識することに応じて前記共通割込サービスルーチンを開始することは、前記先行する割込サービスルーチンが完了した後に前記共通割込サービスルーチンを開始することを備える請求項7に記載の方法。
【請求項9】
前記続く割込識別子を保存することは、前記先行する割込要求に対応する前記保存された割込識別子に前記続く割込要求に対応する前記割込識別子を上書きすることを備える請求項7に記載の方法。
【請求項10】
プロセッサであって、
割込要求に対応する割込識別子を記憶するように構成された記憶装置と、
前記割込要求を認識し、前記割込要求を認識することに応じて共通割込サービスルーチンを開始し、かつ、前記記憶された割込識別子に対応する割込サービスルーチンを続いて開始するように構成された割込ハンドラと、を備え、
前記割込ハンドラは、前記記憶された割込識別子に関連するメモリアドレスに続いてジャンプすることによって、前記記憶された割込識別子に対応する前記割込サービスルーチンを続いて開始するように構成され、
前記割込ハンドラは、前記保存された割込識別子に関連する前記メモリアドレスを前記プロセッサのプログラムカウンタ内に続いてロードすること、および、前記プログラムカウンタ内にロードされた前記メモリアドレスにジャンプすることによって、前記保存された割込識別子に関連する前記メモリアドレスに続いてジャンプするように構成され、
前記割込ハンドラは、専用通信チャンネルを介して割込コントローラと通信するようにさらに構成される、
プロセッサ。
【請求項11】
前記記憶装置は、前記プロセッサ内に含まれるレジスタを備える請求項10に記載のプロセッサ。
【請求項12】
前記割込ハンドラは、前記割込要求の実行をスケジュールすること、より低い優先順位の割込を不能にすること、サービスするためにより高い優先順位の割込を可能にすること、前記割込要求の要因を識別すること、および、前記割込要求を認識することに応じて前記プロセッサの状態に対応する情報を保存すること、の少なくとも1つを開始することによって、前記共通割込サービスルーチンを開始するように構成された請求項10に記載のプロセッサ。
【請求項13】
前記割込ハンドラは、前記メモリアドレスを探索するために、前記保存された割込識別子を続いて使用すること、および、前記メモリアドレスを前記プログラムカウンタ内にロードすることによって、前記保存された割込識別子に関連する前記メモリアドレスを前記プログラムカウンタ内に続いてロードするように構成された請求項12に記載のプロセッサ。
【請求項14】
前記割込ハンドラは、前記保存された割込識別子を前記プログラムカウンタ内にロードすることによって、前記保存された割込識別子に関連する前記メモリアドレスを前記プログラムカウンタ内に続いてロードするように構成された請求項12に記載のプロセッサ。
【請求項15】
前記割込ハンドラは、前記記憶された割込識別子に対応する前記割込サービスルーチンが開始された後に前記記憶された割込識別子を削除するようにさらに構成された請求項10に記載のプロセッサ。
【請求項16】
前記記憶装置は、続く割込要求に対応する割込識別子を記憶するようにさらに構成され、前記割込ハンドラは、前記続く割込要求を認識し、前記続く割込要求を認識することに応じて前記共通割込サービスルーチンを開始し、かつ、前記続く割込要求を認識することに応じて前記共通割込サービスルーチンが開始された後に前記続いて保存された割込識別子に対応する割込サービスルーチンを開始するようにさらに構成された請求項10に記載のプロセッサ。
【請求項17】
前記割込ハンドラは、前記先行する割込サービスルーチンが完了した後に前記共通割込サービスルーチンを開始することによって、前記続く割込要求を認識することに応じて前記共通割込サービスルーチンを開始するように構成された請求項16に記載のプロセッサ。
【請求項18】
前記記憶装置は、前記先行する割込要求に対応する前記記憶された割込識別子に前記続く割込要求に対応する前記割込識別子を上書きすることによって、前記続く割込識別子を記憶するように構成された請求項16に記載のプロセッサ。
【請求項19】
プロセッサによって割込をサービスするためのプログラムを記録したコンピュータ可読記録媒体であって、前記プログラムは、
割込コントローラから受信された割込要求を認識するためのプログラム命令であって、前記割込要求は、前記プロセッサと前記割込コントローラとの間の専用通信チャンネルを介して受信される、割込要求を認識するためのプログラム命令と、
前記割込要求に対応する割込識別子を保存するためのプログラム命令と、
前記割込要求を認識することに応じて共通割込サービスルーチンを開始するためのプログラム命令と、
前記保存された割込識別子に対応する割込サービスルーチンを続いて開始するためのプログラム命令と、を備え
前記保存された割込識別子に対応する前記割込サービスルーチンを続いて開始するための前記プログラム命令は、前記保存された割込識別子に関連するメモリアドレスに続いてジャンプするためのプログラム命令を備え、
前記保存された割込識別子に関連する前記メモリアドレスに続いてジャンプするための前記プログラム命令は、
前記保存された割込識別子に関連する前記メモリアドレスを前記プロセッサのプログラムカウンタ内に続いてロードするためのプログラム命令と、
前記プログラムカウンタ内にロードされた前記メモリアドレスにジャンプするためのプログラム命令と、を備える、
コンピュータ可読記録媒体。
【請求項20】
前記保存された割込識別子に関連する前記メモリアドレスを前記プログラムカウンタ内に続いてロードするための前記プログラム命令は、
前記メモリアドレスを探索するために、前記保存された割込識別子を続いて使用するためのプログラム命令と、
前記メモリアドレスを前記プログラムカウンタ内にロードするためのプログラム命令と、
を備える請求項19に記載のコンピュータ可読記録媒体。
【請求項21】
前記保存された割込識別子に関連する前記メモリアドレスを前記プログラムカウンタ内に続いてロードするための前記プログラム命令は、前記保存された割込識別子を前記プログラムカウンタ内にロードするためのプログラム命令を備える請求項19に記載のコンピュータ可読記録媒体。
【請求項22】
前記保存された割込識別子に対応する前記割込サービスルーチンが開始された後に前記保存された割込識別子を削除するためのプログラム命令をさらに備える請求項19に記載のコンピュータプ可読記録媒体。
【請求項23】
続く割込要求を認識するためのプログラム命令と、
前記続く割込要求に対応する割込識別子を保存するためのプログラム命令と、
前記続く割込要求を認識することに応じて前記共通割込サービスルーチンを開始するためのプログラム命令と、
前記続く割込要求を認識することに応じて前記共通割込サービスルーチンが開始された後に前記続いて保存された割込識別子に対応する割込サービスルーチンを開始するためのプログラム命令と、
をさらに備える請求項19に記載のコンピュータ可読記録媒体。」
と補正された。

上記本件補正についてみると、
本件補正後の請求項1では、本件補正前の請求項1に係る発明を特定するために必要な事項である「割込要求を認識する」ための具体的な手順として、「割込コントローラから受信された割込要求を認識することであって、前記割込要求は、前記プロセッサと前記割込コントローラとの間の専用通信チャンネルを介して受信される、割込要求を認識する」ものであるとの限定を付加したものである。
また、同様に本件補正後の請求項19では、本件補正前の請求項19に係る発明を特定するために必要な事項である「割込要求を認識するためのプログラム命令」の具体的なプログラム命令の内容として、「割込コントローラから受信された割込要求を認識するためのプログラム命令であって、前記割込要求は、前記プロセッサと前記割込コントローラとの間の専用通信チャンネルを介して受信される、割込要求を認識するためのプログラム命令」との限定を付加したものである。
また、本件補正後の請求項10では、本件補正前の請求項10に係る発明を特定するために必要な事項である「割込ハンドラ」について、「前記割込ハンドラは、専用通信チャンネルを介して割込コントローラと通信するようにさらに構成される」ものであるとの限定を付加したものである。
よって、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。

そこで、本件補正後の上記請求項10に記載された発明(以下、「本件補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に適合するか)について以下に検討する。

(2)引用例
原査定の拒絶の理由に引用され、本願の優先日前の平成16年9月30日に出願公開された特開2004-272939号公報(以下、「引用例」という。)には、図面とともに以下の各記載がある。なお、下線は当審で付加したものである。
(a)「【課題を解決するための手段】
【0015】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【0016】
データ処理装置は、図1に例示されるように、例外事象(例えばリセット、一般例外事象、一般割り込み要求)の発生に応答し、上記例外事象に予め割り当てられた例外コードが書き込まれる記憶回路(EXPEVT,INTEVT)と、プログラムカウンタ(PC)と、上記例外事象の発生に応答し、所定の命令アドレスを上記プログラムカウンタに書き込み、上記命令アドレスに割り当てられた第1例外処理ハンドラを実行可能にする制御手段(CTRL)とを含む中央処理装置(CPU)とを備える。
【0017】
上記制御手段は、上記第1例外処理ハンドラ内に規定される処理にしたがって、上記第1例外処理ハンドラから第2例外処理ハンドラへ分岐させるための第2命令アドレスを、前記記憶回路に書き込まれた上記要因コードをアドレスオフセットとして利用して算出させ、得られた第2命令アドレスを上記プログラムカウンタへ設定する。
【0018】
上記所定の命令アドレスへの分岐は、例えば、図2に例示されたハードウェアによるベクタポイントの操作とされる。上記所定の命令アドレス(分岐先のベクタポイント)に割り当てられる第1例外処理ハンドラは、例えば、図2に例示されるように、そのベクタポイントに固有の一つの一般例外事象であるTLBミス例外処理ハンドラ、或いはそのベクタポイントに固有の複数の例外事象(例えば、TLBミス例外以外の複数の一般例外事象)に共通の例外処理ハンドラ、又は複数の割り込みに共通の例外処理ハンドラとされる。上記共通の例外処理ハンドラにおいて、個々の例外に固有の別の例外処理ハンドラ(第2例外処理ハンドラ)へ分岐するためのアドレスオフセットとして、上記要因コードが利用される。上記要因コード(アドレスオフセット)に対するベースアドレスは、上記共通の例外処理ハンドラの記述によって決定される。ベースアドレスは、例えば、VBR(ベクタベースレジスタの値)+H'100(記号H'は16進数であることを意味する)であっても、また、分岐時におけるプログラムカウンタの値をベースアドレスとし、さらには適当に演算して算出された値をベースアドレスにすることも可能である。」
(b)「【発明を実施するための最良の形態】
【0049】
《マイクロコンピュータの概要》 図1は、本発明の実施例に係るシングルチップマイクロコンピュータ(シングルチップマイクロプロセッサとも言う)のブロック図を示す。同図に示されるマイクロコンピュータMPUは、例えば、公知の半導体集積回路製造技術によって単結晶シリコンのような1個の半導体基板あるいは半導体チップに形成される。マイクロコンピュータMPUは、特に制限されないが、内部バスとしてシステムバスS-bｕｓ、キャッシュバスC-bｕｓおよびペリフェラルバスP-bｕｓを含む。すなわち、マイクロコンピュータMPUは、スリーバス構成を有する。内部バスS-bｕｓ、C-bｕｓ、P-bｕｓの各々は、データを転送するためのデータバス、アドレス信号を転送するためのアドレスバス及び制御信号を転送するための制御バスを備えている。
【0050】
システムバスS-bｕｓには、中央処理装置(central processing unit)CPU、乗算器(multiplier)MLT、キャッシュメモリ(cache memory)CACHE、メモリマネージメントユニット(memory management unit)MMU、及び命令ブレークコントローラ(instruction break controller)UBCが結合される。キャッシュバスC-bｕｓには上記キャッシュメモリCACHE、メモリマネージメントユニットMMU、命令ブレークコントローラUBC、及びバスステートコントローラ(bus state controller)BSCが結合される。バスステートコントローラBSCに接続されるペリフェラルバスP-bｕｓには、タイマTMU、中央処理装置CPUへの動作クロックの供給が停止されても計時動作が可能にされるリアルタイムクロック回路(real time clock circuit)RTC、外部メモリMMRYに含まれるダイナミック型メモリのリフレッシュ動作を制御するリフレッシュコントローラ(refresh controller)REFC、及びマイクロコンピュータMPUの外部に設けられた外部周辺装置(external peripheral devices)との間のシリアル通信を実行するシリアルコミュニケーションインタフェース(serial communication interface)SCIなどの内蔵周辺モジュール(internal peripheral modules)が接続される。また、上記バスステートコントローラBSCは、入出力回路(input and output circuit)EXIFを介して、外部バスEX-bｕｓに接続可能にされる。上記外部バスEX-bｕｓには、外部メモリMMRYや補助記憶装置DISKなどが接続されることになる。上記バスステートコントローラBSCは、上記内蔵周辺モジュール及び外部に対するバスサイクルの起動とそれに伴う各種バス制御を行う。
【0051】
割り込みコントローラ(interrupt controller)INTCは、上記内蔵周辺モジュールから、及び複数ビットの外部割り込み端子(external interrupt terminals)IRL0?IRL3から外部割り込み要求(external interrupt request)を受け、割り込み優先レベル(interrupt priority level)に従って割り込み要求の調停などを行う。割り込みコントローラINTCは、発生した割り込み要求の受け付けを許可する場合、上記中央処理装置CPUへ割り込み要求信号SIG1を供給する。また、上記割り込みコントローラINTCは、受け付けられた割り込み要求の割り込み要因を割り込み要因信号SIG2によってメモリマネージメントユニットMMUの制御回路(TLBC)へ通知する。上記割り込み要求信号SIG1を受けた中央処理装置CPUは、割り込み許可信号SIG3をメモリマネージメントユニットMMUの制御回路TLBCへ供給する。上記メモリマネージメントユニットMMUの制御回路TLBCは、割り込み許可信号SIG3に応答し、許可された割り込み要求に対応する例外要因コード(exception code)を後述する記憶回路としての割り込み要因レジスタINTEVTに書き込む。中央処理装置CPUの制御部CTRLは、上記割り込み要因レジスタINTEVTにセットされた例外要因コードを用いて、実行中のデータ処理プログラムの処理から所定の割り込み処理へその処理を分岐する。」
(c)「【0096】
《例外ハンドラの配置》 上記H'100,H'400,H'600で規定されるベクタオフセットは、ベクタベースレジスタVBRの値(ベクタテーブルのベースアドレス)からの固定されたオフセットを規定する。図2に示されるように、リセットに関する例外ハンドラは、H'A00000000の固定番地に配置される。TLBミス例外に関する例外ハンドラは、レジスタVBRの値+ベクタオフセット(H'400)のアドレスに直接配置される。その他の一般例外及び割り込み要求に関する例外ハンドラは、レジスタVBRの値にH'100又はH'600のベクタオフセットを加算して得られるアドレス位置に第1のハンドラ(図2に示される一般例外に共通のハンドラおよび割り込み要求に共通のハンドラ)が配置される。第1のハンドラから当該要因に固有の別の第2のハンドラへの分岐は、レジスタEXPEVTまたはINTEVTに記憶された例外要因コードをアドレスオフセットとして利用することによって行われる。
・・・(省略)・・・
【0099】
また、割り込み要求に関する例外ハンドラも上記同様であり、VBR+ベクタオフセット(H'600)のベクタポイントに、当該割り込み要求に共通の第1のハンドラが配置される。当該第1のハンドラは、その割り込み要因に対応する要因コードをアドレスオフセットとしてさらに別のハンドラ(第2のハンドラ)へ分岐することを規定する記述を有する。したがって、ベクタポイントに例外要因コードを加算して得られるアドレスのそれぞれに割り込み要因に固有の第2のハンドラをそれぞれ配置しておくことによって、所望の第2のハンドラへ分岐することができる。この場合、割り込み要求の例外要因コードは、レジスタINTEVTから取得される。」
(d)「【0103】
《例外処理フロー》 図10は、上記ベクタオフセットによってベクタポイントまで分岐する処理のフローチャートが示される。ベクタポイントへの分岐は、図14で説明したように、マイクロコンピュータMPUのハードウェアによって規定され、特権状態への遷移として位置付けられる処理であり、以下のステップを含む。
【0104】
〔例外/割り込みの検出〕 リセット、一般例外、又は割り込み要求が発生されると、それが制御部CTRLにて検出される(S1)。例えば、制御部CTRLは、マニュアルリセットであればリセットスイッチの操作によって発生するリセット信号、TLBミス例外であればメモリマネージメントユニットMMUの制御回路TLBCから出力されるTLBミスの検出信号など、割り込み要求であれば割り込みコントローラINTCから中央処理装置CPUに供給される割り込み信号SIG1に基づいて例外を検出する。中央処理装置CPU内部の例外は、その内部状態に基づいて検出される。
・・・(省略)・・・
【0107】
〔例外要因のセット〕 次に、そのときの例外や割り込み要求の要因に割り当てられている例外要因コードが、図15において説明されたように、レジスタEXPEVT又はINTEVTにセットされる(S4)。前者のレジスタEXPEVTには一般例外要因又はリセットの要因コードが、後者レジスタINTEVTには割り込み要求の要因コードが、MMU内の論理回路LOGによってセットされる。
【0108】
〔ベクタポイントに分岐〕 上述のように、中央処理装置CPUの制御は、所定のベクタポイントに分岐される(S5)。例外処理がリセットである場合、固定番地H'A00000000に分岐される。一般例外や割り込み要求の場合、レジスタVBRのベクタテーブルベースアドレスに所定のベクタオフセットが加算されたアドレスに、中央処理装置CPUの制御が分岐される。分岐されたベクタポイントには、図2に示されるように、所定のハンドラが置かれている。リセットの場合、リセットのための例外ハンドラが配置され、TLBミス例外の場合、TLBエントリ更新などのためのTLBミス例外ハンドラが置かれている(図2参照)。TLBミス例外以外の一般例外の場合、あるいは、割り込み要求の場合、例外要因に固有の別のハンドラに分岐するための処理を含むハンドラ(図2に示される一般例外に共通なハンドラ、割り込み要求に共通なハンドラ)が配置されている。
・・・(省略)・・・
【0110】
図11は、上記ベクタポイントに置かれた例外ハンドラ(リセットハンドラやTLBミス例外ハンドラを除く)の処理フローの一例を示している。この処理は、上述のように、専らソフトウェアによって規定され、以下の処理ステップを含む。
【0111】
先ず、後から発生した別の例外や割り込み要求を多重に受け付けるか否かが決定される(S11)。その決定は、当該ハンドラの記述に従う。
【0112】
多重に割り込み要求などを受け付けない場合、レジスタEXPEVT、INTEVTから例外要因コードをリードし(S12)、例外要因コードをアドレスオフセットとして利用して、対応する例外ハンドラに分岐するための処理が行われる(S13)。中央処理装置CPUが、VBR+ベクタオフセット+例外要因コードの計算を実行し、その計算されたアドレスに割付けられる例外ハンドラ、すなわち、分岐先の例外ハンドラへ処理が移行される。それによって中央処理装置CPUが、発生した例外に対処する。」

ここで、上記(a)乃至(d)の記載について検討する。
(ア)上記(a)及び(b)によると、引用例はマイクロプロセッサについて記載したものであり、また、第【0016】段落によれば、該マイクロプロセッサは、例外事象(例えばリセット、一般例外事象、一般割り込み要求)の発生に応答し、上記例外事象に予め割り当てられた例外コードが書き込まれる記憶回路(EXPEVT,INTEVT)と、プログラムカウンタ(PC)と、上記例外事象の発生に応答し、所定の命令アドレスを上記プログラムカウンタに書き込み、上記命令アドレスに割り当てられた第1例外処理ハンドラを実行可能にする制御手段(CTRL)とを含む中央処理装置(CPU)とを備えることが記載されている。
また、上記制御手段(CTRL)は、第【0017】段落によれば、上記第1例外処理ハンドラ内に規定される処理にしたがって、上記第1例外処理ハンドラから第2例外処理ハンドラへ分岐させるための第2命令アドレスを、前記記憶回路に書き込まれた上記要因コードをアドレスオフセットとして利用して算出させ、得られた第2命令アドレスを上記プログラムカウンタへ設定するものであることが記載されている。
そうすると、ここには、
マイクロプロセッサであって、例外事象(一般割り込み要求)の発生に応答し、上記例外事象に予め割り当てられた例外コードが書き込まれる記憶回路(INTEVT)と、プログラムカウンタ(PC)と、上記例外事象の発生に応答し、所定の命令アドレスを上記プログラムカウンタに書き込み、上記命令アドレスに割り当てられた第1例外処理ハンドラを実行可能にする制御手段(CTRL)とを含む中央処理装置(CPU)とを備え、上記制御手段(CTRL)は、上記第1例外処理ハンドラ内に規定される処理にしたがって、上記第1例外処理ハンドラから第2例外処理ハンドラへ分岐させるための第2命令アドレスを、前記記憶回路に書き込まれた上記要因コードをアドレスオフセットとして利用して算出させ、得られた第2命令アドレスを上記プログラムカウンタへ設定するものである
ことが記載されているといえる。
(イ)上記(b)の第【0051】段落によると、
割り込みコントローラINTCは、発生した割り込み要求の受け付けを許可する場合、上記中央処理装置CPUへ割り込み要求信号SIG1を供給すると共に、受け付けられた割り込み要求の割り込み要因を割り込み要因信号SIG2によってメモリマネージメントユニットMMUの制御回路(TLBC)へ通知すること
が記載されている。
(ウ)上記(b)の第【0051】段落によると、
メモリマネージメントユニットMMUの制御回路TLBCは、中央処理装置CPUからの割り込み許可信号SIG3に応答し、許可された割り込み要求に対応する例外要因コードを記憶回路としての割り込み要因レジスタINTEVTに書き込む
ことが記載されている。
(エ)上記(a)の第【0018】段落によると、第1例外処理ハンドラは複数の割り込みに共通の例外処理ハンドラであり、また、第2例外処理ハンドラは個々の例外に固有の別の例外処理ハンドラであることが記載されている。
また、上記(c)によると、ベクタベースレジスタVBRの値+ベクタオフセット(H'600)のベクタポイントに、当該割り込み要求に共通の第1のハンドラが配置され、ベクタベースレジスタVBRの値+ベクタオフセット(H'600)+要因コードで得られるアドレスに割り込み要因に固有の第2のハンドラが配置されることが記載されている。
そうすると、ここには、
ベクタベースレジスタVBRの値+ベクタオフセット(H'600)のベクタポイントに、複数の割り込みに共通の第1例外処理ハンドラが配置され、ベクタベースレジスタVBRの値+ベクタオフセット(H'600)+要因コードで得られるアドレスに割り込み要因に固有の第2例外処理ハンドラが配置されること
が記載されているといえる。
(オ)上記(d)の第【0104】段落によると、制御部CTRLは、割り込み要求を割り込みコントローラINTCから中央処理装置CPUに供給される割り込み信号SIG1に基づいて検出するものである。
また、上記(d)によれば、割り込み要求の場合には、レジスタVBRのベクタテーブルベースアドレスに所定のベクタオフセットが加算されたアドレスに、中央処理装置CPUの制御が分岐されて、割り込み要求に共通なハンドラへ処理を移行し、それに続いて、レジスタINTEVTから例外要因コードをリードし、例外要因コードをアドレスオフセットとして利用して、VBR+ベクタオフセット+例外要因コードの計算を実行し、その計算されたアドレスに割付けられる例外ハンドラである割り込み要因に固有のハンドラへ処理を移行するものであることが記載されているといえる。
そして、ここでいう割り込み要求に共通なハンドラ及びレジスタVBRのベクタテーブルベースアドレスに所定のベクタオフセットが加算されたアドレスとは、上記(エ)の複数の割り込みに共通の第1例外処理ハンドラ及びベクタベースレジスタVBRの値+ベクタオフセット(H'600)であり、また、同様に上記割り込み要因に固有のハンドラ及びVBR+ベクタオフセット+例外要因コードとは、上記(エ)の割り込み要因に固有の第2例外処理ハンドラ及びベクタベースレジスタVBRの値+ベクタオフセット(H'600)+要因コードのことである。
そうすると、ここには、
制御部CTRLは、割り込み要求を割り込みコントローラINTCから中央処理装置CPUに供給される割り込み信号SIG1に基づいて検出し、ベクタベースレジスタVBRの値+ベクタオフセット(H'600)のアドレスに、中央処理装置CPUの制御が分岐されて、複数の割り込みに共通の第1例外処理ハンドラへ処理を移行し、それに続いて、レジスタINTEVTから例外要因コードをリードし、例外要因コードをアドレスオフセットとして利用して、ベクタベースレジスタVBRの値+ベクタオフセット(H'600)+例外要因コードの計算を実行し、その計算されたアドレスに割付けられる例外ハンドラである割り込み要因に固有の第2例外処理ハンドラへ処理を移行する
ことが記載されているといえる。

以上、(ア)乃至(オ)を総合すると、引用例には以下の発明(以下、「引用発明」という)が記載されていると認められる。

「例外事象(一般割り込み要求)の発生に応答し、上記例外事象に予め割り当てられた例外要因コードが書き込まれる記憶回路(INTEVT)と、プログラムカウンタ(PC)と、上記例外事象の発生に応答し、所定の命令アドレスを上記プログラムカウンタに書き込み、上記命令アドレスに割り当てられた第1例外処理ハンドラを実行可能にする制御手段(CTRL)とを含む中央処理装置(CPU)とを備え、
ベクタベースレジスタVBRの値+ベクタオフセット(H'600)のベクタポイントに、複数の割り込みに共通の第1例外処理ハンドラが配置され、ベクタベースレジスタVBRの値+ベクタオフセット(H'600)+例外要因コードで得られるアドレスに割り込み要因に固有の第2例外処理ハンドラが配置されており、
割り込みコントローラINTCは、発生した割り込み要求の受け付けを許可する場合、上記中央処理装置CPUへ割り込み要求信号SIG1を供給すると共に、受け付けられた割り込み要求の割り込み要因を割り込み要因信号SIG2によってメモリマネージメントユニットMMUの制御回路(TLBC)へ通知し、
メモリマネージメントユニットMMUの制御回路TLBCは、中央処理装置CPUからの割り込み許可信号SIG3に応答し、許可された割り込み要求に対応する例外要因コードを記憶回路としての割り込み要因レジスタINTEVTに書き込み、
上記制御手段(CTRL)は、上記第1例外処理ハンドラ内に規定される処理にしたがって、上記第1例外処理ハンドラから第2例外処理ハンドラへ分岐させるための第2命令アドレスを、前記記憶回路に書き込まれた上記例外要因コードをアドレスオフセットとして利用して算出させ、得られた第2命令アドレスを上記プログラムカウンタへ設定するものであって、割り込み要求を割り込みコントローラINTCから中央処理装置CPUに供給される割り込み信号SIG1に基づいて検出し、ベクタベースレジスタVBRの値+ベクタオフセット(H'600)のアドレスに、中央処理装置CPUの制御が分岐されて、複数の割り込みに共通の上記第1例外処理ハンドラへ処理を移行し、それに続いて、上記記憶回路(INTEVT)から例外要因コードをリードし、例外要因コードをアドレスオフセットとして利用して、ベクタベースレジスタVBRの値+ベクタオフセット(H'600)+例外要因コードの計算を実行し、その計算されたアドレスに割付けられる例外ハンドラである割り込み要因に固有の第2例外処理ハンドラへ処理を移行するものである、
マイクロプロセッサ。」

(3)対比
そこで、本件補正発明と引用発明とを対比する。
(3-1)引用発明における「例外要因コード」は、割り込みコントローラINTCで受け付けた割り込みの要因に対応するコードであるから、本願発明の「割込要求に対応する割込識別子」に相当するものであり、また、引用発明の「例外要因コードが書き込まれる記憶回路(INTEVT)」は本願発明の「記憶装置」に相当するものである。
そうすると、本件補正発明と引用発明は、
「割込要求に対応する割込識別子を記憶するように構成された記憶装置」
を備える点で一致する。
(3-2)引用発明における「制御手段(CTRL)」は、「割り込み要求を割り込みコントローラINTCから中央処理装置CPUに供給される割り込み信号SIG1に基づいて検出」し、「複数の割り込みに共通の上記第1例外処理ハンドラへ処理を移行し、それに続いて、上記記憶回路(INTEVT)から例外要因コードをリードし、例外要因コードをアドレスオフセットとして利用して、ベクタベースレジスタVBRの値+ベクタオフセット(H'600)+例外要因コードの計算を実行し、その計算されたアドレスに割付けられる例外ハンドラである割り込み要因に固有の第2例外処理ハンドラへ処理を移行するもの」であるから、引用発明の「複数の割り込みに共通の上記第1例外処理ハンドラ」、「割り込み要因に固有の第2例外処理ハンドラ」及び「制御手段(CTRL)」は、本願発明の「共通割込サービスルーチン」、「割込識別子に対応する割込サービスルーチン」及び「割込ハンドラ」に相当するものである。
そうすると、本件補正発明と引用発明は、後記する点を除いて、
「前記割込要求を認識し、前記割込要求を認識することに応じて共通割込サービスルーチンを開始し、かつ、前記記憶された割込識別子に対応する割込サービスルーチンを続いて開始するように構成された割込ハンドラ」
を備える点で共通する。
(3-3)引用発明における「制御手段(CTRL)」は、「記憶回路(INTEVT)から例外要因コードをリードし、例外要因コードをアドレスオフセットとして利用して、ベクタベースレジスタVBRの値+ベクタオフセット(H'600)+例外要因コードの計算を実行し、その計算されたアドレスに割付けられる例外ハンドラである割り込み要因に固有の第2例外処理ハンドラへ処理を移行するもの」であり、この「記憶回路(INTEVT)から例外要因コードをリードし、例外要因コードをアドレスオフセットとして利用して、ベクタベースレジスタVBRの値+ベクタオフセット(H'600)+例外要因コードの計算を実行し、その計算されたアドレス」は、本件補正発明の「前記保存された割込識別子に関連する前記メモリアドレス」に相当するものであり、また、引用発明の「計算されたアドレスに割付けられる例外ハンドラである割り込み要因に固有の第2例外処理ハンドラへ処理を移行する」ことは、計算されたアドレスから始まるプログラムへジャンプして処理を開始することであることは明らかである。
そうすると、本件補正発明と引用発明は、後記する点を除いて、
「前記割込ハンドラは、前記記憶された割込識別子に関連するメモリアドレスに続いてジャンプすることによって、前記記憶された割込識別子に対応する前記割込サービスルーチンを続いて開始するように構成され」
る点で共通する。
(3-4)引用発明における「制御手段(CTRL)」は、「上記第1例外処理ハンドラ内に規定される処理にしたがって、上記第1例外処理ハンドラから第2例外処理ハンドラへ分岐させるための第2命令アドレスを、前記記憶回路に書き込まれた上記例外要因コードをアドレスオフセットとして利用して算出させ、得られた第2命令アドレスを上記プログラムカウンタへ設定するもの」であって、上記「第2例外処理ハンドラ」へ分岐させるための「第2命令アドレス」である「記憶回路(INTEVT)から例外要因コードをリードし、例外要因コードをアドレスオフセットとして利用して、ベクタベースレジスタVBRの値+ベクタオフセット(H'600)+例外要因コードの計算を実行し、その計算されたアドレス」を「プログラムカウンタ」へロードし、該「プログラムカウンタ」にロードされたアドレスにジャンプして上記「第2例外処理ハンドラ」の処理を開始するものであることは技術常識からみて明らかである。
そうすると、本件補正発明と引用発明は、後記する点を除いて、
「前記割込ハンドラは、前記保存された割込識別子に関連する前記メモリアドレスを前記プロセッサのプログラムカウンタ内に続いてロードすること、および、前記プログラムカウンタ内にロードされた前記メモリアドレスにジャンプすることによって、前記保存された割込識別子に関連する前記メモリアドレスに続いてジャンプするように構成され」
る点で共通する。
(3-5)引用発明における「制御手段(CTRL)」は、「割り込み要求を割り込みコントローラINTCから中央処理装置CPUに供給される割り込み信号SIG1に基づいて検出」するものであるから、該「制御手段(CTRL)」は「割り込みコントローラINTC」と通信するように構成されるものである。
そうすると、本件補正発明と引用発明は、後記する点を除いて、
「前記割込ハンドラは、割込コントローラと通信するようにさらに構成される」
点で共通する。
(3-6)引用発明における「マイクロプロセッサ」は、割り込み要求に対応する処理を実行する点において、本件補正発明の「プロセッサ」と共通するものである。
(3-7)以上のことから、本件補正発明と引用発明とは、
「プロセッサであって、
割込要求に対応する割込識別子を記憶するように構成された記憶装置と、
前記割込要求を認識し、前記割込要求を認識することに応じて共通割込サービスルーチンを開始し、かつ、前記記憶された割込識別子に対応する割込サービスルーチンを続いて開始するように構成された割込ハンドラと、を備え、
前記割込ハンドラは、前記記憶された割込識別子に関連するメモリアドレスに続いてジャンプすることによって、前記記憶された割込識別子に対応する前記割込サービスルーチンを続いて開始するように構成され、
前記割込ハンドラは、前記保存された割込識別子に関連する前記メモリアドレスを前記プロセッサのプログラムカウンタ内に続いてロードすること、および、前記プログラムカウンタ内にロードされた前記メモリアドレスにジャンプすることによって、前記保存された割込識別子に関連する前記メモリアドレスに続いてジャンプするように構成され、
前記割込ハンドラは、割込コントローラと通信するようにさらに構成される、
プロセッサ。」
である点で一致し、以下の点で相違する。

[相違点]
本件補正発明では、「割込ハンドラ」と「割込コントローラ」が「専用通信チャンネルを介して」通信するものであるのに対し、引用発明では、「制御手段(CTRL)」と「割り込みコントローラINTC」で通信はするものの、専用通信チャンネルを介しているか否かが不明である点。

(4)当審の判断
上記相違点について、例えば本願の優先日前の平成13年3月16日に公開された特開2001-67235号公報に、「【0002】【従来の技術】一般に、マイクロコンピュータは、・・・CPUと周辺回路との間に割込コントローラを介在させる。【0003】この割込コントローラは、例えばCPUと共通のクロックを受けて動作するもので、各周辺回路からの割込要求を一括して管理し、これら複数の割込要求を1つの信号にまとめた上で、CPUに対する割込要求信号(以下、周辺回路からの割込要求信号と区別するために、CPU割込要求信号ともいう)としてCPUの割込入力端子に出力するようになっている。」と記載されているように、割込コントローラとCPUの割込入力端子が専用線で接続されることは周知であるし、また、引用発明の「割り込みコントローラINTC」から「制御手段(CTRL)」に出力される、割り込み要求のための「割り込み信号SIG1」も、マイクロプロセッサ内の各種バスを使用するものではなく、また、割り込み要求専用の信号であることは明らかであるから、引用発明においても「制御手段(CTRL)」が専用通信チャンネルを介して「割り込みコントローラINTC」と通信するように構成することは、当業者であれば容易に想到しえたことである。
そして、本件補正発明の作用効果も、引用発明及び周知技術から当業者が予測できる範囲のものである。

(5)むすび
以上のとおり、本件補正発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができないものである。
したがって、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項で準用する同法第126条第5項の規定に違反するものであるから、同法第159条第1項で読み替えて準用する同法第53条第1項の規定により却下すべきものである。

3.本願発明について
平成24年4月13日付けの手続補正は上記のとおり却下されたので、本願の請求項10に係る発明(以下、「本願発明」という。)は、平成23年7月15日付け手続補正書の特許請求の範囲の請求項10に記載された、次のとおりのものである。
「【請求項10】
プロセッサであって、
割込要求に対応する割込識別子を記憶するように構成された記憶装置と、
前記割込要求を認識し、前記割込要求を認識することに応じて共通割込サービスルーチンを開始し、かつ、前記記憶された割込識別子に対応する割込サービスルーチンを続いて開始するように構成された割込ハンドラとを備え、
前記割込ハンドラは、前記記憶された割込識別子に関連するメモリアドレスに続いてジャンプすることによって、前記記憶された割込識別子に対応する割込サービスルーチンを続いて開始するように構成され、
前記割込ハンドラは、前記保存された割込識別子に関連する前記メモリアドレスを前記プロセッサのプログラムカウンタ内に続いてロードすること、および、前記プログラムカウンタ内にロードされた前記メモリアドレスにジャンプすることによって、前記保存された割込識別子に関連する前記メモリアドレスに続いてジャンプするように構成された、プロセッサ。」

(1)引用例
原査定の拒絶の理由で引用された引用例及びその記載事項は、前記「2.(2)」に記載したとおりである。

(2)対比・判断
本願発明は、前記「2.(1)」で検討した本件補正発明の発明特定事項である「前記割込ハンドラは、専用通信チャンネルを介して割込コントローラと通信するようにさらに構成される」との限定を省いたものに相当するものである。
そうすると、本願発明の発明特定事項を全て含み、更に他の限定事項を付加したものに相当する本件補正発明が前記「2.(4)」に記載したとおり、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、本件補正発明から上記限定事項を省いた本願発明も、同様の理由により、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。
そして、本願発明の作用効果も、引用発明及び周知技術から当業者が予測できる範囲のものである。

(3)むすび
以上のとおり、本願発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、その余の請求項について検討するまでもなく、特許法第29条2項の規定により特許を受けることができない。

よって、結論のとおり審決する。
 
審理終結日 2013-10-23 
結審通知日 2013-10-29 
審決日 2013-11-11 
出願番号 特願2008-556575(P2008-556575)
審決分類 P 1 8・ 121- Z (G06F)
P 1 8・ 575- Z (G06F)
最終処分 不成立  
前審関与審査官 井出 和水  
特許庁審判長 金子 幸一
特許庁審判官 辻本 泰隆
飯田 清司
発明の名称 2レベル割込サービスルーチン  
代理人 白根 俊郎  
代理人 野河 信久  
代理人 河野 直樹  
代理人 高倉 成男  
代理人 佐藤 立志  
代理人 堀内 美保子  
代理人 峰 隆司  
代理人 福原 淑弘  
代理人 河野 哲  
代理人 蔵田 昌俊  
代理人 幸長 保次郎  
代理人 村松 貞男  
代理人 竹内 将訓  
代理人 井関 守三  
代理人 岡田 貴志  
代理人 中村 誠  
代理人 砂川 克  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ