ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L |
|---|---|
| 管理番号 | 1287891 |
| 審判番号 | 不服2012-16013 |
| 総通号数 | 175 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2014-07-25 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2012-08-17 |
| 確定日 | 2014-05-14 |
| 事件の表示 | 特願2006-553268「集積型III族-窒化物電力デバイス」拒絶査定不服審判事件〔平成17年 9月 1日国際公開,WO2005/079293,平成19年 8月 9日国内公表,特表2007-522677〕について,次のとおり審決する。 |
| 結論 | 本件審判の請求は,成り立たない。 |
| 理由 |
1 手続の経緯 本願は,2005年2月14日(パリ条約による優先権主張外国庁受理2004年2月12日,米国)を国際出願日とする出願であって,平成21年8月19日付けで拒絶理由が通知され,平成22年1月20日に手続補正がされ,平成23年1月20日付けで最後の拒絶理由が通知され,同年7月22日に手続補正がされ,平成24年4月9日付けで,平成22年7月22日にされた手続補正が却下されるとともに拒絶査定がされ,これに対して,平成24年8月17日に審判請求がされたものである。 その後,当審において,平成25年5月29日付けで拒絶理由が通知され,これに対して,同年10月28日に手続補正書及び意見書が提出された。 2 本願発明について (1)本願発明 本願発明は,平成25年10月28日に提出された補正書により補正された特許請求の範囲の請求項1?22に記載されている事項により特定されるとおりのものであり,そのうち請求項1に係る発明は,特許請求の範囲の請求項1に記載されている事項により特定される以下のとおりのもの(以下「本願発明」という。)である。 「【請求項1】 集積半導体デバイスであって, 第1のIII族-窒化物ベースの半導体デバイスと, 第2のIII族-窒化物ベースの半導体デバイスと,を備え, 前記集積半導体デバイスは,前記第1及び第2のIII族?窒化物ベースの半導体デバイスの活性領域間を延在し,且つ,相互接続する第1のセグメントと,前記第1のセグメントと交差し,且つ,前記活性領域に沿って延在する第2のセグメントとを有し,前記第1のセグメント及び前記第2のセグメントは,共通パッドであり, 前記第1のIII族-窒化物ベースの半導体デバイスおよび前記第2のIII族-窒化物ベースの半導体デバイスが,集積デバイスを形成するように,共通のダイ内で形成され,かつ前記共通パッドを共有することを特徴とする集積半導体デバイス。」 (2)刊行物に記載された発明 ア 引用例1: 特開平9-186501号公報 当審において通知した拒絶理由に引用され,本願の優先権主張の日前に日本国内において頒布された刊行物である特開平9-186501号公報(以下「引用例1」という。)には,図12とともに,次の記載がある。(下線は当合議体において付加。以下同様。) 「【0002】 【従来の技術】電解効果トランジスタ(FET)を用いて半導体スイッチ回路として動作する従来の半導体装置として,ソース及びドレインをそれぞれくし形構造として対向させて点対称に配置し,これらソースとドレインの間に沿ってゲートを配置したFETを4個用いた半導体装置が知られている(特開昭63-67802号公報:発明の名称「スイッチ回路」)。 【0003】図12(a)は上記の従来の半導体装置の一例の平面図を,同図(b)は同図(a)の回路図を示す。この従来の半導体装置では,図12(a)に示すように,ソース32とドレイン33をそれぞれくし形構造として対向させて点対称に配置し,このソース32とドレイン33の間に沿ってゲート31を配置した4個のFET37,38,39及び40のうち,FET37及び38はソース32同士が接して配置されて共通に入力端子34に接続され,FET39及び40はドレイン33が上記のFET37,38の各ドレイン33と接するように配置されてそれぞれ出力端子35,36に接続された構造とされている。 【0004】これにより,この半導体装置の等価回路図は,図12(b)に示すように,FET37及び38のソース(32)が入力端子34に接続されると共に,FET37及び38のドレイン(33)がFET39,40のドレイン(33)と出力端子35,36に接続された構成とされる。また,FET39,40の各ソース(32)は接地されている。 【0005】この半導体装置では,FET37及び40のゲートにそれぞれ入力される第1のスイッチング信号と,FET38及び39の各ゲートにそれぞれ入力される第2のスイッチング信号をそれぞれ論理反転した関係にあるようにすることにより,入力端子34に入力されるマイクロ波信号は,出力端子35及び36のどちらか一方に選択出力され,上記の第1及び第2のスイッチング信号の論理値を切り換えることにより,出力端子35及び36のどちらへ出力されるかを切り換えることができる。 【0006】ところで,スイッチとして用いるFETはFET自身がオンの状態の時,ドレイン・ソース間抵抗Rdｓは小さいほどよく,自身がオフの状態の時,ドレイン・ソース間容量Cdｓが小さいほどよい。通常,ドレイン・ソース間抵抗Rdｓはゲート幅に反比例し,ドレイン・ソース間容量Cdｓはゲート幅に比例して増大する。 【0007】したがって,最適なRdｓ,Cdｓの組み合わせはゲート幅を最適化することで得られる。そのため,図12に示した従来の半導体装置ではゲート電極とソース電極あるいはドレイン電極の交差によるCdｓの増大を回避する観点から,図12(a)のようにソース32とドレイン33をそれぞれくし形構造として対向させて点対称に配置し,ゲート幅を稼ぐため,ゲート31の平面形状はソース32とドレイン33の間に沿って配置されることにより,つづら折りになっている。」 また,上記記載とともに図12(a)を参照すると,FET37及び38はソース32同士が一方向(図示横方向)にわたり接して配置されて,共通に入力端子34に接続され,FET39及び40は,それぞれドレイン33がFET37,38の各ドレイン33と一方向(図示横方向)にわたり接して配置されて,それぞれ出力端子35,36に接続されたものであることが見て取れる。 以上を総合すると,引用例1には以下の発明が記載されているものと認められる。(以下「引用発明」という。) 「ソース32とドレイン33をそれぞれくし形構造として対向させて点対称に配置し,このソース32とドレイン33の間に沿ってつづら折りになっているゲート31を配置した4個のFET37,38,39及び40を備え,FET37及び38のソース32同士が一方向にわたり接して配置されて共通に入力端子34に接続され,FET39及び40の各ドレイン33が,それぞれ前記FET37及び38の各ドレイン33と一方向にわたり接して配置されて,それぞれ共通に出力端子35,36に接続された構造とされ,これらの4個のFET用いて半導体スイッチ回路として動作するようにした半導体装置。」 (3)対比 本願発明と引用発明とを対比する。 ・引用発明は,「ソース32とドレイン33をそれぞれくし形構造として対向させて点対称に配置し,このソース32とドレイン33の間に沿ってつづら折りになっているゲート31を配置した4個のFET37,38,39及び40」を「用いて半導体スイッチ回路として動作するようにした半導体装置」であるから,本願発明の「集積半導体デバイス」に相当する。 ・引用発明におけるFET37及び38は半導体デバイスであるから,本願発明の「第1のIII族-窒化物ベースの半導体デバイスと, 第2のIII族-窒化物ベースの半導体デバイス」とは,「第1の半導体デバイスと, 第2の半導体デバイス」である点で一致する。 ・引用発明におけるFET37及び38は,FET39及び40と合わせて「4個のFETを用いて半導体スイッチ回路として動作するようにした半導体装置」となるのであるから,本願発明の「前記第1のIII族-窒化物ベースの半導体デバイスおよび前記第2のIII族-窒化物ベースの半導体デバイスが,集積デバイスを形成するように,共通のダイ内で形成され」ることとは,「前記第1の半導体デバイスおよび前記第2の半導体デバイスが,集積デバイスを形成するようにされ」る点で一致する。 ・引用例1の段落【0007】における,「図12に示した従来の半導体装置ではゲート電極とソース電極あるいはドレイン電極の交差によるCdｓの増大を回避する観点から,図12(a)のようにソース32とドレイン33をそれぞれくし形構造として対向させて点対称に配置し,ゲート幅を稼ぐため,ゲート31の平面形状はソース32とドレイン33の間に沿って配置されることにより,つづら折りになっている」との記載からみても,引用発明における「ソース32」及び「ドレイン33」は,それぞれソース電極及びドレイン電極を指すといえる。(なお,前記図12に示されたものが記載されているとして,引用例1の段落【0002】において引用された特開昭63-67802号公報には,引用発明の「ソース32」及び「ドレイン33」に対応するものは,それぞれ「ソース電極2」及び「ドレイン電極3」として明記されている。) また,一般に,半導体デバイス,特にFET(電界効果トランジスタ)の「活性領域」とは,トランジスタとして動作する部分ということができる。 そこで,引用発明についてみると,「FET37及び38のソース32同士が一方向にわたり接して配置されて」いる部分は,単に,当該ソース32同士が接続されている部分であって,トランジスタとして動作する部分とはいえない。そうすると,引用発明の「FET37及び38のソース32同士が一方向にわたり接して配置されて」いる構成において,当該「ソース32同士が一方向にわたり接して」いる部分は,FET37及び38の各活性領域間に延在しているといえる。 よって,引用発明の「FET37及び38のソース32同士が一方向にわたり接して配置されて」いる構成と,本願発明の「前記第1及び第2のIII族?窒化物ベースの半導体デバイスの活性領域間を延在し,且つ,相互接続する第1のセグメント」とは,「前記第1及び第2の半導体デバイスの活性領域間を延在する第1のセグメント」である点で一致する。 ・引用発明の「入力端子34」は,「FET37及び38のソース32同士が一方向にわたり接して配置されて共通に」「接続され」るものであり,また「一方向にわたり接して配置されて」きた「FET37及び38のソース32」の双方に接続されるように配置されるのであるから,当該「入力端子34」と,本願発明の「前記第1のセグメントと交差し,且つ,前記活性領域に沿って延在する第2のセグメントとを有し,前記第1のセグメント及び前記第2のセグメントは,共通パッドであ」ることとは,「前記第1のセグメントと交差する第2のセグメントとを有し,前記第2のセグメントは共通パッドであ」る点で一致する。 ・また,引用発明の「FET37及び38のソース32同士が」「共通に入力端子34に接続され」ることと,本願発明の「前記第1のIII族-窒化物ベースの半導体デバイスおよび前記第2のIII族-窒化物ベースの半導体デバイスが,」「前記共通パッドを共有する」こととは,「前記第1の半導体デバイスおよび前記第2の半導体デバイスが,前記共通パッドを共有する」点で一致する。 したがって,引用発明と本願発明とは以下の点で一致する。 「集積半導体デバイスであって, 第1の半導体デバイスと, 第2の半導体デバイスと,を備え, 前記集積半導体デバイスは,前記第1及び第2の半導体デバイスの活性領域間を延在する第1のセグメントと,前記第1のセグメントと交差する第2のセグメントとを有し,前記第2のセグメントは共通パッドであり, 前記第1の半導体デバイスおよび前記第2の半導体デバイスが,集積デバイスを形成するようにされ,かつ前記共通パッドを共有することを特徴とする集積半導体デバイス。」 一方,両者は以下の各点で相違する。 〈相違点1〉 本願発明1は,「第1のIII族-窒化物ベースの半導体デバイス」,及び「第2のIII族-窒化物ベースの半導体デバイス」を備えるのに対して,引用発明は「第1の半導体デバイス」,及び「第2の半導体デバイス」に対応する構成を備えるものの,各々「III族-窒化物ベースの半導体デバイス」であることまでは特定されていない点。 〈相違点2〉 本願発明1に係る「集積半導体デバイス」は,「共通のダイ内で形成され」ているのに対して,引用発明においては「共通のダイ内で形成され」ていることまでは明らかでない点。 〈相違点3〉 本願発明は,「半導体デバイスの活性領域間を延在し,且つ,相互接続する第1のセグメント」であって,「前記第1のセグメント」「は,共通パッドであ」る構成を備えるのに対し,引用発明は「半導体デバイスの活性領域間を延在する第1のセグメント」に対応する構成を備えるものの,当該構成が「相互接続」することも「共通パッド」であることも明らかでない点。 〈相違点4〉 本願発明は,「前記第1のセグメントと交差し,且つ,前記活性領域に沿って延在する第2のセグメントとを有し,」「前記第2のセグメントは,共通パッドであ」る構成を備えるのに対して,引用発明は「前記第1のセグメントと交差する第2のセグメントとを有し,前記第2のセグメントは共通パッドであ」ることに対応する構成を備えるものの,「前記活性領域に沿って延在する」ことまでは特定されていない点。 (4)判断 上記各相違点について検討する。まず,相違点1及び2についてはまとめて検討する。 〈相違点1及び2について〉 III族-窒化物ベースの半導体デバイス,特に窒化ガリウム系の材料を用いた電界効果トランジスタは,以下の周知例1及び2にも示されているように周知のものであり,窒化ガリウム系の材料を用いることにより優れた特性を有することも,前記周知例1に記載されているように,周知の事項である。 さらに,前記周知例1及び2に示されているように,窒化ガリウム系の材料を用いた複数の電界効果トランジスタを共通の基板上,すなわち共通のダイ内で形成することも周知の技術である。 それゆえ,引用発明に係る半導体装置において,電界効果トランジスタを窒化ガリウム系の材料を用いて形成し,相違点1に係る,「第1のIII族-窒化物ベースの半導体デバイス」,及び「第2のIII族-窒化物ベースの半導体デバイス」を備えるようにするとともに,「共通のダイ内で形成」することは当業者が適宜になし得たことである。 よって,相違点1及び2は,当業者が適宜になし得た範囲に含まれる程度のものである。 周知例1: 特開2001-210657号公報 当審において通知した拒絶理由に引用され,本願の優先権主張の日前に日本国内において頒布された刊行物である特開2001-210657号公報(以下「周知例1」という。)には,図2とともに,次の記載がある。 ・「【0002】 【関連する背景技術】デジタル回路技術で用いられる基本論理回路は,一般に入力信号値を反転するインバータ回路により実現され,このインバータ回路を組み合わせることで種々の論理演算回路が構築される。このような基本論理回路(インバータ回路)を構成する論理回路素子は,一般的にはSiを材料とするバイポーラトランジスタや電界効果トランジスタ(FET)からなるが,最近では高速動作可能なGaAsやInPを材料としたものも注目されている。 【0003】しかしながらこれらの半導体材料は,そのバンドギャップが1.0?1.5eV程度と小さいために,例えば200℃を越える温度環境においては真性キャリアが増大し,いわゆる熱暴走が生じると言う不具合がある。これに対してGaNを材料とする半導体装置,例えば電界効果トランジスタ(FET)は,400℃に近い高温下でも熱暴走を招来することなく動作することが知られている。」 ・「【0021】そこで本発明においては次のようにしてE・FET1とD・FET2とを製作することで各FET1,2の閾値をそれぞれ最適化し,動作特性に優れたインバータ回路を実現するものとなっている。図2は第1の実施形態に係る半導体装置の製造方法の概略的な手順を分解して示している。半導体装置の製造に際しては,先ず,例えばサファイヤ,SiC,SiまたはGaNの単結晶基板(サブストレイト)10上に,アンドープまたはアクセプタ(MgやC等)をドープした半絶縁性またはｐ型のGaN層15を形成し,このGaN層15上にSi等のドナーをドープしたn型のGaN層20を積層してなり,更にこのGaN層20上にヘテロ接合させてAlGaN層30を積層形成したエピタキシャル層を素子形成材料として準備する。尚,上記AlGaN層30に代えてAlN層を形成したものを用いることも可能である。またAlGaN(AlN)層30の膜厚は,10?30nm程度に設定される。 【0022】しかしてFETは,基本的には上記AlGaN層30の上にゲート電極(金属電極)40を設けることで,該AlGaN層30を介するMIS構造のゲートを形成することにより実現される。即ち,図2(b)に示すようにFETを形成する領域のAlGaN層30上に金属からなるゲート電極40を形成してMIS構造のゲートGを構成し,その後,図2(c)に示すように上記ゲートGの両側に高濃度のドナーをイオン注入してn+型のソース領域Sとドレイン領域Dとを形成する。次いで図2(d)に示すようにソース領域Sおよびドレイン領域D上にソース電極およびドレイン電極をなすオーミック電極50を形成することでFETが製作される。尚,ソース電極およびドレイン電極をなすオーミック電極50は,ソース領域Sおよびドレイン領域DのAlGaN層30を,アルカリ性のウェットエッチング等を利用してエッチング除去した後に形成される。」 ここで,図2(d)を参照すると,共通のAlGaN層30に,E・FET1とD・FET2とが形成されていることが見て取れる。 周知例2: 特開2000-277724号公報 本願の優先権主張の日前に日本国内において頒布された刊行物である特開2000-277724号公報(以下「周知例2」という。)には,図4とともに,次の記載がある。 ・「【0046】[第4の実施形態]図4は本発明の第4の実施形態のGaN系化合物半導体を用いたMESFETが複数個形成された半導体デバイス(半導体装置)を示す断面図であり,本実施形態のMESFETが上述した第1の実施形態のMESFETと異なる点は,サファイア基板1上に複数個(図4では2個)のノーマリオン型MESFET51,52を形成し,これらMESFET51,52が形成される部分以外を選択的にアンドープGaN層22の途中までエッチング53することにより素子間分離を行った点である。ソース電極25,ドレイン電極26及びゲート電極27の構造及び組成は,上述した第1の実施形態と全く同様である。なお,54はSiO2絶縁膜である。」 〈相違点3について〉 引用例1においては,FET37のソース32と,FET38のソース32は区別して記載されてはいるが,前記各ソース32は,各ソース電極として,共通の入力端子34によって電気的に接続されるものであり,また,両者は「一方向にわたり接して配置されて」いるものであるから,当該「接して」いることにより,実質的には一体のものとして形成されているといえる。 そうすると,前記各ソース32は,FET37のソース32と,FET38のソース32とを相互接続し,共通パッドとなっているものということができるから,相違点3は実質的なものではない。 仮にそうではないとしても,前記各ソース32が「一方向にわたり接して配置されて」いることから,両者を一体のものとして形成して,FET38のソース32とを相互接続し,共通パッドとなっているようにすることは,当業者が適宜になし得たことである。 よって,相違点3は実質的なものでなく,仮にそうでないとしても,当業者が適宜になし得た範囲に含まれる程度のものである。 〈相違点4について〉 引用例1の図12の記載では,本願発明における「第2のセグメント」の「共通パッド」に対応する,「共通電極34」は,「FET37及び38のソース32同士が一方向にわたり接して配置されて」いるところ,「共通電極34」の当該「一方向」に直交する方向の大きさは,「ソース32同士が一方向にわたり接して配置されて」いる部分の同方向の大きさと同程度と見て取れる。 しかしながら,一般に入力端子として用いられる部分の大きさは,当該入力端子に接続されるものの大きさに応じて適宜に設定される設計的事項といえるものである。しかも,引用例1の図12を参照すると,「入力端子34」は,前記「一方向」に直交する方向について,各ソース32のくし形構造となっている部分にまで拡張できることは当業者に明らかである。 そうすると,引用発明において,「入力端子34」は,前記「一方向」に直交する方向について,各ソース32のくし形構造となっている部分にまで拡張して,相違点4に係る「前記活性領域に沿って延在する第2のセグメントとを有」するようにすることは,当業者が適宜になし得たことといえる。 よって,相違点4は,当業者が適宜になし得た範囲に含まれる程度のものである。 (5)まとめ 以上検討したとおり,本願発明は,周知技術を勘案して,引用発明に基づいて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。 3 むすび 以上のとおりであるから,他の請求項について検討するまでもなく,本願は拒絶すべきものである。 よって,結論のとおり審決する。 |
| 審理終結日 | 2013-12-06 |
| 結審通知日 | 2013-12-10 |
| 審決日 | 2013-12-26 |
| 出願番号 | 特願2006-553268(P2006-553268) |
| 審決分類 |
P
1
8・
121-
WZ
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 小川 将之、池渕 立 |
| 特許庁審判長 |
鈴木 匡明 |
| 特許庁審判官 |
近藤 幸浩 小野田 誠 |
| 発明の名称 | 集積型III族-窒化物電力デバイス |
| 代理人 | 杉村 憲司 |
| 代理人 | 山口 雄輔 |
