• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特17条の2、3項新規事項追加の補正 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1290080
審判番号 不服2013-8765  
総通号数 177 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2014-09-26 
種別 拒絶査定不服の審決 
審判請求日 2013-05-13 
確定日 2014-07-24 
事件の表示 特願2007-534850「ゲート・スタック」拒絶査定不服審判事件〔平成18年 4月13日国際公開、WO2006/039632、平成20年 5月 8日国内公表、特表2008-515240〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1.手続の経緯
本願は、2005年9月30日(パリ条約による優先権主張外国庁受理2004年10月1日、アメリカ合衆国)を国際出願日とする出願であって、平成20年7月10日に手続補正書が提出され、平成24年1月6日付けの拒絶理由通知に対して、同年3月27日に意見書及び手続補正書が提出され、同年5月8日付けの最後の拒絶理由通知に対して、同年7月30日に意見書が提出され、同年9月12日付けの最後の拒絶理由通知に対して、同年11月30日に意見書が提出されたが、平成25年1月16日付けで拒絶査定がなされ、これに対して、同年5月13日に拒絶査定を不服とする審判請求がなされるとともに手続補正書が提出され、同年7月24日付けの審尋に対して、同年10月26日に回答書が提出されたものである。


第2.補正却下の決定
[補正却下の決定の結論]
平成25年5月13日に提出された手続補正書によりなされた手続補正(以下「本件補正」という。)を却下する。

[理由]
1.本件補正の内容
本件補正は、特許請求の範囲を補正するものであり、その内容は以下のとおりである。

〈補正事項1〉
本件補正前の請求項1の「1つのタイプのドーパントでドープされた第2のゲート・ポリシリコン領域」との記載を、本件補正後の請求項1にあっては、「n型ドーパントでドープされた第2のゲート・ポリシリコン領域」と補正する。

〈補正事項2〉
本件補正前の請求項1の「前記第2のゲート・ポリシリコン領域に物理的に直接接触し、」との記載を、本件補正後の請求項1にあっては、「前記第2のゲート・ポリシリコン領域に物理的に直接接触し、かつ前記半導体領域の上面に対して垂直に連続した外壁を有し、」と補正する。

〈補正事項3〉
本件補正前の請求項2を削除する。
これに伴い、本件補正前の請求項3及び同請求項4を、本件補正後の請求項2及び同請求項3に繰り上げるとともに、各請求項が引用する請求項の項数を補正する。

〈補正事項4〉
本件補正前の請求項4の「前記スペーサ熱酸化物層は」との記載を、「前記スペーサ熱酸化物層及び前記ゲート誘電体領域は」と補正して、本件補正後の請求項3とする。

〈補正事項5〉
本件補正前の請求項5を削除する。

2.新規事項の有無
(1)補正事項1について
補正事項1は、本願の願書に最初に添付した明細書の段落【0012】の「図4は、本発明の実施形態に係る……ゲート・ポリシリコン領域132がn型ドーパントでドープされていると仮定する。n型ドープされたポリシリコンの熱酸化は非ドープ・ポリシリコンの熱酸化より速い」という記載に基づいていると認められる。
したがって、補正事項1の補正は、本願の願書に最初に添付した明細書、特許請求の範囲または図面(以下「当初明細書等」という。また、本願の願書に最初に添付した明細書を「当初明細書」という。)のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものではない。

(2)補正事項2について
ア.補正事項2により、本件補正後の請求項1には、「前記スペーサ熱酸化物層」は「前記半導体領域の上面に対して垂直に連続した外壁を有」するとの事項が追加された。

イ.この補正について、審判請求書には、「この補正は、明細書の段落0012に記載の「スペーサ酸化物層150」が図4において基板110の上面に対して垂直に連続した外壁を有することの記載(構造)を根拠とし」ている旨の記載がある。
また、回答書には、「審判請求時の請求項1の「前記スペーサ熱酸化物層は、前記ゲート誘導体領域、前記第1のゲート・ポリシリコン領域及び前記第2のゲート・ポリシリコン領域に物理的に直接接触し、かつ前記半導体領域の上面に対して垂直な側壁を有し、」の補正(下線部)は、審判請求書においても記載しましたように、明細書の段落0012に記載の「スペーサ酸化物層150」が図4において基板110の上面に対して垂直に連続した外壁を有することの記載(構造)を根拠としています。
この図4は、本出願時から開示されているものであって、かつ他の図1?3、5、6と同様に、本発明の実施形態に係る、一連の製造ステップの各々が行われた後の半導体構造体の断面図を示すものであります(明細書の段落0022の図面の簡単な説明の欄)。
したがって、図4における「スペーサ熱酸化物層(150)が半導体領域の上面に対して垂直な側壁を有する」ことは、本発明の実施形態における製造後の構造(形状)であることは明らかであって、単に明細書に「外壁が垂直である」ことの明示がないことをもって、出願時においてかかる垂直な外壁に関する開示が無いとすることは、出願時の明細書のみならず図面を含む開示内容に基づき補正をすべきとする、法第17条の2第3項の規定の内容(趣旨)に反する判断でありかつ出願人にとって余りにも酷な判断であり、出願人としては受け入れることができない内容であります。」と記載されている。

ウ.そこで、検討すると、当初明細書には、段落【0012】に「図4は、本発明の実施形態に係る、図3のゲート・スタック132、134、122及び基板110の露出面にスペーサ酸化物層150が形成された後の半導体構造体100の断面図を示す。より具体的には、1つの実施形態において、図3の半導体構造体100は、酸素(及び/又は、酸素運搬物質)の存在下で第2の熱酸化ステップに晒される。結果として、酸素はシリコンと反応し、スペーサ酸化物層150を構成する二酸化シリコンSiO_(2)を形成する。ゲート・ポリシリコン領域132がn型ドーパントでドープされていると仮定する。n型ドープされたポリシリコンの熱酸化は非ドープ・ポリシリコンの熱酸化より速いため、スペーサ酸化物層150は、非ドープ・ゲート・ポリシリコン領域134と比べて、高濃度ドープされたゲート・ポリシリコン領域132においてより厚くなり、このことは、厚さ162が厚さ164より大きいことを意味する(図4)。結果として、高濃度ドープされたゲート・ポリシリコン領域132の幅166(すなわち、137の方向)は、非ドープ・ゲート・ポリシリコン領域134の幅168より狭い。」と記載されている。
すなわち、前記段落【0012】には、「n型ドープされたポリシリコンの熱酸化は非ドープ・ポリシリコンの熱酸化より速いため」、「図3の半導体構造体100」が「熱酸化ステップに晒される」と、形成される「スペーサ酸化物層150」は、「非ドープ・ゲート・ポリシリコン領域134と比べて」「n型ドーパント」で「高濃度ドープされたゲート・ポリシリコン領域132においてより厚くなり」、「結果として、高濃度ドープされたゲート・ポリシリコン領域132の幅166(すなわち、137の方向)は、非ドープ・ゲート・ポリシリコン領域134の幅168より狭い。」という、「図4」に示される「断面図」を有する「半導体構造体100」が得られることが記載されているだけである。

エ.ここで、当初明細書に添付された図4には、前記回答書の主張のとおりの「基板110の上面に対して垂直に連続した外壁を有する」という「スペーサ酸化物層150」が図示されている。
しかしながら、前記段落【0012】にも、当初明細書の他の記載を参照しても、「スペーサ酸化物層150」の「外壁」が「基板110の上面に対して垂直」である、あるいは、前記「外壁」を「基板110の上面に対して垂直」にするという、明示の記載は存在しない。

オ.さて、熱酸化により、シリコン層のシリコンを酸素と反応させて酸化させると、シリコン層の表面が酸素と結合した分だけ体積膨張する形態で酸化物層が形成されることは、技術常識である。
そして、平坦なシリコン層を熱酸化すると酸化量が多い領域ほど表面が突出することは、LOCOS(local oxidation of silicon)技術による熱酸化膜形成工程において見られるように、当業者には周知の事項である。

カ.当初明細書においては、「フォトレジスト・マスクによって覆われていないゲート・ポリシリコン層130の部分が、第1の化学エッチング・ステップにおいて化学エッチングによって除去される。」(段落【0010】)ことにより平坦な側面を形成している、n型に「高濃度ドープされたゲート・ポリシリコン領域132」と「非ドープ・ゲート・ポリシリコン領域134」とを、前記ウで指摘したように「熱酸化ステップに晒」すことにより「スペーサ酸化物層150」を形成している。
したがって、前記ウで指摘したように「n型ドープされたポリシリコンの熱酸化は非ドープ・ポリシリコンの熱酸化より速い」から、「熱酸化」がより「速い」前記n型に「高濃度ドープされたゲート・ポリシリコン領域132」の方が、「熱酸化」がより遅い前記「非ドープ・ゲート・ポリシリコン領域134」よりも酸化される量が多くなり、上記周知の事項を勘案すると、「スペーサ酸化物層150」は、前記n型に「高濃度ドープされたゲート・ポリシリコン領域132」の側面に形成される前記「スペーサ酸化物層150」の方が、前記「非ドープ・ゲート・ポリシリコン領域134」の側面に形成される前記「スペーサ酸化物層150」よりも突出した形状に形成されると認められる。
以上から、当初明細書に記載された「スペーサ酸化物層150」の形成方法では、当該「スペーサ酸化物層150」の「外壁」は「基板110の上面に対して垂直」にならないといえる。

キ.そして、当初明細書には、たとえば、「スペーサ酸化物層150」が「第2の熱酸化ステップ」により体積膨張しても、当該「スペーサ酸化物層150」の「外壁」を「基板110の上面に対して垂直」にさせることはもちろん、「高濃度ドープされたゲート・ポリシリコン領域132」や「非ドープ・ゲート・ポリシリコン領域134」が「熱酸化」により薄くなる分だけ厚くなる「スペーサ酸化物層150」を形成して、当該「スペーサ酸化物層150」の「外壁」を「基板110の上面に対して垂直」にさせることも、当初明細書に記載された形成方法によれば「基板110の上面に対して垂直に連続した外壁を有する」という「スペーサ酸化物層150」を形成できることも、記載も示唆もされていない。

ク.さらに、当初明細書には、段落【0017】に「図6は、本発明の実施形態に係る、図5のゲート・スタック132、134、122上方の拡散バリア層170及びスペーサ酸化物層180の上部が除去された後の半導体構造体100の断面図を示す。より具体的には、1つの実施形態において、ゲート・スタック132、134、122(図5)上方の拡散バリア層170及びスペーサ酸化物層180の上部は、具体的にはCMP(化学機械研磨)ステップによって除去することができる。拡散バリア層170の残りが拡散バリア領域170a及び170bであり、スペーサ酸化物層180の残りが、スペーサ酸化物領域180a及び180bである。」と、段落【0019】には「したがって、結果として得られるゲート・ポリシリコン領域132及び134は、それぞれ、等しい幅186及び188を有する(図5)。結果として、図5の領域132は、図4の場合と比べて、次の製造ステップ(例えば、化学機械研磨ステップ)の際に破損しにくい。」と記載されている。
すなわち、本件補正後の請求項1に記載された構成とは異なり、「拡散バリア層170」を有する構成ではあるが、製造した「ゲート・スタック」の「上方」を「CMP(化学機械研磨)」加工して、前記「ゲート・スタック」の「上方」を「前記半導体領域の上面に対して」略水平にすることは、記載されている。
しかしながら、「ゲート・スタック」の構造を一旦形成した後に、前記「ゲート・スタック」の側面を加工して、「前記半導体領域の上面に対して垂直に連続した外壁を有」する「スペーサ熱酸化物層」を形成することは、当初明細書には何ら記載されていない。

ケ.したがって、当初明細書に添付された図4が、「基板110の上面に対して垂直に連続した外壁を有する」「スペーサ酸化物層150」を図示しているからといって、それは、当初明細書に記載された技術思想の理解を助ける模式図に過ぎないものであって、同図が、「前記スペーサ熱酸化物層」は「前記半導体領域の上面に対して垂直」な「外壁を有」する、あるいは、「前記スペーサ熱酸化物層」の「外壁」を「前記半導体領域の上面に対して垂直」にする、という技術思想を開示していたとは認められない。

コ.以上のとおりであるから、補正事項2は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものである。

(3)補正事項3及び5について
補正事項3及び5の補正が、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものではないことは明らかである。

(4)補正事項4について
補正事項4は、本願の願書に最初に添付した明細書の段落【0008】の「ゲート誘電体層120は、第1の熱酸化ステップにおいてSi基板110の上面を熱酸化することによって形成することができる。結果として、得られるゲート誘電体層120は、二酸化シリコン(SiO_(2))を含む。」という記載に基づいていると認められる。
したがって、補正事項4の補正は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものではない。

(5)新規事項の有無の検討のまとめ
前記(2)の検討により、本件補正は、本願の願書に最初に添付した明細書、特許請求の範囲または図面のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものであるから、本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてなされたものではない。
したがって、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項の規定に違反する。

3.小括
以上のとおりであるから、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。


第3.本願発明について
1.本願発明
以上のとおり、本件補正(平成25年5月13日に提出された手続補正書による手続補正)は却下されたので、本願の請求項1?5に係る発明は、平成24年3月27日に提出された手続補正書によって補正された明細書、特許請求の範囲又は図面の記載からみて、その特許請求の範囲の請求項1?5に記載されたとおりのものであり、そのうち、請求項1に係る発明は、次のとおりである。

「半導体領域と、
前記半導体領域の上のゲート・スタックであって、
前記半導体領域の上のゲート誘導体領域と、
前記ゲート誘導体領域の上の非ドープの第1のゲート・ポリシリコン領域と、
前記第1のゲート・ポリシリコン領域の上の、1つのタイプのドーパントでドープされた第2のゲート・ポリシリコン領域と、を含むゲート・スタックと、
前記ゲート・スタックの側壁の上のスペーサ熱酸化物層と、を備え、
前記スペーサ熱酸化物層は、前記ゲート誘導体領域、前記第1のゲート・ポリシリコン領域及び前記第2のゲート・ポリシリコン領域に物理的に直接接触し、
前記第1のゲート・ポリシリコン領域に接する前記スペーサ熱酸化物層の第1の領域の前記半導体領域の上面に平行な方向での第1の厚さは、前記第2のゲート・ポリシリコン領域に接する前記スペーサ熱酸化物層の第2の領域の前記平行な方向での第2の厚さよりも小さい、
半導体構造体。」

なお、本願の特許請求の範囲の請求項1には、「前記第1のゲート・ポリシリコン領域に接する前記スペーサ熱酸化物領域の第1の領域の前記半導体領域の上面に平行な方向での第1の厚さは、前記第2のゲート・ポリシリコン領域に接する前記スペーサ熱酸化物領域の第2の領域の前記平行な方向での第2の厚さよりも小さい」と記載されている。
しかしながら、前記請求項1には、上記記載の前に、「スペーサ熱酸化物層」という記載は存在するが、「スペーサ熱酸化物領域」という記載は存在しない。
したがって、前記請求項1の2つの「前記スペーサ熱酸化物領域」との記載は、いずれも、「前記スペーサ熱酸化物層」の誤記であることは、明らかであるから、本願の請求項1に係る発明(以下「本願発明」という。)を以上のように認定した。

2.引用例の記載と引用発明
(1)引用例1の記載
原査定の根拠となった平成24年9月12日付けの最後の拒絶理由通知において「引用文献2」として引用され、本願の優先権主張の日前に日本国内で頒布された刊行物である、特開昭61-190981号公報(以下「引用例1」という。)には、「半導体装置」(発明の名称)に関して、図面とともに、次の記載がある(下線は、参考のため、当審において付したもの。以下、他の刊行物についても同様である。)。

ア.従来技術
a.「従来、例えばN型MOSトランジスタは、P型シリコン基板内にソース用とドレイン用の一対のN型拡散層を形成し、このN型拡散層間におけるP型シリコン基板上にゲート酸化膜を形成し、このゲート酸化膜上にポリ・シリコン(Pｏlｙ-Si)よりなるゲート部を形成する」(第1頁下右欄第1?6行)

イ.従来技術の問題点
b.「上記のようなN型MOSトランジスタにおいては、ゲート部の低抵抗化を図るために、リンを含んだポリ・シリコンを用いることが行われているが、リンを含んだポリ・シリコンによりゲート部を形成すると、ポリ・シリコン膜の成形後の熱処理工程により、ポリ・シリコンに含まれているリンがゲート酸化膜中に拡散し、トランジスタのスレッシュホールド電圧が変動して不安定となるばかりか、チャンネルがショートする等の不都合がある。また、リンを含んだポリ・シリコンはリンを含まないポリ・シリコンに比べて、酸化速度が大きいため、リンを含んだポリ・シリコンをゲート部およびその配線等に用いる場合、ポリ・シリコンの膜厚を薄くするとリンの濃縮により上述したスレッシュホールド電圧の変動やシヨート等が起こるだけでなく、配線抵抗が高くなるという問題があり、また酸化量を減少させるために、酸化膜を厚くすると配線の凹凸が増大し、断線の原因になる等の問題がある。」(第1頁下右欄第14行?第2頁上左欄第12行)

ウ.発明の目的
c.「この発明は上記のような事情を背景になされたもので、その目的とするところは、スレッシュホールド電圧の安定化を図り、チャンネルのショートを防ぐと共に、ポリ・シリコンの低抵抗化、およびその配線の凹凸の減少をも図ることができる半導体装置を提供することにある。」(第2頁上左欄第14?20行)

エ.実施例
d.「以下、図面を参照して、この発明の一実施例を説明する。
図はN型MOSトランジスタの断面構造を示す。図中1はP型シリコン基板であり、このP型シリコン基板1内にはソース用のN型拡散層2とドレイン用のN型拡散層3とがイオン注入法(あるいは拡散法)等により離間して形成されている。また、2つのN型拡散層2、3間におけるP型シリコン基板1の上面には酸化シリコンからなるゲート酸化膜4が形成されており、このゲート酸化膜4にはポリ・シリコンからなるゲート部5が形成されている。このゲート部5は3層構造になっており、中間層5aはリンを含むポリ・シリコンからなり、上下層5b、5cはリンを含まないポリ・シリコンからなっている。このようなゲート部を形成する方法としては、その成形時に、上下層5b、5cには反応ガスとしてシランガスのみを用い、中間層5aにはホスフィンガスを加えることで、下層から連続的に形成する。この場合、温度等他の条件は一定とする。このように形成されたゲート部5は酸化シリコンからなる酸化膜4aにより覆われている。一方、P型シリコン基板1内に形成された各N型拡散層2、3の上面にはそれぞれ、アルミニウム等からなるソース部6、ドレイン部7が形成されており、ソース部6およびドレイン部7の各配線6a、7aはP型シリコン基板1上に形成された酸化膜8上に形成されている。」(第2頁上右欄第7行?同頁下左欄第14行)

e.「しかるに、上記のように構成されたトランジスタは、ゲート部5の成形時に、中間層5a中のリンが下層5cによりゲート酸化膜4内に侵入するのを防ぐことができるので、スレッシュホールド電圧の変動、およびチャンネル9のショートを防ぐことができる。そのため、ゲート部5に所定の電圧を印加したときに、一対のN型拡散層2、3間に所定のチャンネル9を形成することができ、ソース部6からドレイン部7へ良好に電流を流すことができる。
また、上記のようなトランジスタは、上層5bによりゲート部5の酸化量が減少し、ゲート部5を覆う酸化膜4aの厚さの増大に伴う凹凸を少なくすることができ、しかもゲート部5全体の厚さの減少を防ぎ、配線抵抗を小さくすることができる。」(第2頁下左欄第15行?同頁下右欄第10行)

f.「なお、上述した実施例ではリンを含む部分とその両側のリンを含まない部分との三重構造にしたが、リンを含まない部分は片側だけであってもよく、また、上記実施例ではゲート部5に適用した場合について説明したが、この発明はこれに限られることなく、ポリ・シリコンを用いた部分であれば、他の部分にも適用することができる。」(第2頁下右欄第11?17行)

オ.発明の効果
g.「以上説明したように、この発明の半導体装置によれば、ポリ・シリコンをリンを含む部分とリンを含まない部分とで構成したので、スレッシュホールド電圧の変動、およびチャンネルのショートを防ぐことができると共に、ポリ・シリコンの低抵抗化、および配線等の凹凸の減少を図ることができる等の利点がある。」(第3頁上左欄第2?8行)

カ.図面
添付された図には、「4ゲート酸化膜」の上に、「5c下層」と「5a中間層」と「5b上層」とからなる「5ゲート部」が積層され、「1P型シリコン基板」の上に形成された前記「4ゲート酸化膜」と前記「5ゲート部」の積層体を部材「4a」が覆っていることが示されている。

(2)引用発明
したがって、前記「(1)引用例1の記載」のア?カの記載を総合すると、引用例1には、次の発明(以下「引用発明」という。)が記載されていると認められる。

「P型シリコン基板1と、
前記P型シリコン基板1の上面に形成された酸化シリコンからなるゲート酸化膜4と、
前記ゲート酸化膜4に形成されたリンを含まないポリ・シリコンからなる下層5cと、リンを含むポリ・シリコンからなる中間層5aと、リンを含まないポリ・シリコンからなる上層5bとの3層構造になっているゲート部5と、
前記ゲート酸化膜4上に形成された前記ゲート部5を覆う、酸化シリコンからなる酸化膜4aと、を備え、
スレッシュホールド電圧の変動とチャンネルのショートを防ぐことができるとともに、ポリ・シリコンの低抵抗化及び配線等の凹凸の減少を図ることができることを特徴とするN型MOSトランジスタ。」

(3)引用例2の記載
原査定の根拠となった平成24年9月12日付けの最後の拒絶理由通知において「引用文献4」として引用され、本願の優先権主張の日前に日本国内で頒布された刊行物である、特開2002-222947号公報(以下「引用例2」という。)には、「半導体装置およびその製造方法」(発明の名称)に関して、図1?3及び図14?図18ともに、次の記載がある

a.「【0028】なお、図2に示すような不純物分布を有したポリシリコン層31は、リンを含んだプロセスガス、例えばPH_(3)ガス(あるいはB_(2)H_(6)ガス)の濃度を、まず固溶度の最大限度まで高めて成膜した後、PH_(3)ガスの濃度を徐々に下げて成膜することで得ることができる。
【0029】次に、図3に示す工程において、ポリシリコン層31を選択的に除去して、所定のゲート長を有するゲート電極3を形成する。その後、ゲート電極3を注入マスクとして、リン(P)あるいはヒ素(Aｓ)等のN型不純物をシリコン基板1の表面内に比較的低濃度に注入し、低ドープドレイン層(LDD層)4を形成する。なお、N型不純物はシリコン基板1を傾け、面内方向に断続的に回転させながら行う、回転斜め注入により注入する。」

b.「【0061】＜B.実施の形態2＞
＜B-1.製造方法＞以下、図14?図18を用いて本発明に係る実施の形態2のMOSFET200の製造方法および構成について説明する。なお、MOSFET200の構成については、最終工程を説明する図17に示す。
【0062】まず、図14に示すように、P型不純物を有したシリコン基板1を準備し、当該シリコン基板1の主面全面にゲート酸化膜2を形成する。その後、ゲート酸化膜2上の全面に渡って、例えばCVD法によりN型不純物(ここではリン)を含んだポリシリコン層31Aを堆積する。
【0063】ここで、図14におけるA-A線での断面部分における不純物分布を図15に示す。図15においては、横軸をポリシリコン層31Aの上主面表面を起点とする垂直方向の深さ(任意単位)とし、縦軸に不純物濃度(/cm^(3))を対数スケールで示す。
【0064】図15に示すように、ポリシリコン層(ポリSiで表記)中の分布状態は上主面表面が最も濃度が高く、ゲート酸化膜2(SiO_(2)で表記)の近傍において最も濃度が低くなっており、最低濃度から最高濃度までが直線的に増加する分布を有している。
……(中略)……
【0067】続いて、図3および図4を用いて説明したのと同様の工程を経て、所定のゲート長を有するゲート電極3Aを形成し、ゲート電極3Aを注入マスクとして、リン(P)あるいはヒ素(Aｓ)等のN型不純物をシリコン基板1の表面内に比較的低濃度に注入し、LDD層4を形成する。その後、熱酸化を行い、シリコン基板1の全面に渡ってシリコン酸化膜51Aを形成する。
【0068】このとき、ゲート電極3Aにおいては、先に説明した酸化膜の成長レートのN型不純物濃度依存性により、N型不純物の濃度が下部側よりも高い上部側で、より酸化が促進し、シリコン酸化膜51Aの厚さが下部側よりも厚くなる。この結果、ゲート電極3Aは上部側の長さが短くなり、台形状をなす。
【0069】なお、本例においてはシリコン酸化膜51Aがゲート電極3Aの上面においても厚く形成され、その分だけゲート電極3Aの厚みが減少する。
【0070】次に、図16に示す工程においてシリコン酸化膜51Aを覆うように、CVD法によりシリコン酸化膜111A(上部シリコン酸化膜)を形成する。
【0071】次に、図17に示す工程において、シリコン酸化膜51Aおよびシリコン酸化膜111を異方性エッチングにより除去して、サイドウォール酸化膜5Aの側面にサイドウォール酸化膜11A(上部サイドウォール酸化膜)が重なって残る構成を得る。
【0072】その後、ゲート電極3Aおよびサイドウォール酸化膜5Aおよび11Aを注入マスクとして、ヒ素(Aｓ)をLDD層4の表面内に比較的高濃度に注入し、ソース・ドレイン層6を形成することで、MOSFET200を得る。」

3.対比
(1)本願発明と引用発明との対比
本願発明と引用発明とを対比する。
ア.引用発明の「P型シリコン基板1」は、本願発明の「半導体領域」に相当する。

イ.引用発明の「前記P型シリコン基板1の上面に形成された酸化シリコンからなるゲート酸化膜4」は、本願発明の「前記半導体領域の上のゲート誘導体領域」に相当する。

また、引用発明の「前記ゲート酸化膜4に形成されたリンを含まないポリ・シリコンからなる下層5c」は、本願発明の「前記ゲート誘導体領域の上の非ドープの第1のゲート・ポリシリコン領域」に相当する。そして、引用発明の「リンを含むポリ・シリコンからなる中間層5a」は、本願発明の「前記第1のゲート・ポリシリコン領域の上の、1つのタイプのドーパントでドープされた第2のゲート・ポリシリコン領域」に相当する。

ところで、引用例1の「2つのN型拡散層2、3間におけるP型シリコン基板1の上面には酸化シリコンからなるゲート酸化膜4が形成されており、このゲート酸化膜4にはポリ・シリコンからなるゲート部5が形成されている。このゲート部5は3層構造になっており」(第2頁上右欄第14?19行)との記載、及び、添付された図に示される態様から、引用例1には、前記「P型シリコン基板1の上面に形成」された「ゲート酸化膜4」と前記「3層構造」の「ゲート部5」とが、層状に積み重ねられた構造体(すなわち“stack”)を成すことが記載されていると認められる。

一方、本願発明における、「ゲート・スタック」が、「前記半導体領域の上のゲート誘導体領域と」、「前記ゲート誘導体領域の上の非ドープの第1のゲート・ポリシリコン領域と」、「前記第1のゲート・ポリシリコン領域の上の、1つのタイプのドーパントでドープされた第2のゲート・ポリシリコン領域と」を「含む」という記載は、前記「ゲート・スタック」が、前記「ゲート誘導体領域」と「第1のゲート・ポリシリコン領域」と「第2のゲート・ポリシリコン領域」以外の「領域」を「含む」という態様を除外していない。

したがって、引用発明の「前記P型シリコン基板1の上面に形成された酸化シリコンからなるゲート酸化膜4」と「前記ゲート酸化膜4に形成されたリンを含まないポリ・シリコンからなる下層5cと、リンを含むポリ・シリコンからなる中間層5aと、リンを含まないポリ・シリコンからなる上層5bとの3層構造になっているゲート部5」とを併せた構造体は、本願発明の「前記半導体領域の上のゲート誘導体領域」と「前記ゲート誘導体領域の上の非ドープの第1のゲート・ポリシリコン領域」と「前記第1のゲート・ポリシリコン領域の上の、1つのタイプのドーパントでドープされた第2のゲート・ポリシリコン領域と」を含む「前記半導体領域の上のゲート・スタック」に相当する。

ウ.引用発明の「前記ゲート酸化膜4上に形成された前記ゲート部5を覆う、酸化シリコンからなる酸化膜4a」は、「前記ゲート酸化膜4」の側面と、前記「下層5c」、前記「中間層5a」及び前記「上層5b」からなる「前記ゲート部5」の少なくとも側面も「覆う」こと、したがって、「前記ゲート酸化膜4」の側面と、前記「下層5c」、前記「中間層5a」及び前記「上層5b」の各側面とに直接に接することで、「覆う」ことは明らかである。
そうすると、引用発明の「前記ゲート酸化膜4上に形成された前記ゲート部5を覆う、酸化シリコンからなる酸化膜4a」と、本願発明の「前記ゲート・スタックの側壁の上」にあるとともに「前記ゲート誘導体領域、前記第1のゲート・ポリシリコン領域及び前記第2のゲート・ポリシリコン領域に物理的に直接接触」する「スペーサ熱酸化物層」とは、「前記ゲート・スタックの側壁の上」にあるとともに「前記ゲート誘導体領域、前記第1のゲート・ポリシリコン領域及び前記第2のゲート・ポリシリコン領域に物理的に直接接触」する「スペーサ」「酸化物層」である点で共通する。

エ.引用発明の「N型MOSトランジスタ」は、本願発明の「半導体構造体」に相当する。

(2)一致点及び相違点
そうすると、本願発明と引用発明との一致点と相違点は、次のとおりとなる。

《一致点》
「半導体領域と、
前記半導体領域の上のゲート・スタックであって、
前記半導体領域の上のゲート誘導体領域と、
前記ゲート誘導体領域の上の非ドープの第1のゲート・ポリシリコン領域と、
前記第1のゲート・ポリシリコン領域の上の、1つのタイプのドーパントでドープされた第2のゲート・ポリシリコン領域と、を含むゲート・スタックと、
前記ゲート・スタックの側壁の上のスペーサ酸化物層と、を備え、
前記スペーサ酸化物層は、前記ゲート誘導体領域、前記第1のゲート・ポリシリコン領域及び前記第2のゲート・ポリシリコン領域に物理的に直接接触する、
半導体構造体。」

《相違点1》
本願発明は「スペーサ熱酸化物層」を有するのに対して、引用発明は「酸化シリコンからなる酸化膜4a」を有する点。

《相違点2》
本願発明において、「前記第1のゲート・ポリシリコン領域に接する前記スペーサ熱酸化物層の第1の領域の前記半導体領域の上面に平行な方向での第1の厚さは、前記第2のゲート・ポリシリコン領域に接する前記スペーサ熱酸化物層の第2の領域の前記平行な方向での第2の厚さよりも小さい」のに対して、引用発明においては、「酸化シリコンからなる酸化膜4a」の領域毎の厚さの相対関係が不明である点。

4.判断
(1)相違点1及び2について
ア.引用例1には、「また、上記のようなトランジスタは、上層5bによりゲート部5の酸化量が減少し、ゲート部5を覆う酸化膜4aの厚さの増大に伴う凹凸を少なくすることができ」(第2頁下右欄第5?10行)と記載されている。
したがって、引用発明の「前記ゲート酸化膜4上に形成された前記ゲート部5を覆う、酸化シリコンからなる酸化膜4a」は、「ゲート部5の酸化」を利用して形成されているものと認められる。
ここで、半導体製造技術における酸化シリコン層の形成方法として、熱酸化工程は、きわめて一般的である。
そして、引用例1には、「従来技術」の説明であるが「リンを含んだポリ・シリコンによりゲート部を形成すると、ポリ・シリコン膜の成形後の熱処理工程」を施す旨の記載(第1頁下右欄第17?19行)がある。
よって、引用発明の「前記ゲート酸化膜4上に形成された前記ゲート部5を覆う、酸化シリコンからなる酸化膜4a」を、半導体製造技術における酸化方法としてきわめて一般的な熱「酸化」を利用して形成することは、引用例1に示唆されているか、少なくとも、当業者であれば適宜なし得たものと認められる。

イ.引用発明の「N型MOSトランジスタ」は、「スレッシュホールド電圧の変動とチャンネルのショートを防ぐことができるとともに、ポリ・シリコンの低抵抗化及び配線等の凹凸の減少を図ることができる」ものである。
そして、引用例1の「上記のように構成されたトランジスタは、ゲート部5の成形時に、中間層5a中のリンが下層5cによりゲート酸化膜4内に侵入するのを防ぐことができるので、スレッシュホールド電圧の変動、およびチャンネル9のショートを防ぐことができる。そのため、ゲート部5に所定の電圧を印加したときに、一対のN型拡散層2、3間に所定のチャンネル9を形成することができ、ソース部6からドレイン部7へ良好に電流を流すことができる。」(第2頁下左欄第15行?同頁下右欄第4行)という記載から、引用発明の前記「スレッシュホールド電圧の変動とチャンネルのショートを防ぐことができる」という効果は、引用発明の「前記ゲート酸化膜4に形成されたリンを含まないポリ・シリコンからなる下層5c」の存在によって得られていることは明らかである。
一方、引用例1の「また、上記のようなトランジスタは、上層5bによりゲート部5の酸化量が減少し、ゲート部5を覆う酸化膜4aの厚さの増大に伴う凹凸を少なくすることができ、しかもゲート部5全体の厚さの減少を防ぎ、配線抵抗を小さくすることができる。」(第2頁下右欄第5?10行)という記載から、引用発明が「リンを含まないポリ・シリコンからなる上層5b」を設けているには、前記「ポリ・シリコンの低抵抗化及び配線等の凹凸の減少を図ることができる」という効果を得るためであると認められる。

ウ.ところで、引用例1には、「なお、上述した実施例ではリンを含む部分とその両側のリンを含まない部分との三重構造にしたが、リンを含まない部分は片側だけであってもよく」(第2頁下右欄第11?14行)と記載されている。
したがって、引用発明の「ゲート部5」は、「前記ゲート酸化膜4に形成されたリンを含まないポリ・シリコンからなる下層5c」と「リンを含まないポリ・シリコンからなる上層5b」の、どちらか一方を除去し、他方のみを有する2「層構造」に変更できることが、引用例1には記載されている。
そして、前記2「層構造」を採用するということは、前記ウの検討から、「スレッシュホールド電圧の変動とチャンネルのショートを防ぐことができるとともに、ポリ・シリコンの低抵抗化及び配線等の凹凸の減少を図ることができる」ようにするという引用発明の課題のうち、「スレッシュホールド電圧の変動とチャンネルのショートを防ぐことができる」ようにするという課題と、「ポリ・シリコンの低抵抗化及び配線等の凹凸の減少を図ることができる」ようにするという課題の、どちらかが解決されれば足りるということであると解される。
しかしながら、「前記ゲート酸化膜4に形成されたリンを含まないポリ・シリコンからなる下層5c」を備える場合であっても、「ゲート部5」は「リンを含むポリ・シリコンからなる中間層5a」を備えることから、引用例1に「従来技術」として「上記のようなN型MOSトランジスタにおいては、ゲート部の低抵抗化を図るために、リンを含んだポリ・シリコンを用いることが行われている」(第1頁下右欄第14?16行)と記載されていることを勘案すると、「ポリ・シリコンの低抵抗化」を図るという課題は、相当程度、解決されているものと認められる。
そうすると、引用例1の前記「なお、上述した実施例ではリンを含む部分とその両側のリンを含まない部分との三重構造にしたが、リンを含まない部分は片側だけであってもよく」という記載に接した者であれば、「ゲート部5」として、まず、「前記ゲート酸化膜4に形成されたリンを含まないポリ・シリコンからなる下層5cと、リンを含むポリ・シリコンからなる中間層5aと」の2「層構造」とすることを想起したものと認められる。

エ.ここで、引用例1には、「また、リンを含んだポリ・シリコンはリンを含まないポリ・シリコンに比べて、酸化速度が大きい」(第2頁上左欄第3?5行)と記載されている。
さらに、第3.2.(3)のa及びbで摘記したように、引用例2には、「N型不純物(ここではリン)」の「不純物分布を有したポリシリコン層」からなる「ゲート電極」を形成した後、「熱酸化を行い、シリコン基板1の全面に渡ってシリコン酸化膜51Aを形成する」と、「ゲート電極3Aにおいては、先に説明した酸化膜の成長レートのN型不純物濃度依存性により、N型不純物の濃度が下部側よりも高い上部側で、より酸化が促進し、シリコン酸化膜51Aの厚さが下部側よりも厚くなる。」ことが記載されている。
したがって、「リンを含んだポリ・シリコンはリンを含まないポリ・シリコンに比べて、酸化速度が大きい」ため、「酸化シリコンからなる酸化膜4a」を「ゲート部5」の酸化を利用して形成すると、「前記ゲート酸化膜4に形成されたリンを含まないポリ・シリコンからなる下層5c」の側壁の上に形成される前記「酸化膜4a」の「P型シリコン基板1」に平行な方向での厚さは、「リンを含むポリ・シリコンからなる中間層5a」の側壁の上に形成される前記「酸化膜4a」の「P型シリコン基板1」に平行な方向での厚さより小さくなることは、当業者であれば直ちに察知し得たものと認められる。

オ.以上から、引用発明において、「前記ゲート酸化膜4上に形成された前記ゲート部5を覆う、酸化シリコンからなる酸化膜4a」を、熱「酸化」を利用して形成するとともに、前記「ゲート部5」を、「リンを含まないポリ・シリコンからなる上層5b」を除いた「前記ゲート酸化膜4に形成されたリンを含まないポリ・シリコンからなる下層5cと、リンを含むポリ・シリコンからなる中間層5aと」の2「層構造」とすることによって、前記「下層5c」の上に熱「酸化」を利用して形成される前記「酸化膜4a」の「P型シリコン基板1」に平行な方向での厚さを、前記「中間層5a」の上に熱「酸化」を利用して形成される前記「酸化膜4a」の「P型シリコン基板1」に平行な方向での厚さより小さくすることは、当業者が容易に想到し得たものと認められる。

(2)回答書の主張について
ア.審判請求人は、平成25年10月26日に提出した回答書において、
(a)「引用文献1の「リンを含まない部分は片側だけであってもよく」との記載は、下側の「リンを含まないポリシリコンからなる下層5c」が無くても良い、すなわち、「リンを含むポリシリコンからなる中間層5a」とその上の「リンを含まないポリシリコンからなる上層5b」とからなる2層構造のゲート部5であってもよいことを示唆するものであって、本願発明の「非ドープの第1のゲート・ポリシリコン領域」とその上の「ドープされた第2のゲート・ポリシリコン領域」とを含むゲート・スタックを示唆するものでないと考えます。」
(b)「すなわち「前記第1のゲート・ポリシリコン領域に接する前記スペーサ熱酸化物領域の第1の領域の前記半導体領域の上面に平行な方向での第1の厚さは、前記第2のゲート・ポリシリコン領域に接する前記スペーサ熱酸化物領域の第2の領域の前記平行な方向での第2の厚さよりも小さい」ことは、いわば引用文献1の発明の成立を阻害する(趣旨に反する)事項であって、引用文献1において示唆されているとは考えられません。」
と主張している。

イ.しかしながら、上記(a)の主張について、引用例1の「なお、上述した実施例ではリンを含む部分とその両側のリンを含まない部分との三重構造にしたが、リンを含まない部分は片側だけであってもよく」という記載は、直ちに、引用発明の「ゲート部5」を、「前記ゲート酸化膜4に形成されたリンを含まないポリ・シリコンからなる下層5c」と「リンを含まないポリ・シリコンからなる上層5b」の、どちらか一方を除去し、他方のみを有する2「層構造」に変更できること意味するものである。
そして、前記「なお、上述した実施例ではリンを含む部分とその両側のリンを含まない部分との三重構造にしたが、リンを含まない部分は片側だけであってもよく」という記載に接した者であれば、「ゲート部5」として、まず、「前記ゲート酸化膜4に形成されたリンを含まないポリ・シリコンからなる下層5cと、リンを含むポリ・シリコンからなる中間層5aと」の2「層構造」とすることを想起したものと認められることは、前記(1)のウで指摘したとおりである。

ウ.上記(b)の主張について、前記(1)のイ及びウで指摘したとおり、引用発明において「3層構造」を前記2「層構造」に変更するということは、「スレッシュホールド電圧の変動とチャンネルのショートを防ぐことができるとともに、ポリ・シリコンの低抵抗化及び配線等の凹凸の減少を図ることができる」ようにするという引用発明の課題のうち、「スレッシュホールド電圧の変動とチャンネルのショートを防ぐことができる」ようにするという課題と、「ポリ・シリコンの低抵抗化及び配線等の凹凸の減少を図ることができる」ようにするという課題の、どちらかが解決されれば足りるということであると解される。
そうすると、引用発明において、「3層構造になっているゲート部5」から「リンを含まないポリ・シリコンからなる上層5b」を除去して、「配線等の凹凸の減少を図ることができる」ようにするという課題を解決できなくすることが、引用例1に記載の発明の成立を阻害しているとは、認められない。

エ.したがって、上記(a)及び(b)の主張は、いずれも採用することはできない。

(3)判断のまとめ
以上のとおり、前記相違点1及び相違点2は、引用例2の記載を参酌すれば、引用発明から当業者が容易に想到し得た範囲に含まれる程度のものである。


第4.結言
以上のとおり、本願発明は、引用例1に記載された発明、引用例2の記載事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。
したがって、他の請求項について検討するまでもなく、本願は拒絶すべきものである。

よって、結論のとおり審決する。
 
審理終結日 2014-01-14 
結審通知日 2014-01-28 
審決日 2014-02-13 
出願番号 特願2007-534850(P2007-534850)
審決分類 P 1 8・ 561- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 松本 陶子  
特許庁審判長 鈴木 匡明
特許庁審判官 池渕 立
近藤 幸浩
発明の名称 ゲート・スタック  
代理人 太佐 種一  
復代理人 小池 文雄  
代理人 上野 剛史  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ