• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1292300
審判番号 不服2014-2080  
総通号数 179 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2014-11-28 
種別 拒絶査定不服の審決 
審判請求日 2014-02-04 
確定日 2014-09-22 
事件の表示 特願2009-272182「低角度オフカット炭化ケイ素結晶上の安定なパワーデバイス」拒絶査定不服審判事件〔平成22年 6月17日出願公開、特開2010-135789〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.手続の経緯
本願は、平成21年11月30日(パリ条約による優先権主張2008年12月1日、アメリカ合衆国、2009年11月20日、アメリカ合衆国)の出願であって、平成24年11月9日付けの拒絶理由通知に対して、平成25年5月20日に手続補正がなされたが、同年9月30日付けで拒絶査定がなされ、それに対して、平成26年2月4日に審判請求がなされたものである。

2.本願発明
本願の請求項1に係る発明(以下「本願発明」という。)は、平成25年5月20日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1に記載されている事項により特定される以下のとおりのものである。

「【請求項1】
炭化ケイ素ベースのパワーデバイスであって、
<0001>方向に対して2°よりも大きく4°よりも小さいオフアクシス角を形成する平坦な表面を有する炭化ケイ素ドリフト層と、
前記<0001>方向に対して2°より大きく4°よりも小さい前記オフアクシス角を形成する平坦な表面を有する炭化ケイ素基板と、
前記炭化ケイ素基板と前記炭化ケイ素ドリフト層との間の、10μmより大きい厚さを有する炭化ケイ素バッファー層とを含み、
前記炭化ケイ素ドリフト層は前記炭化ケイ素基板の平坦な表面上にエピタキシャル層を含む
ことを特徴とするパワーデバイス。」

3.引用刊行物に記載された発明
(3-1)原査定の拒絶の理由に引用され、本願の優先権主張の日前に日本国内において頒布された特開2005-167035号公報(以下「引用刊行物」という。)には、図1?7とともに、以下の事項が記載されている。(なお、下線は、当審において付与したものである。以下、同じ。)

「【技術分野】
【0001】
本発明は、大電流を制御するのに適した炭化珪素バイポーラ半導体素子に関する。
【背景技術】
【0002】
炭化珪素(SiC)などのワイドギャップ半導体材料は、シリコン(Si)に比べて絶縁破壊電界強度が約10倍高い等の優れた特性を有しており、高い耐逆電圧特性を有する高耐圧バイポーラパワー半導体素子に好適な材料として注目されている。
pinダイオードやバイポーラトランジスタ、GTO、GCTなどのバイポーラ半導体素子は、ショットキーダイオードやMOSFETなどのユニポーラ半導体素子に比べてビルトイン電圧が高いが、少数キャリアの注入によるドリフト層の伝導度変調によりオン抵抗が大幅に小さくなる、という特徴がある。したがって、電力用途などの高電圧大電流領域では、損失を小さくするためバイポーラ半導体素子が用いられている。SiCでこれらのバイポーラ半導体素子を構成すると、Siの素子に比べて格段に優れた性能を実現できる。例えば、SiCで構成した10kVの高耐圧pinダイオード素子の場合、順方向電圧がSiのpinダイオードの約1/3であり、オフ時の速度に該当する逆回復時間が約1/20以下と高速である。また、電力損失をSiのpinダイオードの約1/5以下に低減でき省エネルギー化に大きく貢献できる。SiCのpinダイオード以外にもSiCのnpnトランジスタやSiCのSIAFET、SiCのSIJFETなどが開発され同様の電力損失低減効果が報告されている(例えば非特許文献1)。この他、ドリフト層として反対極性のp型半導体層を用いたSiCのGTOなども開発されている(例えば非特許文献2)。
【0003】
SiCの結晶の集合面の{0001}面には、図7のSiCの結晶の斜視図に示すように、個別面の(0001)シリコン面1と(000-1)カーボン面2が存在する。かっこ内の「-」は負号である。これを極性という。(0001)シリコン面1は結晶がシリコン(Si)で終端された面である。(000-1)カーボン面2は結晶がカーボン(C)で終端された面である。n型のドーパントである窒素(N)は、主にカーボン(C)を置換する形でSiCの結晶中に取り込まれる。シリコンで終端されている(0001)シリコン面1は、カーボンで終端されている(000-1)カーボン面2と比較して、表面に現れているカーボンの量が少ないため、窒素(N)への置換が抑制され高純度のエピタキシャル層が得られる。このため、SiCのエピタキシャル成長に関する研究報告はほとんどが(0001)シリコン面1に関するものである。
SiCのエピタキシャル成長では、成長速度やエピタキシャル層の純度を制御しやすいCVD法が用いられる。しかし、キャリアガスに水素を使っているため、成長中に成長表面からのカーボン(C)の離脱が起こり、成長速度が抑えられてしまう。そのため、通常の成長速度は5?10μm/hとなる。
SiCで上記の従来のバイポーラ半導体素子を作製するときは、例えば(0001)シリコン面1からのオフ角θが8度である面1aをもつように形成したn型の4H-SiCを基板に用いる。4H型の「4」は原子積層が4層周期となる結晶構造を表し、「H」は六方晶を表す。この基板の上に化学気相堆積法(CVD法)を用いて、電圧印加時における電界を緩和するためのSiCのドリフト層を、5?10μm/hの成長速度でエピタキシャル成長させて形成する。
【非特許文献1】松波弘之編著、「半導体SiC技術と応用」、218-221頁、日刊工業新聞社刊
【非特許文献2】A.K.Agarwal et.al、Materials Science Forum Volume 389-393、2000年、1349-1352頁
【発明の開示】
【発明が解決しようとする課題】
【0004】
このようにして得られた従来のバイポーラ半導体素子には、マテリアルズ サイエンス フォーラム ボリューム389-393(2002)第1259-1264頁[Materials Science Forum Vols.389-393(2000) pp.1259-1264]で報告されているように、新品のバイポーラ半導体素子に通電を開始してから通電時間(使用時間)が増えるに従い経時変化により順方向電圧が増大する現象がある。
この現象を「順方向電圧劣化」と呼ぶ。新品のバイポーラ半導体素子に順方向に、電流密度100A/cm^(2)で1時間通電したとき、通電開始直後と1時間通電後の電流密度100A/cm^(2)での「順方向電圧差ΔVf」で順方向電圧劣化の度合いを表す。
順方向電圧劣化現象は、基板からドリフト層に伝搬したベーサルプレーン転位と呼ばれる線状の欠陥が原因で起こる。このベーサルプレーン転位を起点として積層欠陥と呼ばれる面状の欠陥がドリフト層中に発生し、ドリフト層が高抵抗層になり、その結果電流が流れにくくなる。
【0005】
従来のpinダイオードの場合、使用開始の初期には順方向電流密度100A/cm^(2)での順方向電圧が3.5Vだったのが、電流密度100A/cm^(2)で1時間通電した後では20Vに増大し、順方向電圧差ΔVfは16.5V程度になる。その結果素子内部での電力損失が著しく増大し、素子内部での発熱により素子が破壊されてしまう場合が生じる。SiCバイポーラ素子はSi素子に比べて大変優れた初期特性を有しているにもかかわらず、この順方向電圧劣化のため信頼性が著しく低い。そのため、長時間運転可能で電力損失が少なくかつ信頼性の高いインバーター等の電力変換装置を実現することが困難であった。
本発明は、順方向電圧劣化を表す順方向電圧差ΔVfが1.0V以下の信頼性の高い半導体装置を提供することを目的としている。」
「【発明を実施するための最良の形態】
【0013】
以下、本発明の最良の実施の形態について詳細に説明する。結晶の格子方向及び格子面についての説明において、格子方位及び格子面を当技術分野ではよく知られている以下の記号で表示する。すなわち、個別面は()、集合面は{}で表示し、その中にそれぞれの数字を入れて各面を表示する。また、負の指数については、結晶学上“-”(バー)を数字の上につけることになっているが、特許庁の使用しているソフトウェアでは数字の上にバーをつけることが不可能であるため、本明細書では、数字の前に負号を付けて表示することにする。
順方向劣化現象を抑えるには、前記のように基板からドリフト層へのベーサルプレーン転位の伝搬を抑制する必要がある。
SiCでドリフト層を形成する方法として、例えばマテリアルズ サイエンス アンド エンジニアリングR20(1997)第125-166頁[Materials Science and Engineering, R20(1997)125-166]で報告されているように、通常エピタキシャル成長法が用いられている。エピタキシャル成長法の成長モードには大きく分けて、ステップフロー成長と二次元核生成成長の二つのモードがある。
ステップフロー成長は結晶の成長軸に垂直な{0001}面に平行な方向の成長であり、{0001}面に平行な結晶の情報を引き継ぎやすい。二次元核生成成長は{0001}面に垂直な方向の成長であり、{0001}面と垂直な向きの結晶の情報を引き継ぎやすいが、結晶の成長では欠陥の発生源ともなる。
このため、通常のエピタキシャル成長では、良質なエピタキシャル膜を得るために、ある程度ステップフロー成長が進むように成長条件が設定される。
ベーサルプレーン転位は{0001}面に平行に存在する転位であり、転位はステップフロー成長と同じ向きで伝搬する。したがって、ベーサルプレーン転位の伝搬を抑えるためには、二次元核生成が起きない程度にステップフロー成長を抑制する必要がある。
成長がステップフローとなるか二次元核生成となるかは、表面における過飽和度が大きく関係している。過飽和度がある値(臨界過飽和度)を超えると二次元核生成となり、その値以下なら、ステップフロー成長となる。従って、臨界過飽和度が大きいと二次元核生成が起こりにくい。
【0014】
臨界過飽和度を大きくするためには、原料ガスの供給量を増やすなどして成長速度を上げたり、結晶のオフ角を小さくして結晶面にあるステップ(階段)のテラス(平面部)の幅を広くする方法がとられる。
図6に示すSiCの結晶において、(000-1)カーボン面2は(0001)シリコン面1より表面エネルギーが1桁小さく、臨界過飽和度の値が1桁から2桁小さくなる。その結果、過飽和度が相対的にかなり小さくなる。
(000-1)カーボン面2では、単一のSi-C層を1分子層とする、1分子層の高さのステップ(図示省略)が比較的多いが、(0001)シリコン面1では、2あるいは4分子層の高さのステップが観測される。これは、(000-1)カーボン面2のテラスの幅が、(0001)シリコン面1のテラス幅の半分程度に狭くなることを示しており、このことから(000-1)カーボン面2の臨界過飽和度は(0001)シリコン面1の臨界過飽和度より小さくなる。
しかし、(000-1)カーボン面2の臨界過飽和度は、成長速度に大きく依存し、その依存度は、ステップのテラス幅に対する依存度よりも大きい。従って成長速度を速くする事により、相対的に(000-1)カーボン面2の臨界過飽和度を大きくできる。これにより二次元核生成成長を抑制しかつベーサルプレーン転位の伝搬も抑制できるステップフロー成長を達成できる。
本発明の実施の形態では、SiCバイポーラ半導体素子を構成するn型層及びp型層などの半導体層を、SiC結晶の(000-1)カーボン面2に対して所定のオフ角θを有する面2aに形成する。オフ角θは2度から10度の範囲で、半導体素子の種類に応じて最適な角度を決める。発明者等の実験によると、例えばpinダイオードではオフ角θを約8度にすると良い結果が得られた。またIGBTではオフ角θを3.5度にすると良い結果が得られた。また前記半導体層の成長速度を通常より速くする。成長速度は、薄膜の1時間h当たりの増加量が10μm/h以上になるようにするのが望ましい。成膜条件によっては3μm/h以上の成膜速度でも本発明の効果を得ることができる。成長速度を増加させるためには成膜処理中の材料ガスの供給量を大幅に増やす。
以下、本発明の好適な実施例を図1から図6を参照して説明する。」
「《第2実施例》
【0022】
図4は本発明のバイポーラ半導体素子の第2実施例である、npnバイポーラトランジスタ50の断面図である。本実施例でも、図6に示すように、面方位が(000-1)カーボン面2から8度のオフ角θの面2a(以下、C面という)をもつn型の4H型SiCの基板を用いる。この基板上に時間h当たりの膜厚の増加速度を15μm/hとして、n型4H-SiC、p型4H-SiC、n型4H-SiCの順番で連続的にエピタキシャル成長させ、npnバイポーラトランジスタ50を作製した。
また比較用のnpnパイポーラトランジスタの基板として、図7に示す(0001)シリコン面1から8度のオフ角θの面1a(以下、Si面という)をもつn型の4H型SiCを用いた基板上に、各層を時間h当たりの膜厚の増加速度を5μm/hとして同様に成膜した。p層とn層の主たる接合面(図中水平方向に広がる面)は、{0001}面となっている。
【0023】
基板51は、改良レーリー法によって成長したインゴットをオフ角θが8度となるようにスライスし、鏡面研磨することによって作製した。コレクタとなる基板51はn型で、ホール効果測定法によって測定したキャリヤ密度は8×10^(18)cm^(-3)、厚さは400μmである。このC面の上に、CVD法によって窒素ドープn型SiC層のバッファ層52とドリフト層53を成膜する。ドリフト層53の上にアルミドープp型SiCのp型成長層54、及び窒素ドープn型SiC層のn型成長層55を順番にエピタキシャル成長法で成膜した。バッファ層52とドリフト層53がn型コレクタ層になる。バッファ層52はドナー密度7×10^(17)cm^(-3)、膜厚は10μmである。ドリフト層53はドナー密度約5×10^(15)cm^(-3)、膜厚は15μmである。また、p型ベース層となるp型成長層54はアクセプタ密度2×10^(17)cm^(-3)、膜厚は1μmである。n型成長層55はドナー密度約7×10^(17)cm^(-3)、膜厚は0.75μmである。バッファ層52、ドリフト層53、p型成長層54、n型成長層55の成膜条件は下記の通りである。」
「《第3実施例》
【0033】
第3実施例は、本発明のバイポーラ半導体素子のIGBT(インシュレーテッド・ゲート・バイポーラトランジスタ)に関するものである。図5は本実施例のIGBT60の断面図である。本実施例では、面方位が図6における(000-1)カーボン面2から3.5度のオフ角θの面2aを有するn型の6H型SiCを用いた基板61(以下C面基板と呼ぶ)上に、膜厚の時間(h)当たりの増加速度が15μm/hで、p型6H-SiC層、n型6H-SiC層、p型6H-SiC層の順番で3つの層をエピタキシャル成長させ、以下に詳しく説明するようにIGBT60を作製した。p層とn層の主たる接合面(図中水平方向に広がる面)は、{0001}面となっている。本実施例のIGBTと比較するための比較用IGBTを以下のように作製する。面方位が図7における(0001)シリコン面1から3.5度のオフ角θの面1aをもつn型の6H型SiCを用いた基板(以下、Si面基板と呼ぶ)上に、5μm/hの成膜速度で、p型6H-SiC層、n型6H-SiC層、p型6H-SiC層を順次形成する。
【0034】
基板61は、改良レーリー法によって成長したインゴットを(000-1)カーボン面から3.5度傾いた面でスライスし、鏡面研磨することによって作製した。カソードとなる基板61はn型で、厚さは400μm、ホール効果測定法によって求めたキャリヤ密度は5×10^(18)cm^(-3)である。この上に、CVD法によって、アルミニウムドープp型SiC層、窒素ドープn型SiC層、アルミニウムドープp型SiC層の三層を連続的にエピタキシャル成長した。p型SiC層は図5のバッファ層62とドリフト層63となる。バッファ層62はアクセプタ密度1×10^(17)cm^(-3)、膜厚は3μmである。ドリフト層63はアクセプタ密度約5×10^(15)cm^(-3)、膜厚は15μmである。また、ドリフト層63の上に形成されるn型成長層64はドナー密度2×10^(17)cm^(-3)、膜厚は2μmである。n型成長層64の上に形成されるp型成長層65はアクセプタ密度約1×10^(18)cm^(-3)、膜厚は0.75μmである。バッファ層62、ドリフト層63,n型成長層64、及びp型成長層65の成膜条件は下記の通りである。」

(3-2)引用刊行物の図5及び段落【0037】の「・・・カソードとなる基板61はn型で、厚さは400μm、ホール効果測定法によって求めたキャリヤ密度は5×10^(18)cm^(-3)である。この上に、CVD法によって、アルミニウムドープp型SiC層、窒素ドープn型SiC層、アルミニウムドープp型SiC層の三層を連続的にエピタキシャル成長した。p型SiC層は図5のバッファ層62とドリフト層63となる。・・・」という記載から、「基板61の上にエピタキシャル成長されたp型SiC層からなるバッファ層62と、前記バッファ層の上にエピタキシャル成長されたp型SiC層からなるドリフト層63」という構成が記載されているものと認められる。

(3-3)そうすると、引用刊行物には、以下の発明(以下「刊行物発明」という。)が記載されているものと認められる。

「改良レーリー法によって成長したインゴットをスライスし、鏡面研磨することによって作製され、面方位が(000-1)カーボン面2から3.5度のオフ角θの面2aを有するn型の6H型SiCを用いた基板61と、
前記基板61の上にエピタキシャル成長されたp型SiC層からなり、膜厚が3μmであるバッファ層62と、
前記バッファ層62の上にエピタキシャル成長されたp型SiC層からなるドリフト層63と、
前記ドリフト層63の上にエピタキシャル成長されたn型成長層64と、
前記n型成長層64の上にエピタキシャル成長されたp型成長層65とからなる、
IGBT。」

4.対比
(4-1)刊行物発明の「p型SiC層からなるドリフト層63」は、本願発明の「炭化ケイ素ドリフト層」に相当する。

(4-2)刊行物発明の「面方位が(000-1)カーボン面2から3.5度のオフ角θの面2a」は、本願発明の「<0001>方向に対して2°より大きく4°よりも小さい」「オフアクシス角を形成する」「表面」に相当する。また、刊行物発明において、「鏡面研磨することによって作製され」た「n型の6H型SiCを用いた基板61」が「平坦な表面」を有することは明らかである。
そうすると、刊行物発明の「改良レーリー法によって成長したインゴットをスライスし、鏡面研磨することによって作製され、面方位が(000-1)カーボン面2から3.5度のオフ角θの面2aを有するn型の6H型SiCを用いた基板61」は、本願発明の「<0001>方向に対して2°より大きく4°よりも小さい前記オフアクシス角を形成する平坦な表面を有する炭化ケイ素基板」に相当する。

(4-3)刊行物発明の「p型SiC層からなるバッファ層62」は、本願発明の「炭化ケイ素バッファー層」に相当する。そして、刊行物発明において、「p型SiC層からなるバッファ層62」が、「n型の6H型SiCを用いた基板61」と「p型SiC層からなるドリフト層63」との間にあることは明らかである。

(4-4)刊行物発明において、「p型SiC層からなるドリフト層63」が、「n型の6H型SiCを用いた基板61」の表面上にエピタキシャル層を含んでいることは明らかである。

(4-5)刊行物発明の「IGBT」は、本願発明の「パワーデバイス」に相当する。

(4-6)そうすると、本願発明と刊行物発明とは、
「炭化ケイ素ベースのパワーデバイスであって、
炭化ケイ素ドリフト層と、
<0001>方向に対して2°より大きく4°よりも小さいオフアクシス角を形成する平坦な表面を有する炭化ケイ素基板と、
前記炭化ケイ素基板と前記炭化ケイ素ドリフト層との間の炭化ケイ素バッファー層とを含み、
前記炭化ケイ素ドリフト層は前記炭化ケイ素基板の平坦な表面上にエピタキシャル層を含む
ことを特徴とするパワーデバイス。」
である点で一致し、次の2点で相違する。

(相違点1)本願発明では、「炭化ケイ素ドリフト層」が、「<0001>方向に対して2°よりも大きく4°よりも小さいオフアクシス角を形成する平坦な表面を有する」のに対し、刊行物発明では、「p型SiC層からなるドリフト層63」について、そのような特定がなされていない点。

(相違点2)本願発明では、「炭化ケイ素バッファー層」が「10μmより大きい厚さを有する」のに対して、刊行物発明では、「バッファ層62」の「膜厚が3μmである」点。

5.判断
以下、上記相違点について、検討する。
(5-1)相違点1について
引用刊行物の段落【0034】に「基板61は、・・・インゴットを(000-1)カーボン面から3.5度傾いた面でスライスし、鏡面研磨することによって作製した。・・・この上に、CVD法によって、アルミニウムドープp型SiC層、窒素ドープn型SiC層、アルミニウムドープp型SiC層の三層を連続的にエピタキシャル成長した。p型SiC層は図5のバッファ層62とドリフト層63となる。」と記載されているように、刊行物発明の「p型SiC層からなるドリフト層63」は、「面方位が(000-1)カーボン面2から3.5度のオフ角θの面2aを有するn型の6H型SiCを用いた基板61」上に連続的にエピタキシャル成長して形成されたものであるから、「p型SiC層からなるドリフト層63」の結晶面方位や平坦度は、当然に「基板61」のそれらを踏襲して形成されているものと認められる。
そうすると、刊行物発明の「p型SiC層からなるドリフト層63」は、本願発明と同じく、「<0001>方向に対して2°よりも大きく4°よりも小さいオフアクシス角を形成する平坦な表面を有する」ものと認められ、相違点1は実質的なものでない。

(5-2)相違点2について
本願明細書の段落【0089】には、「・・・n型および/またはp型のドーパントをドープすることができるバッファー層は、層中でいくつかのまたはすべてのBPDが終端する炭化ケイ素のエピタキシャル層である。バッファー層は約10μmから約25μmの厚さを有することができ、基板と反対側のバッファー層の表面でのBPD密度は約2/cm^(2)と約10/cm^(2)との間とすることができる。実施形態によっては、表面でのBPD密度は約2/cm^(2)未満とすることができ、実施形態によっては、表面でのBPD密度は約1/cm^(2)未満とすることができる。」と記載されているものの、このようなバッファ層の厚さ、BPD密度を有することにより、従来に比べて、デバイスの特性がどの程度向上するのかについて、具体的な数値に基づいた結果が記載されておらず、本願発明において、「炭化ケイ素バッファー層」が「10μmより大きい厚さを有する」ことに臨界的意義を有するものと認めることはできない。また、このような数値を採用することに格別の効果を認めることもできない。そうすると、刊行物発明において、「バッファ層62」の膜厚をどの程度にするかということは、当業者が必要に応じて適宜選択し得る設計的事項である。
また、引用刊行物の第2実施例(特に、段落【0022】、【0023】)には、npnバイポーラトランジスタ50において、面方位が(000-1)カーボン面2から8度のオフ角θの面2aをもつn型の4H型SiCの基板の上に、CVD法によって、n型コレクタ層となる窒素ドープn型SiC層のバッファ層52とドリフト層53を成膜すること、当該バッファ層52の膜厚を10μmとすることが記載されており、当該npnバイポーラトランジスタ50と刊行物発明とは具体的なデバイスの構造・動作は異なるものの、炭化ケイ素を用いたバイポーラ素子において、基板とドリフト層の間に形成されるバッファ層の膜厚を10μm程度とすることは、通常取り得る値であるといえる。
そうすると、刊行物発明において、「バッファ層62」の膜厚を10μmより大きくすることにより、本願発明のように、「前記炭化ケイ素基板と前記炭化ケイ素ドリフト層との間の、10μmより大きい厚さを有する炭化ケイ素バッファー層」という構成とすることは、当業者が容易になし得たことである。
したがって、相違点2は、当業者が容易になし得た範囲に含まれる程度のものである。

(5-3)まとめ
以上検討したとおり、本願発明と刊行物発明との相違点は、実質的なものでないか、当業者が容易に想到し得た範囲に含まれる程度のものにすぎず、本願発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

6.むすび
以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
よって、結論のとおり審決する。
 
審理終結日 2014-04-23 
結審通知日 2014-04-25 
審決日 2014-05-09 
出願番号 特願2009-272182(P2009-272182)
審決分類 P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 小川 将之  
特許庁審判長 松本 貢
特許庁審判官 小野田 誠
西脇 博志
発明の名称 低角度オフカット炭化ケイ素結晶上の安定なパワーデバイス  
代理人 特許業務法人浅村特許事務所  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ