• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
管理番号 1297643
審判番号 不服2013-24542  
総通号数 184 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2015-04-24 
種別 拒絶査定不服の審決 
審判請求日 2013-12-13 
確定日 2015-02-09 
事件の表示 特願2007- 62731「GaN系HEMTアクティブデバイスのためのリークバリヤ」拒絶査定不服審判事件〔平成19年 9月27日出願公開、特開2007-251171〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.手続の経緯
本願は、平成19年3月13日(パリ条約による優先権主張2006年3月14日、アメリカ合衆国)の出願であって、平成24年11月5日付けの拒絶理由通知に対して、平成25年5月7日に手続補正がなされるとともに意見書が提出されたが、同年8月13日付けで拒絶査定がなされ、それに対して、同年12月13日に拒絶査定不服審判請求がなされるとともに、同日に手続補正がなされたものである。

2.補正の却下の決定
【補正の却下の決定の結論】
平成25年12月13日になされた手続補正を却下する。

【理由】
(1)補正の内容
平成25年12月13日になされた手続補正(以下「本件補正」という。)は、補正前の特許請求の範囲の請求項1ないし10を、補正後の特許請求の範囲の請求項1に補正するものであり、補正前後の請求項は、以下のとおりである。

(補正前)
「 【請求項1】
高電子移動度トランジスタ(HEMT)を形成する方法であって、
基板を提供し;
基板上に1以上の窒化ガリウム(GaN)に基づく材料を堆積し;
メサの反対側の基板上に側壁並びにドレイン及びソース領域を規定するGaNに基づく材料でメサを形成し;
ドレイン及びソース領域に配置され、さらにメサ表面の頂部まで側壁に接触して配置される絶縁材料でドレイン及びソース領域を埋め戻し;
メサの頂部および絶縁材料にゲート金属を堆積し;
メサおよび絶縁材料と接触するようにソース及びドレインコンタクトを堆積する
ことを含む方法。
【請求項2】
GaNに基づく材料がバルクGaNである、請求項1の方法。
【請求項3】
GaNに基づく材料がGaN及び窒化アルミニウムガリウム(AlGaN)を含む、請求項1の方法。
【請求項4】
請求項3の方法であって、1以上のGaNに基づく材料を堆積する工程が、
基板の頂部にGaN層を堆積し;
GaN層の頂部にAlGaNのバッファ層を堆積し;
バッファ層の頂部に頂部GaN層を堆積する
ことを含む方法。
【請求項5】
絶縁材料が窒化ケイ素(SiN)である、請求項1の方法。
【請求項6】
基板;
基板上に形成された1以上のGaNに基づく材料であって、1以上のGaNに基づく層はメサに形成され、ステップ状不連続部がドレイン及びソース領域を規定する、1以上のGaNに基づく材料;
ドレイン及びソース領域に配置され、メサの頂部表面までメサによって規定される側壁に接触して配置される絶縁材料、これによりステップ状不連続部が排除される;
前記頂部表面および絶縁材料上に部分的に配置された相対的に平坦なゲート金属コンタクト;及び
前記メサの頂部表面と接触するように配置されたソース及びドレインコンタクト
を含むHEMT。
【請求項7】
GaNに基づく材料がバルクGaNである、請求項6のHEMT。
【請求項8】
GaNに基づく材料がGaN及びAlGaNを含む、請求項6のHEMT。
【請求項9】
請求項8のHEMTであって、
基板上に形成されたGaN層;
GaN層上に形成されたAlGaNから形成されたバッファ層;及び
バッファ層の頂部に形成されたGaN層
を含むHEMT。
【請求項10】
絶縁材料がSiNである、請求項6のHEMT。」

(補正後)
「 【請求項1】
高電子移動度トランジスタ(HEMT)を形成する方法であって、
基板を提供し;
基板上に1以上の窒化ガリウム(GaN)に基づく材料を堆積し;
GaNに基づく材料でメサを形成し、ここで、前記メサは、メサの向かい合った側であって基板上に側壁並びにドレイン及びソース領域を規定する;
ドレイン及びソース領域内の基板上に配置され、さらにメサ表面の頂部まで側壁に接触して配置される絶縁材料でドレイン及びソース領域を埋め戻し;
メサの頂部および絶縁材料にゲート金属を堆積し;
メサおよび絶縁材料と接触するようにソース及びドレインコンタクトを堆積する
ことを含む方法。」

(2)補正事項の整理
本件補正の補正事項を整理すると、以下のとおりである。

(補正事項a)
(補正事項a-1)
補正前の請求項1の「メサの反対側の基板上に側壁並びにドレイン及びソース領域を規定するGaNに基づく材料でメサを形成し;」を、補正後の請求項1の「GaNに基づく材料でメサを形成し、ここで、前記メサは、メサの向かい合った側であって基板上に側壁並びにドレイン及びソース領域を規定する;」と補正すること。

(補正事項a-2)
補正前の請求項1の「ドレイン及びソース領域に配置され、さらにメサ表面の頂部まで側壁に接触して配置される絶縁材料でドレイン及びソース領域を埋め戻し;」を、補正後の請求項1の「ドレイン及びソース領域内の基板上に配置され、さらにメサ表面の頂部まで側壁に接触して配置される絶縁材料でドレイン及びソース領域を埋め戻し;」と補正すること。

(補正事項b)
補正前の請求項2ないし10を削除すること。

(3)新規事項追加の有無及び補正の目的の適否についての検討
(3-1)補正事項aについて
(3-1-1)補正事項a-1について
補正事項a-1は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項(以下「特許法第17条の2第4項」という。)第3号に掲げる明りょうでない記載の釈明を目的とする補正である。 また、この補正は、本願の願書に最初に添付した明細書に記載された事項の範囲内で行われたものであることは明らかであり、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項(以下「特許法第17条の2第3項」という。)の規定を満たすものである。

(3-1-2)補正事項a-2について
補正事項a-2は、補正前の請求項1に係る発明の発明特定事項である「ドレイン及びソース領域上に配置され・・・る絶縁材料」について、「ドレイン及びソース領域内の基板上に配置され・・・る絶縁材料」と限定的に減縮する補正であって、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正である。
また、この補正は、本願の願書に最初に添付した明細書に記載された事項の範囲内で行われたものであることは明らかであるから、特許法第17条の2第3項の規定を満たすものである。

(3-2)補正事項bについて
補正事項bは、特許法第17条の2第4項第1号に掲げる請求項の削除を目的とするものである。

(3-3)新規事項追加の有無及び補正の目的の適否についてのまとめ
以上、検討したとおりであるから、本件補正は、特許法第17条の2第3項及び第4項に規定する要件を満たすものである。

(4)独立特許要件について
(4-1)はじめに
上記(3)において検討したとおり、本件補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正が、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項(以下「特許法第17条の2第5項」という。)において準用する同法第126条第5項の規定に適合するか否かについて、検討する。

(4-2)補正後の請求項1に係る発明
本件補正による補正後の請求項1に係る発明(以下「補正後の発明」という。)は、平成25年12月13日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1に記載されている事項により特定される上記2.(1)の補正後の請求項1として記載したとおりのものである。

(4-3)刊行物に記載された事項及び発明
(4-3-1)特開2001-267554号公報
(4-3-1-1)原査定の拒絶の理由に引用され、本願の優先権主張の日前に日本国内において頒布された特開2001-267554号公報(以下「引用刊行物1」という。)には、以下の事項が記載されている。なお、下線は、当審において付与したものである(以下、同じ。)。

「【0003】図1にFETのレイアウトを示す。以下、素子分離方法を中心に議論する。トランジスタ領域を規定するためには、図1の点線で示した領域14の外側の領域を電気的に分離する必要がある。FETは高周波特性向上のために、サブミクロン級のゲート長を持つ素子を作製する必要がある。段差があると、配線の断線の危険性があるため、配線接続等プロセス上、プレーナー化されていることが好ましい。そこで、図2にように、イオン注入を用いて周辺領域25を高抵抗化することにより素子分離する方法がある。イオン種としては、He^(+)やN^(+)を用いて、イオン注入する方法が知られている。ところが、FETの製造プロセスは、素子分離後に、ソース電極・ドレイン電極の形成が行われる。これらオーミック電極は、一般的には、Ti/Al/Ni/Aｕ積層構造を蒸着・リフトオフ法により形成した後、熱処理を加えることにより作製する。この際の、熱処理は、通常、窒素雰囲気中で900℃で30秒行う。この熱処理は、オーミック接合を得るためには不可欠である。しかし、この温度における熱処理を行うと、素子分離のためにイオン注入した高抵抗化領域が活性化してしまい、充分な高抵抗領域が得られなくなってしまい、リーク電流が増加してしまう、という問題が発生する。それに付随して、耐圧が低下してしまうため、GaN系素子の特長が失われてしまう。このような高抵抗領域の活性化を避けるために、オーミック電極形成後にイオン注入による素子分離を行う方法も考えられる。この場合、上記のようなオーミック電極の熱処理に伴う高抵抗化領域の活性化という問題は回避できる。ところが、イオン注入領域に高電界をかけた際に生じるホッピング伝導等によりGaN系FETの特長である高耐圧性は犠牲になってしまう。
【0004】この問題を回避するために、メサエッチングにより素子分離を行う方法がある。図3にその断面構造を示す。この場合、ゲート電極35は、寄生容量を低減するため、ゲート電極引出し部はトランジスタ領域から分離しておく必要がある。そうすると、必然的にゲート電極がメサ端面において、2次元電子ガスが形成されているチャネル34に接触してしまうことになる。すると、ソース・ゲート間リーク電流が増大してしまい、特性の劣化に繋がってしまう。また、同様に耐圧も低下してしまう。更に、上記のように、段差上にゲート電極を形成するため、ゲート抵抗が上昇して高周波特性が低下してしまったり、更には断線による歩留まり低下が発生してしまう。
【0005】このように、リーク電流を増大させたり、耐圧や高周波特性を低下させることなく、高歩留まりで素子分離を確実に行うFET構造は、未だかつて得られていない。
【0006】
【発明が解決しようとする課題】以上のように、リーク電流を増大させたり、耐圧や高周波特性を低下させることなく、高歩留まりで素子分離を確実に行うFET構造は、未だかつて得られていない。
【0007】本発明は、上記の点を鑑みなされたもので、リーク電流を増大させたり、耐圧や高周波特性を低下させることなく、高い歩留まりで素子分離を確実に行うFET構造及びその製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】上記課題を解決するために、本発明は、メサエッチングにより素子分離を行った後、その領域に例えばアンドープGaNを再成長し、トランジスタ領域から再成長GaNにかけてゲート電極を形成した構造とする。このような構造とすることにより、トランジスタ領域端におけるリーク電流の発生を防止し、しかも耐圧が高いFETを提供することが可能である。
【0009】
【発明の実施の形態】実施例として、本発明をAlGaN/GaN系ヘテロ接合電界効果トランジスタ(HFET)に適用した場合を説明する。まず、図4に示したように、分子線エピタキシャル(MBE)法もしくは有機金属気相成長(MOCVD)法等の成長方法により、サファイア基板41上に、GaNバッファ層42、アンドープGaN電子走行層43、アンドープAlGaNスペーサ層44、n型AlGaN電子供給層45、アンドープAlGaNショットキーコンタクト層46、n型GaNオーミックコンタクト層47を順次積層する。ここで、GaNバッファ層42は膜厚500nm、アンドープGaN電子走行層43は膜厚2μm、アンドープAlGaNスペーサ層44は膜厚3nm、n型AlGaN電子供給層45はドーパントとしてSiを用い、Si濃度2E18cm^(-3)、膜厚20nm、アンドープAlGaNショットキーコンタクト層46は膜厚5nm、n型GaNオーミックコンタクト層47はSi濃度5E18cm^(-3)、膜厚20nmとした。ここでは、AlGaNのAl組成は、0.25とした。
【0010】次に、全面に熱CVD法等により、SiO_(2)膜51を堆積させた後、トランジスタ領域を保護するようにフォトレジスト52をパターニングする(図5)。フォトレジスト52をマスクとして、反応性イオンエッチング(RIE)法等のドライエッチング、もしくは弗化アンモニウムを用いたウェットエッチングにより、SiO_(2)膜51をエッチングする。フォトレジストを酸素アッシングや有機溶剤を用いて除去した後、今度は、残ったSiO_(2)膜53をマスクにして、n型GaNオーミックコンタクト層47、アンドープAlGaNショットキーコンタクト層46、n型AlGaN電子供給層45、アンドープAlGaNスペーサ層44、アンドープGaN電子走行層43を順次エッチングする(図6)。エッチングは、塩素系ガスおよびアルゴン等の不活性ガスを用いた、例えばECR(Elecｔｒｏn Cｙclｏｔｒｏn Reｓｏnance)-RIEにより行う。アンドープGaN電子走行層43のエッチング量は、2次元電子ガスが形成される領域が充分エッチングされていれば、完全にエッチングにより除去する必要はない。
【0011】続いて、燐酸、塩酸、硝酸等の酸にディップすることにより、表面処理を行った後に、再びMOCVD法等の成長方法によりアンドープGaN54を再成長する。ここでは、成長温度は1100℃で行った。すると、SiO_(2)膜上には、GaNは成長せず、図7のようにGaNやAlGaN上にのみ選択的に成長される。エッチング端面にも結晶成長する。
【0012】SiO_(2)膜を弗化アンモニウムにより除去したのち、ソース電極及びドレイン電極形成領域を開口するようにフォトレジストをパターニングし、n型GaN層上にTi/Al/Ni/Aｕを順次蒸着・リフトオフする。続いて、窒素雰囲気中で900℃、30秒の熱処理を行うことにより、オーミック接合を得る。
【0013】次に、ゲート電極形成領域を開口するように、レジストをパターニングする。パターニングには、ステッパ露光や、電子線描画を用いる。続いて、n型GaNオーミックコンタクト層47を、例えば塩素系ガスおよびアルゴン等の不活性ガスを用いたECR(Elecｔｒｏn Cｙclｏｔｒｏn Reｓｏnance)-RIEによりエッチングし、アンドープAlGaNショットキーコンタクト層46を露出してから、Ni/Aｕを順次蒸着・リフトオフする(図8)。その後に、900℃にて熱処理することにより、ショットキー特性を改善させる。」

(4-3-1-2)引用刊行物1の「本発明は、メサエッチングにより素子分離を行った後、その領域に例えばアンドープGaNを再成長し、トランジスタ領域から再成長GaNにかけてゲート電極を形成した構造とする。」(【0008】)、「サファイア基板41上に、GaNバッファ層42、アンドープGaN電子走行層43、アンドープAlGaNスペーサ層44、n型AlGaN電子供給層45、アンドープAlGaNショットキーコンタクト層46、n型GaNオーミックコンタクト層47を順次積層する。」(【0009】)、「全面に熱CVD法等により、SiO_(2)膜51を堆積させた後、トランジスタ領域を保護するようにフォトレジスト52をパターニングする(図5)。フォトレジスト52をマスクとして、・・・SiO_(2)膜51をエッチングする。フォトレジストを・・・除去した後、・・・残ったSiO_(2)膜53をマスクにして、n型GaNオーミックコンタクト層47、アンドープAlGaNショットキーコンタクト層46、n型AlGaN電子供給層45、アンドープAlGaNスペーサ層44、アンドープGaN電子走行層43を順次エッチングする(図6)。」(【0010】)、「続いて、・・・再びMOCVD法等の成長方法によりアンドープGaN54を再成長する。」(【0011】)という記載から、引用刊行物1には、「SiO_(2)膜53をマスクにして、n型GaNオーミックコンタクト層47、アンドープAlGaNショットキーコンタクト層46、n型AlGaN電子供給層45、アンドープAlGaNスペーサ層44、アンドープGaN電子走行層43を順次エッチングすることにより、n型GaNオーミックコンタクト層47、アンドープAlGaNショットキーコンタクト層46、n型AlGaN電子供給層45、アンドープAlGaNスペーサ層44、アンドープGaN電子走行層43からなるメサを形成する」ことが記載されているものと認められる。そして、当該「メサ」は、「メサの向かい合った側であってサファイア基板41上に側壁を規定する」ことは明らかである。

(4-3-1-3)引用刊行物1の「再びMOCVD法等の成長方法によりアンドープGaN54を再成長する。・・・SiO_(2)膜上には、GaNは成長せず、図7のようにGaNやAlGaN上にのみ選択的に成長される。エッチング端面にも結晶成長する。」(【0011】)という記載及び図7において、「アンドープGaN54」は、「メサ(上記(4-3-1-2)で認定。)」の頂部まで側壁に接触して配置されていることは明らかであるから、引用刊行物1には、「メサの頂部まで側壁に接触して配置するようにアンドープGaN54を再成長する」ことが記載されているものと認められる。また、「アンドープGaN54」が「サファイア基板41上に配置されている」ことも明らかである。

(4-3-1-4)引用刊行物1の「本発明は、メサエッチングにより素子分離を行った後、その領域に例えばアンドープGaNを再成長し、トランジスタ領域から再成長GaNにかけてゲート電極を形成した構造とする。」(【0008】)、「ゲート電極形成領域を開口するように、レジストをパターニングする。・・・続いて、n型GaNオーミックコンタクト層47を、・・・エッチングし、アンドープAlGaNショットキーコンタクト層46を露出してから、Ni/Aｕを順次蒸着・リフトオフする(図8)。その後に、900℃にて熱処理することにより、ショットキー特性を改善させる。」(【0013】)という記載において、「露出」された「アンドープAlGaNショットキーコンタクト層46」は、「メサ」(上記(4-3-1-2)で認定。)の頂部といえるから、引用刊行物1には、「メサの頂部およびアンドープGaN54にNi/Aｕからなるゲート電極を形成する」ことが記載されているものと認められる。

(4-3-1-5)引用刊行物1の「ソース電極及びドレイン電極形成領域を開口するようにフォトレジストをパターニングし、n型GaN層上にTi/Al/Ni/Aｕを順次蒸着・リフトオフする。続いて、窒素雰囲気中で900℃、30秒の熱処理を行うことにより、オーミック接合を得る。」(【0012】)という記載において、「n型GaN層」は、「メサ」(上記(4-3-1-2)で認定。)を構成する「n型GaNオーミックコンタクト層47」であることが明らかであるから、引用刊行物1には、「メサに接触するようにソース電極及びドレイン電極を形成する」ことが記載されているものと認められる。

(4-3-1-6)そうすると、引用刊行物1には、以下の発明(以下「刊行物発明」という。)が記載されているものと認められる。

「サファイア基板41上に、GaNバッファ層42、アンドープGaN電子走行層43、アンドープAlGaNスペーサ層44、n型AlGaN電子供給層45、アンドープAlGaNショットキーコンタクト層46、n型GaNオーミックコンタクト層47を順次積層し、
SiO_(2)膜53をマスクにして、前記n型GaNオーミックコンタクト層47、前記アンドープAlGaNショットキーコンタクト層46、前記n型AlGaN電子供給層45、前記アンドープAlGaNスペーサ層44、前記アンドープGaN電子走行層43を順次エッチングすることにより、前記n型GaNオーミックコンタクト層47、前記アンドープAlGaNショットキーコンタクト層46、前記n型AlGaN電子供給層45、前記アンドープAlGaNスペーサ層44、前記アンドープGaN電子走行層43からなるメサを形成し、ここで、前記メサは、前記メサの向かい合った側であって前記サファイア基板41上に側壁を規定し、
前記サファイア基板41上に配置され、前記メサの頂部まで前記側壁に接触して配置するようにアンドープGaN54を再成長し、
前記メサの頂部および前記アンドープGaN54上にNi/Aｕからなるゲート電極を形成し、
前記メサに接触するようにソース電極及びドレイン電極を形成する
AlGaN/GaN系ヘテロ接合電界効果トランジスタ(HFET)の製造方法。」

(4-3-2)特開平4-365333号公報
原査定の拒絶の理由に引用され、本願の優先権主張の日前に日本国内において頒布された特開平4-365333号公報(以下「引用刊行物2」という。)には、図1?20とともに、以下の事項が記載されている。
「【0001】
【産業上の利用分野】InGaAｓを活性層に有するヘテロ接合電界効果トランジスタにおいて特にゲートリークの少ないヘテロ接合電界効果トランジスタ及びその製造方法に関するものである。」
「【0002】
【従来の技術】・・・図20に従来例のInP基板上のInGaAｓ/InAlAｓ HEMTを示す。
【0003】
【発明が解決しようとする課題】図20の従来例で示した構造において素子間の分離を行うため一般に電界効果トランジスタが形成される領域の周囲の部分をバッファ層付近までエッチングにより除去を行ったメサ構造を用いる。この構造でゲートはアンドープInAlAｓ層6上に形成され、引き出し部はメサの側壁上を這ってアンドープInAlAｓバッファ層2上のゲートパッド13まで接続される。この時、InGaAｓはバンドギャップが非常に小さく、金属との障壁の高さが低いため、InGaAｓ活性層3とゲート引き出し部12がメサの側壁上で接触しているため、ゲートリークが発生し,FETの耐圧が低下するという問題があった。
【0004】
【課題を解決するための手段】本発明は前記の問題点を解決するため、メサの側壁部にSiO_(2)及びシリコン窒化膜からなる絶縁層を形成しゲートの引き出し部をこの絶縁層上に形成する。またメサの周囲の基板上にメサの厚さと同じ厚さのシリコン窒化膜を形成し、シリコン窒化膜上にゲート引き出し部及びゲートパッドを配線した構造とする。
【0005】
【作用】上記のような構造では、ゲートの引き出し部がInGaAｓ活性層に直接触れないためゲートのリークが低減される。またゲート引き出し部及びゲートパッドをシリコン窒化膜上に配線する事によりさらに基板を通じての素子間の影響が低減され、特性の良好なFET及び、これを用いた集積回路を実現できる。
【0006】
【実施例】本発明の第1の実施例を図1?8を用いて述べる。図1はInGaAｓを活性層に有するInGaAｓ/InAlAｓ HEMTの断面構造である。1は半絶縁性InP基板、2はアンド-プInAlAｓバッファ層であり、3はノンド-プInGaAｓチャネル層(あるいは活性層)、4はアンドープInAlAｓスペ-サ層、5はSi不純物をド-プしたN型InAlAｓキャリア供給層、6はショットキ電極を得るためののアンド-プInAlAｓ層、7はソ-ス抵抗を低減するためのSi不純物を高濃度にド-プしたn型InGaAｓキャプ層である。この構造において、N型InAlAｓ層5より電子がノンド-プInGaAｓチャネル層3に供給され、高移動度の2次元電子ガスが、ノンド-プInGaAｓチャネル層3内に形成される。この様なヘテロ構造上に、フォトレジスト8をマスク(図2)に前記InAlAｓバッファ層2内までエッチングを行いメサ構造を形成する(図3)。次にSiO_(2)9を基板全面に形成し(図4)、・・・
【0007】次に本発明の第2の実施例を図9?19を用いて説明する。本実施例において用いたヘテロ構造図9及び図10から図12までの工程は第1の実施例によるところの実施例と同様であるのでここでは省略し、図13の工程から説明を行う。メサ上に形成されたSiO_(2)9の上にフォトリソグラフィによりメサの平坦部にレジスト8を形成し(図13)、これをマスクにSiO_(2)9をエッチングしメサ上部にのみSiO_(2)9を残す(図14)。
【0008】次に基板上で膜厚がメサの厚さと同じ層厚になるよう膜厚を有するシリコン窒化膜10を基板全面に形成する。メサ周辺部の基板上の平坦部のシリコン窒化膜10上にフォトリソグラフィによりレジスト層8を残し、このレジスト層8をマスクとしてメサ上部、基板から側壁部及び基板上部にかけての傾斜した部分のシリコン窒化膜を基板上のシリコン窒化膜とSiO_(2)下のメサの上部の面が同一平面に成るまでCF_(4)とO_(2)の混合ガスを用いた反応性イオンエッチングにより除去するこの時、反応性イオンエッチングによるダメージを防止するため、メサ上のSiO_(2)9がわずかに残る所でエッチングを停止し(図17)、残ったSiO_(2)9をエッチングニより除去する(図18)。次に、ソース電極14、ドレイン電極15を形成し、ショトキ接合をInAlAｓバリア層6上に形成するため、ゲート電極形成部分のn型InGaAｓキャップ層6をエッチング除去した後にゲート電極11、ゲート引き出し部12及びゲートパッド13を形成しFETとする。」

(4-4)対比
(4-4-1)刊行物発明の「AlGaN/GaN系ヘテロ接合電界効果トランジスタ(HFET)」は、補正後の発明の「高電子移動度トランジスタ(HEMT)」に相当する。

(4-4-2)刊行物発明の「サファイア基板41」及び「GaNバッファ層42、アンドープGaN電子走行層43、アンドープAlGaNスペーサ層44、n型AlGaN電子供給層45、アンドープAlGaNショットキーコンタクト層46、n型GaNオーミックコンタクト層47」は、各々補正後の発明の「基板」及び「1以上の窒化ガリウム(GaN)に基づく材料」に相当するから、刊行物発明の「サファイア基板41上に、GaNバッファ層42、アンドープGaN電子走行層43、アンドープAlGaNスペーサ層44、n型AlGaN電子供給層45、アンドープAlGaNショットキーコンタクト層46、n型GaNオーミックコンタクト層47を順次積層」することは、補正後の発明の「基板を提供し;基板上に1以上の窒化ガリウム(GaN)に基づく材料を堆積」することに相当する。

(4-4-3)刊行物発明の「SiO_(2)膜53をマスクにして、n型GaNオーミックコンタクト層47、アンドープAlGaNショットキーコンタクト層46、n型AlGaN電子供給層45、アンドープAlGaNスペーサ層44、アンドープGaN電子走行層43を順次エッチングすることにより、n型GaNオーミックコンタクト層47、アンドープAlGaNショットキーコンタクト層46、n型AlGaN電子供給層45、アンドープAlGaNスペーサ層44、アンドープGaN電子走行層43からなるメサを形成し、ここで、前記メサは、前記メサの向かい合った側であってサファイア基板41上に側壁を規定」することと、補正後の発明の「GaNに基づく材料でメサを形成し、ここで、前記メサは、メサの向かい合った側であって基板上に側壁並びにドレイン及びソース領域を規定する」ことは、「GaNに基づく材料でメサを形成し、ここで、前記メサは、メサの向かい合った側であって基板上に側壁を規定する」点で共通する。

(4-4-4)刊行物発明において、「アンドープGaN54」は、「サファイア基板41上」において、「n型GaNオーミックコンタクト層47、アンドープAlGaNショットキーコンタクト層46、n型AlGaN電子供給層45、アンドープAlGaNスペーサ層44、アンドープGaN電子走行層43」が「順次エッチング」された部分に「再成長」されるのであるから、当該「再成長」することは、補正後の発明の「埋め戻」すことに相当する。そうすると、刊行物発明の「サファイア基板41上に配置され、メサの頂部まで側壁に接触して配置するようにアンドープGaN54を再成長」することと、補正後の発明の「ドレイン及びソース領域内の基板上に配置され、さらにメサ表面の頂部まで側壁に接触して配置される絶縁材料でドレイン及びソース領域を埋め戻」すこととは、「基板上に配置され、さらにメサ表面の頂部まで側壁に接触して配置される材料で埋め戻」すという点で共通する。

(4-4-5)刊行物発明の「Ni/Aｕからなるゲート電極」は、補正後の発明の「ゲート金属」に相当するから、刊行物発明の「メサの頂部およびアンドープGaN54にNi/Aｕからなるゲート電極を形成」することと、補正後の発明の「メサの頂部および絶縁材料にゲート金属を堆積」することとは、「メサの頂部および材料にゲート金属を堆積」するという点で共通する。

(4-4-6)刊行物発明の「ソース電極及びドレイン電極」は、補正後の発明の「ソース及びドレインコンタクト」に相当するから、刊行物発明の「メサに接触するようにソース電極及びドレイン電極を形成する」ことと、補正後の発明の「メサおよび絶縁材料と接触するようにソース及びドレインコンタクトを堆積する」こととは、「メサと接触するようにソース及びドレインコンタクトを堆積する」という点で共通する。

(4-4-7)そうすると、補正後の発明と刊行物発明とは、
「高電子移動度トランジスタ(HEMT)を形成する方法であって、
基板を提供し;
基板上に1以上の窒化ガリウム(GaN)に基づく材料を堆積し;
GaNに基づく材料でメサを形成し、ここで、前記メサは、メサの向かい合った側であって基板上に側壁を規定する;
基板上に配置され、さらにメサ表面の頂部まで側壁に接触して配置される材料で埋め戻し;
メサの頂部および材料にゲート金属を堆積し;
メサと接触するようにソース及びドレインコンタクトを堆積する
ことを含む方法。」
である点で一致し、次の4点で相違する。

(相違点1)補正後の発明では、「前記メサは、メサの向かい合った側であって基板上に・・・ドレイン及びソース領域を規定する」のに対し、刊行物発明では、そのような特定がなされていない点。

(相違点2)補正後の発明では、「ドレイン及びソース領域内の基板上に配置され、・・・絶縁材料でドレイン及びソース領域を埋め戻」すのに対し、刊行物発明では、そのような特定がなされていない点。

(相違点3)補正後の発明では、「絶縁材料にゲート金属を堆積」するのに対し、刊行物発明では、そのような特定がなされていない点。

(相違点4)補正後の発明は、「絶縁材料と接触するようにソース及びドレインコンタクトを堆積する」のに対し、刊行物発明では、そのような特定がなされていない点。

(4-5)判断
以下、上記相違点について、検討する。
(4-5-1)相違点1について
本願明細書の段落【0014】の「図3Aに示されるデバイスは慣用のフォトリソグラフ技術によってマスクされ、例えば、BCl_(3)+Aｒドライエッチングによってエッチングされてメサ50を形成する。図3Bに示されるように、メサ50は2つのステップ状不連続部52及び54を規定し、これらは、順に、ソース及びドレイン領域52及び54を規定する。図3Cに示されるような本発明の重要な面によれば、ソース及びドレイン領域52及び54は、窒化ケイ素(SiN)などの絶縁材料56で充填される。」及び段落【0015】の「図3Eに示されるように、ゲート金属58はメサ50の頂部及び窒化ケイ素56の頂部に堆積される。加えて、図3Fに示されるように、ソース60及びドレイン62のコンタクトは慣用の技術によってゲート金属58に隣接して堆積される。」という記載、請求項1の「メサおよび絶縁材料と接触するようにソース及びドレインコンタクトを堆積する」という発明特定事項及び図3からみて、「メサ50」で「規定」される「ソース及びドレイン領域52及び54」とは、単に、「メサの両側であって、基板46上において、GaN層44、バッファ層48及びGaNの頂部層49が除去された部分であって、その上にソース60及びドレイン62のコンタクトが形成される空間」という程度の意味しかないものと認められる。
一方、引用刊行物1の図4?8の断面図は、図1の平面図を前提としたものと認められるところ、図1からは、ドレイン電極11及びソース電極12は、点線で示された領域14の外側、すなわち、素子分離領域上にも形成されていることが見て取れる。そうすると、刊行物発明おいて、「n型GaNオーミックコンタクト層47、アンドープAlGaNショットキーコンタクト層46、n型AlGaN電子供給層45、アンドープAlGaNスペーサ層44、アンドープGaN電子走行層43からなるメサ」の両側であって、「n型GaNオーミックコンタクト層47、アンドープAlGaNショットキーコンタクト層46、n型AlGaN電子供給層45、アンドープAlGaNスペーサ層44、アンドープGaN電子走行層43」が除去され、 その上に「ソース電極」及び「ドレイン電極」が形成される空間は、補正後の発明の「メサ50」で「規定」される「ソース及びドレイン領域52及び54」に相当するものと認められるので、刊行物発明においても、補正後の発明のように、「前記メサは、メサの向かい合った側であって基板上に・・・ドレイン及びソース領域を規定する」構成を有するものと認められる。
よって、相違点1は、実質的なものでない。

(4-5-2)相違点2?4について
一般に、素子分離膜として絶縁材料を使用することは、周知の技術であり、HEMTにおいても、素子間の分離を行うために、トランジスタが形成される領域の周囲の部分をバッファ層付近までエッチングにより除去を行ってメサを形成し、当該メサの側壁部にSiO_(2)及びシリコン窒化膜からなる絶縁層を形成することは、上記引用刊行物2に記載されているように公知の技術である。
そうすると、刊行物発明において、上記の周知技術、公知技術を勘案することにより、「アンドープGaN54を再成長」することに換えて、絶縁材料を堆積することにより、補正後の発明のように、「ドレイン及びソース領域内の基板上に配置され、・・・絶縁材料でドレイン及びソース領域を埋め戻」す構成とすることは、当業者が容易になし得たことである。
また、刊行物発明における「アンドープGaN54上」に「形成」された「ゲート電極」についても、補正後の発明のように、「絶縁材料にゲート金属を堆積」することも当業者が容易になし得たことであり、上記(4-5-1)において述べたように、引用刊行物1の図1からは、ドレイン電極11及びソース電極12は、点線で示された領域14の外側、すなわち、素子分離領域上(アンドープGaN54)にも形成されていることが見て取れるから、刊行物発明における「ドレイン電極11及びソース電極12」についても、補正後の発明のように、「絶縁材料と接触するようにソース及びドレインコンタクトを堆積する」ことも、当業者が容易になし得たことである。
よって、相違点2?4は、当業者が容易になし得た範囲に含まれる程度のものである。

(4-6)独立特許要件についてのまとめ
以上検討したとおり、補正後の発明と刊行物発明との相違点は、実質的なものでないか、当業者が容易に想到し得た範囲に含まれる程度のものにすぎず、補正後の発明は、引用刊行物1及び2に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができない。

(5)補正の却下についてのむすび
本件補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるが、本件補正は、特許法第17条の2第5項において準用する同法第126条第5項の規定に適合しないものである。
したがって、本件補正は、特許法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

3.本願発明
平成25年12月13日になされた手続補正は上記のとおり却下されたので、本願の請求項1に係る発明(以下「本願発明」という。)は、平成25年5月7日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1に記載されている事項により特定される上記2.(1)の補正前の請求項1として記載したとおりのものである。

4.刊行物に記載された発明
これに対して、原査定の拒絶の理由に引用された引用刊行物1及び2には、上記2.(4-3-1-1)及び(4-3-2)に記載したとおりの事項及び(4-3-1-6)に記載された発明が記載されているものと認められる。

5.判断
上記2.(3)において検討したとおり、本件補正の補正事項a-1は、補正前の請求項1の「メサの反対側の基板上に側壁並びにドレイン及びソース領域を規定するGaNに基づく材料でメサを形成し;」について、不明りょうな記載の釈明を目的とする補正である。しかしながら、補正前の請求項1の「メサの反対側の基板上に側壁並びにドレイン及びソース領域を規定するGaNに基づく材料でメサを形成し;」という記載も、本願明細書の段落【0014】の「図3Aに示されるデバイスは慣用のフォトリソグラフ技術によってマスクされ、例えば、BCl_(3)+Aｒドライエッチングによってエッチングされてメサ50を形成する。図3Bに示されるように、メサ50は2つのステップ状不連続部52及び54を規定し、これらは、順に、ソース及びドレイン領域52及び54を規定する。」という記載及び図3を参酌すれば、拒絶理由となるほどの不明りょうな記載とはいえず、補正後の請求項1の「GaNに基づく材料でメサを形成し、ここで、前記メサは、メサの向かい合った側であって基板上に側壁並びにドレイン及びソース領域を規定する;」と同様の意味に解釈することができる。
また、本件補正の補正事項a-2は、補正前の請求項1に係る発明の発明特定事項である「ドレイン及びソース領域上に配置され・・・る絶縁材料」について、「ドレイン及びソース領域内の基板上に配置され・・・る絶縁材料」と限定的に減縮する補正である。
そうすると、本件補正前の請求項1に係る発明(本願発明)は、補正後の発明から補正事項a-2の限定をなくしたものであり、上記2.(4)において検討したように、補正後の発明が,引用刊行物1及び2に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、当然に、引用刊行物1及び2に記載された発明に基づいて、当業者が容易に発明をすることができたものといえる。
したがって、本願発明は、特許法第29条第2項の規定により特許を受けることができない。

6.むすび
以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
よって、結論のとおり審決する。
 
審理終結日 2014-09-18 
結審通知日 2014-09-19 
審決日 2014-09-30 
出願番号 特願2007-62731(P2007-62731)
審決分類 P 1 8・ 575- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 小田 浩、行武 哲太郎  
特許庁審判長 鈴木 匡明
特許庁審判官 小野田 誠
加藤 浩一
発明の名称 GaN系HEMTアクティブデバイスのためのリークバリヤ  
代理人 小野 新次郎  
代理人 竹内 茂雄  
代理人 小林 泰  
代理人 松田 豊治  
代理人 山本 修  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ