ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L |
|---|---|
| 管理番号 | 1298908 |
| 審判番号 | 不服2014-4581 |
| 総通号数 | 185 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2015-05-29 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2014-03-10 |
| 確定日 | 2015-03-19 |
| 事件の表示 | 特願2008- 71427「電子モジュール」拒絶査定不服審判事件〔平成21年10月 8日出願公開、特開2009-231328〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯 本願は、平成20年3月19日に出願したものであって、手続の概要は以下のとおりである。 拒絶理由通知 :平成24年12月27日(起案日) 意見書 :平成25年 3月 8日 手続補正 :平成25年 3月 8日 拒絶査定 :平成25年12月 6日(起案日) 拒絶査定不服審判請求 :平成26年 3月10日 手続補正 :平成26年 3月10日 上申書 :平成26年 6月25日 拒絶理由通知(当審) :平成26年10月20日(起案日) 意見書 :平成26年12月18日 手続補正 :平成26年12月18日 2.本願発明 本願の請求項1ないし4に係る発明は、平成26年12月18日付け手続補正により補正された特許請求の範囲の請求項1ないし4に記載された事項により特定されるとおりのものと認められるところ、請求項1に係る発明(以下「本願発明」という。)は、次のとおりのものである。 「 【請求項1】 対向するようにして配置された少なくとも一対の配線パターン、及び前記配線パターン間に介在する絶縁部材を有し、ベース板を有しない配線基板と、 前記配線基板の少なくとも一方の主面において設けられ、前記配線パターンの一つと電気的に接続された少なくとも一つの半導体部品と、 前記配線基板の、前記絶縁部材中に埋設され、前記半導体部品と電気的に接続するようにして、前記配線パターンの少なくとも一つと電気的に接続されてなる少なくとも一つの電子部品と、 前記配線基板の少なくとも一方の主面上に設けられた外部接続端子とを具え、 前記電子部品は追加の半導体部品であって、前記半導体部品の駆動素子として機能し、 前記追加の半導体部品は、その主面上に形成された再配線層を有し、この再配線層を介して前記配線パターンの少なくとも一つと電気的に接続され、 前記少なくとも一対の配線パターン及び前記追加の半導体部品は、前記少なくとも一つの半導体部品の駆動回路を構成することを特徴とする、電子モジュール。」 3.引用例 当審の平成26年10月20日付け拒絶理由通知に引用した特開2005-142466号公報(平成17年6月2日公開、以下「引用例」という。)には、図面と共に、以下の記載がある。(なお、下線は当審で付与した。) (1)「【0001】 この発明は半導体装置およびその製造方法に関する。」 (2)「【0007】 そこで、この発明は、小さい実装面積を維持しながら一層の薄型化を図ることができ、かつ、接続部の強度上の信頼性を確保することができる半導体装置およびその製造方法を提供することを目的とする。」 (3)「【0008】 請求項1に記載の発明は、ベース板上に搭載し、周囲を絶縁材により上面を上層絶縁膜により覆うことにより複数の外部接続用電極を有する第1の半導体構成体を密封状態となし、前記上層絶縁膜上に上層再配線を設け、前記ベース板上に直接、あるいは下層絶縁膜を介して下層再配線を設け、少なくとも前記上層再配線または前記下層再配線のいずれかに第2の半導体構成体を接続して実装したことを特徴とするものである。(以下略)」 (4)「【0009】 この発明によれば、ベース板上に搭載し、周囲を絶縁材により上面を上層絶縁膜により覆うことにより複数の外部接続用電極を有する第1の半導体構成体を密封状態となし、前記上層絶縁膜上に上層再配線を設け、前記ベース板上に直接、あるいは下層絶縁膜を介して下層再配線を設け、少なくとも前記上層再配線または前記下層再配線のいずれかに第2の半導体構成体を接続して実装しているので、小さい実装面積を維持しながら一層の薄型化を図ることができ、かつ、接続部の強度上の信頼性を確保することができる。」 (5)「【0011】 上層配線2の上面には、ベース板1のサイズよりもある程度小さいサイズの平面矩形形状の半導体構成体4の下面がダイボンド材からなる接着層5を介して接着されている。この場合、半導体構成体4は、後述する再配線、柱状電極、封止膜を有しており、一般的にはCSP(chip size package)と呼ばれるものであり、特に、後述の如く、シリコンウエハ上に再配線、柱状電極、封止膜を形成した後、ダイシングにより個々の半導体構成体4を得る方法を採用しているため、特に、ウエハレベルCSP(W-CSP)とも言われている。以下に、半導体構成体4の構成について説明する。 【0012】 半導体構成体4はシリコン基板(半導体基板)6を備えている。シリコン基板6は接着層5を介してベース板1に接着されている。シリコン基板6の上面には所定の機能(例えばCPUとしての機能)の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド7が集積回路に接続されて設けられている。接続パッド7の中央部を除くシリコン基板6の上面には酸化シリコン等からなる絶縁膜8が設けられ、接続パッド7の中央部は絶縁膜8に設けられた開口部9を介して露出されている。 【0013】 絶縁膜8の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜(絶縁膜)10が設けられている。この場合、絶縁膜8の開口部9に対応する部分における保護膜10には開口部11が設けられている。保護膜10の上面には銅等からなる下地金属層12が設けられている。下地金属層12の上面全体には銅からなる再配線13が設けられている。下地金属層12を含む再配線13の一端部は、両開口部9、11を介して接続パッド7に接続されている。 【0014】 再配線13の接続パッド部上面には銅からなる柱状電極(外部接続用電極)14が設けられている。再配線13を含む保護膜10の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜(絶縁膜)15がその上面が柱状電極14の上面と面一となるように設けられている。このように、W-CSPと呼ばれる半導体構成体4は、シリコン基板6、接続パッド7、絶縁膜8を含み、さらに、保護膜10、再配線13、柱状電極14、封止膜15を含んで構成されている。」 (6)「【0017】 柱状電極14の上面中央部に対応する部分における第1の上層絶縁膜17には開口部18が設けられている。第1の上層絶縁膜17の上面には銅等からなる第1の上層下地金属層19が設けられている。第1の上層下地金属層19の上面全体には銅からなる第1の上層再配線20が設けられている。第1の上層下地金属層19を含む第1の上層再配線20の一端部は、第1の上層絶縁膜17の開口部18を介して柱状電極14の上面に接続されている。 【0018】 第1の上層再配線20を含む第1の上層絶縁膜17の上面には第1の上層絶縁膜17と同一の材料からなる第2の上層絶縁膜21が設けられている。第1の上層再配線20の接続パッドの少なくとも一部に対応する部分における第2の上層絶縁膜21には開口部22が設けられている。第2の上層絶縁膜21の上面には銅等からなる第2の上層下地金属層23が設けられている。第2の上層下地金属層23の上面全体には銅からなる第2の上層再配線24が設けられている。第2の上層下地金属層23を含む第2の上層再配線24の少なくとも一部の一端部は、第2の上層絶縁膜21の開口部22を介して第1の上層再配線20の接続パッド部に接続されている。 【0019】 第2の上層再配線24を含む第2の上層絶縁膜21の上面にはソルダーレジスト等からなる最上層絶縁膜25が設けられている。第2の上層再配線24の接続パッド部に対応する部分における最上層絶縁膜25には開口部26が設けられている。開口部26内およびその上方には半田ボール27が第2の上層再配線24の接続パッド部に接続されて設けられている。複数の半田ボール27は、最上層絶縁膜25上にマトリクス状に配置されている。」 (7)「【0021】 第1の下層再配線33を含む第1の下層絶縁膜31の下面には第1の上層絶縁膜17と同一の材料からなる第2の下層絶縁膜34が設けられている。第1の下層再配線33の接続パッド部に対応する部分における第2の下層絶縁膜34には開口部35が設けられている。第2の下層絶縁膜34の下面には銅等からなる第2の下層下地金属層36が設けられている。第2の下層下地金属層36の下面全体には銅からなる第2の下層再配線37が設けられている。第2の下層下地金属層36を含む第2の下層再配線37の少なくとも一部の一端部は、第2の下層絶縁膜34の開口部35を介して第1の下層再配線33の接続パッド部に接続されている。 【0022】 第2の下層再配線37を含む第2の下層絶縁膜34の下面にはソルダーレジスト等からなる最下層絶縁膜38が設けられている。第2の下層再配線37の接続パッド部に対応する部分における最下層絶縁膜38には開口部39が設けられている。最下層絶縁膜38の下面には複数の半導体構成体40が、その上面に設けられた半田ボール41が最下層絶縁膜38の開口部39を介して第2の下層再配線37の接続パッド部に接続されて、実装されている。」 (8)「【0023】 半導体構成体40は、詳細には図示していないが、ベアチップ、BGA(ball grid array)、CSP等のいずれであってもよく、シリコン等からなる半導体基板の上面には所定の機能(例えば半導体メモリとしての機能)の集積回路が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッドが集積回路に接続されて設けられ、接続パッド自体または該接続パッドに接続された柱状電極等からなる外部接続用電極上に半田ボール41が設けられた構造となっている。」 (9)「【0028】 半導体構成体4の信号用の柱状電極14と半導体構成体40の信号用の半田ボール41とは、第1の上層再配線20、上下導通部43、第1の下層再配線33および第2の下層再配線37を介して接続されている。そして、グラウンド配線はグラウンド用の半田ボール27に接続され、電源配線は電源用の半田ボール27に接続され、信号配線は信号用の半田ボール27に接続されている。」 上記摘示事項及び図面の記載から以下のことがいえる。 (a)引用例には、「半導体装置」が記載されている(摘示事項(1))。 (b)「半導体装置」は、ベース板上に搭載し、周囲を絶縁材により上面を上層絶縁膜により覆うことにより複数の外部接続用電極を有する第1の半導体構成体を密封状態となし、前記上層絶縁膜上に上層再配線を設け、前記ベース板上に直接、あるいは下層絶縁膜を介して下層再配線を設け、少なくとも前記上層再配線または前記下層再配線のいずれかに第2の半導体構成体を接続して実装したものである(摘示事項(3))。 (c)半導体構成体4は、再配線、柱状電極を有しており、シリコン基板(半導体基板)6を備えている。シリコン基板6の上面には所定の機能(例えばCPUとしての機能)の集積回路が設けられ、上面周辺部には複数の接続パッド7が集積回路に接続されて設けられている。再配線13の一端部は、接続パッド7に接続されている。再配線13の接続パッド部上面には柱状電極(外部接続用電極)14が設けられている(摘示事項(5))。 (d)第1の上層再配線20の一端部は、柱状電極14の上面に接続されている。第2の上層再配線24の少なくとも一部の一端部は、第1の上層再配線20の接続パッド部に接続されている。半田ボール27が第2の上層再配線24の接続パッド部に接続されて設けられている(摘示事項(6))。 (e)第2の下層再配線37の少なくとも一部の一端部は、第1の下層再配線33の接続パッド部に接続されている。複数の半導体構成体40が、その上面に設けられた半田ボール41が第2の下層再配線37の接続パッド部に接続されて、実装されている(摘示事項(7))。 (f)半導体構成体40は、シリコン等からなる半導体基板の上面には所定の機能(例えば半導体メモリとしての機能)の集積回路が設けられ、上面周辺部には複数の接続パッドが集積回路に接続されて設けられ、接続パッド自体または該接続パッドに接続された柱状電極等からなる外部接続用電極上に半田ボール41が設けられた構造となっている(摘示事項(8))。 (g)半導体構成体4の信号用の柱状電極14と半導体構成体40の信号用の半田ボール41とは、第1の上層再配線20、上下導通部43、第1の下層再配線33および第2の下層再配線37を介して接続されている(摘示事項(9))。 以上を総合勘案すると、引用例には、次の発明(以下「引用発明」という。)が記載されているものと認める。 「ベース板上に搭載し、周囲を絶縁材により上面を上層絶縁膜により覆うことにより複数の外部接続用電極を有する第1の半導体構成体(半導体構成体4)を密封状態となし、前記上層絶縁膜上に上層再配線を設け、前記ベース板上に直接、あるいは下層絶縁膜を介して下層再配線を設け、少なくとも前記上層再配線または前記下層再配線のいずれかに第2の半導体構成体(半導体構成体40)を接続して実装した半導体装置であって、 半導体構成体4は、再配線、柱状電極を有しており、シリコン基板(半導体基板)6を備えており、シリコン基板6の上面には所定の機能(例えばCPUとしての機能)の集積回路が設けられ、上面周辺部には複数の接続パッド7が集積回路に接続されて設けられており、再配線13の一端部は、接続パッド7に接続されており、再配線13の接続パッド部上面には柱状電極(外部接続用電極)14が設けられており、 第1の上層再配線20の一端部は、柱状電極14の上面に接続されており、第2の上層再配線24の少なくとも一部の一端部は、第1の上層再配線20の接続パッド部に接続されており、半田ボール27が第2の上層再配線24の接続パッド部に接続されて設けられており、 第2の下層再配線37の少なくとも一部の一端部は、第1の下層再配線33の接続パッド部に接続されており、複数の半導体構成体40が、その上面に設けられた半田ボール41が第2の下層再配線37の接続パッド部に接続されて、実装されており、 半導体構成体40は、シリコン等からなる半導体基板の上面には所定の機能(例えば半導体メモリとしての機能)の集積回路が設けられ、上面周辺部には複数の接続パッドが集積回路に接続されて設けられ、接続パッド自体または該接続パッドに接続された柱状電極等からなる外部接続用電極上に半田ボール41が設けられた構造となっており、 半導体構成体4の信号用の柱状電極14と半導体構成体40の信号用の半田ボール41とは、第1の上層再配線20、上下導通部43、第1の下層再配線33および第2の下層再配線37を介して接続されている半導体装置。」 4.対比 そこで、本願発明と引用発明とを対比する。 (1)電子モジュール 引用発明の「半導体装置」は、ベース板上に搭載し、周囲を絶縁材により上面を上層絶縁膜により覆うことにより複数の外部接続用電極を有する第1の半導体構成体を密封状態となし、前記上層絶縁膜上に上層再配線を設け、前記ベース板上に直接、あるいは下層絶縁膜を介して下層再配線を設け、少なくとも前記上層再配線または前記下層再配線のいずれかに第2の半導体構成体を接続して実装したものであるから、「電子モジュール」といえる。 (2)配線基板 引用発明の「上層再配線」(「第1の上層再配線20」及び「第2の上層再配線24」)と「下層再配線」(「第1の下層再配線33」及び「第2の下層再配線37」)とは、「対向するようにして配置された少なくとも一対の配線パターン」といえる。引用発明の「絶縁材」、「上層絶縁膜」、「下層絶縁膜」は、「配線パターン間に介在する絶縁部材」といえる。 したがって、本願発明と引用発明とは、「対向するようにして配置された少なくとも一対の配線パターン、及び前記配線パターン間に介在する絶縁部材を有する配線基板」を具える点で一致する。 もっとも、「配線基板」について、本願発明は、「ベース板を有しない」のに対し、引用発明は、「ベース板を有する」点で相違する。 (3)半導体部品 引用発明の「第2の半導体構成体」(「半導体構成体40」)は、少なくとも上層再配線または下層再配線のいずれかに接続して実装したものであるから、「前記配線基板の少なくとも一方の主面において設けられ、前記配線パターンの一つと電気的に接続された少なくとも一つの半導体部品」といえる。 (4)電子部品 引用発明の「第1の半導体構成体」(「半導体構成体4」)は、ベース板上に搭載し、周囲を絶縁材により上面を上層絶縁膜により覆うことにより密封状態となしたものであり、半導体構成体4の信号用の柱状電極14と半導体構成体40の信号用の半田ボール41とは、第1の上層再配線20、上下導通部43、第1の下層再配線33および第2の下層再配線37を介して接続されているから、「前記配線基板の、前記絶縁部材中に埋設され、前記半導体部品と電気的に接続するようにして、前記配線パターンの少なくとも一つと電気的に接続されてなる少なくとも一つの電子部品」といえる。 (5)外部接続端子 引用発明の「半田ボール27」は、第2の上層再配線24の接続パッド部に接続されて設けられているから、「前記配線基板の少なくとも一方の主面上に設けられた外部接続端子」といえる。 (6)電子部品の詳細 引用発明において、シリコン基板6の上面にCPUとしての機能の集積回路が設けられた「半導体構成体4」が、シリコン等からなる半導体基板の上面に半導体メモリとしての機能の集積回路が設けられた「半導体構成体40」の動作を制御することは明らかであるから、「半導体構成体4」は半導体部品である「半導体構成体40」の駆動素子として機能すると認められる。 したがって、本願発明と引用発明とは、「前記電子部品は追加の半導体部品であって、前記半導体部品の駆動素子として機能」する点で一致する。 (7)追加の半導体部品 引用発明の「半導体構成体4」は、シリコン基板6の上面に所定の機能(例えばCPUとしての機能)の集積回路が設けられ、上面周辺部には複数の接続パッド7が集積回路に接続されて設けられており、再配線13の一端部は、接続パッド7に接続されており、再配線13の接続パッド部上面には柱状電極(外部接続用電極)14が設けられているものであり、第1の上層再配線20の一端部は、柱状電極14の上面に接続されている。 したがって、本願発明と引用発明とは、「前記追加の半導体部品は、その主面上に形成された再配線層を有し、この再配線層を介して前記配線パターンの少なくとも一つと電気的に接続され」る点で一致する。 (8)半導体部品の駆動回路 引用発明において、半導体構成体4の信号用の柱状電極14と半導体構成体40の信号用の半田ボール41とは、第1の上層再配線20、上下導通部43、第1の下層再配線33および第2の下層再配線37を介して接続されている。また、シリコン基板6の上面にCPUとしての機能の集積回路が設けられた「半導体構成体4」が、シリコン等からなる半導体基板の上面に半導体メモリとしての機能の集積回路が設けられた「半導体構成体40」の動作を制御することは明らかであるから、「第1の上層再配線20、上下導通部43、第1の下層再配線33および第2の下層再配線37」及び「半導体構成体4」は「半導体構成体40」の駆動回路を構成するものである。 したがって、本願発明と引用発明とは、「前記少なくとも一対の配線パターン及び前記追加の半導体部品は、前記少なくとも一つの半導体部品の駆動回路を構成する」点で一致する。 そうすると、本願発明と引用発明とは、次の点で一致する。 ＜一致点＞ 「対向するようにして配置された少なくとも一対の配線パターン、及び前記配線パターン間に介在する絶縁部材を有する配線基板と、 前記配線基板の少なくとも一方の主面において設けられ、前記配線パターンの一つと電気的に接続された少なくとも一つの半導体部品と、 前記配線基板の、前記絶縁部材中に埋設され、前記半導体部品と電気的に接続するようにして、前記配線パターンの少なくとも一つと電気的に接続されてなる少なくとも一つの電子部品と、 前記配線基板の少なくとも一方の主面上に設けられた外部接続端子とを具え、 前記電子部品は追加の半導体部品であって、前記半導体部品の駆動素子として機能し、 前記追加の半導体部品は、その主面上に形成された再配線層を有し、この再配線層を介して前記配線パターンの少なくとも一つと電気的に接続され、 前記少なくとも一対の配線パターン及び前記追加の半導体部品は、前記少なくとも一つの半導体部品の駆動回路を構成する電子モジュール。」の点。 そして、次の点で相違する。 ＜相違点＞ 「配線基板」について、本願発明は、「ベース板を有しない」のに対し、引用発明は、「ベース板を有する」点。 5.判断 そこで、上記相違点について検討する。 ベース板を有しない配線基板は周知である(例えば、特開2005-39094号公報(半導体チップを内蔵するもの)、特開2006-114621号公報(チップ部品を内蔵するもの、ベアチップ半導体を内蔵するもの)参照)。 そして、引用発明において、半導体構成体4を、ベース板上に搭載することなく、周囲を絶縁材により上面を上層絶縁膜により下面を直接下層絶縁膜により密封状態となすことが可能であることも明らかである。 したがって、引用発明において、ベース板を有する配線基板に代えて、ベース板を有しない配線基板を採用することは、当業者が容易に想到し得る。また、その製造に際して、ベース板を有しない配線基板に適した方法を用いることも、当業者が適宜為し得る。 効果についてみても、上記構成の変更に伴って当然に予測される程度のことに過ぎず、格別顕著なものがあるとは認められない。 6.むすび 以上のとおり、本願の請求項1に係る発明は、引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 したがって、本願は、その余の請求項について論及するまでもなく拒絶すべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2015-01-14 |
| 結審通知日 | 2015-01-20 |
| 審決日 | 2015-02-02 |
| 出願番号 | 特願2008-71427(P2008-71427) |
| 審決分類 |
P
1
8・
121-
WZ
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 今井 拓也 |
| 特許庁審判長 |
丹治 彰 |
| 特許庁審判官 |
井上 信一 関谷 隆一 |
| 発明の名称 | 電子モジュール |
| 代理人 | 須山 佐一 |