• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 訂正 ただし書き2号誤記又は誤訳の訂正 訂正する H04N
審判 訂正 ただし書き3号明りょうでない記載の釈明 訂正する H04N
審判 訂正 ただし書き1号特許請求の範囲の減縮 訂正する H04N
管理番号 1299592
審判番号 訂正2015-390006  
総通号数 186 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2015-06-26 
種別 訂正の審決 
審判請求日 2015-01-06 
確定日 2015-02-17 
訂正明細書 有 
事件の表示 特許第5469192号に関する訂正審判事件について、次のとおり審決する。 
結論 特許第5469192号に係る明細書、特許請求の範囲を本件審判請求書に添付された訂正明細書、特許請求の範囲のとおり訂正することを認める。 
理由 第1 手続の経緯

本件特許第5469192号は、平成9年9月22日(パリ条約による優先権主張1996年9月20日 米国、1996年9月20日 米国、1997年2月14日 米国、1997年8月11日 米国)に出願した特願平9-257156号の一部を平成19年11月14日に新たな特許出願とした特願2007-295483号の一部を平成20年7月22日に新たな特許出願とした特願2008-189103号の一部を平成24年4月13日に新たな特許出願としたものであって、平成26年2月7日にその特許権の設定登録がされ、その後、平成27年1月6日付けで本件審判が請求されたものである。

第2 請求の趣旨

本件審判請求の趣旨は、特許第5469192号の明細書、特許請求の範囲を本審判請求書に添付した訂正明細書、特許請求の範囲のとおり訂正することを認める、との審決を求めるものである。

第3 訂正事項

訂正事項1
請求項1において、
「64の係数のブロックXについての係数を、ブロックXの左側のブロックAについてのDC係数DC_(A)と、ブロックXの左上側のブロックBについてのDC係数DC_(B)と、ブロックAの上側のブロックCについてのDC係数DC_(C)と、」との記載を、「64の係数のブロックXについての係数を、ブロックXの左側のブロックAについてのDC係数DC_(A)と、ブロックXの左上側のブロックBについてのDC係数DC_(B)と、ブロックXの上側のブロックCについてのDC係数DC_(C)と、」に訂正する。

訂正事項2
請求項1において、
「|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数を前記DC_(C)から予測し、それ以外の場合には前記DC_(A)から予測するステップであって、」との記載を、「|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数を前記DC_(C)から予測し、それ以外の場合にはブロックXのDC係数を前記DC_(A)から予測するステップであって、」に訂正する。

訂正事項3
請求項1において、
「その他の場合には、ブロックXにおけるAC係数の第1列をブロックAにおけるAC係数のDC_(A)と同じ列から予測するステップと、」との記載を、「その他の場合には、ブロックXにおけるAC係数の第1列をブロックAにおけるDC_(A)と同じ列のAC係数から予測するステップと、」に訂正する。

訂正事項4
請求項4において、
「64の係数のブロックXについての係数を、ブロックXの左側のブロックAについてのDC係数DC_(A)と、ブロックXの左上側のブロックBについてのDC係数DC_(B)と、ブロックAの上側のブロックCについてのDC係数DC_(C)と、」との記載を、「64の係数のブロックXについての係数を、ブロックXの左側のブロックAについてのDC係数DC_(A)と、ブロックXの左上側のブロックBについてのDC係数DC_(B)と、ブロックXの上側のブロックCについてのDC係数DC_(C)と、」に訂正する。

訂正事項5
請求項4において、
「|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数を前記DC_(C)から予測し、それ以外の場合には前記DC_(A)から予測するステップであって、」との記載を、「|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数を前記DC_(C)から予測し、それ以外の場合にはブロックXのDC係数を前記DC_(A)から予測するステップであって、」に訂正する。

訂正事項6
請求項4において、
「その他の場合には、ブロックXにおけるAC係数の第1列をブロックAにおけるAC係数のDC_(A)と同じ列から予測するステップと、」との記載を、「その他の場合には、ブロックXにおけるAC係数の第1列をブロックAにおけるDC_(A)と同じ列のAC係数から予測するステップと、」に訂正する。

訂正事項7
請求項4において、
「前記ブロックXの係数の可変長符号化」との記載を、「前記ブロックXの係数の可変長復号化」に訂正する。

訂正事項8
請求項5において、
「64の係数のブロックXについての係数を、ブロックXの左側のブロックAについてのDC係数DC_(A)と、ブロックXの左上側のブロックBについてのDC係数DC_(B)と、ブロックAの上側のブロックCについてのDC係数DC_(C)と、」との記載を、「64の係数のブロックXについての係数を、ブロックXの左側のブロックAについてのDC係数DC_(A)と、ブロックXの左上側のブロックBについてのDC係数DC_(B)と、ブロックXの上側のブロックCについてのDC係数DC_(C)と、」に訂正する。

訂正事項9
請求項5において、
「|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数を前記DC_(C)から予測し、それ以外の場合には前記DC_(A)から予測するステップであって、」との記載を、「|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数を前記DC_(C)から予測し、それ以外の場合にはブロックXのDC係数を前記DC_(A)から予測するステップであって、」に訂正する。

訂正事項10
請求項5において、
「その他の場合には、ブロックXにおけるAC係数の第1列をブロックAにおけるAC係数のDC_(A)と同じ列から予測するステップと、」との記載を、「その他の場合には、ブロックXにおけるAC係数の第1列をブロックAにおけるDC_(A)と同じ列のAC係数から予測するステップと、」に訂正する。

訂正事項11
請求項5において、
「前記ブロックXの係数の可変長符号化」との記載を、「前記ブロックXの係数の可変長復号化」に訂正する。

訂正事項12
請求項6において、
「64の係数のブロックXについての係数を、ブロックXの左側のブロックAについてのDC係数DC_(A)と、ブロックXの左上側のブロックBについてのDC係数DC_(B)と、ブロックAの上側のブロックCについてのDC係数DC_(C)と、」との記載を、「64の係数のブロックXについての係数を、ブロックXの左側のブロックAについてのDC係数DC_(A)と、ブロックXの左上側のブロックBについてのDC係数DC_(B)と、ブロックXの上側のブロックCについてのDC係数DC_(C)と、」に訂正する。

訂正事項13
請求項6において、
「|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数を前記DC_(C)から予測し、それ以外の場合には前記DC_(A)から予測するステップであって、」との記載を、「|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数を前記DC_(C)から予測し、それ以外の場合にはブロックXのDC係数を前記DC_(A)から予測するステップであって、」に訂正する。

訂正事項14
請求項6において、
「その他の場合には、ブロックXにおけるAC係数の第1列をブロックAにおけるAC係数のDC_(A)と同じ列から予測するステップと、」との記載を、「その他の場合には、ブロックXにおけるAC係数の第1列をブロックAにおけるDC_(A)と同じ列のAC係数から予測するステップと、」に訂正する。

訂正事項15
請求項6において、
「前記ブロックXの係数の可変長符号化」との記載を、「前記ブロックXの係数の可変長復号化」に訂正する。

訂正事項16
請求項7において、
「受信したAC予測フラグが、ブロックXの復号を行うときにAC予測が行われるべきことを示す場合であって、」との記載を、「受信したAC予測フラグが、対象ブロックの復号を行うときにAC予測が行われるべきことを示す場合であって、」に訂正する。

訂正事項17
請求項7において、
「を含む符号化方法。」との記載を、「を含む復号化方法。」に訂正する。

訂正事項18
請求項8において、
「受信したAC予測フラグが、ブロックXの復号を行うときにAC予測が行われるべきことを示す場合であって、」との記載を、「受信したAC予測フラグが、対象ブロックの復号を行うときにAC予測が行われるべきことを示す場合であって、」に訂正する。

訂正事項19
請求項9において、
「受信したAC予測フラグが、ブロックXの復号を行うときにAC予測が行われるべきことを示す場合であって、」との記載を、「受信したAC予測フラグが、対象ブロックの復号を行うときにAC予測が行われるべきことを示す場合であって、」に訂正する。

訂正事項20
請求項10において、
「受信したAC予測フラグが、ブロックXの復号を行うときにAC予測が行われるべきことを示す場合であって、」との記載を、「受信したAC予測フラグが、対象ブロックの復号を行うときにAC予測が行われるべきことを示す場合であって、」に訂正する。

訂正事項21
請求項11において、
「第1勾配が第2勾配より小さい場合には、ブロックXのDC係数DC_(X)をDC_(C)を用いて発生し、それ以外の場合には、ブロックXのDC係数DC_(X)をDC_(A)を用いて発生し、それ以外の場合には、DC_(X)をDC_(A)を用いて発生するステップと、」との記載を、「第1勾配が第2勾配より小さい場合には、ブロックXのDC係数DC_(X)をDC_(C)を用いて発生し、それ以外の場合には、ブロックXのDC係数DC_(X)をDC_(A)を用いて発生するステップと、」に訂正する。

訂正事項22
請求項11において、
「その他の場合には、対象ブロックにおけるAC係数の第1列を第1ブロックにおけるDC_(A)と同一列のAC係数から予測するとともに、」との記載を、「その他の場合には、ブロックXにおけるAC係数の第1列をブロックAにおけるDC_(A)と同一列のAC係数から予測するとともに、」に訂正する。

訂正事項23
請求項14において、
「第1勾配が第2勾配より小さい場合には、ブロックXのDC係数DC_(X)をDC_(C)を用いて発生し、それ以外の場合には、ブロックXのDC係数DC_(X)をDC_(A)を用いて発生し、それ以外の場合には、DC_(X)をDC_(A)を用いて発生するステップと、」との記載を、「第1勾配が第2勾配より小さい場合には、ブロックXのDC係数DC_(X)をDC_(C)を用いて発生し、それ以外の場合には、ブロックXのDC係数DC_(X)をDC_(A)を用いて発生するステップと、」に訂正する。

訂正事項24
請求項15において、
「|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数をブロックCから発生し、それ以外の場合にはブロックXのDC係数をブロックAから発生する、」との記載を、「|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数をブロックCにおけるDC_(C)から発生し、それ以外の場合にはブロックXのDC係数をブロックAにおけるDC_(A)から発生する、」に訂正する。

訂正事項25
請求項15において、
「その他の場合には、ブロックXにおける第1列を、ブロックAにおけるAC係数のDC_(A)と同じ列のAC係数から予測する、」との記載を、「その他の場合には、ブロックXにおけるAC係数の第1列を、ブロックAにおけるDC_(A)と同じ列のAC係数から予測する、」に訂正する。


訂正事項26
請求項17において、
「|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数をブロックCから発生し、それ以外の場合にはブロックXのDC係数をブロックAから発生する、」との記載を、「|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数をブロックCにおけるDC_(C)から発生し、それ以外の場合にはブロックXのDC係数をブロックAにおけるDC_(A)から発生する、」に訂正する。

訂正事項27
請求項17において、
「その他の場合には、ブロックXにおける第1列を、ブロックAにおけるAC係数のDC_(A)と同じ列のAC係数から予測する、」との記載を、「その他の場合には、ブロックXにおけるAC係数の第1列を、ブロックAにおけるDC_(A)と同じ列のAC係数から予測する、」に訂正する。

訂正事項28
請求項17において、
「前記AC予測フラグが、対象ブロックの復号を行うときにAC予測が使用されていないことを示すときに、」との記載を、「前記AC予測フラグが、ブロックXの復号を行うときにAC予測が使用されていないことを示すときに、」に訂正する。

訂正事項29
請求項18において、
「|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数をブロックCから発生し、それ以外の場合にはブロックXのDC係数をブロックAから発生する、」との記載を、「|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数をブロックCにおけるDC_(C)から発生し、それ以外の場合にはブロックXのDC係数をブロックAにおけるDC_(A)から発生する、」に訂正する。

訂正事項30
請求項18において、
「その他の場合には、ブロックXにおける第1列を、ブロックAにおけるAC係数のDC_(A)と同じ列のAC係数から予測する、」との記載を、「その他の場合には、ブロックXにおけるAC係数の第1列を、ブロックAにおけるDC_(A)と同じ列のAC係数から予測する、」に訂正する。

訂正事項31
請求項18において、
「AC予測フラグが、ブロックXの復号を行うときにAC予測が行われたことを示す場合には、」との記載を、「AC予測フラグが、ブロックXの復号を行うときにAC予測が行われることを示す場合には、」に訂正する。

第4 当審の判断

1 訂正の目的の適否、新規事項の有無、及び拡張・変更の存否について

(1)訂正事項1

特許明細書の「ブロックXに対し垂直方向に隣接するブロックC」(段落【0023】)や【図2】の記載から、ブロックCは、ブロックAの上側でなく、ブロックXの上側であり、訂正前の「ブロックAの上側のブロックCについてのDC係数DC_(C)」は、「ブロックXの上側のブロックCについてのDC係数DC_(C)」の誤記であることは明らかであるから、訂正事項1は、誤記の訂正を目的とするものである。
また、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(2)訂正事項2

訂正前の「前記DC_(A)から予測する」との記載は、何を前記DC_(A)から予測するのかが明瞭でなかったが、直前の記載である「ブロックXのDC係数を前記DC_(C)から予測し、」に整合させて、「ブロックXのDC係数を前記DC_(A)から予測する」と訂正することにより、何を前記DC_(A)から予測するのかが明瞭になるから、訂正事項2は、明瞭でない記載の釈明を目的とするものである。
また、特許明細書の「図4に示されている復元回路250の中で逆予測動作が実行される。全てのブロックXについて、DC係数予測器400は、ブロックXに先行する隣接ブロックAのデータ、ブロックXより上の隣接ブロックCのデータ及びブロックXより上のブロックであるブロックCに先行するブロックBのデータをメモリ内に保持する。DC係数予測器400は、ブロックAのDC係数をブロックBのDC係数と比較して、垂直勾配を決定する。更に、DC係数予測器400は、ブロックCのDC係数をブロックBのDC係数と比較して水平勾配を決定する。水平勾配が垂直勾配よりも大きい場合、DC係数予測器400は、予測のためのベースとしてブロックCのDC係数を生成する。そうでなければ、DC係数予測器400はブロックAのDC係数を生成する。」(段落【0035】)の記載から、ブロックXについて、DC係数予測器は、水平勾配が垂直勾配よりも大きい場合、ブロックCのDC係数から予測し、そうでなければ、ブロックAのDC係数から予測するものであり、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(3)訂正事項3

訂正前の「ブロックAにおけるAC係数のDC_(A)と同じ列から予測する」の記載は、「ブロックAにおけるAC係数の、DC_(A)と同じ列から予測する」と「ブロックAにおけるAC係数のDC_(A)と、同じ列から予測する」の2通りに読み取れ、その記載が明瞭でなかったが、直前の記載である「ブロックCにおけるDC_(C)と同じ行のAC係数から予測し、」に整合させて、「ブロックAにおけるDC_(A)と同じ列のAC係数から予測する」と訂正することにより明瞭になるから、訂正事項3は、明瞭でない記載の釈明を目的とするものである。
また、特許明細書の「予測回路150がAC係数を予測した時点で、AC係数の一部分のみがブロック間の高い相関関係を示し得る。DCTトランスフォームコーディング及び水平予測の場合においては、予測解析に値するほど十分に高い相関関係を示す可能性の高い唯一のAC係数は、DC係数と同じ縦行内にあるものである(ブロックA内で影のついたもの)。従って、DC係数と同じ縦行内のブロックXの各々のAC係数(AC_(X)(0,1)?AC_(X)(0,n))について、AC係数予測器330は、ブロックA(AC_(A)(0,1)?AC_(A)(0,n))の同じ場所に配置されたAC係数に対応する予測を生成する。予測されたAC係数は、AC予測残留信号を得るべく、減算器340においてブロックXの実際のAC係数から減算される。」(段落【0029】)の記載から、ブロックAにおけるDC_(A)と同じ列のAC係数から予測するものであり、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(4)訂正事項4

上記(1)訂正事項1と同様に、訂正事項4は、誤記の訂正を目的とするものである。
また、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(5)訂正事項5

上記(2)訂正事項2と同様に、訂正事項5は、明瞭でない記載の釈明を目的とするものである。
また、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(6)訂正事項6

上記(3)訂正事項3と同様に、訂正事項6は、明瞭でない記載の釈明を目的とするものである。
また、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(7)訂正事項7

請求項4に係る発明は、「復号器において、・・・ブロックXについての係数を、・・・予測する方法」の発明であり、復号器における復号化方法についての発明であるから、訂正前の「前記ブロックXの係数の可変長符号化」は、「前記ブロックXの係数の可変長復号化」の誤記であることは明らかであるから、訂正事項7は、誤記の訂正を目的とするものである。
また、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(8)訂正事項8

上記(1)訂正事項1と同様に、訂正事項8は、誤記の訂正を目的とするものである。
また、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(9)訂正事項9

上記(2)訂正事項2と同様に、訂正事項9は、明瞭でない記載の釈明を目的とするものである。
また、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(10)訂正事項10

上記(3)訂正事項3と同様に、訂正事項10は、明瞭でない記載の釈明を目的とするものである。
また、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(11)訂正事項11

上記(7)訂正事項7と同様に、請求項5に係る発明は、「復号器において、・・・ブロックXについての係数を、・・・予測する方法」の発明であり、訂正事項11は、誤記の訂正を目的とするものである。
また、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(12)訂正事項12

上記(1)訂正事項1と同様に、訂正事項12は、誤記の訂正を目的とするものである。
また、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(13)訂正事項13

上記(2)訂正事項2と同様に、訂正事項13は、明瞭でない記載の釈明を目的とするものである。
また、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(14)訂正事項14

上記(3)訂正事項3と同様に、訂正事項14は、明瞭でない記載の釈明を目的とするものである。
また、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(15)訂正事項15

上記(7)訂正事項7と同様に、請求項6に係る発明は、「復号器において、・・・ブロックXについての係数を、・・・予測する方法」の発明であり、訂正事項15は、誤記の訂正を目的とするものである。
また、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(16)訂正事項16

請求項7に係る発明は、対象ブロックに対し、DC係数の予測とAC係数の予測をどのように行うかについての方法発明であり、訂正前の「ブロックX」は、「対象ブロック」の誤記であることは明らかであるから、訂正事項16は、誤記の訂正を目的とするものである。
また、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(17)訂正事項17

請求項7に係る発明は、対象ブロックに対し、DC係数の予測とAC係数の予測をどのように行うかについての方法発明において、受信したAC予測フラグが、対象ブロックの復号を行うときにAC予測が行われるべきことを示す場合に、どのようにAC係数を予測するかというステップを含むものであり、復号化方法についての発明である。したがって、訂正前の「符号化方法」は、「復号化方法」の誤記であることは明らかであり、訂正事項17は、誤記の訂正を目的とするものである。
また、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(18)訂正事項18

上記(16)訂正事項16と同様に、請求項8に係る発明は、対象ブロックに対し、DC係数とAC係数の予測をどのように行うかについての方法発明であり、訂正前の「ブロックX」は、「対象ブロック」の誤記であることは明らかであるから、訂正事項18は、誤記の訂正を目的とするものである。
また、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(19)訂正事項19

請求項9に係る発明は、対象ブロックに対し、DC係数とAC係数の予測を行う復号器の発明であり、訂正前の「ブロックX」は、「対象ブロック」の誤記であることは明らかであるから、訂正事項19は、誤記の訂正を目的とするものである。
また、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(20)訂正事項20

上記(19)訂正事項19と同様に、請求項10に係る発明は、対象ブロックに対し、DC係数とAC係数の予測を行う復号器の発明であり、訂正前の「ブロックX」は、「対象ブロック」の誤記であることは明らかであるから、訂正事項20は、誤記の訂正を目的とするものである。
また、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(21)訂正事項21

訂正前の「第1勾配が第2勾配より小さい場合には、ブロックXのDC係数DC_(X)をDC_(C)を用いて発生し、それ以外の場合には、ブロックXのDC係数DC_(X)をDC_(A)を用いて発生し、それ以外の場合には、DC_(X)をDC_(A)を用いて発生するステップ」との記載は、「それ以外の場合には、DC_(X)をDC_(A)を用いて発生」することが重複して記載されており、いずれか一方の記載が不要であることは明らかであるから、訂正前の「ブロックXのDC係数DC_(X)をDC_(C)を用いて発生し、それ以外の場合には、ブロックXのDC係数DC_(X)をDC_(A)を用いて発生し、それ以外の場合には、DC_(X)をDC_(A)を用いて発生するステップと、」との記載を、「ブロックXのDC係数DC_(X)をDC_(C)を用いて発生し、それ以外の場合には、ブロックXのDC係数DC_(X)をDC_(A)を用いて発生するステップと、」に訂正する訂正事項21は、誤記の訂正を目的とするものである。
また、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(22)訂正事項22

請求項11に係る発明は、第1勾配が第2勾配より小さい場合には、ブロックXにおけるAC係数の第1行をブロックCにおけるDC_(C)と同一行のAC係数から予測することを受けて、その他の場合には、どのような予測をするかを定めたものであり、訂正前の「対象ブロック」、「第1ブロック」は、「ブロックX」、「ブロックA」の誤記であることは明らかであるから、訂正事項22は、誤記の訂正を目的とするものである。
また、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(23)訂正事項23

上記(21)訂正事項21と同様に、訂正事項23は、誤記の訂正を目的とするものである。
また、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(24)訂正事項24

訂正前の「ブロックXのDC係数をブロックCから発生し、それ以外の場合にはブロックXのDC係数をブロックAから発生する」の記載では、ブロックXのDC係数を、ブロックC又はブロックAの何から発生するかについての限定がなかったものを、「ブロックXのDC係数をブロックCにおけるDC_(C)から発生し、それ以外の場合にはブロックXのDC係数をブロックAにおけるDC_(A)から発生する」に訂正することにより、ブロックC又はブロックAの何から発生するか限定された。したがって、訂正事項24は、特許請求の範囲の減縮を目的とするものである。
また、特許明細書の「DC係数予測器は、ブロックA(DC_(A))のDC係数をブロックBのDC係数(DC_(B))と比較する。ブロックA及びブロックBのDC係数の間の差は、垂直勾配である。DC係数予測器300は同様に、ブロックBのDC係数(DC_(B))とブロックCのDC係数(DC_(C))を比較する。ブロックC及びブロックBの係数の間の差は水平勾配である。
ブロックBからの最高の勾配と結び付けられたブロックは、予測のベースとして使用される。垂直勾配が水平勾配よりも大きい場合、ブロックAがブロックXと高い相関関係をもつことになると予想され、従って、DC係数予測器300は、ブロックXの予測のためのベースとしてそれがブロックAを用いる水平予測を利用する。水平勾配が垂直勾配よりも大きい場合、従って、DC係数予測器300は、ブロックXの予測のためのベースとしてそれがブロックCを用いる垂直予測を利用する。DC係数予測器300は、減算器310に対し予測のために使用されたブロックのDC係数(DC_(A)又はDC_(C))を出力する。」(段落【0023】?【0024】)の記載から、ブロックXのDC係数をブロックCにおけるDC_(C)から発生し、それ以外の場合にはブロックXのDC係数をブロックAにおけるDC_(A)から発生するものであるから、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(25)訂正事項25

訂正前の「ブロックXにおける第1列を、ブロックAにおけるAC係数のDC_(A)と同じ列のAC係数から予測する」との記載は、ブロックXにおける第1列が何の第1列を指すかが明瞭でなく、DC_(A)はDC係数であるから、「AC係数のDC_(A)と同じ列のAC係数」とはどのような意味であるのかが明瞭でなかったが、直前の記載である「ブロックXにおけるAC係数の第1行を、ブロックCにおけるDC_(C)と同じ行のAC係数から予測」に整合させて、「ブロックXにおけるAC係数の第1列を、ブロックAにおけるDC_(A)と同じ列のAC係数から予測する」と訂正することにより、その記載が明瞭になるから、訂正事項25は、明瞭でない記載の釈明を目的とするものである。
また、特許明細書の「DC係数と同じ縦行内のブロックXの各々のAC係数(AC_(X)(0,1)?AC_(X)(0,n))について、AC係数予測器330は、ブロックA(AC_(A)(0,1)?AC_(A)(0,n))の同じ場所に配置されたAC係数に対応する予測を生成する。」(段落【0029】)の記載から、ブロックXにおけるAC係数の第1列を、ブロックAにおけるDC_(A)と同じ列のAC係数から予測するものであるから、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(26)訂正事項26

上記(24)訂正事項24と同様に、訂正事項26は、特許請求の範囲の減縮を目的とするものである。
また、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(27)訂正事項27

上記(25)訂正事項25と同様に、訂正事項27は、明瞭でない記載の釈明を目的とするものである。
また、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(28)訂正事項28

請求項17に係る発明は、ブロックXについてのMPEG-4フォーマットされたビデオビットストリームを復号する復号化器についての発明であり、訂正前の「対象ブロック」は、「ブロックX」の誤記であることは明らかであるから、訂正事項28は、誤記の訂正を目的とするものである。
また、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(29)訂正事項29

上記(24)訂正事項24と同様に、訂正事項29は、特許請求の範囲の減縮を目的とするものである。
また、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(30)訂正事項30

上記(25)訂正事項25と同様に、訂正事項30は、明瞭でない記載の釈明を目的とするものである。
また、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

(31)訂正事項31

訂正前の「AC予測フラグが、ブロックXの復号を行うときにAC予測が行われたことを示す」という記載では、ブロックXの復号を行うというこれからのことの説明として、既に、AC予測が行われたことを意味するものとなり、時制を考えると、「AC予測フラグが、ブロックXの復号を行うときにAC予測が行われることを示す」の誤記であることは明らかであるから、訂正事項31は、誤記の訂正を目的とするものである。
また、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内の訂正であり、請求項に記載した事項をより広い意味を表す表現や、別の意味を表す表現に入れ替える訂正ではなく、実質上特許請求の範囲を拡張し又は変更するものでない。

2.独立特許要件

訂正事項24,26,29は、特許請求の範囲の減縮を目的とするものであり、訂正事項1,4,7,8,11,12,15,16?23、28,31は、誤記の訂正を目的とするものであるので、これらの訂正事項を含む訂正後の請求項1?19に係る発明が特許出願の際独立して特許を受けることができるものであるかについて検討するに、訂正後の請求項1?19に係る発明について、拒絶すべき理由を発見しないから、請求項1?19に係る発明は、特許出願の際独立して特許を受けることができるものである。

3.まとめ

以上によれば、本件訂正は、特許法第126条第5項ないし第7項までの規定に適合する。

第5 むすび

以上、本件審判の請求に係る訂正は、特許法第126条第1項ただし書第1号ないし第3号にあげる事項を目的とし、かつ、同条第5項ないし第7項までの規定に適合する。

よって、結論の通り審決する。
 
発明の名称 (54)【発明の名称】
復号器における係数を予測する方法、復号化方法、ビデオ復号化器
【技術分野】
【0001】
本出願は、1996年9月20日付けで提出された米国仮出願第60/026,933号及び1997年2月14付けで提出された米国仮出願第60/038,019号によって付与された優先権に基づくものである。
【背景技術】
【0002】
ビデオ画像の通信、記憶及び検索のためのプロトコルとしては様々なものが知られている。プロトコルは、常に信号帯域幅を低減させることを特に重視して開発されている。信号帯域幅を低減させることにより、記憶デバイスはより多くの画像を記憶することができ、通信システムは、一定の与えられた通信速度でより多くの画像を送ることができる。信号帯域幅の減少は、信号を用いるシステム全体の容量を増大させる。
【0003】
しかしながら、帯域幅の減少には特定の欠点が付随する可能性がある。例えば、或る種の既知のコーディングシステムは損失が大きく、又復号された画像の知覚的品質に影響を及ぼしうる誤差を導く。他のコーディングシステムは、或る種のタイプの画像について大幅な帯域幅減少を達成できるが、他のタイプの画像については全く帯域幅減少を達成できない。従って、コーディング体系の選択については注意深い配慮が求められる。
【発明の概要】
【発明が解決しようとする課題】
【0004】
従って、当該技術分野においては、知覚的に有意な誤差を導くことなく信号帯域幅を低減させる画像コーディング体系に対するニーズが存在する。
【課題を解決するための手段】
【0005】
新しいブロックに先行する3つの画像データブロックから新しい画像データブロックを予測する予測式コーディング体系によって、先行技術の欠点は、大幅に軽減される。この新しいブロックについて、符号器は、新しいブロックに対し水平方向及び垂直方向に隣接するブロックの画像データを検査する。符号器は、2つの隣接するブロックの各々の画像データを、垂直方向に隣接するブロックに対し水平方向に隣接して位置付けされている(新しいブロックより対角線方向に上)第3のブロックの画像データに対し比較する。これらの比較から、水平及び垂直の勾配が決定される。勾配の値に基づき、符号器は、それに最も類似する水平又は垂直方向に隣接するブロックの画像データとなるべき新しいブロックの画像データを予測する。その後、符号器は、新しいブロックについての画像データの実際値と画像データの予測値の間の残留差を決定し、残余を符号化する。復号器は、水平及び垂直勾配に基づき新しいブロックのための画像データを予測しそれに残余を加算して新しいブロックの実際の画像データを再構築する逆予測を実行する。このプロセスには損失が無い。
【発明の効果】
【0006】
本発明に従うと、係数データのビデオコーディングは、暗黙的勾配予測によって、及び勾配予測方法により得られた結果を利用する走査技術によって、更に効率よく行うことができる。現時点では、本発明のコーディング体系は、MPEG-4ビデオ検証モデル内に採用されており、MPEG-4ビデオ規格のために考慮されつつある。
【図面の簡単な説明】
【0007】
【図1】(a)は、本発明の実施形態に従った符号器の概略図であり、(b)は、本発明の一実施形態に従った復号器の概略図である。
【図2】本発明によって処理された画像データの一例を示す図である。
【図3】図1の予測ブロックダイヤグラムである。
【図4】図1の復元回路のブロックダイヤグラムである。
【図5】ソフトウエアの中で実現された予測回路の流れ図である。
【図6】ソフトウエアの中で実現された予測回路の第2の実施形態の流れ図である。
【発明を実施するための形態】
【0008】
図1(a)は、本発明の第1の実施形態に従って構築された符号器100を示す。アナログ画像信号が符号器100に供給される。画像信号は、当該技術分野において既知の技術を用いてサンプリングされ、アナログ-デジタル(「A/D」)変換器110によりデジタル信号に変換される。A/D変換器110は、画像の複数の画素に対してデジタル画像信号を生成する。代替的には、画像信号は、デジタル画像信号として符号器に供給することもできる。この場合、A/D変換器110は削除される。
【0009】
デジタル画像信号は、処理回路120に入力される。処理回路120は、多数の機能を実行することができる。標準的には、処理回路120は、画像データをフィルタリングし、画像データを1つの輝度信号成分と2つの色信号成分に分割する。付加的には、処理回路120は、画像データをデータブロックの形にまとめる。デジタル入力信号が、走査方向における複数の画素についての情報を表す場合、処理回路120のデジタル入力は画素ブロックを表し、例えば、データを画像データの8画素×8画素のアレイの形にブロック化することができる。処理回路120は、マクロブロックベースで画像データを出力する。マクロブロックは、標準的に4つの輝度データブロックと2つの色データブロックで構成されている。処理回路120は同様に、個々の設計基準に適合するよう、フィルタリングといったような付加的な機能も実行する。
【0010】
処理回路120の出力は、トランスフォーム回路130に入力される。トランスフォーム回路130は、画素ドメインから係数のドメインへの、離散コサイントランスフォーム(「DCT」)コーディング又は副帯域コーディングといったような画像データのトランスフォームを実行する。画素ブロックが、等価のサイズを持つ係数ブロックへとトランスフォームされる。DCTコーディングにより出力された係数は一般に、単一のDC係数を内含する。残りは、一部が非ゼロであるAC係数である。同様にして、副帯域コーディングによって出力された係数は、様々な周波数での画像の特性を表す:標準的には、副帯域コーディングからの数多くの係数は非常に小さいものである。トランスフォーム回路130は、係数ブロックを出力する。
【0011】
量子化器140が、一定の又は可変的スカラー値(Qp)に従って、トランスフォーム回路130により生成された信号を基準化(scale)する。量子化器140は、信号を符号化するのに利用可能な量子化レベルの数を低減させることによって、画像信号の帯域幅を減少させる。量子化プロセスは損失が大きい。量子化器140に入力された数多くの小さい係数は細分されゼロまでで打ち切られる。基準化された信号は、量子化器140から出力される。
【0012】
予測回路150は、各ブロックの基準化されたDC係数を予測するため、勾配予測解析を実行する。予測回路150は、基準化されたAC係数を通過させることもできるし、代替的にはブロックのAC係数を予測することもできる。好ましい動作モードでは、予測回路150は、AC係数の予測モード又は通過モードの間での選択を行う。この場合、予測回路150は、動作モードを識別するべくAC予測フラグを生成する。予測回路150は、DC残留信号、AC信号(AC係数又はAC残余のいずれかを表す)及びAC予測フラグを出力する。
【0013】
可変長コーダー160が予測回路150の出力を符号化する。可変長コーダー160は、標準的に、基準化された信号に対しランレングス(run length)コーディングを実行するハフマン符号器である。可変長コーダー160から出力されたビットストリームは、伝送するか、記憶するか、又は当該技術分野において既知の通りのその他の目的で使用することができる。
【0014】
符号器100の中で、予測回路150及び量子化器140は、互いに独立した機能を実行する。従ってその動作順序は重要でない。図1は、予測回路150に対する入力としての量子化器140の出力を例示しているが、回路の順序を逆転することも可能である。予測回路150の出力は、量子化器140に入力できる。
【0015】
図1(b)において、復号器200は、上述の符号化動作を元に戻す動作を実行する。可変長復号器260が、基準化された信号を回復するための相補的プロセスを用いて、ビットストリームを解析する。符号器100の可変長コーダー160がハフマン符号器を使用していた場合は、ハフマン復号器260が用いられる。
【0016】
復元回路250は、予測回路150内で実行されるものと同一の勾配解析を実行する。DC残留信号は識別され、DC係数を得るべく予測された係数に加算される。任意には、復元回路250は、AC予測フラグを識別することができ、このフラグの状態に基づいてAC情報をAC係数情報又はAC残留情報のいずれかとして解釈する。AC残留情報が存在する場合、復元回路250は、残留信号を対応する予測信号に付加してAC係数を得る。復元回路250は係数信号を出力する。
【0017】
スカラー回路240が、量子化回路140内の除算のためのベースとして用いられたものと同じスカラーを、回復された信号に乗じる。当然のことながら、ゼロまで分割されたこれらの係数は回復されない。
【0018】
逆トランスフォーム回路230は、符号器100のトランスフォーム回路130によって応用されたトランスフォームの逆を実行する。DCTトランスフォームが実行された場合、逆DCTトランスフォームが応用される。副帯域コーディングの場合も同様である。逆トランスフォーム回路230は、係数情報を画素ドメインにトランスフォームし戻す。
【0019】
処理回路220は、輝度信号及び色信号を組み合わせ、特定のアプリケーションにおいて望まれるような任意の機能を実行することができる。処理回路220は、いつでも表示できる状態にある画素のデジタル信号を出力する。この時点で、信号は、デジタルモニター上に表示するのに適合した状態にある。特定のアプリケーションに適合させることが必要である場合、アナログ表示装置上での表示のためデジタル-アナログ変換器210で信号を変換することができる。
【0020】
図2は、予測回路によって処理されたとおりのデータ構造を例示している。トランスフォーム回路から出力されたデータは、マクロブロックの形に組織された複数のブロックを表す。各々のマクロブロックは、標準的には、マクロブロックの輝度成分を表す4つのブロックとマクロブロックの色成分を表す2つのブロックによって占有されている。
【0021】
各ブロックは、ブロックがそこから誘導された空間的領域の係数を表す。DCTトランスフォームが応用された場合、ブロックのDC_(x)のDC係数が、左上コーナーのブロックの原点にて提供される。水平方向にはDC係数が占有している横列上に又垂直方向にはDC係数が占有している縦行上に最上位係数が提供されている状態で、ブロック全体を通してAC係数が提供されている。
【0022】
図3は、予測回路150の詳細なブロックダイヤグラムを示す。量子化器140は、基準化されたDC及びAC係数を生成する。DC係数は基準化することができ(DC=DC/Qp、標準的にはQp=8)、DC係数予測器300に入力される。DC係数予測器は勾配解析を実行する。
【0023】
任意のブロックXについて、DC係数予測器300は、図2に示されているブロックXに対し水平方向に隣接するブロックA、ブロックXに対し垂直方向に隣接するブロックC及び、即ちブロックCに対し水平方向に隣接しブロックAに対し垂直方向に隣接するブロックであるブロックBのデータを、メモリ内に維持する。DC係数予測器は、ブロックA(DC_(A))のDC係数をブロックBのDC係数(DC_(B))と比較する。ブロックA及びブロックBのDC係数の間の差は、垂直勾配である。DC係数予測器300は同様に、ブロックBのDC係数(DC_(B))とブロックCのDC係数(DC_(C))を比較する。ブロックC及びブロックBの係数の間の差は水平勾配である。
【0024】
ブロックBからの最高の勾配と結び付けられたブロックは、予測のベースとして使用される。垂直勾配が水平勾配よりも大きい場合、ブロックAがブロックXと高い相関関係をもつことになると予想され、従って、DC係数予測器300は、ブロックXの予測のためのベースとしてそれがブロックAを用いる水平予測を利用する。水平勾配が垂直勾配よりも大きい場合、従って、DC係数予測器300は、ブロックXの予測のためのベースとしてそれがブロックCを用いる垂直予測を利用する。DC係数予測器300は、減算器310に対し予測のために使用されたブロックのDC係数(DC_(A)又はDC_(C))を出力する。DC係数予測器300は、同様に、水平予測又は垂直予測のいずれが実行されるかを示すhor/vert信号320も生成する。
【0025】
減算器310は、ブロックXについてのDC残留信号を得るためブロックXのDC係数からDC係数予測器300によって生成されたDC係数を減算する。DC残余は、予測回路150から可変長コーダー160へ出力される。
【0026】
上述のブロセスは、コーディングすべき画像の内部でのブロックの係数を予測するために利用される。しかしながら、ビデオオブジェクト平面の新しい横列の開始点で係数を予測する場合、予測のための先行ブロックは、通常のプロセスのもとで上にあるラインの最後のブロックである。標準的にはこれらのブロック間にはほとんど相関関係がない。
【0027】
図2中のブロックYがビデオオブジェクト平面の開始縁にあると仮定する。走査方向では、いかなるブロックも水平方向にブロックYと隣接していない。上にある横列内の最終ブロックの画像データは、「水平方向に隣接する」ブロックとして使用されるべく利用可能な状態にあるものの、これは予測のためには用いられない。その代わり、DC係数予測器300は、水平方向に隣接するブロック及びその上にあるブロックのためのDC係数値を、人工的に半強度信号にセットする。DC係数が8ビットのワードによって表される場合、これらのゴーストブロックのDC係数は、128にセットされる。このとき、DC係数予測器300は、上述のプロセスに従って勾配予測を実行する。
【0028】
上述の通り、予測回路150は、予測無しでAC係数を通過させることができる。しかしながら、好ましい一実施形態においては、予測回路150は、AC係数を予測するために勾配解析を用いる。
【0029】
予測回路150がAC係数を予測した時点で、AC係数の一部分のみがブロック間の高い相関関係を示し得る。DCTトランスフォームコーディング及び水平予測の場合においては、予測解析に値するほど十分に高い相関関係を示す可能性の高い唯一のAC係数は、DC係数と同じ縦行内にあるものである(ブロックA内で影のついたもの)。従って、DC係数と同じ縦行内のブロックXの各々のAC係数(AC_(X)(0,1)?AC_(X)(0,n))について、AC係数予測器330は、ブロックA(AC_(A)(0,1)?AC_(A)(0,n))の同じ場所に配置されたAC係数に対応する予測を生成する。予測されたAC係数は、AC予測残留信号を得るべく、減算器340においてブロックXの実際のAC係数から減算される。
【0030】
DCTトランスフォームコーディング及び垂直予測の場合では、予測解析に値するほどの充分高い相関関係を示す確率の高い唯一のAC係数は、DC係数と同じ横列内にあるものである(ブロックC内で影がついたもの)。DC係数と同じ横列内のブロックXの各々のAC係数(AC_(X)(1,0)?AC_(X)(n,0))について、AC係数予測器330は、ブロックCのAC係数(AC_(C)(1,0)?AC_(C)(n,0))に対応する予測を生成する。予測されたAC係数は、AC係数残留信号を得るべく減算器340においてブロックXの実際のAC係数から減算される。AC係数予測器は、水平予測モードと垂直予測モードの間で、hor/vert信号320によって切り替えられる。上述のもの以外のAC係数の勾配予測は実行する必要がない。
【0031】
ブロック間のAC係数の相関関係は、発生する可能性はあるものの、必ず発生するわけではない。従って、AC係数の予測は常に帯域幅効率化を導くわけではない。従って好ましい実施形態においては、予測回路150は、AC係数予測が実行されるモードとAC係数予測が実行されない第2のモードの間の動作モードの選択を可能にする。後者のケースでは、トランスフォーム回路からのAC係数は、変化無く予測回路の中を通過する。
【0032】
残余がわかった時点で、AC予測解析器350は、予測無しでマクロブロックのAC係数を伝送することによって消費されるはずの帯域幅と、マクロブロックのAC残余信号を伝送することによって消費されるはずの帯域幅を比較する。予測解析器350は、比較的小さい帯域幅を消費する伝送モードを選択する。予測解析器350は、その選択を表示するべくAC予測フラグ信号360を生成する。
【0033】
「類似種」ブロックに基づいて予測が実行される。輝度データブロックの予測のためのブロックを識別する場合には、輝度データの隣接ブロックのみが考慮される。予測の目的では、介在する色データブロックは全て無視される。色ブロックの係数を予測する場合には、予測のため、類似種の色信号のみが考慮される。色信号の1つのタイプであるC_(r)データのブロックのためのデータを予測するときには、C_(r)データの隣接ブロックが考慮されるが、介在する輝度ブロック及び第2のタイプの色信号C_(D)データは無視される。同様にして、色信号の第2のタイプであるC_(D)データのブロックのためのデータを予測するときには、C_(D)データの隣接ブロックが考慮されるが、介在する輝度ブロック及びC_(r)データは無視される。
【0034】
予測回路150は、DC残留信号、AC係数又はAC残余のいずれかを表す信号及びAC予測フラグ信号を出力することができる。
【0035】
図4に示されている復元回路250の中で逆予測動作が実行される。全てのブロックXについて、DC係数予測器400は、ブロックXに先行する隣接ブロックAのデータ、ブロックXより上の隣接ブロックCのデータ及びブロックXより上のブロックであるブロックCに先行するブロックBのデータをメモリ内に保持する。DC係数予測器400は、ブロックAのDC係数をブロックBのDC係数と比較して、垂直勾配を決定する。更に、DC係数予測器400は、ブロックCのDC係数をブロックBのDC係数と比較して水平勾配を決定する。水平勾配が垂直勾配よりも大きい場合、DC係数予測器400は、予測のためのベースとしてブロックCのDC係数を生成する。そうでなければ、DC係数予測器400はブロックAのDC係数を生成する。DC係数予測400は同様に、水平又は垂直のいずれの予測が使用されているかを識別するhor/vert信号420をも生成する。
【0036】
復元回路250は、入力ビットストリームからのDC残留信号を識別する。加算器410は、DC係数予測器400によって生成されたDC係数に対してDC残余を加算する。加算器410は、ブロックXのDC係数を出力する。
【0037】
好ましい実施形態においては、復元回路250は、入力ビットストリームからAC予測フラグ360を識別する。AC予測フラグ360が、AC予測が使用されたことを表示した場合、復元回路は、入力ビットストリームからのAC残留信号を識別し、AC係数予測器430を動作させる。DC係数予測器からのhor/vert信号420が、ブロックA又はブロックCのいずれが予測のベースとして用いられるかを識別する。これに応えて、AC係数予測器430は、予測器150のAC係数予測器330と同じ要領でブロックA又はブロックCのAC係数に対応する信号を生成する。加算器440が、予測されたAC係数を、対応する残余に加算し、復元されたAC係数を出力する。
【0038】
AC予測フラグが、AC予測が使用されなかったことを表示したならば、復元回路250は、ビットストリームからのAC係数信号を識別する。AC係数を復元するのにいかなる算術演算も不要である。
【0039】
DC予測の高度化は、好ましい実施形態において、予測ブロックからの知覚的に優位なAC係数の一部分のブロックXの、DC係数に対する寄与を誘発することによって達成することができる。例えば、予測ベースとしてブロックAが使用される場合、ブロックXの予測されたDC係数は、次のものとしてセットされる:
DC_(X)=DC_(A)+(4Q_(p)/3)*(AC_(02A)-AC_(01A)/4)
尚、式中Q_(p)は量の基準化因子であり、AC_(02A)及びAC_(01A)はDCTトランスフォームによって生成されるブロックAのAC係数である。
【0040】
同様にして、予測のためのベースとしてブロックCが使用される時、ブロックXの予測されたDC係数は次のようにセットされ得る:
DC_(X)=DC_(C)+(4Q_(p)/3)*(AC_(20C)-AC_(10C)/4)
尚、式中Q_(p)は量の基準化因子であり、AC_(20C)及びAC_(10C)はDCTトランスフォームによって生成されるブロックCのAC係数である。
【0041】
本書に記述されている予測及び復元プロセスは、予測のためにどのブロックが使用されているかを識別するのにいかなるオーバーヘッド信号も必要とされないことから、「暗黙の(implicit)」方法と呼ばれる。動作中、ブロックA、B及びCの係数値は、符号器100と復号器200の両方で知られている。かくして、復号器200は、付加的な信号伝送無く符号器の予測動作を復元することができる。予測回路がAC予測のモード間の選択を行わなかった実施形態では、AC予測及び復元は純粋に暗黙のものである。第2の実施形態においてはAC予測フラグの付加に伴って、予測プロセスはもはや純粋に暗黙のものではなくなる。
【0042】
予測及び復元回路の符号化/復号化動作は、プログラミングされたマイクロプロセッサ又はデジタル信号プロセッサによってソフトウエア内でも実行され得る。
【0043】
図5は、ソフトウエアで実行された予測回路の動作を例示している。プロセッサは、ブロックAのDC係数をブロックBのDC係数に比較して垂直勾配を決定する(ステップ1000)。プロセッサは同様に、ブロックCのDC係数をブロックBのDC係数に比較して水平勾配を決定する(ステップ1010)。
【0044】
プロセッサは、垂直勾配が水平勾配よりも大きいか否かを決定する(ステップ1020)。そうである場合、プロセッサは、ブロックXのDC残余を、ブロックXの実際のDC係数からブロックAのDC係数を引いたものとして定義づける(ステップ1030)。そうでなければ、プロセッサは、ブロックXのDC残余を、ブロックXの実際のDC係数からブロックCのDC係数を引いたものとして定義づける(ステップ1040)。
【0045】
プロセッサがAC予測も実行する場合、プロセッサは、図6に示されているように作動する。ステップ1000?1040が、図5に関して前述したとおりに行われる。垂直勾配が水平勾配よりも大きい場合、DC係数と同じ縦行の中にあるブロックAからのAC係数は、ブロックXの対応するAC係数を予測するためのベースとして用いられる。従って、ブロックXのこのようなAC係数(AC_(X)(0,1)?AC_(X)(0,n))の各々について、プロセッサは、ブロックX内の実際のAC係数からブロックA内の対応するAC係数(AC_(A)(0,1)?AC_(X)(0,n))を引いたものにセットされたAC残余を計算する(ステップ1035)。
【0046】
ブロックCが予測のベースとして用いられる場合、DC係数の同じ横列内のAC係数は、ブロック間の相関関係を示す可能性がある。従って、ブロックXの横列内の各々のAC係数AC(i)について、プロセッサは、ブロックX内の実際のAC係数からブロックC内の対応するAC係数を引いたものにセットされた残余(i)を計算する(ステップ1045)。
【0047】
プロセッサは同様に、AC係数を予測することによって帯域幅節減が達成されたか否かをも決定する。1つのマクロブロックについて全ての予測がひとたび行われると、プロセッサは、より小さい帯域幅が、符号化された係数又は残余のいずれによって達成されているか否かを決定する(ステップ1050)。残余がより小さい帯域幅を有しているならば、プロセッサは残余を出力する(ステップ1060)。そうでなければ、プロセッサは、係数を出力する(ステップ1070)。
【0048】
好ましい実施形態においては、勾配予測に対し可変長コーダー160の走査方向を拘束することによって、付加的な帯域幅係数が得られる。符号器は、VLCコーディングされたランレベル事象(run-level events)を生成するため、係数ブロックを走査する。しかしながら、自然の画像では、優勢な好ましい走査方向が往々にして存在する。本発明は、ランレングスコーディングを実行するための3つの走査方向の内の1つを選択するべく、勾配予測解析を用いる。
【0049】
【表1】

【0050】
【表2】

【0051】
走査方向の内の第1のものは、上の表1に示されている水平交互走査である。水平交互サーチは、好ましい走査方向が水平方向である場合に利用される。走査は、ブロックのDC残余の位置である原点から開始する。原点から、走査は水平方向に3つの位置を横断する(0?3)。4番目の位置から、走査は、第2横列の第1の位置まで下方に飛び越す。第2横列の第1の位置から、走査は水平方向に3位置を横断する。その後、走査は、ブロックの第1横列まで飛び越して戻り、横列の残りを横断する。第1横列が終結した時点で、走査は、第3横列へと飛び越す。
【0052】
水平交互走査は、同一の要領で、次の5回のパス(横列3?8)を横断する。i番目の横列内の第1の位置から、走査は水平走査方向に3つの位置を横断する。次に走査は(i-1)横列まで飛び越し、第5の位置から横列の終わりまで走査する。5番目のパスの終結時点で、走査は、第8横列の第5の位置まで飛び越え、その横列の終わりまで横断する。
【0053】
走査方向の内の第2のものは、表2に示されている垂直交互走査である。垂直交互サーチは、好ましい走査方向が垂直方向であるとき利用される。垂直交互走査は、水平交互走査に対する相補的プロセスである。
【0054】
原点から、走査は、垂直方向に3つの位置を横断する(0?3)。第4の位置から、走査は、第2縦行の第1の位置まで飛び越える。第2縦行の第1の位置から、走査は垂直方向に3つの位置を縦断する。その後、走査はブロックの第1縦行まで飛び越えて戻り、縦行の残りを縦断する。第1縦行の終結時点で、走査は、第3横列まで飛び越す。
【0055】
垂直交互走査は、同じ要領で次の5回のパス(縦行3?8)を縦断する。i番目の横列の中の第1の位置から、走査は垂直走査方向に3つの位置を縦断する。走査はその後、(i-1)縦行まで飛び越え、第5の位置から縦行の終わりまで走査する。5番目のパスの終結時点で、走査は8番目の縦行の第5の位置まで飛び越え、縦行の終わりまで横断する。
【0056】
第3の走査方向は、当該技術分野において周知のものである従来のジグザグ走査である。
【0057】
可変長コーダー160は、実行されたAC予測のタイプに従って、走査タイプを選ぶ。いかなるAC予測も実行されていないことをAC予測フラグ360が表示した場合、可変長コーダー160は、従来のジグザク走査を実行する。AC予測が実行されていることをAC予測フラグが表示した場合、可変長コーダー160は、従来のジグザグ走査を実行する。AC予測が実行されていることをAC予測フラグが表示した場合、可変長コーダー160はhor/vert信号320を参照して、水平予測又は垂直予測のいずれが用いられているかを見極める。水平予測の場合には、垂直対角線方向の走査が利用される。垂直予測が用いられる場合、可変長コーダー160は水平-対角線方向走査を利用する。
【0058】
走査方向を決定するのに付加的なオーバーヘッドは全く必要でない。可変長復号器260は、走査方向を決定する。AC予測フラグ360及びhort/vert信号420は、復元回路250から出力する。AC予測が実行されなかったことをAC予測フラグ360が表示した場合、可変長復号器260は、ジグザクパターンに従って係数をアセンブルする。AC予測が実行されたことをAC予測フラグが表示した場合、可変長復号器260は、勾配予測に基づいて残余をアセンブルする。残余は、水平予測の場合には垂直-対角線走査に従って、又垂直予測の場合には水平-対角線方向走査によってアセンブルされる。もう1つの実施形態では、水平交互及び垂直交互走査は、以下の表3及び4の中にそれぞれ示されているように展開することができる。
【0059】
【表3】

【0060】
【表4】

【0061】
さらにもう1つの実施形態では、水平交互及び垂直交互走査は、それぞれ以下の表5及び6に示されているように展開することができる。
【0062】
【表5】

【0063】
【表6】

【0064】
表5の水平交互走査は、ブロックのDC残余の位置(位置0)である原点で始まる。この原点から、走査は、水平方向に3つの位置をステップする(位置0?3)。走査は、原点の下の第2横列の第1の位置まで飛び越す(位置4)。位置4から、水平交互走査は、水平方向に1段ステップし(位置5)、次に、第3横列の第1の位置(位置6)まで飛び越す。走査は水平方向に1位置ステップし(位置7)、第3の位置で第2横列まで戻り(位置8)、横列を横断して1位置だけステップする(位置9)。
【0065】
位置9から、水平交互走査は第5の位置で最初の横列まで戻る(位置10)。走査は、第1横列の終わりまで横断してステップする(位置11?13)。走査は横列の最後で(位置14)第2横列に戻り、第2横列が完了するまで内部に向かって横列を横断して水平方向に走査する(位置15?17)。位置17から、水平交互走査は、第4の位置で第3横列に戻り(位置18)、原点に向かって水平方向に1ステップ走査し(位置19)、第4横列の最初の位置まで飛び越す(位置20)。
【0066】
第4横列の第1の位置から、水平交互走査は水平方向に1位置だけステップし(位置21)、次に第5横列の第1の位置まで飛び越し(位置22)、再び水平に1位置だけステップする(位置23)。走査は、第3の位置で第4横列まで戻り(位置24)、1ステップを横断して走査し(位置25)、次に、第5の位置で第3横列まで戻る(位置26)。走査は、第3横列を横断して水平にステップし、横列を完了する(位置27?29)。
【0067】
第3横列の終わりから、水平交互走査は、第5の位置で第4横列まで戻る(位置30)。走査は、第4横列を横切って水平にステップして横列を完了する(位置31?33)。
【0068】
第4横列の終わりから、水平交互走査は第3の位置で第5横列まで戻る(位置34)。走査は、水平方向に1位置だけステップし(位置35)、次に、第6横列の第1の位置まで飛び越す(位置36)。走査は、1位置を横切ってステップし(位置37)、次に、第7横列の第1の位置まで飛び越す(位置38)。水平交互走査は1位置を横断してステップし(位置39)、次に、第3の位置で第6横列まで戻る(位置40)。走査は、1位置だけ横切ってステップし(位置41)、次に第5の位置で第5横列まで戻る(位置42)。水平交互走査は水平に第5横列を横断してステップしてこの横列を完了する(位置43?45)。
【0069】
第5横列の終わりから、水平交互走査は第5の位置で第6横列まで戻り(位置46)、水平方向に横断してステップしてその横列を完了する(位置47?49)。
【0070】
第6横列の終わりから、水平交互走査は、第7横列の第3の位置まで戻る(位置50)。走査は水平方向に1位置だけステップし(位置51)、次に、第8横列の最初の位置まで飛び越す(位置52)。走査は、水平方向に3位置ステップし(位置53?55)、次に、第5の位置で第7横列まで戻る(位置56)。水平交互走査は、水平に横断してその横列を完了する(位置57?59)。第7横列の終わりから、走査は、第8横列の第5の位置まで飛び越し(位置60)、水平方向に横切ってステップしてその横列を完了する(位置61?63)。
【0071】
表6の垂直交互走査は、ブロックのDC残余の位置である原点で始まる(位置0)。走査は、垂直方向に3つの場所だけステップする(位置0?3)。走査は、原点から縦断して第2縦行の第1の位置まで飛び越す(位置4)。位置4から、垂直交互走査は、垂直方向に1段ステップし(位置5)、次に第3縦行の第1の位置まで飛び越す(位置6)。走査は、垂直方向に1位置だけステップし(位置7)、次に、第3の位置で第2縦行まで戻り(位置8)、垂直方向に1位置だけステップする(位置9)。
【0072】
位置9から、垂直交互走査は、第1縦行の第5位置まで戻る(位置10)。走査は、第1縦行の終わりまでステップする(位置11?13)。走査は、縦行の終わりで第2縦行まで戻り(位置14)、第2縦行が完了するまで縦行の内部に向かって縦行を通って垂直に走査する(位置15?17)。位置17から、垂直交互走査は、第3縦行、第4位置まで戻り(位置18)、縦行の最上部に向かって垂直方向に1段走査し(位置19)、第4縦行の第1の位置まで飛び越す(位置20)。
【0073】
第4縦行の中の第1の位置から、垂直交互走査は垂直方向に1位置だけステップし(位置21)、次に第5縦行内の最初の位置まで飛び越し(位置22)、再び垂直方向に1位置ステップする(位置23)。走査は第3の位置で第4縦行(位置24)まで戻り、垂直方向に1段ステップし(位置25)、次に、第5の位置で第3縦行まで戻る(位置26)。走査は、垂直に第3縦行を通ってステップしてその縦行を完了する(位置27?29)。
【0074】
第3縦行の終わりから、垂直交互走査は、第5の位置で第4縦行まで戻る(位置30)。走査は、垂直に第4縦行を通してステップしてその縦行を完了する(位置31?33)。
【0075】
第4縦行の終わりから、垂直交互走査は、第3の位置で第5縦行まで戻る(位置34)。走査は垂直方向に1位置だけステップし(位置35)、次に、第6縦行の最初の位置まで飛び越す(位置36)。走査は垂直に1位置ステップし(位置37)、次に、第7縦行の最初の位置まで飛び越す(位置38)。垂直交互走査は、垂直方向に1位置だけステップし(位置39)、次に、第3の位置で第6縦行まで戻る(位置40)。走査は垂直方向に1位置ステップし(位置41)、次に、第5縦行の第5の位置(位置42)まで戻り、垂直方向に第5縦行を縦断してステップしてその縦行を完了する(位置43?45)。
【0076】
第5縦行の終わりから、垂直交互走査は、第6縦行の第5の位置まで戻り(位置46)、垂直方向に第6縦行を縦断してステップしてその縦行を完了する(位置47?49)。
【0077】
第6縦行の終わりから、垂直交互走査は、第7縦行の第3の位置まで戻る(位置50)。走査は垂直方向に1位置だけステップし(位置51)、次に、第8縦行の第1の位置まで飛び越す(位置52)。走査は3つの位置を垂直にステップし(位置53?55)、次に、第7縦行の第5の位置まで戻る。走査は、第7縦行を通って垂直にステップして縦行を完了する(位置57?59)。第7縦行の終わりから、垂直交互走査は、第8縦行の第5の位置まで飛び越し(位置60)、垂直に第8縦行を通ってステップしてその縦行を完了する(位置61?63)。
【符号の説明】
【0078】
100 符号器、110 アナログ-デジタル変換器、120 処理回路、130 トランスフォーム回路、140 量子化器、150 予測回路、160 可変長コーダー、200 復号器、210 デジタル-アナログ変換器、220 処理回路、230 逆トランスフォーム回路、240 スカラー回路、250 復元回路、320 適合型DC係数予測器、330 適合型AC係数予測器、350 AC予測解析器、400 DC係数予測器、430 AC係数予測器。
(57)【特許請求の範囲】
【請求項1】
復号器において、
64の係数のブロックXについての係数を、ブロックXの左側のブロックAについてのDC係数DC_(A)と、ブロックXの左上側のブロックBについてのDC係数DC_(B)と、ブロックXの上側のブロックCについてのDC係数DCCと、に基づき予測する方法であって、
|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数を前記DC_(C)から予測し、それ以外の場合にはブロックXのDC係数を前記DC_(A)から予測するステップであって、前記予測はブロックXのDC係数とブロックXに隣接するいずれのブロックのDC係数との比較に基づかないステップと、
受信したAC予測フラグが、ブロックXの復号を行うときにAC予測が行われることを示す場合であって、
|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|場合には、ブロックXにおけるAC係数の第1行をブロックCにおけるDC_(C)と同じ行のAC係数から予測し、
その他の場合には、ブロックXにおけるAC係数の第1列をブロックAにおけるDC_(A)と同じ列のAC係数から予測するステップと、
ブロックXについての走査順序を、ブロックXの予測されたDC係数がDC_(A)とDC_(C)のいずれを用いて発生されたかに基づいて選択するステップ、
を含む、方法。
【請求項2】
請求項1に記載の方法であって、
ブロックNはブロックA,B,Cのいずれかを代表し、ブロックNのDC係数DC_(N)は、離散コサイン変換のDC値を代表する、方法。
【請求項3】
請求項1に記載の方法であって、
ブロックA,B,Cはそれぞれの方向において前記ブロックXに最も近くにあるブロックである、方法。
【請求項4】
復号器において、
64の係数のブロックXについての係数を、ブロックXの左側のブロックAについてのDC係数DC_(A)と、ブロックXの左上側のブロックBについてのDC係数DC_(B)と、ブロックXの上側のブロックCについてのDC係数DC_(C)と、に基づき予測する方法であって、
|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数を前記DC_(C)から予測し、それ以外の場合にはブロックXのDC係数を前記DC_(A)から予測するステップであって、前記予測はブロックXのDC係数とブロックXに隣接するいずれのブロックのDC係数との比較に基づかないステップと、
受信したAC予測フラグが、ブロックXの復号を行うときにAC予測が行われることを示す場合であって、
|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|場合には、ブロックXにおけるAC係数の第1行をブロックCにおけるDC_(C)と同じ行のAC係数から予測し、
その他の場合には、ブロックXにおけるAC係数の第1列をブロックAにおけるDC_(A)と同じ列のAC係数から予測するステップと、
前記DC_(C)に基づき予測したとき、前記ブロックXの係数の可変長復号化を表5で特定される走査方向に従って行うステップと、
を含む方法。
【請求項5】
復号器において、
64の係数のブロックXについての係数を、ブロックXの左側のブロックAについてのDC係数DC_(A)と、ブロックXの左上側のブロックBについてのDC係数DC_(B)と、ブロックXの上側のブロックCについてのDC係数DC_(C)と、に基づき予測する方法であって、
|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数を前記DC_(C)から予測し、それ以外の場合にはブロックXのDC係数を前記DC_(A)から予測するステップであって、前記予測はブロックXのDC係数とブロックXに隣接するいずれのブロックのDC係数との比較からに基づかないステップと、
受信したAC予測フラグが、ブロックXの復号を行うときにAC予測が行われることを示す場合であって、
|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|場合には、ブロックXにおけるAC係数の第1行をブロックCにおけるDC_(C)と同じ行のAC係数から予測し、
その他の場合には、ブロックXにおけるAC係数の第1列をブロックAにおけるDC_(A)と同じ列のAC係数から予測するステップと、
前記DC_(A)に基づき予測したとき、前記ブロックXの係数の可変長復号化を表6で特定される走査方向に従って行うステップと、
を含む方法。
【請求項6】
復号器において、
64の係数のブロックXについての係数を、ブロックXの左側のブロックAについてのDC係数DC_(A)と、ブロックXの左上側のブロックBについてのDC係数DC_(B)と、ブロックXの上側のブロックCについてのDC係数DC_(C)と、に基づき予測する方法であって、
|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数を前記DC_(C)から予測し、それ以外の場合にはブロックXのDC係数を前記DC_(A)から予測するステップであって、前記予測はブロックXのDC係数とブロックXに隣接するいずれのブロックのDC係数との比較からに基づかないステップと、
受信したAC予測フラグが、ブロックXの復号を行うときにAC予測が行われることを示す場合であって、
|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|場合には、ブロックXにおけるAC係数の第1行をブロックCにおけるDC_(C)と同じ行のAC係数から予測し、
その他の場合には、ブロックXにおけるAC係数の第1列をブロックAにおけるDC_(A)と同じ列のAC係数から予測するステップと、
前記AC予測フラグが、ブロックXの復号を行うときにAC予測が使用されるべきでないことを示すときに、ジグザグ走査に従って前記ブロックXの係数の可変長復号化を行うステップと、
を含む方法。
【請求項7】
64の係数の対象ブロックに対し水平方向左側に隣接する第1ブロックと、前記第1ブロックの垂直方向上側に隣接する第2ブロックと、前記対象ブロックの垂直方向上側に隣接する第3ブロックと、を識別するステップと、
前記第1ブロックの第1DC係数と前記第2ブロックの第2DC係数との間の第1勾配を前記第1DC係数と前記第2DC係数の差を計算することによって決定するステップと、
前記第3ブロックの第3DC係数と前記第2ブロックの第2DC係数との間の第2勾配を前記第3DC係数と前記第2DC係数の差を計算することによって決定するステップと、
対象ブロックのデータを参照することなく、前記第1勾配及び前記第2勾配に基づき対象ブロックについてのDC係数の予測を発生するステップと、
受信したAC予測フラグが、対象ブロックの復号を行うときにAC予測が行われるべきことを示す場合であって、
前記第1勾配が前記第2勾配より小さい場合には、対象ブロックにおけるAC係数の第1行を第3ブロックにおける前記第3DC係数と同一行のAC係数から予測し、
その他の場合には、対象ブロックにおけるAC係数の第1列を第1ブロックにおける前記第1DC係数と同一列のAC係数から予測するステップと、
前記AC予測フラグが、対象ブロックの復号を行うときにAC予測が使用されないべきであることを示すときに、対象ブロックについてジグザグ走査を使用するステップと、
を含む復号化方法。
【請求項8】
64の係数の対象ブロックに対し水平方向左側に隣接する第1ブロックと、前記第1ブロックの垂直方向上側に隣接する第2ブロックと、前記対象ブロックの垂直方向上側に隣接する第3ブロックと、を識別するステップと、
前記第1ブロックの第1DC係数と前記第2ブロックの第2DC係数との間の第1勾配を前記第1DC係数と前記第2DC係数の差を計算することによって決定するステップと、
前記第3ブロックの第3DC係数と前記第2ブロックの第2DC係数との間の第2勾配を前記第3DC係数と前記第2DC係数の差を計算することによって決定するステップと、
対象ブロックのデータを参照することなく、前記第1勾配及び前記第2勾配に基づき対象ブロックについてのDC係数の予測を発生するステップと、
受信したAC予測フラグが、対象ブロックの復号を行うときにAC予測が行われるべきことを示す場合であって、
前記第1勾配が前記第2勾配より小さい場合には、対象ブロックにおけるAC係数の第1行を第3ブロックにおける前記第3DC係数と同一行のAC係数から予測し、
その他の場合には、対象ブロックにおけるAC係数の第1列を第1ブロックにおける前記第1DC係数と同一列のAC係数から予測するステップと、
対象ブロックについての走査順序を、対象ブロックのDC係数を第1DC係数または第3DC係数のいずれから発生されたかに基づいて選択するステップと、
を含む、方法。
【請求項9】
復号器であって、
プロセッサーと、
コンピュータ読み取り可能格納媒体であって、前記プロセッサーに、
64の係数の対象ブロックに対し水平方向左側に隣接する第1ブロックと、前記第1ブロックの垂直方向上側に隣接する第2ブロックと前記対象ブロックの垂直方向上側に隣接する第3ブロックと、を識別するステップと、
前記第1ブロックの第1DC係数と前記第2ブロックの第2DC係数との間の第1勾配を前記第1DC係数と前記第2DC係数の差を計算することによって決定するステップと、
前記第3ブロックの第3DC係数と前記第2ブロックの第2DC係数との間の第2勾配を前記第3DC係数と前記第2DC係数の差を計算することによって決定するステップと、
対象ブロックのデータを参照することなく、前記第1勾配及び前記第2勾配に基づき対象ブロックについてのDC係数の予測を発生するステップと、
受信したAC予測フラグが、対象ブロックの復号を行うときにAC予測が行われるべきことを示す場合であって、
前記第1勾配が前記第2勾配より小さい場合には、対象ブロックにおけるAC係数の第1行を第3ブロックにおける前記第3DC係数と同一行のAC係数から予測し、
その他の場合には、対象ブロックにおけるAC係数の第1列を第1ブロックにおける前記第1DC係数と同一列のAC係数から予測するステップと、
前記AC予測フラグが、対象ブロックの復号を行うときにAC予測が使用されないべきであることを示すときに、対象ブロックについてジグザグ走査を使用するステップと、
を含む方法を実行させるインストラクションが格納されたコンピュータ読み取り可能格納媒体と、
を含む復号器。
【請求項10】
復号器であって、
プロセッサーと、
コンピュータ読み取り可能格納媒体であって、前記プロセッサーに、
64の係数の対象ブロックに対し水平方向左側に隣接する第1ブロックと、前記第1ブロックの垂直方向上側に隣接する第2ブロックと前記対象ブロックの垂直方向上側に隣接する第3ブロックと、を識別するステップと、
前記第1ブロックの第1DC係数と前記第2ブロックの第2DC係数との間の第1勾配を前記第1DC係数と前記第2DC係数の差を計算することによって決定するステップと、
前記第3ブロックの第3DC係数と前記第2ブロックの第2DC係数との間の第2勾配を前記第3DC係数と前記第2DC係数の差を計算することによって決定するステップと、
対象ブロックのデータを参照することなく、前記第1勾配及び前記第2勾配に基づき対象ブロックについてのDC係数の予測を発生するステップと、
受信したAC予測フラグが、対象ブロックの復号を行うときにAC予測が行われるべきことを示す場合であって、
前記第1勾配が前記第2勾配より小さい場合には、対象ブロックにおけるAC係数の第1行を第3ブロックにおける前記第3DC係数と同一行のAC係数から予測し、
その他の場合には、対象ブロックにおけるAC係数の第1列を第1ブロックにおける前記第1DC係数と同一列のAC係数から予測するステップと、
対象ブロックについての走査順序を、対象ブロックのDC係数を第1DC係数または第3DC係数のいずれから発生されたかに基づいて選択するステップと、
を含む方法を実行させるインストラクションが格納されたコンピュータ読み取り可能格納媒体と、
を含む復号器。
【請求項11】
64の係数のブロックXについてのMPEG-4ビデオ信号を復号する復号化方法であって、
前記方法は、
ブロックXの水平方向左側のブロックAについてのDC係数DC_(A)と、ブロックAの垂直方向上側のブロックBについてのDC係数DC_(B)と間の第1勾配を決定するステップと、
DC_(B)とブロックXの垂直方向上側のブロックCについてのDC係数DC_(C)との間の第2勾配を決定するステップであって、ブロックA、ブロックB、ブロックCのそれぞれは、ブロックXを含むビデオオブジェクトプレーンの境界内にあるステップと、
第1勾配が第2勾配より小さい場合には、ブロックXのDC係数DC_(X)をDC_(C)を用いて発生し、それ以外の場合には、ブロックXのDC係数DC_(X)をDC_(A)を用いて発生するステップと、
ブロックXの画像データをDC_(X)に基づく逆離散コサイン変換によって発生するステップと、
前記ブロックXを含むマクロブロックについてのAC予測フラグを受信するステップと、
前記AC予測フラグがAC予測が使われないことを示す場合には、ブロックXについてジグザグ走査を用い、
前記AC予測フラグがAC予測が使われたことを示す場合であって、
前記第1勾配が前記第2勾配より小さい場合には、ブロックXにおけるAC係数の第1行をブロックCにおけるDC_(C)と同一行のAC係数から予測し、
その他の場合には、ブロックXにおけるAC係数の第1列をブロックAにおけるDC_(A)と同一列のAC係数から予測するとともに、
ブロックXについての走査順序を、DC_(X)がDC_(A)またはDC_(C)のいずれに基づいて発生されたかに基づいて選択するステップと、
を含む、
復号化方法。
【請求項12】
請求項11に記載の復号化方法であって、
ブロックXのDC係数DC_(X)を発生するステップは、
第1勾配が第2勾配より小さい場合に、DC_(C)を用いてDC_(X)を発生し、その他の場合にDC_(A)を用いてDC_(X)を発生する、復号化方法。
【請求項13】
請求項11に記載の復号化方法であって、
ブロックXの画像データをDC_(X)に基づく逆離散コサイン変換によって発生するステップは、ブロックXの復号化したAC係数にも基づく、復号化方法。
【請求項14】
64の係数のブロックXについてのMPEG-4ビデオ信号を復号する復号化方法であって、
前記方法は、
ブロックXの水平方向左側のブロックAについてのDC係数DC_(A)と、ブロックAの垂直方向上側のブロックBについてのDC係数DC_(B)と間の第1勾配を決定するステップと、
DC_(B)とブロックXの垂直方向上側のブロックCについてのDC係数DC_(C)との間の第2勾配を決定するステップであって、ブロックA、ブロックB、ブロックCのそれぞれは、ブロックXを含むビデオオブジェクトプレーンの境界内にあるステップと、
第1勾配が第2勾配より小さい場合には、ブロックXのDC係数DC_(X)をDC_(C)を用いて発生し、それ以外の場合には、ブロックXのDC係数DC_(X)をDC_(A)を用いて発生するステップと、
ブロックXの画像データをDC_(X)に基づく逆離散コサイン変換によって発生するステップと、
第1勾配が第2勾配より小さい場合には、ブロックXについて水平ベース走査を選択し、第1勾配が第2勾配より小さくない場合には、ブロックXについて垂直ベース走査を選択するステップと、
を含む、復号化方法。
【請求項15】
64の係数のブロックXについてのMPEG-4フォーマットされたビデオビットストリームを復号する復号化器であって、
DC係数予測器であって、
DC_(A)はブロックAのDC係数であり、DC_(B)はブロックBのDC係数であり、DC_(C)は、ブロックCのDC係数であり、ブロックAはブロックXに水平方向左側に隣接し、ブロックBはブロックAに垂直方向上側に隣接し、ブロックCはブロックXに垂直方向上側に隣接し、ブロックA、ブロックB、ブロックCのそれぞれは、ブロックXを含むビデオオブジェクトプレーンの境界内にあり、
|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数をブロックCにおけるDC_(C)から発生し、それ以外の場合にはブロックXのDC係数をブロックAにおけるDC_(A)から発生する、
勾配解析器と、
受信したAC予測フラグが、ブロックXの復号を行うときにAC予測が行われることを示す場合であって、
|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合には、ブロックXにおけるAC係数の第1行を、ブロックCにおけるDC_(C)と同じ行のAC係数から予測し、
その他の場合には、ブロックXにおけるAC係数の第1列を、ブロックAにおけるDC_(A)と同じ列のAC係数から予測する、
AC係数予測器であって、
|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合には、ブロックXについて水平ベース走査を選択し、
そうでない場合には、ブロックXについて垂直ベース走査を選択する、
ように構成されている、
前記AC予測器と、
を含む、
ビデオ復号化器。
【請求項16】
請求項15に記載のビデオ復号化器であって、
前記ブロックA,B,CおよびXのDC係数は量子化されている、
ビデオ復号化器。
【請求項17】
64の係数のブロックXについてのMPEG-4フォーマットされたビデオビットストリームを復号する復号化器であって、
DC係数予測器であって、
DC_(A)はブロックAのDC係数であり、DC_(B)はブロックBのDC係数であり、DC_(C)は、ブロックCのDC係数であり、ブロックAはブロックXに水平方向左側に隣接し、ブロックBはブロックAに垂直方向上側に隣接し、ブロックCはブロックXに垂直方向上側に隣接し、ブロックA、ブロックB、ブロックCのそれぞれは、ブロックXを含むビデオオブジェクトプレーンの境界内にあり、
|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数をブロックCにおけるDC_(C)から発生し、それ以外の場合にはブロックXのDC係数をブロックAにおけるDC_(C)から発生する、
勾配解析器と、
受信したAC予測フラグが、ブロックXの復号を行うときにAC予測が行われることを示す場合であって、
|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合には、ブロックXにおけるAC係数の第1行を、ブロックCにおけるDC_(C)と同じ行のAC係数から予測し、
その他の場合には、ブロックXにおけるAC係数の第1列を、ブロックAにおけるDC_(A)と同じ列のAC係数から予測する、
AC係数予測器であって、
前記AC予測フラグが、ブロックXの復号を行うときにAC予測が使用されていないことを示すときに、受信したブロックXのAC係数についてジグザグ走査により処理するように構成されている、
AC予測器と、
を含む、
ビデオ復号化器。
【請求項18】
64の係数のブロックXについてのMPEG-4フォーマットされたビデオビットストリームを復号する復号化器であって、
DC係数予測器であって、
DC_(A)はブロックAのDC係数であり、DC_(B)はブロックBのDC係数であり、DC_(C)は、ブロックCのDC係数であり、ブロックAはブロックXに水平方向左側に隣接し、ブロックBはブロックAに垂直方向上側に隣接し、ブロックCはブロックXに垂直方向上側に隣接し、ブロックA、ブロックB、ブロックCのそれぞれは、ブロックXを含むビデオオブジェクトプレーンの境界内にあり、
|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合、ブロックXのDC係数をブロックCにおけるDC_(C)から発生し、それ以外の場合にはブロックXのDC係数をブロックAにおけるDC_(A)から発生する、
勾配解析器と、
受信したAC予測フラグが、ブロックXの復号を行うときにAC予測が行われることを示す場合であって、
|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|の場合には、ブロックXにおけるAC係数の第1行を、ブロックCにおけるDC_(C)と同じ行のAC係数から予測し、
その他の場合には、ブロックXにおけるAC係数の第1列を、ブロックAにおけるDC_(A)と同じ列のAC係数から予測する、
AC係数予測器であって、
AC予測フラグが、ブロックXの復号を行うときにAC予測が行われることを示す場合には、
ブロックXにおけるAC係数の走査順を、|DC_(A)-DC_(B)|<|DC_(B)-DC_(C)|であるか否かに従って決定された予測方向に基づいて選択するように構成されている、
AC予測器と、
を含む、
ビデオ復号化器。
【請求項19】
請求項11に記載された方法を復号化器に実行させるように制御するインストラクションを格納するコンピュータ読み取り可能媒体。
 
訂正の要旨 審決(決定)の【理由】欄参照。
審決日 2015-02-06 
出願番号 特願2012-92409(P2012-92409)
審決分類 P 1 41・ 852- Y (H04N)
P 1 41・ 851- Y (H04N)
P 1 41・ 853- Y (H04N)
最終処分 成立  
前審関与審査官 堀井 啓明  
特許庁審判長 清水 正一
特許庁審判官 小池 正彦
渡辺 努
登録日 2014-02-07 
登録番号 特許第5469192号(P5469192)
発明の名称 復号器における係数を予測する方法、復号化方法、ビデオ復号化器  
代理人 石田 純  
代理人 石田 純  
代理人 吉田 研二  
代理人 吉田 研二  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ