• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 F02D
審判 査定不服 2項進歩性 特許、登録しない。 F02D
管理番号 1302053
審判番号 不服2014-13777  
総通号数 188 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2015-08-28 
種別 拒絶査定不服の審決 
審判請求日 2014-07-15 
確定日 2015-06-11 
事件の表示 特願2011-205440「自動車用電子制御装置」拒絶査定不服審判事件〔平成25年 4月18日出願公開、特開2013- 68105〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本件出願は、平成23年9月21日の出願であって、平成25年8月9日付けで拒絶の理由が通知され、これに対して平成25年10月15日に意見書及び手続補正書が提出されたが、平成26年4月10日付けで拒絶査定がされ、これに対して平成26年7月15日に拒絶査定不服審判が請求されると同時に明細書及び特許請求の範囲について補正する手続補正書が提出されたものである。


第2 平成26年7月15日付けの手続補正についての補正の却下の決定
[補正の却下の決定の結論]
平成26年7月15日付けの手続補正を却下する。
[理由]
〔1〕本件補正の内容
平成26年7月15日付けの手続補正(以下、「本件補正」という。)は、特許請求の範囲に関して、本件補正により補正される前の(すなわち、平成25年10月15日付け手続補正書により補正された)下記の(A)に示す請求項1ないし3を、下記の(B)に示す請求項1ないし3と補正するものである。
(A)本件補正前の特許請求の範囲の請求項1ないし3
「 【請求項1】
電気的にデータの消去及び書込みが可能な不揮発性メモリと、2つのバッファと、を備え、プログラムを所定サイズごとに分割した分割データを通信によって取得可能な自動車用電子制御装置であって、
2つのバッファを交互に使用し分割データを受信し、受信した分割データを検証することと並行して、分割データの受信に使用しない方のバッファを使用し受信した分割データを前記不揮発性メモリに書込み、書込んだ不揮発性のメモリ上の分割データを検証することを特徴とする自動車用電子制御装置。

【請求項2】
分割データの受信終了を契機とし、次の分割データの受信、及び、分割データの書込みを開始することを特徴とする請求項1に記載の自動車用電子制御装置。
【請求項3】
分割データの受信及び分割データの書込みが終了したときに、分割データを受信した旨及び分割データを前記不揮発性メモリに書込んだ旨を、分割データの転送元に応答することを特徴とする請求項1又は2に記載の自動車用電子制御装置。」

(B)本件補正後の特許請求の範囲の請求項1ないし3
「 【請求項1】
電気的にデータの消去及び書込みが可能な不揮発性メモリと、2つのバッファと、を備え、プログラムを所定サイズごとに分割した分割データを通信によって取得可能な自動車用電子制御装置であって、
2つのバッファを交互に使用し、通信順を示すシーケンス番号が含まれた分割データを受信し、受信した分割データが、正しい順序で受信できたかどうかを検証することと並行して、分割データの受信に使用しない方のバッファを使用し受信した分割データを前記不揮発性メモリに書込み、書込んだ不揮発性のメモリ上の分割データを検証することを特徴とする自動車用電子制御装置。
【請求項2】
分割データの受信終了を契機とし、次の分割データの受信、及び、分割データの書込みを開始することを特徴とする請求項1に記載の自動車用電子制御装置。
【請求項3】
分割データの受信及び分割データの書込みが終了したときに、分割データを受信した旨及び分割データを前記不揮発性メモリに書込んだ旨を、分割データの転送元に応答することを特徴とする請求項1又は2に記載の自動車用電子制御装置。」(なお、下線は、請求人が補正箇所を明示するために付したものである。)

〔2〕本件補正の目的要件について
本件補正は、本件補正前の請求項1における「分割データ」という記載を、「通信順を示すシーケンス番号が含まれた分割データ」とするとともに、本件補正前の請求項1における「受信した分割データを検証すること」という記載を、「受信した分割データが、正しい順序で受信できたかどうかを検証すること」とするものであるから、本件補正前の請求項1に係る発明における発明特定事項である「分割データ」に含まれるデータ内容を限定するものであるとともに、本件補正前の請求項1に係る発明における発明特定事項である「受信した分割データを検証すること」の検証内容を限定するものといえる。
よって、特許請求の範囲の請求項1についての本件補正は、本件補正前の特許請求の範囲の請求項1に係る発明の発明特定事項を限定したものであって、本件補正前の請求項1に記載された発明と本件補正後の請求項1に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるから、本件補正は、特許法第17条の2第5項第2号に規定する特許請求の範囲の減縮を目的とするものに該当する。
そこで、本件補正によって補正された特許請求の範囲の請求項1に係る発明(以下、「本願補正発明」という。)が特許出願の際に独立して特許を受けることができるものであるか(特許法第17条の2第6項において準用する同法第126条第7項の規定に適合するか)について、以下に検討する。

〔3〕本願補正発明の独立特許要件について
1.本願補正発明
本願補正発明は、平成26年7月15日に提出された手続補正書により補正された特許請求の範囲の請求項1に記載された事項により特定されるものであるところ、上記〔1〕(B)に示したとおりのものである。

2.引用刊行物
(1)刊行物1
ア 刊行物1の記載事項
原査定の拒絶の理由に引用された、本件出願前に頒布された刊行物である特開2003-122622号公報(以下、「刊行物1」という。)には、図面とともに次の事項が記載されている。
a)「【請求項1】車両制御するための制御情報を記憶した書き換え可能な不揮発性メモリを有する車両制御装置であって、
第1および第2のバッファと、
外部の書き換え装置からデータを受信して該第1のバッファに格納する受信手段と、
前記第1のバッファに格納されたデータを前記第2のバッファに転送する転送手段と、
前記第2のバッファに格納されたデータを読み出して、前記メモリに書き込む書き込み手段と、を備え、
前記書き込み手段が、今回のサイクルで前記書き換え装置から受信したデータを前記第2のバッファから読み出して前記メモリに書き込んでいる間に、前記受信手段は、以降のサイクルで前記メモリに書き込まれるべきデータを前記書き換え装置から受信して前記第1のバッファに格納する、車両制御装置。」(特許請求の範囲の【請求項1】)

b)「【0001】
【発明の属する技術分野】この発明は、外部の書き換え装置から受信したデータで、車両制御装置のメモリに格納されたデータを書き換える、車両制御装置のための書き換えシステムに関する。
【0002】
【従来の技術】現在、車両は、複数の車両制御装置(以下、「ECU」ともいう)により、空燃比、燃料噴射量、エミッションなどのエンジンに関する制御、パワーウィンドウ、エアバッグ、ABSなどの車体に関する制御など、様々に制御されている。ECUは、車両に搭載された様々なセンサによって検出された車両の状態に基づいて、車両を様々に制御する。
【0003】ECUは、中央演算処理装置(CPU)、実行するプログラムおよびデータを格納するROM(読み取り専用メモリ)、実行時の作業領域を提供し演算結果などを記憶するRAM(ランダムアクセスメモリ)、各種センサからの信号を受け取り、およびエンジン各部に制御信号を送る入出力インターフェースを備えている。上記ROMには、典型的にはフラッシュメモリ、EEPROMのような消去および書き込み可能な不揮発性メモリが含まれる。
【0004】このような不揮発性メモリに格納されたデータを書き換えるシステムが知られている。このシステムは、典型的には、書き換え装置、ECU、およびそれらを接続するシリアル通信路から構成される。ECUは、該ECUに搭載された不揮発性メモリに格納されたデータを消去し、書き換え装置からシリアル通信を介して送信されたデータを受信し、該受信したデータを該不揮発性メモリの所定の領域に書き込む。書き換え装置は、送信したデータが不揮発性メモリに書き込まれるのに必要な時間が経過した後、メモリに書き込むべき次のデータをECUに送信する。
【0005】たとえば、特開昭63-223901号公報には、外部の書き換え装置からの要求により、ECUを車両に搭載したままで、SCI端子(シリアル・コミュニケーション・インターフェース)を介して、ECUのEEPROMに格納されたプログラムを変更する方法が記載されている。
【0006】このような従来の書き換えシステムにおける書き換え動作のタイムチャートを、図12に示す。外部の書き換え装置は、データブロック1をECUに向けて送信する。データブロック1が書き換え装置からECUに到着するのに要する時間は、Ttxである。ECUは、データブロック1を受信し、データブロック1のメモリへの書き込みを開始する。データブロック1のメモリへの書き込みに要する時間は、Twrである。メモリへのデータブロック1の書き込みが完了した後、書き換え装置は、次のデータブロック2を送信する。ECUは、データブロック2を受信し、データブロック2のメモリへの書き込みを開始する。このように、データの送信および書き込みがシリアルに実行される。
【0007】図12から明らかなように、すべてのデータブロックの大きさが等しいとすると、書き換えは、少なくとも「(Ttx+Twr)×Ntx」の時間を要する。前述したように、Ttxは、書き換え装置からECUに向けた1回のデータ送信時間を示し、Twrは、1個のデータブロックのメモリ書き込み時間を示す。Ntxは、データの送信回数を示す。
【0008】
【発明が解決しようとする課題】書き込み時間Twrは、不揮発性メモリの仕様に従って決定される。送信回数Ntxは、書き換えるデータ量に従って決定される。したがって、書き換えに要する時間を短縮するためには、送信時間Ttxを小さくすればよい。
【0009】送信時間Ttxを小さくするには、通信速度を上げる必要がある。しかしながら、書き換え装置とECUの間は通常シリアル通信で接続される。シリアル通信では、通信速度は主にケーブルの仕様で決定され、簡単に高速化を図ることができない。
【0010】したがって、通信速度を上げることなく、書き換え時間を短縮することのできる装置および方法が必要とされている。
【0011】
【課題を解決するための手段】上記の課題を解決するため、請求項1の発明は、車両制御するための制御情報を記憶した書き換え可能な不揮発性メモリを有する車両制御装置であって、第1および第2のバッファと、外部の書き換え装置からデータを受信して該第1のバッファに格納する受信手段と、第1のバッファに格納されたデータを第2のバッファに転送する転送手段と、第2のバッファに格納されたデータを読み出して、メモリに書き込む書き込み手段と、を備え、書き込み手段が、今回のサイクルで書き換え装置から受信したデータを第2のバッファから読み出してメモリに書き込んでいる間に、受信手段は、以降のサイクルで前記メモリに書き込まれるべきデータを書き換え装置から受信して前記第1のバッファに格納する、という構成をとる。
【0012】この発明によると、書き換え装置からのデータの受信および車両制御装置のメモリへのデータの書き込みが並行して行われるので、書き換え時間を短縮することができる。
【0013】請求項2の発明は、請求項1の発明の車両制御装置において、転送手段によって第1のバッファに格納されたデータが第2のバッファに転送されたことに応答して、受信手段は、以降のサイクルで前記メモリに書き込まれるべきデータを書き換え装置から受信する、という構成をとる。
【0014】この発明によると、データが第1のバッファから第2のバッファに転送された際に、以降のサイクルのデータを受信するので、今回のサイクルのデータのメモリへの書き込みを開始すると共に、以降のサイクルのデータを受信を開始することができ、よって書き換え時間が短縮される。
【0015】請求項3の発明は、請求項1の発明の車両制御装置において、書き込み手段によって第2のバッファから読み出されたデータがメモリに書き込まれたことに応答して、転送手段は、第1のバッファに格納された、以降のサイクルでメモリに書き込まれるべきデータを第2のバッファに転送する、という構成をとる。
【0016】この発明によると、メモリへの書き込みが完了した際に、以降のサイクルのデータが第1のバッファから第2のバッファに転送されるので、メモリへの書き込みを連続して実行することができ、よって書き換え時間が短縮される。」(段落【0001】ないし【0016】)

c)「【0019】
【発明の実施の形態】次に図面を参照してこの発明の実施の形態を、外部の書き換え装置が送信したデータで、車両制御装置(ECU)の不揮発性メモリに格納されたデータを書き換えるシステムに関して説明する。
【0020】図1は、この発明に従う書き換えシステムの全体的な機能ブロック図を示す。書き換えシステムは、ECU10およびその外部に設けられた書き換え装置20を備える。書き換え装置20は、ECU10が搭載される車両のメーカーによって認可された正規の書き換え装置である。書き換え装置20をシリアル通信バスを介してECU10に接続することにより、書き換え装置20によって、ECU10のROM16に格納されたデータおよびプログラムを書き換えることができる。
【0021】ECU10は、典型的にはマイクロコンピュータおよびこれに付随する回路素子で構成され、中央演算処理装置(以下「CPU」という)、不揮発性メモリであって、実行するプログラムおよびデータを格納するROM16、実行時の作業領域を提供し演算結果などを記憶するRAM(ランダムアクセスメモリ)、車両に設けられた様々なセンサから検出信号を受け取り、車両の各部に制御信号を送る入出力インターフェースを備える。ここで、センサからの検出信号には、エンジン回転数、エンジン水温、吸気温、バッテリ電圧、イグニションスイッチなどが含まれる。CPUは、入出力インターフェースから入力された検出信号に基づいて、ROM16から制御プログラムおよびデータを呼び出して演算を行い、その結果を入出力インターフェースを介して車両の各部に出力し、車両の様々な機能を制御する。簡単にするため、図1には、ROM16のみが表されている。以下、ROM16に格納されているデータを書き換える実施例について説明する。しかし、以下の実施例の説明は、ROM16に格納されているプログラムを書き換える場合にも同様に適用される。
【0022】ECU10は、さらに、書き換え装置20との通信を可能にするインターフェース(図示せず)を有する。このインターフェースを介して、ECU10および書き換え装置20は、シリアル通信を行う。
【0023】ROM16は、格納されたデータを消去して新たなデータを書き込むことができる不揮発性メモリであり、たとえばフラッシュメモリ、EEPROMによって実現することができる。
【0024】受信部11、転送部13および書き込み部15は、典型的にはプログラムとして実現される。これらのプログラムは、たとえば書き換え不可能なROM(図示せず)に格納される。書き換え不可能なROMは、格納されたデータを変更することができない不揮発性メモリである。
【0025】書き換え不可能なROMは、製造時にデータが決められ、その後に消去および書き込みができないマスクROMや、1度だけデータを書き込むことができるPROMなどによって実現することができる。または、フラッシュメモリ、EEPROMのような消去および書き込み可能(すなわち書き換え可能)なROM16のメモリ領域のうち、ある領域を変更不可能領域と設定することによって実現してもよい。
【0026】たとえば、EEPROMのある特定の領域を書き換え不可能領域と設定し、そこにプログラムなどを格納する。その後、該書き換え不可能領域以外の空き領域に対してスタートおよびエンドアドレスを指定することにより、書き換え可能領域を設定する。
【0027】受信バッファ12および書き込みバッファ14は、典型的には、書き込みおよび消去がROMに比べて高速に行うことができるRAMによって実現される。たとえば、SRAMおよびSDRAM(シンクロナスDRAM)などを用いることができる。受信バッファ12および書き込みバッファ14は、それぞれ別のRAMによって実現されてもよいし、または1つのRAMによって実現されてもよい。
【0028】図1および図2を参照して、この発明の第1の実施例に従う、書き換え装置20から受信したデータで、ECU10のROM16に格納されたデータを書き換える動作を説明する。ここで、書き換え装置20からECU10へのデータ送信は、データブロック単位に実行される。わかりやすく説明するため、データブロック1、データブロック2、データブロック3、...が順番に送信されると仮定する。また、書き換え装置20からデータブロックが送信されて、該データブロックがECU10のROM16に書き込まれるまでを1サイクルとする。さらに、受信バッファ12および書き込みバッファ14は、1個のデータブロックを格納する大きさを有すると仮定する。
【0029】書き換え装置20をECU10に接続した後、書き換え装置20を操作して、書き換え動作を開始する。または、ECU10を操作して、書き換え動作を開始するようにしてもよい。
【0030】ステップS41において、書き換え装置20は、ECU10にセキュリティ解除要求信号を送信する。ECU10は、それに応答して、正規の書き換え装置が接続されていることを確認する認証処理を開始する。書き換え装置20が正規のものであると認証されたならば、ECU10は、認証が成功したことを示す信号を書き換え装置20に送信する。一方、書き換え装置20が正規のものではないと判断されたならば、認証が不成功だったことを示す信号を書き換え装置20に送信する。
【0031】認証が成功したならばステップS42に進み、書き換え装置20は、書き換え開始信号をECU10に送信する。ECU10は、それに応答して、書き換え開始許可信号を返す。
【0032】ステップS43において、書き換え装置20は、書き換え制御モードへの移行を要求する信号をECU10に送信する。ECU10は、制御モード移行許可信号を書き換え装置20に送信すると共に、たとえば書き換え制御フラグに1をセットすることにより、書き換え制御モードに移行する。ステップS44において、書き換え装置20は、制御モードの移行が完了したかどうかをECU10に問い合わせる。ECU10は、制御モードの移行が完了したならば、移行完了信号を書き換え装置20に送信する。
【0033】ステップS45において、書き換え装置20は、ROM16に格納されたデータの消去をECU10に要求する。具体的には、書き換え装置20は、ROM16の消去すべきデータが格納されたメモリアドレスを送信する。ECU10は、受け取ったメモリアドレスに従って、ROM16のデータを消去する。消去が完了したならば、消去完了信号を書き換え装置20に送信する。
【0034】ステップ46において、ECU10の受信部11は、送信許可信号を書き換え装置20に送信する。書き換え制御モードに移行した時点では、まだいかなるデータブロックも受信されていないので、受信バッファは空である。代替的に、受信バッファに空きがあることを確認した後に送信許可信号を送信してもよい。送信許可信号を受信したならば、書き換え装置20は、データブロック1をECU10に送信する。ECU10の受信部11は、受信したデータブロック1を受信バッファ12に格納する。
【0035】この時点では、まだいかなるデータブロックもROM16に書き込まれていないので、書き込みバッファ14は空である。転送部13は、受信バッファ12に格納されたデータブロック1を読み出し、該データブロック1を書き込みバッファ14に格納する。代替的に、書き込みバッファ14が空であることを確認した後で、転送を開始してもよい。
【0036】受信バッファ12から書き込みバッファ14にデータブロック1の転送が完了したとき、転送部13は、受信バッファ12からデータブロック1を消去する。言い換えると、転送部13は、データブロック1を、受信バッファ12から書き込みバッファ14に移動させる。
【0037】転送部13は、転送が完了した際に転送完了信号を送出する。この信号は、受信バッファ12に空きが生じたことを意味している。受信部11は、転送完了信号に応答して、書き換え装置20に、次のデータブロック2の送信を許可する送信許可信号を送る。
【0038】書き込み部15は、書き込みバッファ14に格納されたデータブロック1を読み出す。書き込み部15は、データブロック1に付加されているアドレスを抽出し、ROM16の該アドレスで指定された場所に、データブロック1を書き込む。ROM16への書き込みが完了したならば、書き込み部15は、書き込みバッファ14からデータブロック1を消去する。その後、書き込み部15は、書き込み完了信号を送出する。この信号は、書き込みバッファ14に空きが生じたことを意味している。
【0039】次のデータブロック2についての送信許可信号を受信したならば、書き換え装置20は、データブロック2をECU10に送信する。ECU10の受信部11は、受信したデータブロック2を受信バッファ12に格納する。
【0040】前回のサイクルのデータブロック1についての書き込み完了信号に応答して、転送部13は、受信バッファ12に格納されたデータブロック2を読み出し、書き込みバッファ14に格納する。
【0041】受信バッファ12から書き込みバッファ14にデータブロック2の転送が完了したならば、転送部13は、受信バッファ12からデータブロック2を消去する。その後、転送部13は、転送完了信号を送出する。この信号は、受信バッファ12に空きが生じたことを意味している。受信部11は、転送完了信号に応答して、書き換え装置20に、次のデータブロック3の送信を許可する送信許可信号を送る。
【0042】書き込み部15は、書き込みバッファ14に格納されたデータブロック2を読み出す。書き込み部16は、データブロック2に付加されているアドレスを抽出し、ROM16の該アドレスで指定された場所に、データブロック2を書き込む。ROM16への書き込みが完了したならば、書き込みバッファ14からデータブロック2を消去する。その後、書き込み部15は、書き込み完了信号を送出する。この信号は、書き込みバッファ14に空きが生じたことを意味している。
【0043】ステップS46は、すべてのデータブロックが書き換え装置20からECU10に送信されるまで繰り返される。たとえば1つのプログラムを送信する場合、該プログラムは、所定の長さのデータブロックに分割されて送信される。プログラムを構成するすべてのデータブロックが送信されるまで、ステップS46は繰り返される。
【0044】ステップS47において、書き換え装置20は、書き換え制御モードの解除を要求する信号をECU10に送信する。ECU10は、すべてのデータブロックのROM16への書き込みが完了したならば、たとえば書き換え制御フラグをゼロにリセットすることにより、書き換え制御モードから通常の制御モードに移行する。ECU10は、書き換え制御モードが解除されたことを示す信号を書き換え装置20に送る。
【0045】図3は、この発明の第2の実施例に従う書き換え動作のシーケンスを示す。図2に示される第1の実施例と異なるのは、ステップS46における、書き換え装置20からのデータブロックの受信制御である。書き込み制御については同じなので、説明を省略する。
【0046】消去完了信号を受信したならばステップS46に進み、書き換え装置20は、書き込み要求信号をECU10に送信する。ECU10の受信部11は、受信バッファ12に空きがあるかどうかチェックする。受信部11は、空きがあるならば、送信許可信号を書き換え装置20に送信し、空きがなければ、拒絶信号を書き換え装置20に送信する。
【0047】拒絶信号を受信したならば、書き換え装置20は、たとえば所定時間経過後に再び書き込み要求信号をECU10に送信する。送信許可信号を受信したならば、書き換え装置20は、データブロック1をECU10に送信する。ECU10の受信部11は、データブロック1を受信し、受信バッファ12に格納する。受信部11は、受信バッファ12への格納が完了したならば、受信完了信号を書き換え装置20に送信する。
【0048】受信完了信号を受信したならば、書き換え装置20は、次のデータブロック2についての書き換え要求信号をECU10に送信する。ECU10の受信部11は、受信バッファに空きがあるかどうかチェックする。受信部11は、空きがあるならば、送信許可信号を書き換え装置20に送信し、空きがなければ拒絶信号を書き換え装置20に送信する。前述したように、転送部13によってデータブロック1が受信バッファ12から書き込みバッファ14に転送されたとき、受信バッファ12に空きが生じる。
【0049】書き換え装置20は、拒絶信号を受信したならば、たとえば所定期間経過後に、再び書き換え要求信号をECU10に送信する。書き換え装置20は、送信許可信号を受信したならば、次のデータブロック2をECU10に送信する。ECU10の受信部11は、データブロック2を受信し、受信バッファ12に格納する。受信部11は、受信バッファ12への格納が完了したならば、受信完了信号を書き換え装置20に送信する。
【0050】上記の第1および第2のいずれの実施例においても、受信部11は、受信バッファ12に空きが生じたならば、書き換え装置20から次のデータブロックを受信する。また、転送部13は、書き込みバッファ14に空きが生じ、かつ受信バッファ12に転送待ちのデータブロックがあるならば、受信バッファ12から書き込みバッファ14への転送を開始する。受信バッファ12に今回のサイクルのデータブロックが書き込まれている間に、書き込みバッファ14に格納された前回のサイクルのデータブロックがROM16に書き込まれる。よって、書き換え時間が短縮される。
【0051】代替的に、受信部11および転送部13が一定の時間間隔で受信バッファおよび書き込みバッファを調べ、それぞれのバッファに空きがあるかどうかチェックしてもよい。
【0052】1回のデータ送信で送信されるデータブロックの大きさは、予め決められているのが好ましい(たとえば、8バイト)。データブロックの大きさが予め決められていれば、受信バッファおよび書き込みバッファの大きさをそれに合わせることができる。また、データブロックの受信および書き込みの並行度を上げることができる。しかしながら、データブロックの大きさを可変にしてもよい。」(段落【0019】ないし【0052】)

d)「【0053】図4?図7を参照して、本発明の一実施例に従う書き換え動作のタイムチャートのいくつかの例を説明する。図2および図3に示される両実施例は、いずれのタイムチャート例にも適用することができる。
【0054】図4は、1つの受信バッファ12および1つの書き込みバッファ14が設けられた場合の書き換え動作のタイムチャートの一例を示す。データブロックの大きさはすべて等しいと仮定する。書き換え装置20からECU10へのデータブロックの送信時間をTtx、データブロックのROM16への書き込み時間をTwrとする。
【0055】時間t1において、ECU10は、書き換え装置20から送信されたデータブロック1の受信を開始する。受信は時間t2において完了し、受信したデータブロック1は受信バッファ12に格納される。この時点では、いかなるデータブロックもROM16に対して書き込まれていないので、書き込みバッファ14は空である。受信バッファ12に格納されたデータブロック1は、すぐに書き込みバッファ14に転送される。転送が完了した時間t3において、書き込みバッファ14に格納されたデータブロック1のROM16への書き込みが開始される。
【0056】時間t3においてデータブロック1の書き込みバッファ14への転送が完了したので、受信バッファ12に空きが生じる。したがって、時間t3において、ECU10は、書き換え装置20からのデータブロック2の受信を開始する。受信は時間t4において完了し、受信したデータブロック2は受信バッファ12に格納される。
【0057】時間t5において、データブロック1のROM16への書き込みが完了する。したがって、時間t5において、書き込みバッファ14に空きが生じる。受信バッファ12に格納されていたデータブロック2は書き込みバッファ14に転送される。転送が完了した時間t6において、データブロック2のROM16への書き込みが開始される。
【0058】時間t6においてデータブロック2の書き込みバッファ14への転送が完了したので、受信バッファ12に空きが生じる。したがって、時間t6において、書き換え装置20からのデータブロック3の受信を開始する。受信は時間t7において完了し、受信したデータブロック3は受信バッファ12に格納される。
【0059】時間t8において、データブロック2のROM16への書き込みが完了したとき、書き込みバッファ14に空きが生じる。したがって、時間t8において、受信バッファ12に格納されていたデータブロック3の書き込みバッファ14への転送が開始される。転送が完了した時間t9において、データブロック3のROM16への書き込みが開始される。
【0060】図12と比較して明らかなように、本発明に従う書き換え制御によると、データの送信とデータの書き込みが並行に実施される。したがって、書き換え時間が短縮される。具体的には、図12に示される従来の書き換え動作によると、Nxサイクルにおける書き換え時間は、少なくとも「(Ttx+Twr)×Nx」であった。より詳細に述べると、Nxサイクルにおける書き換え時間は、「(Ttx+Twr+α)×Nx」で表される。ここでαは、データの受信が完了してから実際にデータの書き込みが開始されるまでの遅延、およびデータの書き込みが完了してからデータの受信が開始されるまでの遅延の合計を示す。
【0061】図4の例では、Nxサイクルの書き換え時間は、「(Twr+β)×Nx」である(ただし、1サイクル目のデータの送信および転送時間t1?t3は除く)。ここで、βは、受信バッファ12から書き込みバッファ14にデータが転送されて実際に書き込みが開始されるまでの遅延(たとえば、「t6-t5」)を示す。受信バッファ12および書き込みバッファ14は、アクセスが高速なRAMによって実現されているので、βは、Twrに比べてかなり小さい値を持つ。このように、図4に示されるように、データブロックの送信と並行してデータブロックの書き込みを実行することにより、書き換え時間を約半分に短縮することができる。
【0062】図4の例のように、Ttx<Twrの場合には、Nxサイクルにおける書き換え時間が「(Twr+β)×Nx」で表される。反対に、Ttx>Twrの場合には、「(Ttx+β)×Nx」で表される。これらの式から明らかなように、より書き換え時間を短縮させるために、1個のデータブロックの送信時間Ttxおよび書き込み時間Twrがなるべく等しくなるようデータブロックの大きさを選択するのが好ましい。
【0063】図5は、2個の受信バッファ121および122と2個の書き込みバッファ141および142が設けられた場合の書き換え動作のタイムチャートの一例を示す。データブロックの大きさはすべて等しく、送信時間Ttxと受信時間Twrがほぼ等しいと仮定する。
【0064】時間t1において、ECU10は、書き換え装置20からのデータブロック1の受信を開始する。受信は時間t2において完了し、受信したデータブロック1は受信バッファ121に格納される。この時点では、いかなるデータブロックもROM16に対して書き込まれていないので、書き込みバッファ141および142は空である。したがって、受信バッファ121に格納されたデータブロック1は、すぐに書き込みバッファ141に転送される。転送が完了した時間t3において、書き込みバッファ141からデータブロック1が読み出され、ROM16への書き込みが開始する。
【0065】時間t2において、受信バッファ121から書き込みバッファ141への転送は完了していないため受信バッファ121は空でないが、他方の受信バッファ122は空である。したがって、ECU10は、書き換え装置20からの次のデータブロック2の受信を開始する。受信は時間t4において完了し、受信したデータブロック2は受信バッファ122に格納される。
【0066】時間t4において、データブロック1のROM16への書き込みはまだ完了していないため書き込みバッファ141は空ではないが、他方の書き込みバッファ142は空である。したがって、受信バッファ122に格納されたデータブロック2は書き込みバッファ142に転送される。
【0067】時間t5においてデータブロック1のROM16への書き込みが完了したとき、続けて、データブロック2が書き込みバッファ142から読み出されてROM16への書き込みが開始される。
【0068】一方、受信バッファ121は時間t3に空にされている。したがって、時間t4において、ECU10は、書き換え装置20からのデータブロック3の受信を開始する。受信は時間t6において完了し、受信したデータブロック3は受信バッファ121に格納される。
【0069】時間t5において、データブロック1のROM16への書き込みが完了したので、書き込みバッファ141は空にされている。したがって、時間t6において、受信バッファ121に格納されていたデータブロック3は書き込みバッファ141に転送される。時間t7において、データブロック3のROM16への書き込みが開始される。
【0070】図5に示されるように、送信時間Ttxと書き込み時間Twrがほぼ等しい場合には、受信バッファと書き込みバッファをそれぞれ2個設けることにより、前述した受信バッファから書き込みバッファに転送されて実際にROMへの書き込みが開始されるまでの遅延“β”をなくすことができる。したがって、Nxサイクルに要する書き換え時間は、「Ttx(またはTwr)×Nx」で表される(ただし、1サイクル目のデータ送信および転送時間t1?t3は除く)。このように、書き換え時間は、図4のものよりもさらに短縮される。
【0071】図6は、1個の受信バッファ121と2個の書き込みバッファ141および142が設けられた場合の書き換え動作のタイムチャートのさらに一例を示す。データブロックの大きさはすべて等しく、送信時間Ttxよりも書き込み時間Twrの方が長いと仮定する。
【0072】時間t1において、ECU10は、書き換え装置20からのデータブロック1の受信を開始する。受信は時間t2において完了し、受信したデータブロック1は受信バッファ121に格納される。この時点では、いかなるデータブロックもROM16に対して書き込まれていないので、書き込みバッファ141および142は空である。したがって、受信バッファ121に格納されたデータブロック1は、すぐに書き込みバッファ141に転送される。転送が完了した時間t3において、書き込みバッファ141からデータブロック1が読み出され、ROM16への書き込みが開始される。
【0073】時間t3において、受信バッファ121から書き込みバッファ141への転送が完了したので、受信バッファ121に空きが生じる。したがって、時間t3において、書き換え装置20からの次のデータブロック2の受信を開始する。受信は時間t4において完了し、受信したデータブロック2は受信バッファ121に格納される。
【0074】時間t4において、データブロック1のROM16への書き込みはまだ完了していないので書き込みバッファ141は空ではないが、他方の書き込みバッファ142は空である。したがって、時間t4において、受信バッファ121に格納されたデータブロック2の書き込みバッファ142への転送が開始される。転送は時間t5において完了する。時間t6において、データブロック1のROM16への書き込みが完了したならば、連続して、書き込みバッファ142からデータブロック2が読み出され、ROM16への書き込みが開始される。書き込みは時間t9において完了する。
【0075】一方、転送が完了した時間t5において、受信バッファ121に空きが生じる。したがって、ECU10は、書き換え装置20からのデータブロック3の受信を開始する。受信は時間t7において完了し、受信したデータブロック3は受信バッファ121に格納される。
【0076】時間t6においてデータブロック1のROM16への書き込みが完了すると、書き込みバッファ141に空きが生じる。したがって、時間t7において、受信バッファ121に格納されていたデータブロック3は書き込みバッファ141に転送される。転送は時間t8において完了する。時間t9において、データブロック2のROM16への書き込みが完了したならば、連続して、書き込みバッファ141からデータブロック3が読み出され、ROM16への書き込みが開始される。書き込みは時間t10において完了する。
【0077】図6に示されるように、書き込み時間Twrが送信時間Ttxよりも長い場合には、書き込み動作が連続して実行されるのが好ましい。したがって、書き込みバッファの数を受信バッファより多くする。こうすることにより、書き込み動作を連続して実行することができる。図6に示される例によると、Nxサイクルにおける書き換え時間は、「Twr×Nx」で表される(ただし、1サイクル目の時間t1?t3は除く)。図5と同様に、送信時間および書き込み時間が異なる場合でも、受信バッファおよび書き込みバッファの数を調整することにより、書き換え時間を大きく短縮することができる。
【0078】送信時間Ttxが書き込み時間Twrよりも長い場合には、受信動作が連続して実行されるのが好ましい。したがってこの場合は、受信バッファの数を書き込みバッファの数よりも多くする。この場合のNxサイクルにおける書き換え時間は、「Ttx×Nx」で表される。」(段落【0053】ないし【0078】)

e)「【0090】図8は、図2に示される第1の実施例に従う、ECU10の受信部11によって実行されるデータブロックの受信を制御するプロセスを示すフローチャートである。
【0091】ステップS201において、1サイクル目の書き換えかどうか判断する。1サイクル目ならば、ステップ202を飛ばし、2サイクル目以降ならば、ステップ202に進む。すなわち、1サイクル目は、ROM16に書き込むべきデータを全く受信していない状態なので、転送完了信号が送出されない。したがって、この場合はステップS202を飛ばす。1サイクル目においては、受信バッファ12は空である。
【0092】ステップS202において、転送完了信号が送出されたかどうか判断する。すなわち、前回のサイクルで受信されたデータブロックが書き込みバッファ14に転送されたかどうか判断する。転送が完了したならば、受信バッファ12に空きが生じたことを意味する。したがって、ステップS203に進み、送信許可信号を書き換え装置20に送信する。ステップS204において、書き換え装置20からデータブロックを受信し、それを受信バッファ12に格納する。ステップS202において転送完了信号が送出されなければ、受信バッファに空きが生じていないことを示す。したがって、そのままこのルーチンを抜ける。
【0093】このように、第1の実施例によると、ECU10は、転送完了信号によって受信バッファ12に空きが生じたことを認識する。その後、書き換え装置20にデータブロックの送信を要求し、該データブロックの受信を開始する。
【0094】図9は、図3に示される第2の実施例に従う、ECU10の受信部11によって実行されるデータブロックの受信を制御するプロセスを示すフローチャートである。
【0095】ステップS251において、書き換え装置20から書き換え要求信号を受信したかどうか判断する。受信しなければ、そのままこのルーチンを抜ける。受信したならば、受信バッファ12に空きが存在するかどうか検査する(S252)。空きがなければ、拒絶信号を書き換え装置に送信する(S253)。空きがあれば、送信許可信号を書き換え装置に送信する(S254)。
【0096】ステップS255において、書き換え装置から転送されたデータブロックを受信し、受信バッファ12に格納する。ステップS256に進み、書き換え装置20に受信完了信号を送信する。
【0097】このように、第2の実施例によると、書き換え装置20からの要求に従って受信バッファ12の空きをチェックする。チェックの結果、受信バッファに空きがあることが判明されれば、書き換え装置20にデータブロックの送信を要求し、該データブロックの受信を開始する。
【0098】図10は、転送部13および書き込み部15によって実行され、少なくとも1つの受信バッファと少なくとも1つの書き込みバッファを設けた場合(図4?図6参照)の、データの書き込み制御のプロセスを示すフローチャートである。
【0099】ステップS301において、1サイクル目のデータブロックかどうか判断する。1サイクル目のデータブロックならばステップS303に進み、そうでなければステップS302に進む。1サイクル目のデータブロックならば、ROM16への書き込みが全く実施されていないので、書き込み完了信号は送出されない。したがってその場合、ステップS302を飛ばす。
【0100】ステップS302において、前回のサイクルにおいて受信したデータブロックについて書き込み完了信号が送出されたかどうか判断する。書き込み完了信号が送出されていなければ、まだ書き込みが終わっていないことを示すので、そのままルーチンを抜ける。書き込み完了信号が送出されたならば、受信バッファ12に格納されている、今回のサイクルのデータブロックを読み出し、書き込みバッファ14に格納する(S303)。ステップ304において、受信バッファ12から、ステップ303で転送したデータブロックを消去して、受信バッファ12に空きを作る。ステップS305において、転送完了信号を送出する。
【0101】ステップS306に進み、書き込みバッファ14に転送されたデータブロックを読み出し、該データブロックをROM16に書き込む。書き込みが完了したならば、書き込みバッファ14から、ステップ306で読み出したデータブロックを消去し、書き込みバッファに空きを作る(S307)。ステップ308に進み、書き込み完了信号を送出する。
【0102】図8および図9のいずれの受信制御にも、図10の書き込み制御を適用することができる。ただし、図9の受信制御の場合は、図10のステップS305に示される転送完了信号の送出は不要である。」(段落【0090】ないし【0102】)

f)「【0109】図8および図9のいずれの受信制御にも、図10および図11の書き込み制御を適用することができる。ただし、図9の受信制御の場合は、図10のステップ305および図11のステップS355に示される転送完了信号の送出は不要である。
【0110】このように、データブロックを受信して受信バッファに格納するプロセスと、データブロックを書き込みバッファに転送してROMに書き込むプロセスが、並行して実行される。その結果、書き換え時間が短縮される。
【0111】上記の実施例においては、受信バッファから書き込みバッファへの転送が完了したときにデータブロックを受信バッファから消去し、またROMへの書き込みが終了したときに書き込みバッファからデータブロックを消去している。しかしながら、受信バッファおよび書き込みバッファが複数のデータブロックを格納することができる場合、転送および書き込み完了の際に少なくとも1つのデータブロック分の空きが作られるならば、転送および書き込み完了の度に消去を実行しなくてもよい。たとえば、先入れ先出し方式でデータブロックを消去するようにしてもよい。すなわち、受信バッファにデータブロックが5個格納されることができるならば、データブロック1?5を順番に受信し、順番に書き込みバッファに転送する。データブロック5が書き込みバッファに転送された時点で、一番古いデータブロック1を消去して受信バッファ12に空きを作る。書き込みバッファについても、同様である。また、このような先入れ先出し方式が中間バッファにも適用されることができるのは当然である。
【0112】また、図4?図6の例では、前回のサイクルのデータブロックがROMに書き込まれている間に、今回のサイクルのデータブロックが受信される形態を示す。しかしながら、受信バッファおよび書き込みバッファが複数のデータブロックを格納することができるならば、前回のサイクルのデータブロックがROMに書き込まれている間に、次回以降のサイクルのデータブロックを受信するようにしてもよい。受信動作および書き込み動作は、それぞれ、データブロックの順番に実行されるが、どのサイクルの受信動作がどのサイクルの書き込み動作と並行して動くかということは、任意に設定することができる。
【0113】
【発明の効果】この発明によると、外部の書き換え装置からのデータの送信およびデータの車両制御装置内のメモリへの書き込みが並行して実施されるので、書き換え時間を短縮させることができる。」(段落【0109】ないし【0113】)

イ 刊行物1の記載事項及び図面の記載から分かること
a)上記アa)ないしf)(特に、b)の段落【0003】及びc)の段落【0023】)並びに図1の記載によれば、車両制御装置は、電気的にデータの消去及び書込みが可能な不揮発性メモリであるROMを備えることが分かる。

b)上記アa)ないしf)(特に、c)の記載)並びに図1ないし6及び図8ないし10の記載によれば、車両制御装置は、受信バッファ及び書き込みバッファを備え、受信バッファ及び書き込みバッファを使用して、外部の書き換え装置からデータを受信し、受信したデータを不揮発性メモリであるROMに書き込むことが分かる。
そして、受信バッファ及び書き込みバッファは、外部の書き換え装置からデータを受信し、受信したデータを不揮発性メモリであるROMに書き込むためのバッファ手段を構成していることが分かる。

c)上記アa)ないしf)(特に、c)の段落【0019】及び【0028】ないし【0044】)並びに図1ないし6及び図8ないし10の記載によれば、車両制御装置は、プログラムをデータブロック単位に分割した分割データを通信によって取得可能なものであることが分かる。
また、上記b)をあわせてみると、車両制御装置は、バッファ手段を使用し、分割データを受信し、受信した分割データを不揮発性メモリであるROMに書込むようにしたものであることが分かる。

ウ 引用発明
上記ア及びイを総合して、本願補正発明に倣って整理すると、刊行物1には、次の事項からなる発明(以下「引用発明」という。)が記載されていると認める。
「電気的にデータの消去及び書込みが可能な不揮発性メモリであるROMと、外部の書き換え装置からデータを受信し、不揮発性メモリであるROMに書き込むためのバッファ手段と、を備え、プログラムをデータブロック単位に分割した分割データを通信によって取得可能な車両制御装置であって、
バッファ手段を使用し、分割データを受信し、受信した分割データを不揮発性メモリであるROMに書込むようにした車両制御装置。」

(2)刊行物2
ア 刊行物2の記載事項
原査定の拒絶の理由に引用された、本件出願前に頒布された刊行物である特開2011-118922号公報(公開日は平成23年6月16日。以下、「刊行物2」という。)には、図面とともに次の事項が記載されている。
a)「【0013】
本発明は、上記課題を解決するためになされたもので、各バッファRAMのサイズを1セクタサイズ相当に低減し、製造コストが安価で、高速転送が可能であるとともに、書き込み・読出しの高速処理が可能な半導体記憶装置及びその読出し・書き込み方法を提供することを目的とする。
【0014】
また、本発明の他の目的は、上記性能を有するとともに、誤り訂正によりデータの信頼性向上が図れる半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【0015】
上記目的を達成するために、本発明による半導体記憶装置は、システムバスを介して外部ホスト端末とデータ転送可能に接続され、
複数個のブロック構成を有する不揮発性半導体メモリであって、各ブロック単位で読出し・書き込みのコマンドが実行処理され、1ブロックの容量サイズは外部ホスト端末がデータ読出し・書き込み単位とする1セクタサイズの複数倍である不揮発性半導体メモリと、
上記外部ホスト端末と上記不揮発性半導体メモリ間のデータ転送を媒介する2個のバッファメモリであって、各々が上記不揮発性半導体メモリの1セクタサイズに相当する容量を有する第1及び第2のバッファメモリと、
上記外部ホスト端末と上記バッファメモリ間のデータ転送および上記不揮発性半導体メモリと上記バッファメモリ間のデータ転送は、それぞれ上記第1及び第2のバッファメモリのうち別々のバッファメモリを選択し、一方のバッファメモリが外部ホスト端末との間で1セクタ分のデータの授受を行っている際には、もう一方のバッファメモリは不揮発性半導体メモリとの間で別の1セクタ分のデータの授受を行うように制御する制御手段とを有することを特徴とする。
【0016】
上記制御手段は、外部ホスト端末からのデータ読出し・書き込みの要求に応答して、前記不揮発性半導体メモリのブロックに対する読出し・書き込みのコマンドを印加し、順次セクタデータ毎に前記バッファメモリを介して外部ホスト端末と前記不揮発性半導体メモリ間のデータの授受を行う。
【0017】
また、上記制御手段は、1つのセクタデータの転送後は次のセクタデータの転送が継続できるように前記不揮発性半導体メモリへの制御レベルを保持し、データ転送の同時並列処理を行う。
【0018】
上記構成により、バッファメモリの容量を小さくできるので、低コストでの製造が可能となり、転送の並列処理ができるので、ホスト端末からみて高速な転送が実現できる。また、フラッシュメモリに対してブロック単位で処理を行うので、高速な書き込み・読出しが可能となり、処理時間の短縮を図ることができる。」(段落【0013】ないし【0018】)

b)「【0022】
また、本発明による不揮発性半導体メモリへのデータ書き込み方法は、
書き込み制御の初期化によって開始ブロックアドレスと開始セクタ番号と転送セクタ数を取得する工程と、
ホストからのデータ転送要求を発行し、バッファメモリへのデータ転送を開始する工程と、
フラッシュメモリのプログラム完了時に、ライトコマンド・ブロックアドレス印加処理を行う工程と、
ホスト端末からのデータ転送完了を待って、転送セクタ数を1減算カウントした後、処理されるべき転送セクタ数が0か否か判定する工程と、を有し、
転送セクタ数が0の場合は、ライトセクタ書き込み転送処理した後、ブロック処理を完了し、
転送セクタ数が0より大の場合は、バッファメモリの切り替えを行い、ホスト端末からのデータ転送要求を発行し、バッファメモリへのデータ転送を開始し、ライトセクタ書き込み転送を行い、対象セクタ番号を1だけインクレメントして次のセクタへの書き込みを行い、一方のバッファメモリが外部ホスト端末との間で1セクタ分のデータの授受を行っている際には、もう一方のバッファメモリは不揮発性半導体メモリとの間で別の1セクタ分のデータの授受を行うことを特徴とする。
【0023】
上記不揮発性半導体メモリのデータ読出し・書き込み方法によれば、バッファメモリの容量を小さくできるので、低コストでの製造が可能となり、転送の並列処理ができるので、ホスト端末からみて高速な転送が実現できる。また、フラッシュメモリに対してブロック単位で処理を行うので、高速な書き込み・読出しが可能となり、処理時間の短縮を図ることができる。
【発明の効果】
【0024】
以上のように、本発明によれば、バッファRAMの容量を小さくできるので、低コストでの製造が可能となり、転送の並列処理ができるので、ホストからみて高速な転送が実現できる。また、フラッシュメモリに対してブロック単位で処理を行うので、高速な書き込み・読出しが可能となる。さらに、上記効果を損なうことなく、誤り訂正によりデータの信頼性向上が図れる。」(段落【0022】ないし【0024】)

c)「【0026】
(実施例1)
図1乃至図5を用いて本発明の第1の実施例について説明する。なお、各図において共通する要素には同一の符号を付し、重複する説明については省略している。
【0027】
図1は、本発明による不揮発性半導体メモリを用いて構成された半導体記憶装置の1実施例のブロック構成を示す。同図において、半導体記憶装置は、制御信号生成手段としての機能を有する制御信号生成シーケンサ(SEQ)1と、複数のブロック階層構造を有するフラッシュメモリ2と、2つのバッファRAM(R1,R2)と、双方向バッファ3と、4つのセレクタ(S1,S2,S3,S4)とを備える。バッファRAM(R1,R2)は、それぞれホスト端末機からのデータの読出し・書き込みができるように、データバスによってセレクタ(S1,S2,S3)を介してホストインターフェース部4と接続されている。同様に、バッファRAM(R1,R2)は、フラッシュメモリ2に対するデータの読出し・書き込みができるように、データバスによってセレクタ(S2,S3,S4)および双方向バッファ3を介してフラッシュメモリ2と接続され、各セレクタによって接続されるデータバスが選択される。
【0028】
ここで、制御信号生成シーケンサ(SEQ)1は、各種のデータ転送を実施するために適切なタイミングで各ブロックに対して制御信号を与え、各セレクタの切替制御、バッファRAM(R1,R2)への制御信号、ブロックアドレス、フラッシュメモリ2への制御信号は全て制御信号生成シーケンサ(SEQ)1によって生成される(図3を用いて後述する)。
【0029】
図1に示す半導体記憶装置では、フラッシュメモリのリード、ライト、イレース処理はブロック単位で行われ、この1ブロックの容量サイズはホスト端末機が処理単位とする1セクタサイズの整数倍であり、本実施例では1ブロックサイズが4セクタサイズである構成例を示している。
【0030】
本発明では、ホスト端末機とフラッシュメモリ間のデータ転送を媒介するために設けられた2つのバッファRAM(R1,R2)としては、各々の記憶容量がホスト端末機の処理単位である1セクタサイズと同じ容量サイズのものが使用される。そのため、ホスト端末機とバッファRAM間のデータ転送、フラッシュメモリとバッファRAM間のデータ転送は、2つのバッファRAM(R1,R2)のうちそれぞれ別々のバッファRAMを選択して行い、一方のバッファRAM(例えばR1)がホスト端末機とデータの送受信を行っている際には、もう一方のバッファRAM(例えばR2)はフラッシュメモリとのデータ送受信を行うように構成されている。
【0031】
ホスト端末機からの読出し・書き込みの要求に応答して、制御信号生成シーケンサ(SEQ)1は、フラッシュメモリのアドレス指定されたブロックに対するリードコマンド・ライトコマンドを印加し、順次セクタ単位毎にバッファRAMを介してホスト端末機とフラッシュメモリ間のデータの授受を行い、これをブロック単位毎に繰り返してリードコマンド・ライトコマンドを実行する。ここで、1つのセクタデータの転送後は次のセクタデータの転送が継続できるようにフラッシュメモリへの制御信号はそのレベルが保持される。
【0032】
図2(a)はフラッシュメモリからホスト端末へのデータ読出し動作を示す模式図であり、図2(b)はホスト端末からフラッシュメモリへのデータ書き込み動作を示す模式図であり、フラッシュメモリは1ブロックサイズが2kバイト(4セクタサイズ)で構成された場合を示している。
【0033】
図2(a)に示すフラッシュメモリからのデータ読出し動作において、破線矢印で示すデータ転送Dtr1は、フラッシュメモリから例えばセクタ1のデータが前段階の処理ステップで予めバッファRAM(R1)に格納されていることを示している。次に実線矢印で示した2つのデータ転送Dtr2とDtr3 を同時に行う。即ち、バッファRAM(R1)に先に格納されたセクタ1のデータをバッファRAM(R1)から読み出してホストに転送する(Dtr3)と同時的に、フラッシュメモリから次のセクタ2のデータを読み出してもう一方のバッファRAM(R2)に転送(Dtr2)し格納する。バッファRAM(R2)に格納されたセクタ2のデータを読み出してホストに転送するときは、それと同時に、フラッシュメモリから次のセクタ3のデータを読み出してもう一方のバッファRAM(R1)に転送し格納する。
【0034】
同様に、図2(b)に示すホストからフラッシュメモリへのデータ書き込み動作において、破線矢印で示すデータ転送Dtw1は、ホスト端末から例えばセクタ1に対するデータが予めバッファRAM(R1)に格納されていることを示している。次に実線矢印で示した2つのデータ転送Dtw2とDtw3 を同時に行う。即ち、バッファRAM(R1)に先に格納されたセクタ1に対するデータを読み出してフラッシュメモリに転送する(Dtw3)と同時的に、ホスト端末から次のセクタ2に対するデータをバッファRAM(R2)に転送(Dtw2)し格納する。」(段落【0026】ないし【0034】)

d)「【0044】
図5は本実施例の半導体記憶装置の書き込み動作についての内部動作のフローチャートを示す。図4の読出し動作の場合と同様に、先ず、ステップ#501では、書き込み制御の初期化によって開始ブロックアドレス(BA)と開始セクタ番号(i)と転送セクタ数(SC)が取得される。次に、ステップ#502でホストからのデータ転送要求を発行し、バッファRAMへのデータ転送が開始される(ステップ#503)。ステップ#504でフラッシュメモリのプログラム完了待ちを行った後、ステップ#505でライトコマンド・ブロックアドレス印加(write_open)処理が行われる。
【0045】
ホスト端末からのデータ転送完了を待って(ステップ#506)、ステップ#507で転送セクタ数(SC)が1減算カウントされた後、ステップ#508で、転送セクタ数(SC)が0(未転送セクタなし)か否(未転送セクタ有り)か判定される。未転送セクタなしの場合(SC=0)は、ステップ#509のライトセクタ転送(書き込み)(write_sector)に移行し、ブロック処理完了ステップ(write_close) #510を経て、ステップ#511でフラッシュメモリのプログラム完了待ちを行った後終了する。
【0046】
未転送セクタ有りの場合(SC>0)は、ステップ#512でバッファRAMの切り替えが行われ、ステップ#513でホストからのデータ転送要求を発行し、バッファRAMへのデータ転送が開始される(ステップ#514)。次に、ステップ#515でライトセクタ転送(書き込み)(write_sector)処理を行い、対象セクタ番号を1だけインクレメントして次のセクタへの書き込みに移行する(ステップ#516)。
【0047】
ステップ#517で対象セクタ番号(i)が上限値か否か判定され、上限値以下の場合はステップ#506の処理工程にもどり、上限値より大の場合は、ブロック処理完了ステップ(write_close)#518での処理の後、ステップ#519でブロックアドレス(BA)を次のブロックに移行して対象セクタ番号(i)をi=0に設定し、再びステップ#504からの処理工程を繰り返す。
【0048】
本実施例によれば、バッファRAMの容量を従来技術の複数セクタ分相当と比べて顕著に小さくできるので、低コストでの製造が可能となり、転送の並列処理ができるので、ホストからみて高速な転送が実現できる。また、フラッシュメモリに対してブロック単位で処理を行うので、高速な書き込み・読出しが可能となる。」(段落【0044】ないし【0048】)

イ 刊行物2に記載された発明
上記アa)ないしd)並びに図1ないし3及び5の記載によれば、刊行物2には、次の事項(以下、「刊行物2に記載された発明」という。)が記載されていると認める。
「不揮発性半導体メモリであるフラッシュメモリを備え、ブロック単位のデータを1セクタサイズごとに分割した分割データを通信によって取得可能な半導体記憶装置において、第1及び第2のバッファRAMを備え、第1及び第2のバッファRAMを交互に使用して分割データを受信し、分割データの受信に使用しない方のバッファRAMを使用して受信した分割データを不揮発性半導体メモリであるフラッシュメモリに書込むようにした発明。」

3.対比
本願補正発明(以下、「前者」ともいう。)と引用発明(以下、「後者」ともいう。)とを、その機能、構造又は技術的意義を考慮して対比する。
・後者における「不揮発性メモリであるROM」は、前者における「不揮発性メモリ」に相当し、以下同様に、「プログラムをデータブロック単位に分割した分割データ」は「プログラムを所定サイズごとに分割した分割データ」に、「車両制御装置」は「自動車用電子制御装置」に、それぞれ相当する。

・後者における「外部の書き換え装置からデータを受信し、不揮発性メモリであるROMに書き込むためのバッファ手段」は、前者における「2つのバッファ」に、「所定のバッファ」という限りにおいて、相当する。

・後者における「バッファ手段を使用し、分割データを受信し、受信した分割データを不揮発性メモリであるROMに書込む」は、前者における「2つのバッファを交互に使用し、通信順を示すシーケンス番号が含まれた分割データを受信し、受信した分割データが、正しい順序で受信できたかどうかを検証することと並行して、分割データの受信に使用しない方のバッファを使用し受信した分割データを前記不揮発性メモリに書込み、書込んだ不揮発性のメモリ上の分割データを検証する」に、「所定のバッファを使用し、分割データを受信し、受信した分割データを不揮発性メモリに書込む」という限りにおいて、相当する。

したがって、両者は、
「電気的にデータの消去及び書込みが可能な不揮発性メモリと、所定のバッファと、を備え、プログラムを所定サイズごとに分割した分割データを通信によって取得可能な自動車用電子制御装置であって、
所定のバッファを使用し、分割データを受信し、受信した分割データを不揮発性メモリに書込むようにした自動車用電子制御装置。」の点で一致し、以下の点で相違している。

[相違点1]
所定のバッファに関し、本願補正発明においては、「2つのバッファ」であるのに対して、引用発明においては、「外部の書き換え装置からデータを受信し、不揮発性メモリであるROMに書き込むためのバッファ手段」であり、2つのバッファに特定されない点(以下、「相違点1」という。)。

[相違点2]
所定のバッファを使用し、分割データを受信し、受信した分割データを不揮発性メモリに書込むことに関し、本願補正発明においては、「2つのバッファを交互に使用し、通信順を示すシーケンス番号が含まれた分割データを受信し、受信した分割データが、正しい順序で受信できたかどうかを検証することと並行して、分割データの受信に使用しない方のバッファを使用し受信した分割データを前記不揮発性メモリに書込み、書込んだ不揮発性のメモリ上の分割データを検証する」ものであるのに対して、引用発明においては、「バッファ手段を使用し、分割データを受信し、受信した分割データを不揮発性メモリであるROMに書込む」ものである点(以下、「相違点2」という。)。

4.判断
上記相違点1及び2について検討する。
相違点1及び2の検討に先立ち、刊行物2に記載された発明を本願補正発明の用語を用いて表現するために、本願補正発明と刊行物2に記載された発明(以下、「後者2」ともいう。)とを、その機能、構造又は技術的意義を考慮して対比する。
・後者2における「不揮発性半導体メモリであるフラッシュメモリ」は前者における「電気的にデータの消去及び書込みが可能な不揮発性メモリ」に相当し、以下同様に、「1セクタサイズ」は「所定サイズ」に相当し、「分割データ」は「分割データ」に、「第1及び第2のバッファRAM」は「2つのバッファ」に、「分割データの受信に使用しない方のバッファRAM」は「分割データの受信に使用しない方のバッファ」に、それぞれ相当する。
・後者2における「ブロック単位のデータ」は、前者における「プログラム」に、「書込みデータ」という限りにおいて、相当する。
・後者2における「半導体記憶装置」は、前者における「自動車用電子制御装置」に、「不揮発性メモリへのデータ書込み機能を有する装置」という限りにおいて、相当する。
したがって、刊行物2に記載された発明は、本願補正発明の用語及び本願補正発明の上位概念の用語で表現すると、次のとおりの技術(以下、「刊行物2に記載された技術」という。)ということができる。
「電気的にデータの消去及び書込みが可能な不揮発性メモリを備え、書込みデータを所定サイズごとに分割した分割データを通信によって取得可能な不揮発性メモリへのデータ書込み機能を有する装置において、2つのバッファを備え、2つのバッファを交互に使用して分割データを受信し、分割データの受信に使用しない方のバッファを使用して受信した分割データを不揮発性メモリに書込むようにした技術。」
一方、引用発明は、刊行物2に記載された技術に対して、「電気的にデータの消去及び書込みが可能な不揮発性メモリ(引用発明における「不揮発性メモリであるROM」が相当。以下、括弧内は同様。)」を備え、「書込みデータ(プログラム)を所定サイズ(データブロック単位)ごとに分割した分割データを通信によって取得可能な不揮発性メモリへのデータ書込み機能を有する装置(車両制御装置)」において、「受信した分割データを不揮発性メモリに書込む」という共通の基本構成を有している。
そして、引用発明は、刊行物1の段落【0001】ないし【0016】の記載を参酌すると分かるように、不揮発性メモリであるROMの書き換え時間の短縮を課題とするものであるところ、刊行物2に記載された技術は、刊行物2の段落【0018】の記載を参酌すると分かるように、同様に、不揮発性メモリに対する書込みの処理時間の短縮を図ることを可能とするものであるから、引用発明において、刊行物2に記載された技術を適用することは、当業者が容易に想到し得たことである。
また、分割データを受信する際に、分割データを通信順を示すシーケンス番号が含まれたものとし、受信した分割データが、正しい順序で受信できたかどうかを検証することは、本件出願前に慣用の技術(必要であれば、特開2009-207099号公報(特に、段落【0102】)及び特開2011-160181号公報(特に、【請求項3】)を参照。以下、「慣用技術1」という。)であり、さらに、メモリへの書込みの際に、書込んだメモリ上のデータを検証することも、本件出願前に慣用の技術(必要であれば、原査定の拒絶の理由に引用された特開平10-111863号公報(特に、段落【0067】)を参照。以下、「慣用技術2」という。)であるところ、引用発明において、これらを採用することは、当業者が適宜なし得ることである。
そうすると、引用発明において、刊行物2に記載された技術を適用するとともに、慣用技術1及び2を採用することにより、バッファ手段として2つのバッファを備えたものとするとともに、2つのバッファを交互に使用し、通信順を示すシーケンス番号が含まれた分割データを受信し、受信した分割データが、正しい順序で受信できたかどうかを検証することと並行して、分割データの受信に使用しない方のバッファを使用し受信した分割データを不揮発性メモリであるROMに書込み、書込んだ不揮発性メモリであるROM上の分割データを検証するようにし、上記相違点1及び2に係る本願補正発明の発明特定事項とすることは、当業者が容易になし得たことである。

そして、本願補正発明は、全体としてみても、引用発明、刊行物2に記載された技術、慣用技術1及び慣用技術2から予測される以上の格別な効果を奏するものではない。
したがって、本願補正発明は、引用発明、刊行物2に記載された技術、慣用技術1及び慣用技術2に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許出願の際独立して特許を受けることができないものである。

〔4〕むすび
以上のとおり、本件補正は、特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するので、同法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。
よって、[補正の却下の決定の結論]のとおり決定する。


第3 本願発明について
1.本願発明
本件補正は上記のとおり却下されたので、本件出願の請求項1に係る発明(以下、同項記載の発明を「本願発明」という。)は、平成25年10月15日に提出された手続補正書により補正された特許請求の範囲の請求項1に記載された事項により特定されるものであるところ、前記第2[理由]〔1〕(A)に示したとおりのものである。

2.刊行物
原査定の拒絶の理由に引用された刊行物1及びその記載事項、並びに、引用発明は、前記第2[理由]〔3〕2.(1)に記載したとおりであり、原査定の拒絶の理由に引用された刊行物2及びその記載事項、並びに、刊行物2に記載された発明は、前記第2[理由]〔3〕2.(2)に記載したとおりであり、さらに刊行物2に記載された技術は、前記第2[理由]〔3〕4.に記載したとおりである。

3.対比・判断
本願発明は、前記第2[理由]〔3〕で検討した本願補正発明において、「通信順を示すシーケンス番号が含まれた分割データ」という発明特定事項について、「通信順を示すシーケンス番号が含まれた」というデータ内容の限定を削除するとともに、「受信した分割データが、正しい順序で受信できたかどうかを検証すること」という発明特定事項について、「受信した分割データを検証すること」とし、検証内容の限定を削除したものに相当する。
そうすると、本願発明の発明特定事項である「分割データ」及び「受信した分割データを検証すること」について限定したものに相当する本願補正発明が、前記第2[理由]〔3〕に記載したとおり、引用発明、刊行物2に記載された技術、慣用技術1及び慣用技術2に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用発明、刊行物2に記載された技術、慣用技術1及び慣用技術2に基づいて、当業者が容易に発明をすることができたものであり、特許法第29条第2項の規定により特許を受けることができない。

4.むすび
以上のとおり、本願発明は、特許法第29条第2項の規定により特許を受けることができないから、本件出願は拒絶すべきものである。

よって、結論のとおり審決する。
 
審理終結日 2015-04-08 
結審通知日 2015-04-14 
審決日 2015-04-27 
出願番号 特願2011-205440(P2011-205440)
審決分類 P 1 8・ 575- Z (F02D)
P 1 8・ 121- Z (F02D)
最終処分 不成立  
前審関与審査官 竹下 和志後藤 信朗  
特許庁審判長 伊藤 元人
特許庁審判官 佐々木 訓
槙原 進
発明の名称 自動車用電子制御装置  
代理人 西山 春之  
代理人 小川 護晃  
代理人 関谷 充司  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ