ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H03M |
|---|---|
| 管理番号 | 1302234 |
| 審判番号 | 不服2014-4445 |
| 総通号数 | 188 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2015-08-28 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2014-03-07 |
| 確定日 | 2015-06-17 |
| 事件の表示 | 特願2007-198612「ハードウェア共用および直列和積アーキテクチャを用いる低密度パリティ検査復号の方法および装置」拒絶査定不服審判事件〔平成20年 2月14日出願公開、特開2008- 35527〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1 手続の経緯 本願は,平成19年7月31日(パリ条約による優先権主張2006年7月31日,米国)の出願であって,平成25年11月1日付けで拒絶査定がされ,これに対して平成26年3月7日に審判請求がされるとともに,同日に手続補正がされ,その後,同年11月10日付けで上申書が提出されたものである。 第2 補正の却下の決定 [補正却下の決定の結論] 平成26年3月7日付けの手続補正(以下「本件補正」という。)を却下する。 [理由] 1 本件補正の内容 本件補正は,特許請求の範囲及び明細書を補正するものであって,特許請求の範囲の請求項3については,本件補正の前後で以下のとおりである。 ・補正前 「【請求項3】 相互に接続されたビット・ノードおよび検査ノードを有する2部グラフを用いて記述されることが可能な符号を復号する復号器であって、 ビット・ノード更新ユニットと、 前記ビット・ノード更新ユニットに接続されて、1つまたは複数の変換された絶対値に基づいて、複数の、検査ノードからビット・ノードへのメッセージを計算する、複数の並列の検査ノード更新ユニットと、を備える復号器。」 ・補正後 「【請求項3】 相互に接続されたビット・ノードおよび検査ノードを有する2部グラフを用いて記述されることが可能な符号を復号する復号器であって、 1番目のビット・ノード更新ユニットと、 前記ビット・ノード更新ユニットに接続されて、1つまたは複数の変換された絶対値に基づいて、複数の、検査ノードからビット・ノードへのメッセージを計算する、複数の並列の検査ノード更新ユニットと、を備え、前記変換された絶対値の各々がビット・ノードから検査ノードへのメッセージの対応する絶対値を当てはめられる非線形関数の結果を含む復号器。」 2 補正事項の整理 本件補正による特許請求の範囲の請求項3についての補正を整理すると,次のとおりとなる。(当審注.下線は補正箇所を示し,当審で付加したもの。) ・補正事項1 補正前の請求項3に記載の発明特定事項である「ビット・ノード更新ユニット」を「1番目のビット・ノード更新ユニット」と補正すること。 ・補正事項2 補正前の請求項3の「変換された絶対値」は,「前記変換された絶対値の各々がビット・ノードから検査ノードへのメッセージの対応する絶対値を当てはめられる非線形関数の結果を含む」ことを付加する補正をすること。 3 補正の適否について 本願の願書に最初に添付した明細書の記載から,上記補正事項1及び2は本願の願書に最初に添付した明細書,特許請求の範囲又は図面に記載された事項の範囲内においてされたものであることは明らかであるので,特許法第17条の2第3項及び第4項の規定に適合する。 そして,上記補正事項1は,補正前の請求項3に記載された発明特定事項である「ビット・ノード更新ユニット」を,「1番目のビット・ノード更新ユニット」であると技術的に限定し,上記補正事項2は,補正前の請求項3に記載された発明特定事項である「変換された絶対値」は,「前記変換された絶対値の各々がビット・ノードから検査ノードへのメッセージの対応する絶対値を当てはめられる非線形関数の結果を含む」ことを技術的に限定するもので,補正前の請求項3に記載された発明特定事項を限定的に減縮するから,特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 4 独立特許要件についての検討 (1)検討の前提 上記3で検討したとおり,本件補正による請求項3についての補正事項1及び2は,特許法第17条の2第5項第2号に掲げる,特許請求の範囲の減縮を目的とするものに該当するから,本件補正後の請求項3に記載された事項により特定される発明が,特許出願の際,独立して特許を受けることができるものであるか否かにつき,さらに検討する。 (2)本願補正発明 本件補正後の請求項3に係る発明(以下「本願補正発明」という。)は,次のとおりのものと認める。 「【請求項3】 相互に接続されたビット・ノードおよび検査ノードを有する2部グラフを用いて記述されることが可能な符号を復号する復号器であって、 1番目のビット・ノード更新ユニットと、 前記ビット・ノード更新ユニットに接続されて、1つまたは複数の変換された絶対値に基づいて、複数の、検査ノードからビット・ノードへのメッセージを計算する、複数の並列の検査ノード更新ユニットと、を備え、前記変換された絶対値の各々がビット・ノードから検査ノードへのメッセージの対応する絶対値を当てはめられる非線形関数の結果を含む復号器。」 (3)引用文献の記載と引用発明 ア 引用文献 原査定の拒絶の理由に引用された,本願の優先日前に日本国内において頒布された刊行物である,特開2004-343170号公報(以下「引用文献」という。)には,図5ないし8,及び図12ないし14とともに,次の記載がある。(当審注.下線は当審において付加した。以下同じ) (ア)「【0013】 まず、LDPC符号の復号においては、図2に示すように、ステップS11において、受信値U_(0)(ｕ_(0i))が受信され、メッセージｕ_(j)が”0”に初期化されるとともに、繰り返し処理のカウンタとしての整数をとる変数kが”0”に初期化され、ステップS12に進む。ステップS12において、受信値U_(0)(ｕ_(0i))に基づいて、式(1)に示す演算(バリアブルノードの演算)を行うことによってメッセージｖ_(i)が求められ、さらに、このメッセージｖ_(i)に基づいて、式(2)に示す演算(チェックノードの演算)を行うことによってメッセージｕ_(j)が求められる。 【0014】 【数1】 _(dｖ-1 ) ｖ_(i)=ｕ_(0i)+ Σ ｕ_(j) ・・・(1) ^(j=1) 【0015】 【数2】 _(dc-1) ｔanh(ｕ_(j)/2)= Π ｔanh(ｖ_(i)/2) ・・・(2) ^(i=1) 【0016】 ここで、式(1)と式(2)におけるd_(ｖ)とd_(c)は、それぞれ、検査行列Hの縦方向(列)と横方向(行)の”1”の個数を示す任意に選択可能とされるパラメータであり、例えば、(3,6)符号の場合には、d_(ｖ)=3,d_(c)=6となる。 【0017】 なお、式(1)または(2)の演算においては、それぞれ、メッセージを出力しようとする枝(edge)(バリアブルノードとチェックノードとを結ぶ線)から入力されたメッセージを、和または積演算のパラメータとしては用いないことから、和または積演算の範囲が、1乃至d_(ｖ)-1または1乃至d_(c)-1となっている。また、式(2)に示す演算は、実際には、2入力ｖ_(1),ｖ_(2)に対する1出力で定義される式(3)に示す関数R(ｖ_(1),ｖ_(2))のテーブルを予め作成しておき、これを式(4)に示すように連続的(再帰的)に用いることによって行われる。」 (イ)「【0025】 また、一方で、近年、LDPC符号の復号の実装法に関する研究も行われている。実装方法について述べる前に、まず、LDPC符号の復号を摸式化して説明する。 【0026】 図4は、(3,6)LDPC符号(符号化率1/2、符号長12)の検査行列(ｐaｒiｔｙ check maｔｒiｘ)の例である。LDPC符号の検査行列は、図5のように、タナーグラフを用いて書き表すことができる。ここで、図5において、”+”で表わされるのが、チェックノードであり、”=”で表わされるのが、バリアブルノードである。チェックノードとバリアブルノードは、それぞれ、検査行列の行と列に対応する。チェックノードとバリアブルノードとの間の結線は、枝(edge)であり、検査行列の”1”に相当する。即ち、検査行列の第j行第i列のコンポーネントが1である場合には、図5において、上からi番目のバリアブルノード(”=”のノード)と、上からj番目のチェックノード(”+”のノード)とが、枝により接続される。枝は、バリアブルノードに対応する符号ビットが、チェックノードに対応する拘束条件を持つことを表わす。なお、図5は、図4の検査行列のタナーグラフとなっている。 【0027】 LDPC符号の復号方法であるサムプロダクトアルゴリズム(Sｕm Pｒｏdｕcｔ Algｏｒiｔhm)では、バリアブルノードの演算とチェックノードの演算とが繰り返し行われる。」 (ウ)「【0029】 次に、チェックノードの演算について説明する前に、式(2)を、式a×b=eｘｐ｛ln(｜a｜)+ln(｜b｜)｝×ｓign(a)×ｓign(b)の関係を用いて、式(6)のように書き直す。但し、ｓign(ｘ)は、ｘ≧0のとき1であり、ｘ＜0のとき-1である。 ・・・ 【0031】 更に、ｘ≧0において、φ(ｘ)=ln(ｔanh(ｘ/2))と定義すると、φ^(-1)(ｘ)=2ｔanh^(-1)(e^(-ｘ))であるから、式(6)は、式(7)のように書くことができる。 【0032】 【数7】 _(dc-1 dc-1 ) ｕ_(j)=φ^(-1)( Σ φ(｜ｖ_(i)｜))× Π ｓign(ｖ_(i)) ^(i=1 i=1 ) ・・・(7) 【0033】 チェックノードでは、図7のように、式(7)の演算(チェックノード演算)を行う。すなわち、図7において、計算しようとしている枝に対応するメッセージｕ_(j)は、チェックノードに繋がっている残りの枝からのメッセージｖ_(1),ｖ_(2),ｖ_(3),ｖ_(4),ｖ_(5)を用いて計算される。他の枝に対応するメッセージも同様に計算される。 【0034】 なお、関数φ(ｘ)は、φ(ｘ)=ln((e^(ｘ)+1)/(e^(ｘ)-1))とも表すことができ、ｘ＞0において、φ(ｘ)=φ^(-1)(ｘ)である。関数φ(ｘ)およびφ^(-1)(ｘ)をハードウェアに実装する際には、LUT(Lｏｏk Uｐ Table)を用いて実装される場合があるが、両者共に同一のLUTとなる。 【0035】 サムプロダクトアルゴリズムをハードウェアに実装する場合、式(1)で表わされるバリアブルノード演算および式(7)で表わされるチェックノード演算とを、適度な回路規模と動作周波数で繰り返し行うことが必要である。 【0036】 復号装置の実装の例として、まず、単純に各ノードの演算を一つずつ順次行うことによって復号を行う場合(fｕll ｓeｒial decｏding)の実装法について説明する。 【0037】 なお、ここでは、例えば、図8の、30(行)×90(列)の検査行列で表現される符号(符号化率2/3、符号長90)を復号することとする。図8の検査行列の1の数は269であり、従って、そのタナーグラフでは、枝の数は269個となる。ここで、図8の検査行列では(後述する図15乃至図17においても同様)、0を、”.”で表現している。 【0038】 図9は、LDPC符号の1回復号を行う復号装置の構成例を示している。」 (エ)「【0055】 次に、全ノードの演算を同時に行うことによって復号を行う場合(fｕll ｐaｒallel decｏding)の復号装置の実装法について説明する。 【0056】 この実装法については、例えば、非特許文献1に記載されている。 【0057】 図12は、図8の検査行列で表現される符号(符号化率2/3、符号長90)を復号する復号装置の一例の構成を示している。 【0058】 図12の復号装置では、枝用メモリ202または206から、269個ある枝に対応するメッセージデータを全て同時に読み出し、そのメッセージデータを用いて、269個の枝に対応する新たなメッセージデータを演算する。さらに、その演算の結果求められた新たなメッセージデータが全て同時に後段の枝用メモリ206または202に格納されていく。そして、図12の復号装置を繰り返し用いることで繰り返し復号が実現される。 【0059】 図12において、復号装置は、1つの受信用メモリ205、2つの枝入れ替え装置200および203、2つの枝用メモリ202および206、30個のチェックノード計算器201_(1)乃至201_(30)、90個のバリアブルノード計算器204_(1)乃至204_(90)からなる。以下、各部について詳細に説明する。 【0060】 枝用メモリ206は、前段のバリアブルノード計算器204_(1)乃至204_(90)からの出力メッセージD206_(1)乃至D206_(90)を全て同時に格納し、次の時刻(次のクロックのタイミング)に、メッセージD206_(1)乃至D206_(90)を、メッセージD207_(1)乃至D207_(90)として読み出し、次段の枝入れ替え装置200に、メッセージD200(D200_(1)乃至D200_(90))として供給する。枝入れ替え装置200は、枝用メモリ206から供給されたメッセージD200_(1)乃至D200_(90)の順番を、図8の検査行列に従って並び替え(入れ替え)、チェックノード計算器201_(1)乃至201_(30)に、それぞれ必要なメッセージD201_(1)乃至D201_(30)を供給する。 【0061】 チェックノード計算器201_(1)乃至201_(30)は、枝入れ替え装置200から供給されるメッセージD201_(1)乃至D201_(30)を用いて式(7)に従って演算を行い、その演算の結果得られるメッセージD202_(1)乃至D202_(30)を、枝用メモリ202に供給する。 【0062】 ここで、図13は、チェックノード演算を同時に行う図12のチェックノード計算器201_(m)(m=1,2,・・・,30)の構成例を示している。 【0063】 図13のチェックノード計算器201_(m)では、図10のチェックノード計算器101と同様にして、式(7)のチェックノード演算が行われるが、そのチェックノード演算が、すべての枝について同時に行われる。 【0064】 即ち、図13のチェックノード計算器201_(m)では、枝入れ替え装置200から供給される図8の検査行列の各列に対応するバリアブルノードからのメッセージが全て同時に読み込まれ、式(7)におけるφ(｜ｖ_(i)｜)の演算がLUTによって行われる。さらに、検査行列の1行に亘る各列に対応するバリアブルノードからのメッセージｖ_(i)から求められたφ(｜ｖ_(i)｜)が積算され、これにより、全ての枝からのメッセージｖ_(i)から求められたφ(｜ｖ_(i)｜)の積算値が求められる。その後、その積算値から、メッセージｕ_(j)を求めたい枝から求められたφ(｜ｖ_(i)｜)が減算され、これにより、メッセージｕ_(j)を求めたい枝について、式(7)におけるΣφ(｜ｖ_(i)｜)が求められる。即ち、チェックノードへの枝すべてからのメッセージの和から、メッセージｕ_(j)を求めたい枝からのメッセージを減算することで、メッセージｕ_(j)を求めたい枝へのメッセージが求められる。さらに、LUTによって、式(7)におけるφ^(-1)(Σφ(｜ｖ_(i)｜))の演算が行われる。同時に、メッセージｕ_(j)の符号ビット、即ち、式(7)におけるΠｓign(ｖ_(i))も、EXOR回路を用いて同様に計算される。以上のようにして、式(7)の演算が行われ、メッセージｕ_(j)が求められる。 【0065】 なお、図13では、各メッセージが符号ビットを合わせて合計6ビットに量子化されているものとして、チェックノード計算器201_(m)を表している。また、図13の回路は一つのチェックノードに相当する。ここで処理の対象としている図8の検査行列については、その行数である30行のチェックノードが存在するから、図12の復号装置は、図13に示したようなチェックノード計算器201_(m)を30個有している。 【0066】 ここで、図13のチェックノード計算器201_(m)では、9個のメッセージを同時に計算することができる。そして、ここで処理の対象としている図8の検査行列の行の重みは、第1行が8で、第2乃至第30行が9であるため、即ち、チェックノードに供給されるメッセージの数が、8のケースが1つと、9のケースが29あるため、チェックノード計算器201_(1)は、図13の回路と同様の8つのメッセージを同時に計算することができる回路構成となっており、チェックノード計算器201_(2)乃至201_(30)は、図13の回路と同一構成となっている。 【0067】 図12に戻り、枝用メモリ202は、前段のチェックノード計算器201_(1)乃至201_(30)から供給される出力メッセージD202_(1)乃至D202_(30)を全て同時に格納し、次の時刻に、そのすべてのメッセージD202_(1)乃至D202_(30)を、出力メッセージD203_(1)乃至D203_(30)として、次段の枝入れ替え装置203に供給する。 【0068】 枝入れ替え装置203は、枝用メモリ202から供給されたメッセージD203_(1)乃至D203_(30)の順番を図8の検査行列に従って並び替え、バリアブルノード計算器204_(1)乃至204_(90)に、それぞれ必要なメッセージD204_(1)乃至D204_(90)を供給する。 【0069】 バリアブルノード計算器204_(1)乃至204_(90)は、枝入れ替え装置203から供給されるメッセージD204_(1)乃至D204_(90)と、受信用メモリ205から供給される受信データ(受信値)D205_(1)乃至D205_(90)を用いて式(1)に従って演算を行い、その演算の結果得られるメッセージD206_(1)乃至D206_(90)を、次段の枝用メモリ206に供給する。 【0070】 ここで、図14は、バリアブルノード演算を同時に行う図12のバリアブルノード計算器204_(ｐ)(ｐ=1,2,・・・,90)の構成例を示している。 【0071】 図14のバリアブルノード計算器204ｐでは、図11のバリアブルノード計算器103と同様にして、式(7)のチェックノード演算が行われるが、そのチェックノード演算が、すべての枝について同時に行われる。 【0072】 即ち、図14のバリアブルノード計算器204_(ｐ)では、枝入れ替え装置203から供給される、検査行列の各行に対応するチェックノードからのメッセージｕ_(j)が全て同時に読み込まれ、検査行列の1列に亘る各行に対応するチェックノードからのメッセージが積算されて、その積算値が求められる。その後、その積算値から、メッセージｖ_(i)を求めたい枝から供給されたメッセージが減算され、その結果得られる減算値から、受信値ｕ_(0i)を加算することで、式(1)の演算が行われ、これにより、メッセージｖiが求められる。即ち、バリアブルノードへの枝すべてからのメッセージの和から、メッセージｖiを求めたい枝からのメッセージを減算することで、メッセージｖiを求めたい枝へのメッセージが求められる。」 イ 引用発明 (ア)上記ア(イ)及び図5によれば,引用文献には,LDPC符号の検査行列がタナーグラフを用いて書き表されること,及び検査行列の行と列に対応するタナーグラフのチェックノードとバリアブルノードが枝により接続されることについて記載されている。 そして,上記ア(ウ),(エ)及び図12によれば,引用文献には,LDPC符号を復号する復号装置について記載されている。 そうすると,上記ア(イ),(ウ),(エ)及び図5,12から,引用文献には,枝により接続されたバリアブルノードとチェックノードを有するタナーグラフで検査行列が表されるLDPC符号の復号装置について記載されているということができる。 (イ)上記ア(ア),(エ)及び図12,14によれば,引用文献には,バリアブルノード計算器204_(ｐ)は式(1)の演算をすることにより,メッセージｖ_(i)を求めたい枝へのメッセージを演算するものであることについて記載されている。 そして,上記ア(エ)及び図12より,並列に構成される複数のバリアブルノード計算器204_(ｐ)からなる復号装置について記載されているといえる。 そうすると,上記ア(ア),(エ)及び図12,14より,引用文献には,複数の並列のバリアブルノード計算器204_(ｐ)からなる復号装置について記載されているということができる。 (ウ)上記ア(ウ),(エ)及び図12,13から,引用文献には,チェックノード計算器201_(m)は,式(7)の演算を行うことでメッセージｕ_(j)を求め,チェックノード計算器201_(m)に接続される枝用メモリ202に供給することについて記載されているといえる。 そして,上記ア(エ)及び図12より,並列に構成される複数のチェックノード計算器201_(m)からなる復号装置について記載されているといえる。 そうすると,上記ア(ウ),(エ)及び図12,14より,引用文献には,枝用メモリ202に接続された複数の並列のチェックノード計算器201_(m)からなる復号装置について記載されているということができる。 (エ)上記ア(ア),(ウ),(エ)及び図7,12,13によれば,引用文献には,各チェックノード計算器201_(m)は,メッセージｖ_(i)についてφ(｜ｖ_(i)｜)を演算し,チェックノードへの枝すべてからのφ(｜ｖ_(i)｜)の和から,メッセージｕ_(j)を求めたい枝から求められたφ(｜ｖ_(i)｜)を減算するすることで,チェックノードからバリアブルノードへの求めたい枝のメッセージｕ_(j)を演算することについて記載されている。 そうすると,上記ア(ア),(ウ),(エ)及び図7,12,13により,引用文献には,複数のφ(｜ｖ_(i)｜)の和から,複数のチェックノードからバリアブルノードへのメッセージｕ_(j)を演算する複数のチェックノード計算器201_(m)について記載されているということができる。 (オ)上記ア(ウ),(エ)によれば,引用文献には,各φ(｜ｖ_(i)｜)は,バリアブルノードからチェックノードへのメッセージｖ_(i)の絶対値｜ｖ_(i)｜を,関数φ(ｘ)=ln((e^(ｘ)+1)/(e^(ｘ)-1))に当てはめて演算したものであることについて記載されている。 そうすると,上記ア(ウ),(エ)により,引用文献には,各φ(｜ｖ_(i)｜)は,バリアブルノードからチェックノードへのメッセージｖ_(i)の絶対値｜ｖ_(i)｜を当てはめた関数φ(ｘ)=ln((e^(ｘ)+1)/(e^(ｘ)-1))を演算したものであることについて記載されているということができる。 上記(ア)ないし(オ)より,引用文献には,次の発明(以下「引用発明」という。)が記載されていると認められる。 「枝により接続されたバリアブルノードとチェックノードを有するタナーグラフで検査行列が表されるLDPC符号の復号装置であって, 複数の並列のバリアブルノード計算器204_(ｐ)と, 枝用メモリ202に接続され,複数のφ(｜ｖ_(i)｜)の和から,複数のチェックノードからバリアブルノードへのメッセージｕ_(j)を演算する複数の並列のチェックノード計算器201_(m) からなり, 各φ(｜ｖ_(i)｜)は,バリアブルノードからチェックノードへのメッセージｖ_(i)の絶対値｜ｖ_(i)｜を当てはめた関数φ(ｘ)=ln((e^(ｘ)+1)/(e^(ｘ)-1))を演算したものである復号装置。」 (4) 本願補正発明と引用発明との対比 ア 対比 (ア)引用発明における「枝により接続」,「バリアブルノード」,「チェックノード」,「タナーグラフ」,「タナーグラフで検査行列が表されるLDPC符号」,及び「復号装置」は,それぞれ,本願補正発明の「相互に接続」,「ビット・ノード」,「検査ノード」,「2部グラフ」,「2部グラフを用いて記述されることが可能な符号」,及び「復号器」に相当するといえる。 そうすると,引用発明は,本願補正発明における「相互に接続されたビット・ノードおよび検査ノードを有する2部グラフを用いて記述されることが可能な符号を復号する復号器」に相当する構成を備えるということができる。 (イ)引用発明における「複数の並列のバリアブルノード計算器204_(ｐ)」は,バリアブルノードからチェックノードへのメッセージを演算するものであるから,バリアブルノードを更新するものであるといえる。 そうすると,引用発明における「複数の並列のバリアブルノード計算器204_(ｐ)」と,本願補正発明の「ビット・ノード更新ユニット」とは,後述する相違点に係る構成を除き,「ビット・ノード更新手段」を備える点で共通するということができる。 (ウ)引用発明における「複数のφ(｜ｖ_(i)｜)の和から」,「複数のチェックノードからバリアブルノードへのメッセージｕ_(j)」,「演算する」,「複数の並列のチェックノード計算器201_(m) 」及び「からなり」は,それぞれ,本願補正発明の「複数の変換された絶対値に基づいて」,「複数の,検査ノードからビット・ノードへのメッセージ」,「計算する」,「複数の並列の検査ノード更新ユニット」及び「を備え」に相当するといえる。 そうすると,後述する相違点に係る構成を除き,本願補正発明と引用発明とは,「複数の変換された絶対値に基づいて,複数の,検査ノードからビット・ノードへのメッセージを計算する,複数の並列の検査ノード更新ユニットと,を備え」るという点で共通するということができる。 (エ)引用発明における「各φ(｜ｖ_(i)｜)」,「バリアブルノードからチェックノードへのメッセージｖ_(i)」,「絶対値｜ｖ_(i)｜」及び「関数φ(ｘ)=ln((e^(ｘ)+1)/(e^(ｘ)-1))を演算したもの」は,それぞれ,本願補正発明の「前記変換された絶対値の各々」,「ビット・ノードから検査ノードへのメッセージ」,「対応する絶対値」及び「非線形関数の結果」に相当するといえる。 そうすると,本願補正発明と引用発明とは,「前記変換された絶対値の各々がビット・ノードから検査ノードへのメッセージの対応する絶対値を当てはめられた非線形関数の結果を含む」に相当する構成を備えるということができる。 イ 一致点及び相違点 上記アから,本願補正発明と引用発明との一致点と相違点は,次のとおりである。 [一致点] 「相互に接続されたビット・ノードおよび検査ノードを有する2部グラフを用いて記述されることが可能な符号を復号する復号器であって, ビット・ノード更新手段と, 複数の変換された絶対値に基づいて,複数の,検査ノードからビット・ノードへのメッセージを計算する,複数の並列の検査ノード更新ユニットと,を備え, 前記変換された絶対値の各々がビット・ノードから検査ノードへのメッセージの対応する絶対値を当てはめられた非線形関数の結果を含む復号器。」 [相違点] ・相違点1 一致点の「ビット・ノード更新手段」に関し,本願補正発明は,「1番目のビット・ノード更新ユニット」であるのに対し,引用発明では,「1番目」の「ユニット」であるか否かの特定がされていない点。 ・相違点2 一致点の「複数の変換された絶対値に基づいて,複数の,検査ノードからビット・ノードへのメッセージを計算する,複数の並列の検査ノード更新ユニット」において,「複数の並列の検査ノード更新ユニット」が,本願補正発明は,「前記ビットノード更新ユニットに接続されて」いるのに対し,引用発明では,複数の並列のチェックノード計算器201_(m) が枝用メモリ202に接続されている点。 ウ 相違点についての検討 本願補正発明の「1番目のビット・ノード更新ユニット」は,平成26年11月10日付けの上申書を参酌すると,「単一のビット・ノード更新ユニット」であると認められる。 そして,本願の願書に最初に添付した明細書(段落【0035】,【0046】)及び図面(図4)から,本願補正発明の「単一のビット・ノード更新ユニット」は,検査ノード更新ユニットにおいて計算された検査ノードからビット・ノードへのメッセージに基づいて,ビット・ノードから検査ノードへのメッセージを計算するユニットであると認められる。 また,上記(3)ア(ア),(エ)及び図12,14によれば,引用文献は,チェックノード計算器201_(m)で演算されたメッセージD203_(1)乃至D203_(30)を枝用メモリ202に供給し,枝用メモリ202からメッセージD203_(1)乃至D203_(30)を枝入れ替え装置203に供給し,枝入れ替え装置203から検査行列の各行に対応するチェックノードからのメッセージｕ_(j)をバリアブルノード計算器204_(ｐ)に同時に供給し,バリアブルノード計算器204_(ｐ)は式(1)の演算をすることにより,メッセージｖ_(i)を求めたい枝へのメッセージを演算するものであることから,引用発明において,チェックノード計算器201_(m)において計算されたメッセージD203_(1)乃至D203_(30)に基づく,バリアブルノードからチェックノードへのメッセージｖ_(i)の演算は,「枝用メモリ202」,「枝入れ替え装置203」及び「複数の並列のバリアブルノード計算器204_(ｐ)」を用いて行うものであるといえる。 さらに,「枝用メモリ202」,「枝入れ替え装置203」及び「複数の並列のバリアブルノード計算器204_(ｐ)」を,単一のユニットとして構成とすることは,当業者が適宜設計可能な事項である。 そうすると,引用発明において,「復号装置」が「単一のビット・ノード更新ユニット」を備えるように構成すること(相違点1に係る構成とすること)は、当業者が容易に成し得ることであり,その際,「枝用メモリ202」に接続された複数の並列のチェックノード計算器201_(m)を,「単一のビット・ノード更新ユニット」に接続するようにすること(相違点2に係る構成とすること)は,当業者が普通に行い得るものである。 以上から,引用発明において,相違点1及び2に係る構成とすることは,当業者が容易に想到し得るものである。 そして,本願補正発明の作用効果も引用発明から想到される構成から当業者が予測し得る範囲のものである。 (5) まとめ 以上のとおり,本件補正後の請求項3に係る発明(本願補正発明)は,引用文献記載の発明(引用発明)に基づいて,当業者が容易に発明をすることができたものであり,特許法第29条第2項の規定により,特許出願の際独立して特許を受けることができないものである。 5 むすび したがって、本件補正は、特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 第3 本願発明の容易想到性について 1 本願発明について 平成26年3月7日に提出された手続補正書による手続補正は前記のとおり却下されたので,本願の請求項3に係る発明(以下「本願発明」という。)は,平成25年9月9日付け手続補正書の特許請求の範囲の請求項3に記載された事項により特定される,次のとおりのものと認める。 「【請求項3】 相互に接続されたビット・ノードおよび検査ノードを有する2部グラフを用いて記述されることが可能な符号を復号する復号器であって、 ビット・ノード更新ユニットと、 前記ビット・ノード更新ユニットに接続されて、1つまたは複数の変換された絶対値に基づいて、複数の、検査ノードからビット・ノードへのメッセージを計算する、複数の並列の検査ノード更新ユニットと、を備える復号器。」 2 引用文献の記載と引用発明 引用文献の記載は,前記第2の4(3)アのとおりであり,引用発明は,前記第2の4(3)イで認定したとおりである。 3 本願発明と引用発明との対比 前記第2の1及び2から明らかなように,本願発明は,本願補正発明から,平成26年3月7日に提出された手続補正書による補正事項に係る技術的限定を取り除いたものである。 そうすると,本願発明と引用発明とを対比すると,前記第2の4(4)より,両者は,本願補正発明と引用発明との相違点1及び2で相違し,その余の点で一致すると認められる。 4 相違点についての検討 前記第2の4(4)ウで検討したとおり,本願補正発明と引用発明との相違点1及び2は,引用発明に基づいて,当業者が容易に想到し得るものである。 また,本願補正発明と引用発明との間に,作用効果上,格別の相違があるとは認められないから,本願発明が奏する作用効果は格別のものとはいえない。 5 まとめ 以上のとおり,本願の請求項3に係る発明(本願発明)は,引用文献に記載の発明(引用発明)に基づいて,当業者が容易に発明をすることができたものであり,特許法第29条第2項の規定により,特許を受けることができないものである。 第4 結言 したがって,本願の請求項3に係る発明は,特許法第29条第2項の規定により特許を受けることができないから,その余の請求項について検討するまでもなく,本願は拒絶されるべきものである。 よって,結論のとおり審決する。 |
| 審理終結日 | 2015-01-16 |
| 結審通知日 | 2015-01-20 |
| 審決日 | 2015-02-02 |
| 出願番号 | 特願2007-198612(P2007-198612) |
| 審決分類 |
P
1
8・
121-
Z
(H03M)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 岡 裕之、上田 翔太 |
| 特許庁審判長 |
田中 庸介 |
| 特許庁審判官 |
高野 美帆子 萩原 義則 |
| 発明の名称 | ハードウェア共用および直列和積アーキテクチャを用いる低密度パリティ検査復号の方法および装置 |
| 代理人 | 古谷 聡 |
| 代理人 | 細井 玲 |
| 代理人 | 西山 清春 |
| 代理人 | 大西 昭広 |