• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) G11C
管理番号 1313404
審判番号 不服2014-9480  
総通号数 198 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2016-06-24 
種別 拒絶査定不服の審決 
審判請求日 2014-05-21 
確定日 2016-04-13 
事件の表示 特願2010-518407「有効データインジケータの使用によってダイナミックRAM電力消費を減らすシステムおよび方法」拒絶査定不服審判事件〔平成21年 1月29日国際公開、WO2009/015324、平成22年11月11日国内公表、特表2010-534897〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成20年7月25日(パリ条約による優先権主張外国庁受理2007年7月26日、アメリカ合衆国)を国際出願日とする出願であって、平成24年3月21日に上申書が提出され、同年3月30日に誤訳訂正書が提出され、同年4月27日付けで拒絶理由が通知され、同年8月29日に意見書が提出され、平成25年3月22日付けで拒絶理由が通知され、同年6月20日に誤訳訂正書が提出され、同年6月25日に意見書及び手続補正書が提出されたが、平成26年1月8日付けで拒絶査定がなされ、これに対して、同年5月21日に拒絶査定を不服とする審判の請求がなされるとともに手続補正書が提出され、同年11月12日に上申書が提出されたものである。
そして、平成26年12月4日付けで当審より拒絶理由が通知され、平成27年2月25日に意見書及び誤訳訂正書が提出され、同年4月9日付けで当審よりの最後の拒絶理由が通知され、同年6月29日に意見書及び手続補正書が提出されたものである。


第2 補正却下の決定
[補正却下の決定の結論]
平成27年6月29日に提出された手続補正書によりなされた手続補正を却下する。

[理由]
1 本件補正の内容
平成27年6月29日に提出された手続補正書による補正(以下「本件補正」という。)は、本願の特許請求の範囲を補正するものであるが、請求項1と本件補正により補正されたその従属請求項についてみると、補正前後の特許請求の範囲の記載は以下の通りである。
(補正前)
「 【請求項1】
各独立してリフレッシュ可能なメモリ単位にインジケータを関連づけることと、
独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記関連づけられたインジケータを、有効データを反映するようにセットすることと、
その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュし、
その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップし、
有効データを含む前記独立してリフレッシュ可能なメモリ単位だけが、最大のリフレッシュ周期でリフレッシュされるように、このスキップされたリフレッシュ可能なメモリ単位の数に比例してリフレッシュ回数を減少させることと、
を具備し、
前記独立してリフレッシュ可能なメモリ単位が2つ以上のメモリバンクにわたる行を具備する、ダイナミックメモリをリフレッシュする方法。」
「 【請求項14】
前記インジケータが無効データを反映する場合に、リフレッシュサイクルを抑制することをさらに具備する請求項12の方法。
【請求項15】
前記インジケータが有効データを反映する場合に、前記リフレッシュアドレスを、有効データを反映するインジケータを有する次の独立してリフレッシュ可能なメモリ単位へインクリメントすることをさらに具備する請求項12の方法。
【請求項16】
未割り当てのメモリのプールをさらに具備し、独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記独立してリフレッシュ可能なメモリ単位は割り当てられ、かつ、関連づけられたインジケータは有効データを反映するようにセットされ、
前記独立してリフレッシュ可能なメモリ単位が解放され前記プールに返される場合に、前記関連づけられたインジケータがリセットされる請求項1の方法。」

(補正後)
「 【請求項1】
各独立してリフレッシュ可能なメモリ単位にインジケータを関連づけることと、
前記独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記関連づけられたインジケータを、有効データを反映するようにセットすることと、
その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュし、
リフレッシュアドレスを、有効データを反映するインジケータを有する次の独立してリフレッシュ可能なメモリ単位へインクリメントすることによって、その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップし、
有効データを含む前記独立してリフレッシュ可能なメモリ単位だけが、最大のリフレッシュ周期でリフレッシュされるように、このスキップされたリフレッシュ可能なメモリ単位の数に比例してリフレッシュ頻度を減少させることと、
を具備し、
前記最大のリフレッシュ期間は、リフレッシュしなければならない有効データを含む前記独立してリフレッシュ可能なメモリ単位だけをリフレッシュして、前記有効データを含む前記独立してリフレッシュ可能なメモリ単位のリフレッシュ動作間の遅れを最大限大きくすることにより最大となった、前記リフレッシュ動作の時間間隔の平均値であり、
前記独立してリフレッシュ可能なメモリ単位が2つ以上のメモリバンクにわたる行を具備する、ダイナミックメモリをリフレッシュする方法。」
「 【請求項14】
前記インジケータが無効データを反映する場合に、リフレッシュサイクルを抑制することをさらに具備する請求項13の方法。
【請求項15】
独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記独立してリフレッシュ可能なメモリ単位は割り当てられ、かつ、関連づけられたインジケータは有効データを反映するようにセットされ、
前記独立してリフレッシュ可能なメモリ単位が解放され、未割り当てのメモリのプールに返される場合に、前記関連づけられたインジケータがリセットされる請求項1の方法。」

2 補正事項
請求項1とその従属請求項についての補正事項は以下の通りである。
(補正事項1)
補正前の請求項1における「その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップし、」との記載を、補正後の請求項1にあっては「リフレッシュアドレスを、有効データを反映するインジケータを有する次の独立してリフレッシュ可能なメモリ単位へインクリメントすることによって、その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップし、」と補正する。

(補正事項2)
補正前の請求項1における「リフレッシュ回数」との記載を、補正後の請求項1にあっては「リフレッシュ頻度」と補正する。

(補正事項3)
補正後の請求項1に、「前記最大のリフレッシュ期間は、リフレッシュしなければならない有効データを含む前記独立してリフレッシュ可能なメモリ単位だけをリフレッシュして、前記有効データを含む前記独立してリフレッシュ可能なメモリ単位のリフレッシュ動作間の遅れを最大限大きくすることにより最大となった、前記リフレッシュ動作の時間間隔の平均値であり、」との記載を追加する。

(補正事項4)
補正前の請求項14は請求項12を引用していたが、補正後の請求項14は請求項13を引用するよう、引用請求項の項番を補正する。

(補正事項5)
補正前の請求項15を削除する。

(補正事項6)
補正前の請求項16の「未割り当てのメモリのプールをさらに具備し、」との記載を、補正後の請求項15にあっては削除するとともに、補正前の請求項16の「解放され前記プールに返される場合に」との記載を、補正後の請求項15の「解放され、未割り当てのメモリのプールに返される場合に」と補正する。

3 補正事項の整理
(1)補正事項2及び3について
(補正の目的)
ア 補正事項2及び3の補正は、平成27年4月9日付けの当審よりの最後の拒絶理由通知において、理由1として、「請求項1の「最大のリフレッシュ周期」という記載」の意味が「本願明細書の発明の詳細な説明の記載を参照しても不明」であると、理由2として、前記「最大のリフレッシュ周期」という記載の意味が不明なため、本願の発明の詳細な説明は当業者が請求項1に係る発明を実施することができる程度に明確かつ十分に記載されたものでない、と指摘したことに対して、その記載不備を解消するためになされたものであると認められる。
したがって、補正事項2及び3の補正は、明りょうでない記載の釈明を目的とするものに該当する。

(新規事項追加の有無)
イ 本願の国際出願日における明細書、特許請求の範囲又は図面の翻訳文は、平成24年3月30日に提出された誤訳訂正書により、明細書及び特許請求の範囲の全文と、図3、5及び6が、誤訳訂正されている。
その後、平成25年6月20日に提出された誤訳訂正書により、上記平成24年3月30日に提出された誤訳訂正書により誤訳訂正された特許請求の範囲の請求項18が、再度、誤訳訂正されている。
さらに、平成27年2月25日に提出された誤訳訂正書により、上記平成24年3月30日に提出された誤訳訂正書により誤訳訂正された明細書の段落【0025】が誤訳訂正されるとともに、各独立請求項において、平成25年6月25日に提出された手続補正書によって追加された「リフレッシュ周波数」との記載、及び、平成26年5月21日に提出された手続補正書よって追加された「リフレッシュ期間」との記載が、それぞれ、「リフレッシュ回数」及び「リフレッシュ周期」と誤訳訂正されている。
前記各誤訳訂正後の明細書の段落【0001】?【0030】(段落【0031】は平成25年6月25日に提出された手続補正書により補正されている。)又は図面には、以下の事項が記載されている(当審注:下線は、参考のため当審において付したもの。以下、同じ。)。
a.「【背景技術】
……(中略)……
【0007】
IRMUに向けられたリフレッシュ動作は、メモリアクセスで従来散りばめられ、また、電荷減衰(charge decay)により任意のデータが失われることに先立って全DRAMアレイがリフレッシュされるようにタイミングをとられる。…(中略)…現代のSDRAMコンポーネントは、2つの付加的なリフレッシュモードである、セルフリフレッシュおよびオートリフレッシュを含みうる。…(中略)…SDRAMコンポーネントは、内部リフレッシュアドレスカウンタをインクリメントし、それは連続的な独立してリフレッシュ可能なメモリ単位(例えば行)のアドレスを提供する。
【0008】
データがDRAMアレイから読まれ再チャージされるとともに、各リフレッシュ動作は電力を消費する。しかしながら、特に電源オンあるいはシステムリセットの後では、DRAMアレイの中のほとんどのメモリ記憶位置は有効データを含んでいない。」
b.「【発明の概要】
……(中略)……
【0011】
1つの実施形態はDRAMコンポーネントに関係がある。DRAMコンポーネントは、データを記憶するように作動し、複数の独立してリフレッシュ可能なメモリ単位として組織されたDRAMアレイを含んでいる。DRAMコンポーネントは、また、複数のインジケータを含み、その各々は、独立してリフレッシュ可能なメモリ単位に関連づけられて、独立してリフレッシュ可能なメモリ単位に有効データが記憶されているかどうかを示している。DRAMコンポーネントは、制御信号を受け取り、かつインジケータを検査して、有効データを記憶している独立してリフレッシュ可能なメモリ単位のみをリフレッシュするように作動するコントローラをさらに含んでいる。」
c.「【0025】」
…(中略)…いずれの場合も、メモリコントローラ404,508は、有効データを含んでいるIRMU408,512だけが最大のリフレッシュ周期ですべてリフレッシュされるように、リフレッシュ動作間の遅れを増加させうる。この実施形態では、リフレッシュコマンドはSDRAMコンポーネント300,406,510によって抑制されない。これは、不必要なメモリコマンドサイクルの回避により、電力消費をさらに最適化し(さらにバス輻輳を減らす)、また、リフレッシュコマンドが、進行中のメモリアクセスに課せられる遅れを減らす。」
d.「【0026】
図6は、1つ以上の実施形態によるDRAMをリフレッシュする方法600を描く。初期設定に際して、すべてのIRMUインジケータはクリアされる(ブロック602)。その後、この方法は、リフレッシュ動作が行なわれることになっているかどうかチェックする(ブロック604)。従来のリフレッシュモードでは、リフレッシュ動作は、メモリコントローラからDRAMコンポーネントへ送られる制御信号によって示され、また、リフレッシュされるIRMUはアドレスバス上で示される。オートリフレッシュモードでは、リフレッシュ動作はメモリコントローラによって命令され、また、内部カウンタはIRMUリフレッシュアドレスを提供する。セルフリフレッシュモードでは、リフレッシュタイマーの終了は、リフレッシュ動作が必要であることを示し、また、内部カウンタはIRMUアドレスを提供する。
【0027】
リフレッシュ動作が示される場合(ブロック604)、現在のIRMUアドレス(例えば行アドレスなど)に関連づけられるIRMUインジケータは検査される(ブロック606)。IRMUが有効データを含むことをIRMUインジケータが示す場合(ブロック608)、リフレッシュ動作はアドレス指定されたIRMUに対して行なわれる(ブロック610)。IRMUが有効データを含まないことをIRMUインジケータが示す場合(ブロック608)、リフレッシュ動作は抑制されて、無効(あるいは、“ドントケア(don't care)”)データのリフレッシュにより、さもなければ消費されたであろう電力を節約する。」
e.図6のフローチャートには、ステップ608の「有効データ?」の判断処理でNOの場合、あるいは、ステップ610の「IRMUをリフレッシュする」処理が終了した場合は、ステップ604の「リフレッシュ?」の判断処理に戻り、その後、ステップ604の判断処理でYESの場合はステップ606、608及び610の処理を繰り返すことが図示されている。

ウ 上記イで摘記した記載事項から、前記誤訳訂正された明細書又は図面には、以下の事項が記載されているといえる。
f.DRAMアレイにおいては、電荷減衰により任意のデータが失われることがないように、従来、内部リフレッシュアドレスカウンタをインクリメントして、独立してリフレッシュ可能なメモリ単位(IRMU)のアドレスを提供して、当該IRMU毎にリフレッシュ動作を実行させていた。しかし、各リフレッシュ動作は電力を消費するにもかかわらず、DRAMアレイの中のほとんどのメモリ記憶位置は有効データを含んでいないことから、無駄なリフレッシュ動作を実行させていたこと。
g.この問題を解決するため、前記IRMU毎に関連づけて、当該IRMUに有効データが記憶されているかどうかを示すインジケータを記憶し、DRAMコンポーネントはこのインジケータを検査して、有効データを記憶しているIRMUのみをリフレッシュするようにしたこと。
h.前記イのc?eから、前記gの「有効データを記憶しているIRMUのみをリフレッシュする」方法の具体的な実施形態は、
「内部リフレッシュアドレスカウンタからIRMUアドレスを提供し、
リフレッシュ動作が行なわれることになっているかどうかチェックし、
リフレッシュ動作が示される場合は、
現在のIRMUアドレスに関連づけられるIRMUインジケータを検査して、
IRMUが有効データを含む場合はアドレス指定されたIRMUに対してリフレッシュ動作を行ない、
IRMUが有効データを含まないことをIRMUインジケータが示す場合はリフレッシュ動作を抑制し、
前記リフレッシュ動作を行った場合または前記リフレッシュ動作を抑制した場合は、前記チェックに戻る、
という処理を行うことによって、
有効データを含んでいるIRMUだけが最大のリフレッシュ周期ですべてリフレッシュされるようにリフレッシュ動作間の遅れを増加させて、無効データのリフレッシュをしていれば消費されたであろう電力を節約するともに、不必要なメモリコマンドサイクルの回避により電力消費をさらに最適化し、また、リフレッシュコマンドが進行中のメモリアクセスに課せられる遅れを減らす方法。」
であること。

エ ここで、前記イで摘記した誤訳訂正された明細書における段落【0007】における「SDRAMコンポーネントは、内部リフレッシュアドレスカウンタをインクリメントし、それは連続的な独立してリフレッシュ可能なメモリ単位(例えば行)のアドレスを提供する。」という記載、前記イで摘記した同段落【0025】の「有効データを含んでいるIRMU408,512だけが最大のリフレッシュ周期ですべてリフレッシュされる」という記載から、前記ウの「リフレッシュ動作が示される場合」には、当該「リフレッシュ動作」は、複数の独立してリフレッシュ可能なメモリ単位(IRMU)に対して一連の処理として実行される。

オ さて、アドレスカウンタはクロックに同期してインクリメントされることは当業者の技術常識であるから、仮に前記イのようにすべてのIRMUをリフレッシュするなら、リフレッシュ動作はクロックに同期して等間隔で実行されると認められる。
しかし、リフレッシュ動作を上記ウのように制御するとき、有効データを含まないIRMUのリフレッシュ動作はすべて抑制・スキップされて、前記「リフレッシュ動作間の遅れ」、すなわち、「リフレッシュ動作」の時間間隔が最大限大きくなると認められる。

カ 前記イで摘記したように、誤訳訂正された明細書の段落【0025】には、「有効データを含んでいるIRMU408,512だけが最大のリフレッシュ周期ですべてリフレッシュされる」と記載されている。
ここで、一般に「周期」とは、
『しゅう‐き【周期】
1ひとまわりの時期。
2(period)全く同一の現象が一定時間ごとに全く同様に繰り返される時、この一定時間をいう。
[株式会社岩波書店 広辞苑第六版]』(当審注:原文では、アラビア数字は丸付き数字として表記されていた。)という意味を持つ。
しかしながら、リフレッシュ動作を前記ウの方法で制御すると、前記「リフレッシュ動作」の時間間隔は、「有効データ」の分布によって決まるから、一定時間ではない。

キ してみると、前記誤訳訂正された明細書の段落【0025】の「有効データを含んでいるIRMU408,512だけが最大のリフレッシュ周期ですべてリフレッシュされるように、リフレッシュ動作間の遅れを増加させうる。」という記載における「最大のリフレッシュ周期」は、誤訳訂正された明細書又は図面の記載によれば、「リフレッシュ動作が示される場合」における「すべて」の「リフレッシュ動作」の時間間隔の平均、すなわち、「有効データを含んでいるIRMU」だけを「リフレッシュ」して、前記「有効データを含んでいるIRMU」の「リフレッシュ動作間の遅れ」を最大限大きくすることにより最大となった前記「リフレッシュ動作」の時間間隔の平均値という一定時間間隔を指していると認められる。

ク 以上から、補正事項3によって補正後の請求項1に追加された事項は、本願の国際出願日における明細書、請求の範囲又は図面の翻訳文、又は、誤訳訂正された明細書、特許請求の範囲又は図面に記載された事項であるから、前記翻訳文又は誤訳訂正された明細書、特許請求の範囲又は図面のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものではない。

ケ 本願の国際出願日における特許請求の範囲の翻訳文の請求項18には「スキップされたリフレッシュアドレスの数に比例してリフレッシュ回数を縮小する」と、平成24年3月30日に提出された誤訳訂正書によって誤訳訂正された特許請求の範囲の請求項18には、「スキップされたリフレッシュアドレスの数に比例してリフレッシュ回数を減らす」と記載されている。
このように、「スキップされたリフレッシュアドレスの数に比例してリフレッシュ回数」を「縮小」ないし「減ら」せば、有効データを含んでいるIRMUだけをリフレッシュしている期間におけるリフレッシュ動作の頻度は、前記「リフレッシュ回数」の減少に比例して、減少することは明らかである。
したがって、補正事項2の補正も、本願の国際出願日における明細書、請求の範囲又は図面の翻訳文、又は、誤訳訂正された明細書、特許請求の範囲又は図面のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものではない。

(2)補正事項1及び5について
(補正の目的)
ア 補正事項1について、補正後の請求項1の「リフレッシュアドレスを、有効データを反映するインジケータを有する次の独立してリフレッシュ可能なメモリ単位へインクリメントすることによって、」という記載は、補正前の請求項15における「前記リフレッシュアドレスを、有効データを反映するインジケータを有する次の独立してリフレッシュ可能なメモリ単位へインクリメントする」との事項を組み込んだものと認められる。
したがって、補正事項1の補正は、補正前の請求項1に、補正前の請求項15の前記事項を組み込むことで、補正前の請求項1における「その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップ」するという処理の内容をより限定したものである。
そうすると、補正後の請求項1を補正事項1のように補正する補正は、特許請求の範囲の減縮を目的とするものに該当する。
また、補正前の請求項15を削除する補正事項5の補正は、請求項の削除を目的とするものに該当する。

(新規事項追加の有無)
イ また、補正事項1及び5についての補正が、本願の国際出願日における明細書、請求の範囲又は図面の翻訳文、又は、誤訳訂正書によって誤訳訂正された明細書、特許請求の範囲又は図面の記載の範囲内でなされたことは、明らかである。

(3)補正事項4について
(補正の目的)
ア 補正前の請求項14及び補正後の請求項14に記載された「リフレッシュサイクル」とは、前記各誤訳訂正後の明細書の段落【0025】?【0029】の記載から、1つの「独立してリフレッシュ可能なメモリ単位」を「リフレッシュ」するために実行する一連の処理の「サイクル」を意味すると認められる。
また、補正前の請求項1及び補正後の請求項1に記載された「独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップ」するとは、前記各誤訳訂正後の明細書の記載から、前記一連の処理の「サイクル」を実行せずに「スキップ」するという意味であると認められる。
したがって、補正前の請求項14及び補正後の請求項14における「前記インジケータが無効データを反映する場合に、リフレッシュサイクルを抑制する」という事項と、補正前の請求項1及び補正後の請求項1における「その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップ」するという事項とは、実質的には同じ事項を意味すると認められる。

イ よって、「前記インジケータが無効データを反映する場合に、リフレッシュサイクルを抑制することをさらに具備する」という補正前後の請求項14が、補正されていない請求項12と請求項13のいずれを引用するかによって、実質的な相違が生じるとは認められない。
そうすると、補正後の請求項14が請求項13を引用するように補正する補正事項4は、1つの「独立してリフレッシュ可能なメモリ単位」を「リフレッシュ」するために実行する「リフレッシュサイクル」が、請求項13に記載された「リフレッシュコマンドを受け取る」こと、「現在のリフレッシュアドレスに関連づけられた前記インジケータを検査する」こと、「前記インジケータが有効データを反映する場合に、前記アドレス指定された、独立してリフレッシュ可能なメモリ単位をリフレッシュする」ことという一連の処理の「サイクル」であることを明確にしたものであるから、明りょうでない記載の釈明を目的とするものに該当する。

(新規事項追加の有無)
ウ また、補正事項4についての補正が、本願の国際出願日における明細書、請求の範囲又は図面の翻訳文、又は、誤訳訂正書によって誤訳訂正された明細書、特許請求の範囲又は図面の記載の範囲内でなされたことは、明らかである。

(4)補正事項6について
(補正の目的)
ア 補正事項6の補正は、「未割り当てのメモリのプール」という事項の記載箇所を変更したにすぎないものである。
したがって、補正事項6の補正は、「前記独立してリフレッシュ可能なメモリ単位」が「解放され」ると「未割り当てのメモリのプールに返される」ことを、より明確にしたものであるから、明りょうでない記載の釈明を目的とするものに該当する。

(新規事項追加の有無)
イ また、補正事項6についての補正が、本願の国際出願日における明細書、請求の範囲又は図面の翻訳文、又は、誤訳訂正書によって誤訳訂正された明細書、特許請求の範囲又は図面の記載の範囲内でなされたことは、明らかである。

(5)補正事項の整理のまとめ
以上から、請求項1と、その従属請求項についてした本件補正は、特許法第17条の2第5項第1号に掲げる請求項の削除と、同項第2号に掲げる特許請求の範囲の減縮と、同項第4号に掲げる明りょうでない記載の釈明を目的するものであるから、同項の規定に適合する。
また、請求項1とその従属請求項についてした本件補正は、本願の国際出願日における明細書、特許請求の範囲又は図面の翻訳文、または、平成24年3月30日、平成25年6月20日及び平成27年2月25日に提出された誤訳訂正書により誤訳訂正された明細書、特許請求の範囲又は図面の記載の範囲内でなされたものであるから、特許法第17条の2第3項の規定に適合する。

4 独立特許要件
以上のとおり、請求項1についてする本件補正は、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものを含んでいる。
そこで、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正が、いわゆる独立特許要件を満たすものであるか否かを、特許請求の範囲の減縮を目的とする補正がなされた請求項1に係る発明について検討する。

(1)補正発明
ア 第2.1?3のとおり、本件補正は適法になされたものである。そして、本件補正による補正後の特許請求の範囲の請求項1の記載は、第2.1のとおりであり、それによれば、「前記最大のリフレッシュ期間は、リフレッシュしなければならない有効データを含む前記独立してリフレッシュ可能なメモリ単位だけをリフレッシュして」と記載されている。
しかし、本件補正による補正後の請求項1においては、上記「前記最大のリフレッシュ期間」という記載の前に、「最大のリフレッシュ期間」という記載も、「リフレッシュ期間」という記載さえも存在しない。
さらに、平成27年6月29日に提出された手続補正書と同日に提出された意見書には、「したがいまして、前記「最大のリフレッシュ周期」とは、「リフレッシュ」しなければならない「有効データを含む前記独立してリフレッシュ可能なメモリ単位」だけを「リフレッシュ」して、前記「有効データを含む前記独立してリフレッシュ可能なメモリ単位」の「リフレッシュ」動作間の遅れを最大限大きくすることにより「最大」となった、前記「リフレッシュ」動作の時間間隔の平均値を意味します。」と記載されている。
そうすると、本件補正による補正後の請求項1における「前記最大のリフレッシュ期間」という記載は、「前記最大のリフレッシュ周期」の誤記であることは明らかである。

イ 以上から、本件補正による補正後の請求項1に係る発明(以下「補正発明」という。)は、以下のとおりのものであると認められる。

「各独立してリフレッシュ可能なメモリ単位にインジケータを関連づけることと、
前記独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記関連づけられたインジケータを、有効データを反映するようにセットすることと、
その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュし、
リフレッシュアドレスを、有効データを反映するインジケータを有する次の独立してリフレッシュ可能なメモリ単位へインクリメントすることによって、その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップし、
有効データを含む前記独立してリフレッシュ可能なメモリ単位だけが、最大のリフレッシュ周期でリフレッシュされるように、このスキップされたリフレッシュ可能なメモリ単位の数に比例してリフレッシュ頻度を減少させることと、
を具備し、
前記最大のリフレッシュ周期は、リフレッシュしなければならない有効データを含む前記独立してリフレッシュ可能なメモリ単位だけをリフレッシュして、前記有効データを含む前記独立してリフレッシュ可能なメモリ単位のリフレッシュ動作間の遅れを最大限大きくすることにより最大となった、前記リフレッシュ動作の時間間隔の平均値であり、
前記独立してリフレッシュ可能なメモリ単位が2つ以上のメモリバンクにわたる行を具備する、ダイナミックメモリをリフレッシュする方法。」

(2)平成27年4月9日付けの当審よりの最後の拒絶理由通知
平成27年4月9日付けの当審よりの最後の拒絶理由通知の概要は以下のとおりである。

「3.この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

記

引 用 文 献 等 一 覧
1.米国特許公開第2005/0002253号明細書
2.特開平08-077769号公報
3.特開平09-139074号公報
4.特開平11-096756号公報

・請求項 :1
・引用文献等:1?3
・備考
……(以下、省略)」

(3)引用例の記載事項と引用発明
(3-1)引用例1の記載事項
本願の優先権主張の日前に外国において頒布され、前記最後の拒絶理由通知に引用された刊行物である、米国特許公開第2005/0002253号明細書(以下「引用例1」という。)には、“METHOD AND APPARATUS FOR PARTIAL REFRESHING OF DRAMS”(発明の名称、訳:DRAMの部分的リフレッシュのための方法及び装置)に関して、Fig.1?7とともに、以下の事項が記載されている(当審注:訳は、引用例1に対応する日本出願の公表公報である特表2007-527592号公報による。)。

a.“[0003] However, such approaches to reducing DRAM device power consumption have not addressed the problem of the unnecessary wasting of power to refresh large quantities of memory cells not containing data to be preserved, even in reduced power modes such as self refresh mode.”(訳:[0003] しかしDRAM素子の消費電力を低減する前記手法は、セルフリフレッシュモードのような省電力モードであっても、保持するべきデータを含まない大量のメモリーセルをリフレッシュするための不必要な電力浪費の問題を解決していない。)

b.“[0013] Embodiments of the present invention concern incorporating support for limiting the refreshing of memory cells of a DRAM device to only portions of a DRAM device having memory cells containing data to be preserved, and thereby reduce the amount of power used to refresh memory cells not containing such data. ……
[0014] FIG. 1 is a simplified block diagram of one embodiment employing a memory device. Memory device 100 is, at least in part, made up of memory array 110, control logic 130, row address decoder 134, column address decoder 136, data column multiplexer 138, external control interface 154, external address interface 156, and external data interface 158. Those skilled in the art of the design of memory devices, including DRAM devices, will readily recognize that FIG. 1 provides a relatively simple depiction of components making up a DRAM device, and that the exact arrangement and configuration of components within a DRAM device may be reduced, augmented or otherwise altered without departing from the spirit and scope of the present invention as hereinafter claimed. Specifically, although memory device 100 is depicted as having only one memory array 110, suggesting that memory device 100 has only one “bank”of memory cells organized in a single two dimensional array for the sake of simplicity of discussion, it will be understood by those skilled in the art that the memory cells of memory device 100 may be organized in any of a number of ways, including having more than one memory array to provide more than one bank, or having a single memory array configured to provide the functional equivalent of multiple banks.”(訳:[0013] 本発明の実施例は、DRAM素子のメモリーセルのリフレッシュを保持されるデータを含むメモリーセルを持つDRAM素子の一部のみに制限するサポートを用いることに関し、本発明により保持されるデータを含まないメモリーセルをリフレッシュするために消費される不必要な電力を減少させる。 ……
[0014] 図1はメモリー素子を利用したある実施例の簡単なブロック図である。メモリー素子100は少なくとも構成要素としてメモリー配列110、制御ロジック130、行アドレスデコーダ134、列アドレスデコーダ136、データ列マルチプレクサ138、外部制御インターフェース154、外部アドレスインターフェース156、及び外部データインターフェース158を有する。DRAM素子を含むメモリー素子の設計に携わる当業者は、図1がDRAM素子を構成する要素の比較的簡単な図であり、DRAM素子内の要素の正確な配置と構成は以下に説明する本発明の精神と範囲から逸脱しない範囲で省略又は補増又は変更されていることを直ちに理解するだろう。特にメモリー素子100はただ1つのメモリー配列のみを有するように図示され、説明を簡単にするためメモリー素子100は単一の2次元配列で構成されるメモリーセルのただ1つの「バンク」を示しているが、当業者はメモリー素子100のメモリーセルは1つより多くのバンクを提供する1つより多くのメモリー配列を有する方法、又は複数のバンクに相当する機能を提供するように構成された単一のメモリー配列を有する方法を含む多くの方法のうち如何なる方法で構成されてもよいことを理解するだろう。)

c.“[0017] Making up part of control logic 130 is refresh control logic 140 which selectively carries out refresh operations to refresh rows of memory cells within memory array 110 that are marked as having data to be preserved in response to requests to carry out refresh operations. Whether a refresh operation is requested as a result of receiving a command from an external device or in response to the passage of a predetermined interval of time triggering an internal request, refresh control logic 140 first determines if a row requested to be refreshed is marked as having data to be preserved. If a row requested to be refreshed is not marked as having data to be preserved, refresh logic 140 does not carry out the refresh operation on that row (in essence, refresh logic 140 “ignores”the request), thereby avoiding unnecessarily using power to refresh a row that does not have data that is to be preserved. Otherwise, if a row requested to be refreshed is marked as having data to be preserved, then refresh control logic 140 uses row address decoder 134 to select the row of memory cells requested to be refreshed in a manner not unlike how a row of memory cells is selected to be accessed as part of a read or write operation. The selection and marking of rows as either having data to be preserved, or not, is carried out by an external device (not shown) to which memory device 100 is coupled, and from which memory device 100 receives commands causing one or more rows to be marked as either having data to be preserved or not.
[0018] When memory device 100 operates in a non-reduced power mode, refresh control logic 140 selectively carries out commands received via external control interface 154 from an external device to refresh one or more rows of memory cells within memory array 110. In an embodiment where a command received via external control interface 154 to carry out a refresh operation is accompanied by an indication through external control interface 154 and/or external address interface 156 of a specific row to be refreshed within memory array 110, the row address of the specified row is provided to row address decoder 134 to select the specified row for refreshing if the row is marked as having data to be preserved. In another embodiment where a command received via external control interface 154 to carry out a refresh is not accompanied by an indication of a particular row to be refreshed, counter 142 within refresh control logic 140 provides a row address for a row to be refreshed, and this row address from counter 142 is provided to row address decoder 134 to select a row for refreshing if that row is marked as having data to be preserved. Regardless of whether or not that row was marked as having data to be preserved, counter 142 is then incremented so as to provide another row address for use in response to a subsequent occurrence of such a refresh command in which no row is specified.
[0019] While memory device 100 operates in a reduced power mode, such as“self-refresh”mode, refresh control logic 140 selectively carries out the refreshing of rows of memory cells, autonomously, without prompting via commands received from an external device. In such a reduced power mode, counter 142 within refresh control logic 140 provides a row address for a row to be refreshed, and this row address is provided to row address decoder 134 to select a row for refreshing if that row is marked as having data to be preserved. Regardless of whether a row is marked as having data to be preserved, or not, counter 142 is incremented to provide another row address for use in a subsequent refresh operation.”(訳:[0017] 制御ロジック130の構成部分であるリフレッシュ制御ロジック140は、リフレッシュ動作を実行する要求に応じて、メモリー配列110内の保持するべきデータを有しているとしてマークされたメモリーセルをリフレッシュするリフレッシュ動作を選択的に実行する。リフレッシュ動作が外部装置からコマンドを受信した結果として要求されようと内部要求のトリガとなる予め定められた時間間隔の経過に応じて要求されようとも、リフレッシュ制御ロジック140はリフレッシュするよう要求された行が保持するべきデータを有しているとしてマークされているか否かを最初に決定する。リフレッシュするよう要求された行が保持するべきデータを有しているとしてマークされていない場合、リフレッシュ制御ロジック140は前記行に対してリフレッシュ動作を実行しない(実質的にリフレッシュ制御ロジック140は要求を「無視」する)。これによりデータを保持していない行をリフレッシュするための不必要な電力消費の回避が実現される。一方、リフレッシュするよう要求された行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ制御ロジック140は行アドレスデコーダ134を用い、メモリーセルの行が読み出し又は書き込み操作の一部としてアクセスされるよう選択される方法と異なる方法で、リフレッシュするよう要求された行を選択する。前記行の選択と保持するべきデータを有しているか又は有していないかのマーク付けは、外部装置(図示されていない)により実行される。ここで前記外部装置はメモリー素子100と結合され、メモリー素子100は前記外部装置から保持するべきデータを有している又は有していないとしてマークするコマンドを受信する。
[0018] メモリー素子100が非省電力モードで動作している場合、リフレッシュ制御ロジック140は外部制御インターフェース154を通じて外部装置から受信したコマンドを選択的に実行し、メモリー配列110内のメモリーセルの1つ以上の行をリフレッシュする。ある実施例では、外部制御インターフェース154を通じて受信したリフレッシュ動作を実行するコマンドは、外部制御インターフェース154及び/又は外部アドレスインターフェース156を通じてメモリー配列110内のリフレッシュするべき特定の行の指示を伴う。ここで、指定された行の行アドレスは行アドレスデコーダ134に提供され、前記行が保持するべきデータを有しているとしてマークされていた場合は、リフレッシュのために指定された行が選択される。別の実施例では、外部制御インターフェース154を通じて受信したリフレッシュを実行するコマンドはリフレッシュするべき特定行の指示を伴わず、リフレッシュ制御ロジック140内のカウンター142はリフレッシュするべき行の行アドレスを提供する。カウンター142からの前記行アドレスは行アドレスデコーダ134に提供され、前記行が保持するべきデータを有しているとしてマークされている場合は、リフレッシュのためにその行が選択される。前記行が保持するべきデータを有しているとしてマークされているか否かに関わらず、カウンター142はインクリメントされ、続いて発生する行の指定を伴わないリフレッシュコマンドに応じるために別の行アドレスを提供できるようにする。
[0019] メモリー素子100が「セルフリフレッシュ」モードのような省電力モードで動作している場合、リフレッシュ制御ロジック140は外部装置から受信したコマンドを通じて指示されることなく自律的にメモリーセルの行のリフレッシュを選択的に実行する。このような省電力モードではリフレッシュ制御ロジック140内のカウンター142はリフレッシュされるべき行の行アドレスを提供する。前記行アドレスは行アドレスデコーダ134に提供され、行が保持するべきデータを有しているとしてマークされていた場合は、リフレッシュのために行が選択される。前記行が保持するべきデータを有しているとしてマークされているか否かに関わらず、カウンター142はインクリメントされ、続くリフレッシュ動作において利用するための別の行アドレスを提供する。」

d.“[0023] FIG. 2 is a block diagram of one embodiment employing a computer system. Computer system 200 is, at least in part, made up of CPU (central processing unit) 210, system logic 220, and memory devices 250a - 250c. System logic 220 is coupled to CPU 210 and performs various functions in support of the execution of instructions by CPU 210 including providing CPU 210 with access to memory devices 250a - 250c to which system logic 220 is also coupled through memory controller 240 within system logic 220. CPU 210, system logic 220 and memory devices 250a - 250c make up a form of core for computer system 200 capable of supporting the execution of machine readable instructions by CPU 210 and the storage of data, including instructions, within memory devices 250a - 250c.
…………
[0027] Regardless of the source of a sequence of instructions to be executed by CPU 210 at the time of initialization or reset of computer system 200, CPU 210 is caused to initialize memory devices 250a - 250c for use, including configuring refresh logic 254a - 254c and accompanying storage for marking data to mark row(s) of memory within at least one of memory devices 250a - 250c as either having data to be preserved through the carrying out of refresh operations, or not. In one embodiment where refresh logic 254a of memory device 250a incorporates marking buffer 255a to store marking data specifying which rows of memory cells within memory array 251a contain data to be preserved, CPU 210 may be caused by the execution of a sequence of instructions to use memory controller 240 to transmit commands and/or data to memory device 250a to initialize entries within marking buffer 255a to a state where no rows within memory array 251a are marked as having data to be preserved. In another embodiment where refresh logic 254a incorporates marking buffer 255a as a cache for marking data obtained from one or more rows within memory array 251a , CPU 210 may be caused to cooperate with memory controller 240 to choose which row(s) of memory array 251a will be used to store marking data and/or may be caused to initialize memory cells of row(s) to be used to store marking data to a state where rows within memory array 251a are marked as not having data to be preserved. In still another embodiment where refresh logic 254a does not incorporate a marking buffer such as marking buffer 255a, CPU 210 may also be caused to choose rows for use in storing marking data and/or initializing memory cells in rows used to store marking data to a state where rows within memory array 251a are marked as not having data to be preserved.”(訳:[0023] 図2はコンピュータシステムを利用したある実施例のブロック図である。コンピュータシステム200は少なくとも構成要素としてCPU(中央演算処理装置)210、システムロジック220、及びメモリー素子250a-250cを有する。システムロジック220はCPU210と結合され、CPU210による命令の実行を支援する種々の機能を実行する。これらの機能にはシステムロジック220内のメモリー制御部240を通じてシステムロジック220に結合されているメモリー素子250a-250cへのアクセスをCPU210に提供することも含まれる。CPU210、システムロジック220、及びメモリー素子250a-250cはコンピュータシステム200の中核を形成する。コンピュータシステム200はCPU210による機械可読命令の実行、命令を含むデータのメモリー素子250a-250cへの格納を支援することができる。
……(中略)……
[0027] コンピュータシステム200の初期化又はリセット時にCPU210により実行される一式の命令のソースに関わらず、CPU210はメモリー素子250a-250cを利用するために初期化を実行する。この初期化には、リフレッシュロジック254a-254c及びメモリー素子250a-250cの少なくとも1つに含まれるメモリーの行にリフレッシュ動作の実行を通じて保持するべきデータを有している又は有していないとしてマークするマーク付けデータのための付属するストレージを設定することも含まれる。ある実施例では、メモリー素子250aのリフレッシュロジック254aは、メモリー配列251a内の保持すべきデータを有するメモリーセルの行を指定するマーク付けデータを格納するマーキングバッファ255aを内蔵する。前記実施例ではCPU210は一式の命令を実行することにより、メモリー制御部240を用い、コマンド及び/又はデータをメモリー素子250aに送信し、マーキングバッファ255a内のエントリーを初期化しメモリー配列251aの如何なる行も保持するべきデータを有しているとしてマークされていない状態にしてもよい。別の実施例では、リフレッシュロジック254aは、メモリー配列251a内の1つ以上の列から取得したマーク付けデータをキャッシュするためのマーキングバッファ255aを内蔵する。前記実施例ではCPU210はメモリー制御部240と連携し、メモリー配列251aのどの行がマーク付けデータを格納するために使用されるかを選んでもよい。及び/又はCPU210はマーク付けデータを格納するために使用される行のメモリーセルを初期化し、メモリー配列251a内の行が保持するべきデータを有していないとしてマークされた状態にしてもよい。更に別の実施例では、リフレッシュロジック254aはマーキングバッファ255aのようなマーキングバッファを内蔵せず、CPU210はマーク付けデータを格納するために使用する行を選んでもよい。及び/又はCPU210はマーク付けデータを格納するために使用する行のメモリーセルを初期化し、メモリー配列251a内の行が保持するべきデータを有していないとしてマークされた状態にしてもよい。)

e.“[0028] During normal operation of computer system 200, CPU 210 executes instructions causing CPU 210 to write data (perhaps including instructions) into one or more rows making up a memory array within a memory device, such as memory array 251a of memory device 250a. Prior to or coincident with writing such data into a row within memory device 250a, CPU 210 is further caused to transmit a command through memory controller 240 to memory device 250a to mark the row into which such data is being written as having data to be preserved. In an embodiment where marking data is stored in a buffer separate from memory array 251a, such as marking buffer 255a, a portion of marking buffer 255a will be written to mark that row as having data to be preserved. In another embodiment where marking data is stored in row(s) within memory array 251a, a portion of a row in which marking data is stored will be written to mark the row into which data is being written as having data to be preserved. As a result, when refresh logic 254a is either commanded by memory controller 240 to refresh that row, specifically, or when a counter within refresh logic 254a provides a row address specifying that row at a time when a refresh operation is to be carried out, refresh logic 254a will obtain the marking data corresponding to that row, will determine that a refresh operation should actually be carried out so as to refresh that row, and will carry out a refresh operation on that row.
[0029] During normal operation of computer system 200, CPU 210 executes instructions causing CPU 210 to transmit a command through memory controller 240 to memory device 250a to mark a row as not having data to be preserved. In an embodiment where marking data is stored in a buffer separate from memory array 251a, such as marking buffer 255a, a portion of marking buffer 255a will be written with a value marking that row as not having data to be preserved. In another embodiment where marking data is stored in one or more rows within memory array 251a, a portion of a row in which marking data is stored will be written with a value marking that row as not having data to be preserved. As a result, when refresh logic 254a is either commanded by memory controller 240 to refresh that row, specifically, or when a counter within refresh logic 254a provides a row address specifying that row at a time when a refresh operation is to be carried out, refresh logic 254a will obtain the marking data corresponding to that row, will determine that a refresh operation should not be carried out to refresh that row, and will refrain from carrying out a refresh operation on that row.
[0030] In some embodiments, when computer system 200 is in a reduced power state, memory devices making up computer system 200, such as memory device 250a, receive a command from memory controller 240 to enter a reduced power state such as a self refresh state in which at least some of the interactions taking place between memory controller 240 and memory device 250a during normal operation of computer system 200 in a non-reduced power state cease. During such a self-refresh state, memory device 250a must autonomously carry out refresh operations to refresh rows of memory cells within memory array 251a, and requests to carry out a refresh operation to refresh a given row may be generated by a counter at a predetermined interval of time within refresh logic 254a, instead of being received from memory controller 240. In response to each request to carry out a refresh operation to refresh a row for which the counter has generated a row address, refresh logic 254a accesses marking data, whether within a specialized buffer such as marking buffer 255a or within rows allocated within memory array 251a, to determine if the row that has been requested to be refreshed is marked as having data to be preserved. If the row for which a request has been made to carry out a refresh operation is marked as having data to be preserved, then the refresh operation is carried out, thereby helping to ensure that the contents of that row are not lost. Otherwise, if the row for which such a request has been made is not marked as having data to be preserved, then the refresh operation is not carried out.
[0031] FIG. 3 is a flow chart of embodiments. As data that is to be preserved is being written to a row of memory cells in a memory device, or as data that is to be preserved is about to be written to a row of memory cells at 310, that row is marked as having data to be preserved at 320 if that row is not already so marked. In one embodiment, a CPU executes a series instructions making up a portion of monitoring software that at least monitors accesses made to a memory device by the CPU as the CPU executes another series of instructions, and the monitoring software causes the CPU to mark one or more of those rows of as having data to be preserved.
[0032] FIG. 4 is another flow chart of embodiments. During the normal operation of an electronic device, as a row marked as having data to be preserved ceases to have data that actually is to be preserved at 410, that row is marked as not having data to be preserved at 420. In one embodiment, a CPU executes a series instructions making up a portion of monitoring software that at least monitors the deallocation of locations of blocks of memory by another series of instructions being executed by the CPU, and the monitoring software causes the CPU to mark one or more of rows of as not having data to be preserved as the deallocation of locations of blocks of memory result in one or more rows no longer actually having data to be preserved.
[0033] FIG. 5 is still another flow chart of embodiments. At 510, a request to refresh a row of memory cells within memory device is received. In some embodiments, this request is made by a device external to a memory device, and in other embodiments, this request is generated by a counter within a memory device providing row addresses of rows to refreshed at regular intervals, such as when a memory device is in a reduced power mode (such as a “self refresh”mode) At 520, a check is made as to whether or not that row is marked as having data to be preserved. If the row is marked as having data to be preserved, then the a refresh operation is carried out on that row at 530.”(訳:[0028] コンピュータシステム200の通常動作中に、CPU210は命令を実行し、CPU210にメモリー素子250aのメモリー配列251aのようなメモリー素子内のメモリー配列を構成する1つ以上の行にデータ(命令を含む場合がある)を書き込ませる。前記データのメモリー素子250a内の行への書き込みに先立ち又は同期して、CPU210は更にメモリー制御部240を通してメモリー素子250aに命令を送信し、前記データが書き込まれている行に保持するべきデータを有しているとしてマークする。ある実施例では、マーク付けデータは、マーキングバッファ255aのようなメモリー配列251aと分離したバッファに格納され、マーキングバッファ255aの一部に、行が保持するべきデータを有しているとしてマークするようにと書き込まれる。別の実施例では、マーク付けデータはメモリー配列251a内の行に格納され、マーク付けデータが格納された行の一部に、データが書き込まれている行に保持するべきデータを有しているとしてマークするよう書き込まれる。結果としてリフレッシュロジック254aがメモリー制御部240により前記行をリフレッシュするよう命令された場合、あるいは具体的には、リフレッシュ動作が実行された時にリフレッシュロジック254a内のカウンターが前記行を指定する行アドレスを提供する場合、リフレッシュロジック254aは前記行に該当するマーク付けデータを取得し、前記行をリフレッシュするために実際にリフレッシュ動作を実行することを決定し、前記行に対してリフレッシュ動作を実行する。
[0029] コンピュータシステム200の通常動作中には、CPU210は命令を実行し、CPU210はメモリー制御部240を通してメモリー素子250aにコマンドを送信し、保持するべきデータを有していないとして行にマークする。ある実施例では、マーク付けデータは、マーキングバッファ255aのようなメモリー配列251aと分離したバッファに格納され、マーキングバッファ255aの一部に、前記行が保持するべきデータを有していないとしてマークする値が書き込まれる。別の実施例では、マーク付けデータはメモリー配列251a内の1つ以上の行に格納され、マーク付けデータが格納されている行の一部に、前記行は保持するべきデータを有していないとしてマークする値が書き込まれる。結果としてリフレッシュロジック254aがメモリー制御部240により前記行をリフレッシュするよう命令された場合、あるいは具体的には、リフレッシュ動作が実行された時にリフレッシュロジック254a内のカウンターが前記行を指定する行アドレスを提供する場合、リフレッシュロジック254aは前記行に該当するマーク付けデータを取得し、リフレッシュ動作を実行せずに前記行をリフレッシュしないことを決定し、前記行に対するリフレッシュ動作の実行を禁止する。
[0030] いくつかの実施例では、コンピュータシステム200が省電力状態にある場合、メモリー素子250aのようなコンピュータシステム200を構成するメモリー素子は、メモリー制御部240からコマンドを受信し、セルフリフレッシュ状態のような省電力状態に入る。この状態では、非省電力状態におけるコンピュータシステム200の通常動作中にメモリー制御部240とメモリー素子250aとの間で行われる少なくともいくつかの命令は停止する。前記セルフリフレッシュ状態では、メモリー素子250aは自律的にリフレッシュ動作を実行し、メモリー配列251a内のメモリーセルの行をリフレッシュしなければならない。そしてメモリー素子250aは、リフレッシュ動作を実行するよう要求し、メモリー制御部240から受信する代わりに、与えられた行をリフレッシュする。ここで与えられた行は、リフレッシュロジック254a内で予め定められた時間間隔でカウンターにより生成されてもよい。カウンターが生成した行アドレスの行をリフレッシュするリフレッシュ動作を実行するための各要求に応じて、リフレッシュロジック254aはマーク付けデータにアクセスし、リフレッシュするよう要求された行が保持するべきデータを有しているとしてマークされているかどうかを決定する。ここでマーク付けデータはマーキングバッファ255aのような分離したバッファ内もしくはメモリー配列251a内に割り当てられた行内にある。リフレッシュ動作を実行するよう要求された行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行され、従って前記行の内容が失われないことが保証される。あるいは、リフレッシュ動作を実行するよう要求された行が保持するべきデータを有しているとしてマークされていない場合、リフレッシュ動作は実行されない。
[0031] 図3は実施例のあるフローチャートである。310で、保存するべきデータはメモリー素子内のメモリーセルの行に書き込まれているので、又は保存するべきデータはメモリーセルの行に書き込まれようとしているので、320で前記行は保持するべきデータを有しているとして既にマークされていなければそのようにマークされる。ある実施例では、CPUは監視ソフトウェアの一部を構成する一連の命令を実行する。ここで監視ソフトウェアは少なくともCPUが別の一連の命令を実行する時にCPUによるメモリー素子へのアクセスを監視する。そして監視ソフトウェアはCPUに前記行の1つ以上に保持するべきデータを有しているとしてマークさせる。
[0032] 図4は実施例の別のフローチャートである。電子機器の通常動作中に、410で、保持するべきデータを有しているとしてマークされた行がデータを保持しなくなった場合、420で前記行は保持するべきデータを有していないとしてマークされる。ある実施例では、CPUは監視ソフトウェアの一部を構成する一連の命令を実行する。ここで監視ソフトウェアは少なくともCPUが別の一連の命令を実行することによるメモリーブロック位置の割付解除を監視する。そして監視ソフトウェアは、メモリーブロック位置の割付解除の結果、1つ以上の行がもはや実際にデータを保持していない場合、CPUに1つ以上の行に保持すべきデータを有していないとしてマークさせる。
[0033] 図5は実施例の更に別のフローチャートである。510でメモリー素子内のメモリーセルの行をリフレッシュするという要求が受信される。メモリー素子が(「セルフリフレッシュ」モードのような)省電力モードにある時、いくつかの実施例では前記要求はメモリー素子の外部にある素子で生成され、また別の実施例では前記要求は定期的間隔でリフレッシュされる行の行アドレスを提供するメモリー素子内のカウンターにより生成される。520では、前記行が保持するべきデータを有しているとしてマークされているか否かが確認される。前記行が保持するべきデータを有しているとしてマークされている場合、530で前記行に対してリフレッシュ動作が実行される。)

f.FIG.5のフローチャートには、ステップ510で「メモリーセルの行をリフレッシュするというリフレッシュ動作を実行するという要求を受ける」と、ステップ520で「行が保持するべきデータを有しているとしてマークされているか」を確認し、確認結果がｙeｓであればステップ530で「その行に対してリフレッシュ動作が実行する」処理を実行し、ステップ530の処理が終了するか、ステップ520での確認結果がnｏであるときにステップ510に戻ることが記載されている。

(3-2)引用発明
ア 摘記した引用例1の段落[0027]の“CPU 210 is caused to initialize memory devices 250a - 250c for use, including configuring refresh logic 254a - 254c and accompanying storage for marking data to mark row(s) of memory within at least one of memory devices 250a - 250c as either having data to be preserved through the carrying out of refresh operations, or not.”(訳:「CPU210が実行するメモリー素子250a-250cの使用のための初期化には、リフレッシュロジック254a-254c、及び、メモリー素子250a-250cの少なくとも1つに含まれるメモリーの行にリフレッシュ動作の実行を通じて保持するべきデータを有している又は有していないとしてマークするマーク付けデータのための付属するストレージの設定も含まれる。」、同段落[0028]の“a portion of marking buffer 255a will be written to mark that row as having data to be preserved.”(訳:「マーキングバッファ255aの一部に、行が保持するべきデータを有しているとしてマークするようにと書き込まれる。」)及び“refresh logic 254a will obtain the marking data corresponding to that row, will determine that a refresh operation should actually be carried out so as to refresh that row, and will carry out a refresh operation on that row.”(訳:「リフレッシュロジック254aは前記行に該当するマーク付けデータを取得し、前記行をリフレッシュするために実際にリフレッシュ動作を実行することを決定し、前記行に対してリフレッシュ動作を実行する。」)という記載から、引用例1には、メモリー素子の行が保持するべきデータを有している又は有していないとしてマークするマーク付けデータを取得して、リフレッシュ動作の実行を決定する前記メモリー素子のリフレッシュ方法が記載されている。

イ 同段落[0028]の“Prior to or coincident with writing such data into a row within memory device 250a, CPU 210 is further caused to transmit a command through memory controller 240 to memory device 250a to mark the row into which such data is being written as having data to be preserved.”(訳:「前記データのメモリー素子250a内の行への書き込みに先立ち又は同期して、CPU210は更にメモリー制御部240を通してメモリー素子250aに命令を送信し、前記データが書き込まれている行に保持するべきデータを有しているとしてマークする。」)という記載から、引用例1には、データのメモリー素子内の行への書き込みに先立ち又は同期して、前記データが書き込まれている行に保持するべきデータを有しているとしてマークすること、が記載されている。

ウ 同段落[0033]の“At 510, a request to refresh a row of memory cells within memory device is received.”(訳:「510でメモリー素子内のメモリーセルの行をリフレッシュするという要求が受信される。」)、及び、第3.3.(1)fで指摘したFIG.5の図示態様から、引用例1には、メモリー素子内のメモリーセルの行をリフレッシュするという要求を受信することが記載されている。

エ 同段落[0028]の“As a result, when refresh logic 254a is either commanded by memory controller 240 to refresh that row, specifically, or when a counter within refresh logic 254a provides a row address specifying that row at a time when a refresh operation is to be carried out, refresh logic 254a will obtain the marking data corresponding to that row,”(訳:「結果としてリフレッシュロジック254aがメモリー制御部240により前記行をリフレッシュするよう命令された場合、あるいは具体的には、リフレッシュ動作が実行された時にリフレッシュロジック254a内のカウンターが前記行を指定する行アドレスを提供する場合、リフレッシュロジック254aは前記行に該当するマーク付けデータを取得し、」という記載から、引用例1において、リフレッシュ動作は、リフレッシュロジック254a内のカウンターが提供する行アドレスによって特定される行に対して行われると認められる。
そして、同段落[0033]の“At 520, a check is made as to whether or not that row is marked as having data to be preserved.”(訳:「520では、前記行が保持するべきデータを有しているとしてマークされているか否かが確認される。」)という記載から、引用例1には、行をリフレッシュするという要求を受信すると、リフレッシュロジック内のカウンターが提供した行アドレスで指定される前記行に該当する前記マーク付けデータを取得して、前記行が保持するべきデータを有しているとしてマークされているか否かを確認すること、が記載されている。

オ 同段落[0030]の“If the row for which a request has been made to carry out a refresh operation is marked as having data to be preserved, then the refresh operation is carried out,”(訳:「リフレッシュ動作を実行するよう要求された行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行され、」)、同段落[0033]の“If the row is marked as having data to be preserved, then the a refresh operation is carried out on that row at 530.”(訳:「前記行が保持するべきデータを有しているとしてマークされている場合、530で前記行に対してリフレッシュ動作が実行される。」)という記載から、引用例1には、前記行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行されること、が記載されている。
また、同段落[0030]の“Otherwise, if the row for which such a request has been made is not marked as having data to be preserved, then the refresh operation is not carried out.”(訳:「あるいは、リフレッシュ動作を実行するよう要求された行が保持するべきデータを有しているとしてマークされていない場合、リフレッシュ動作は実行されない。」)という記載から、引用例1には、前記行が保持するべきデータを有しているとしてマークされていない場合、リフレッシュ動作は実行されないこと、が記載されている。

カ 第3.3.(1)fで指摘したFIG.5の図示態様から、引用例1には、行に対するリフレッシュ動作が終了した場合、または、前記行が保持するべきデータを有しているとしてマークされていない場合、メモリー素子内のメモリーセルの行をリフレッシュするという要求の受信の待機に戻るものであることが記載されている。

キ 同段落[0013]の“Embodiments of the present invention concern incorporating support for limiting the refreshing of memory cells of a DRAM device to only portions of a DRAM device having memory cells containing data to be preserved, and thereby reduce the amount of power used to refresh memory cells not containing such data.”(訳:「本発明の実施例は、DRAM素子のメモリーセルのリフレッシュを保持されるデータを含むメモリーセルを持つDRAM素子の一部のみに制限するサポートを用いることに関し、本発明により保持されるデータを含まないメモリーセルをリフレッシュするために消費される不必要な電力を減少させる。」)という記載から、引用例1には、前記メモリー素子としてDRAM素子を用い、リフレッシュを保持されるデータを含むメモリーセルに制限することで、データを含まないメモリーセルをリフレッシュするために消費される不必要な電力を減少させるリフレッシュ方法、が記載されている。

ク 以上のア?キを総合すると、引用例1には、次の発明(以下「引用発明」という。)が記載されているといえる。

「メモリー素子の行が保持するべきデータを有している又は有していないとしてマークするマーク付けデータを取得して、リフレッシュ動作の実行を決定する前記メモリー素子のリフレッシュ方法であって、
データの前記メモリー素子内の行への書き込みに先立ち又は同期して、前記データが書き込まれている行に保持するべきデータを有しているとしてマークし、
前記メモリー素子内のメモリーセルの行をリフレッシュするという要求を受信し、
前記行をリフレッシュするという要求を受信すると、リフレッシュロジック内のカウンターが提供した行アドレスで指定される前記行に該当する前記マーク付けデータを取得して、前記行が保持するべきデータを有しているとしてマークされているか否かを確認し、
前記行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行され、
前記行が保持するべきデータを有しているとしてマークされていない場合、リフレッシュ動作は実行されず、
前記行に対するリフレッシュ動作が終了した場合、または、前記行が保持するべきデータを有しているとしてマークされていない場合、前記メモリー素子内のメモリーセルの行をリフレッシュするという要求の受信の待機に戻るものであり、
前記メモリー素子としてDRAM素子を用い、リフレッシュを保持されるデータを含むメモリーセルに制限することで、データを含まないメモリーセルをリフレッシュするために消費される不必要な電力を減少させるリフレッシュ方法。」

(3-3)引用例2の記載事項
ア 本願の優先権主張の日前に日本国内において頒布され、前記最後の拒絶理由通知に引用された刊行物である、特開平08-077769号公報(以下「引用例2」という。)には、「同期型半導体記憶装置」(発明の名称)に関して、図1?22とともに、以下の事項が記載されている。
a.「【0001】
【産業上の利用分野】この発明は、外部クロック信号に同期して外部制御信号、外部アドレス信号および入力データを含む外部信号を取込む同期型半導体記憶装置(シンクロナス・ダイナミック・ランダム・アクセス・メモリ:SDRAM)に関し、特に、高速でメモリセルデータのリフレッシュを行なうための構成に関する。」

b.「【0059】図1において、リフレッシュ制御回路は、リフレッシュモード検出回路30からのリフレッシュ検出信号/ARに応答してそのカウント値が増分されるリフレッシュカウンタ62と、リフレッシュモード検出回路30からのリフレッシュモード検出信号/ARに応答してこのリフレッシュカウンタ62からのリフレッシュアドレス信号Q0?Q10をラッチしてリフレッシュ行アドレス信号RADを発生するアドレス発生回路61と、リフレッシュモード検出信号/ARに応答して、アドレス発生回路61からのリフレッシュ行アドレス信号RADを対応の行選択系回路60aおよび60bへ伝達するマルチプレクサ(MUX)21aおよび21bを含む。リフレッシュカウンタ62は、単にリフレッシュされる行アドレスを指定する信号を発生するだけであり、メモリバンクを指定するリフレッシュバンクアドレスは発生しない(この構成については後に説明する)。マルチプレクサ21aおよび21bはそれぞれ他方入力に対応のXバッファ2aおよび2bからの内部行アドレス信号RAAおよびRBBを受ける。マルチプレクサ21aおよび21bは、リフレッシュモード検出信号/ARが活性状態のLレベルのときのみこのXバッファ2aおよび2bからの内部行アドレス信号RAA、RBBに代えてアドレス発生回路61からのリフレッシュ行アドレス信号RADを通過させる。行選択系回路60aおよび60bは、Xデコーダおよびセンスアンプを含む。
……(中略)……
【0061】リフレッシュ制御回路はさらに、リフレッシュモード検出回路30からのリフレッシュモード検出信号/ARに応答して、メモリバンクBKAおよびBKB両者に対し行選択動作を活性化する行選択系活性化信号/RASRを発生するリフレッシュバンク活性化回路64と、リフレッシュバンク活性化回路64からのリフレッシュ行選択系活性化信号/RASRとノーマル時に発生される行選択系活性化信号/RASANを受けるゲート回路66aと、リフレッシュ行選択系活性化信号/RASRとノーマル時に発生される行選択系活性化信号/RASBNを受けるゲート回路66bを含む。
……(中略)……
【0064】図1に示す構成においては、メモリバンクBKAおよびBKB両者に対し共通にリフレッシュ行アドレス信号を発生するアドレス発生器61が設けられる。次に動作について簡単に説明する。
【0065】外部信号/CS、/RAS、/CAS、および/WEのクロック信号CLKの立上がりエッジにおける状態に従ってリフレッシュモード検出回路30がリフレッシュモードが指定されたことを検出し、リフレッシュモード検出信号/ARを活性状態のLレベルとする。これにより、リフレッシュカウンタ62からのリフレッシュカウント値Q0?Q10がアドレス発生回路61において取込まれ、リフレッシュ行アドレス信号RADが発生される。リフレッシュモード検出信号/ARの活性化に応答して、マルチプレクサ21aおよび21bはアドレス発生回路61からのリフレッシュ行アドレス信号RADを選択して対応の行選択系回路60aおよび60bへ与える。リフレッシュバンク活性化回路64からのリフレッシュ行選択系活性化信号/RASRがこのリフレッシュモード検出信号/ARの活性化に応答して活性化され、応じてゲート回路66aおよび66bからの行選択系駆動信号/RASAおよび/RASBがともに活性状態とされる。これにより、行選択系回路60aおよび60bが行選択動作およびセンス動作を実行し、このリフレッシュ行アドレス信号RADが指定するメモリセルのリフレッシュが実行される。すなわちメモリバンクBKAおよびBKB両者において同時にリフレッシュが実行される。」

イ 以上a、bの記載から、引用例2には、次の事項が記載されている。
「リフレッシュモード検出信号/ARが活性状態のとき、アドレス発生回路61からのリフレッシュ行アドレス信号RADを、それぞれXデコーダおよびセンスアンプを含む行選択系回路60aおよび60bへ供給し、前記行選択系回路60aおよび60bが行選択動作およびセンス動作を実行することで、前記リフレッシュ行アドレス信号RADが指定するメモリセルのリフレッシュが、メモリバンクBKAおよびBKB両者において同時に実行されるSDRAM。」

(3-4)引用例3の記載事項
ア 本願の優先権主張の日前に日本国内において頒布され、前記最後の拒絶理由通知に引用された刊行物である、特開平09-139074号公報(以下「引用例3」という。)には、「ダイナミック型RAM」(発明の名称)に関して、図1?5とともに、以下の事項が記載されている。
a.「【0005】
【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、それぞれが独立してメモリアクセス動作が可能にされてなる複数のメモリバンクを持つダイナミック型RAMに、上記複数のメモリバンクの一括したリフレッシュ及び上記複数のメモリバンクのうち1ないし複数のメモリバンクを指定してリフレッシュを可能とするリフレッシュ制御回路を設ける。
【0006】上記した手段によれば、データを保持させることが必要なメモリバンクに対してのみリフレッシュを行わせるようにすることができる。
【0007】
【発明の実施の形態】図1には、この発明が適用されるシンクロナスDRAM(以下、単にSDRAMという)の一実施例のブロック図が示されている。同図に示されたSDRAMは、特に制限されないが、公知の半導体集積回路の製造技術によって単結晶シリコンのような1つの半導体基板上に形成される。
【0008】この実施例のSDRAMは、メモリバンクA(BANKA)を構成するメモリアレイ200Aと、メモリバンク(BANKB)を構成するメモリアレイ200Bを備える。それぞれのメモリアレイ200Aと200Bは、マトリクス配置されたダイナミック型メモリセルを備え、図に従えば同一列に配置されたメモリセルの選択端子は列毎のワード線(図示せず)に結合され、同一行に配置されたメモリセルのデータ入出力端子は行毎に相補データ線(図示せず)に結合される。」

b.「【0011】アドレス入力端子A0?A11から供給されるロウアドレス信号とカラムアドレス信号はカラムアドレスバッファ205とロウアドレスバッファ206にアドレスマルチプレクス形式で取り込まれる。供給されたアドレス信号はそれぞれのバッファが保持する。ロウアドレスバッファ206はリフレッシュ動作モードにおいてはリフレッシュカウンタ208から出力されるリフレッシュアドレス信号をロウアドレス信号として取り込む。カラムアドレスバッファ205の出力はカラムアドレスカウンタ207のプリセットデータとして供給され、カラムアドレスカウンタ207は後述のコマンドなどで指定される動作モードに応じて、上記プリセットデータとしてのカラムアドレス信号、又はそのカラムアドレス信号を順次インクリメントした値を、カラムデコーダ203A,203Bに向けて出力する。」

c.「【0043】図1において、リフレッシュ動作では、上記のライトモード及びリードモードにおけるロウ系のアドレス選択のみが行われる。つまり、リフレッシュカウンタ208により発生されたアドレス信号が上記外部からのアドレス信号に代わってロウアドレスバッファ206に取り込まれて、前記のようなリフレッシュコマンド1が入力されたならメモリアレイ200Aと200Bのワード線の選択動作と、センスアンプの増幅動作が行われる。つまり、上記2つのメモリアレイ200Aと200Bにおける選択されたワード線に接続されたダイナミック型メモリセルの記憶情報が、センスアンプによりセンスされるとともに増幅されてもとのメモリセルに再書き込み(リフレッシュ)される。あるいは、前記のようなリフレッシュコマンド2が入力されたなら信号DQMにより指定され、あるいはモードレジスタにより指定されたメモリアレイ200A又は200Bの一方のワード線の選択動作と、センスアンプの増幅動作が行われる。
……(中略)……
【0047】上記XアドレスバッファXBに取り込まれたアドレス信号X0?Xiは、上記XデコーダXDに供給される。上記YアドレスバッファYBに取り込まれたアドレス信号Y0?Yiは、上記YデコーダYDLとYDRに供給される。上記XデコーダXDとYデコーダYDLとYDRによりメモリブロックMB0?MB3のメモリセルの選択動作が行われ、読み出し動作のときにはメインアンプMALとMARにより増幅され、入出力回路IOを通して外部端子IO0?IO7から出力される。なお、メモリアレイMATLとMATRには、センスアンプやプリチャージ回路が組み込まれている。
……(中略)……
【0050】この実施例では、前記ロウアドレスストローブ信号/RAS、カラムアドレスストローブ信号/CAS、ライトイネーブル信号/WE及び出力イネーブル信号/OEの組み合わせにより各動作モードが指定される。各メモリブロックは、通常動作のときには、入力されたアドレスにより上記4つのメモリブロックのうちの1つのメモリブロックが選択されて、そのメモリブロックのみが独立して動作させられる。リフレッシュ動作の指定は、CBRリフレッシュにより4つのメモリブロックが一括して同時にリフレッシュされる。また、WCBRリフレッシュが指定されると、このとき/RASがロウレベルに変化させられたタイミングで入力されているレス又はデータを取り込み、それにより指定された1ないし3のメモリブロックに対してリフレッシュ動作が実施される。なお、同図には、リフレッシュすべきメモリブロックを指定するアドレス信号又はデータを上記タイミング発生回路TGに取り込み信号経路が省略されている。」

イ 以上のa?cの記載から、引用例3には、次の事項が記載されている。
「メモリバンクAを構成するメモリアレイ200Aと、メモリバンクBを構成するメモリアレイ200Bを備え、
リフレッシュ動作モードにおいては、ロウアドレスバッファ206はリフレッシュカウンタ208から出力されるリフレッシュアドレス信号をロウアドレス信号として取り込み、
前記ロウアドレス信号により前記メモリアレイ200Aと200Bのワード線を選択することで、前記2つのメモリアレイ200Aと200Bにおける選択されたワード線に接続されたダイナミック型メモリセルの記憶情報をリフレッシュすることが可能なダイナミック型RAM。」

(4)対比
(4-1)補正発明と引用発明との対比
補正発明と、引用発明とを対比する。
ア インジケータの関連づけについて
引用発明では、「前記メモリー素子内のメモリーセルの行をリフレッシュするという要求を受信」し、「前記行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行され」るものであるから、引用発明の「メモリー素子の行が保持するべきデータを有している又は有していないとしてマークするマーク付けデータ」は、「インジケータ」と呼び得るものであり、また、引用発明の「リフレッシュ動作」は「行」単位で実行されるものであるから、引用発明の「メモリー素子の行」は補正発明の「各独立してリフレッシュ可能なメモリ単位」に相当する。
よって、引用発明においても、「各独立してリフレッシュ可能なメモリ単位にインジケータを関連づけ」が行われているといえ、引用発明の「行が保持するべきデータを有しているとしてマークされている」及び「保持するべきデータを有しているとしてマークされていない」は、補正発明の「有効データを反映する」及び「有効データを反映しない」に相当する。

イ インジケータのセットについて
引用発明において「データの前記メモリー素子内の行への書き込みに先立ち又は同期して、前記データが書き込まれている行に保持するべきデータを有しているとしてマーク」することは、補正発明の「前記独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記関連づけられたインジケータを、有効データを反映するようにセットすること」に相当する。

ウ リフレッシュを行うメモリ単位について
引用発明において「前記行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行され」ることは、「保持するべきデータ」を「有している」前記「行」と、「保持するべきデータ」を「有していない」前記「行」のうち、「保持するべきデータ」を「有している」前記「行」だけに対して「リフレッシュ動作が実行され」るということである。
したがって、引用発明において「前記行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行され」ることは、補正発明において「その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュ」することに相当する。

エ リフレッシュのスキップについて
補正発明では、「リフレッシュアドレスを、有効データを反映するインジケータを有する次の独立してリフレッシュ可能なメモリ単位へインクリメントする」ことが行われるので、あるメモリ単位をリフレッシュするためにリフレッシュアドレスが設定された後、その次に設定されるリフレッシュアドレスは、次にリフレッシュを行うメモリ単位のアドレスまでアドレス値が増加(インクリメント)されたアドレスであり、その結果、「メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位」のアドレスは、リフレッシュアドレスとして設定されないので、「リフレッシュをスキップ」されることになる。
これに対して、引用例1には、第3.3.(1)で摘記したように、段落[0018]に
“Regardless of whether or not that row was marked as having data to be preserved, counter 142 is then incremented so as to provide another row address for use in response to a subsequent occurrence of such a refresh command in which no row is specified.”
(訳:「前記行が保持するべきデータを有しているとしてマークされているか否かに関わらず、カウンター142はインクリメントされ、続いて発生する行の指定を伴わないリフレッシュコマンドに応じるために別の行アドレスを提供できるようにする。」)
と記載され、また、引用発明では、「カウンターが提供した行アドレス」で指定される行が、「保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行」され、「保持するべきデータを有しているとしてマークされていない場合、リフレッシュ動作は実行」されない処理がなされている。
そうすると、引用発明においては、ある行をリフレッシュするためにアドレスが設定された後、その次に設定されるリフレッシュのアドレスは、次にリフレッシュする行のアドレス値までカウンタ値が増加(インクリメント)されたアドレスであり、その結果、「行が保持するべきデータを有しているとしてマークされていない」行のアドレスは、リフレッシュアドレスとして設定されないので、「リフレッシュをスキップ」されることになる。
よって、引用発明も、補正発明の「リフレッシュアドレスを、有効データを反映するインジケータを有する次の独立してリフレッシュ可能なメモリ単位へインクリメントすることによって、その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップ」を行っているものと認められる。

オ リフレッシュの対象について
引用発明の「前記メモリー素子としてDRAM素子を用い、リフレッシュを保持されるデータを含むメモリーセルに制限することで、データを含まないメモリーセルをリフレッシュするために消費される不必要な電力を減少させるリフレッシュ方法」は、「DRAM素子」に対する「リフレッシュ方法」であるから、補正発明の「ダイナミックメモリをリフレッシュする方法」に相当する。

(4-2)一致点及び相違点
以上から、補正発明と引用発明とは、以下の点で一致するとともに、以下の点で相違する。
(一致点)
「各独立してリフレッシュ可能なメモリ単位にインジケータを関連づけることと、
前記独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記関連づけられたインジケータを、有効データを反映するようにセットすることと、
その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュし、
リフレッシュアドレスを、有効データを反映するインジケータを有する次の独立してリフレッシュ可能なメモリ単位へインクリメントすることによって、その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップすることと、
を具備する、
ダイナミックメモリをリフレッシュする方法。」

(相違点1)
補正発明は「有効データを含む前記独立してリフレッシュ可能なメモリ単位だけが、最大のリフレッシュ周期でリフレッシュされるように、このスキップされたリフレッシュ可能なメモリ単位の数に比例してリフレッシュ頻度を減少させる」のに対して、引用発明はそのような特定を有していない点。

(相違点2)
補正発明においては「前記最大のリフレッシュ周期は、リフレッシュしなければならない有効データを含む前記独立してリフレッシュ可能なメモリ単位だけをリフレッシュして、前記有効データを含む前記独立してリフレッシュ可能なメモリ単位のリフレッシュ動作間の遅れを最大限大きくすることにより最大となった、前記リフレッシュ動作の時間間隔の平均値であ」るのに対して、引用発明はそのような特定を有していない点。

(相違点3)
補正発明は「前記独立してリフレッシュ可能なメモリ単位が2つ以上のメモリバンクにわたる行を具備する」のに対して、引用発明はそのような特定を有していない点。

(5)当審の判断
(5-1)相違点1及び2について
ア 引用発明では、「保持するべきデータを有しているとしてマークされている」行だけに対して「リフレッシュ動作が実行され」、「保持するべきデータを有しているとしてマークされていない」行の「リフレッシュ動作は実行されず」にスキップされるものであるから、全ての行に対してリフレッシュを行う場合に比べて、「リフレッシュ動作」の時間間隔、すなわち、「リフレッシュ動作」間の遅れは最大限大きくなり、当該「リフレッシュ動作」の時間間隔は「保持するべきデータを有している」ことを示す「マーク」の間隔によって異なるとしても、複数の「リフレッシュ動作」全体でみると、「リフレッシュ動作」の時間間隔の平均値は最大になると認められる。
また、引用発明における「リフレッシュ動作」の頻度は、「リフレッシュ動作は実行されず」にスキップされた行の数に比例して、減少することは明らかである。

イ 以上から、相違点1及び2は実質的な相違点ではない。
仮に相違するとしても、その相違は当業者であれば適宜なし得た程度のものにすぎない。

(5-2)相違点3について
ア 引用例1には、第3.3.(1)で摘記したように、段落[0014]に“Specifically, although memory device 100 is depicted as having only one memory array 110, suggesting that memory device 100 has only one “bank”of memory cells organized in a single two dimensional array for the sake of simplicity of discussion, it will be understood by those skilled in the art that the memory cells of memory device 100 may be organized in any of a number of ways, including having more than one memory array to provide more than one bank, or having a single memory array configured to provide the functional equivalent of multiple banks.”(訳:「特にメモリー素子100はただ1つのメモリー配列のみを有するように図示され、説明を簡単にするためメモリー素子100は単一の2次元配列で構成されるメモリーセルのただ1つの「バンク」を示しているが、当業者はメモリー素子100のメモリーセルは1つより多くのバンクを提供する1つより多くのメモリー配列を有する方法、又は複数のバンクに相当する機能を提供するように構成された単一のメモリー配列を有する方法を含む多くの方法のうち如何なる方法で構成されてもよいことを理解するだろう。」)と記載され、メモリー素子100に複数のバンクを設けることができる旨が記載されている。

イ ここで、第3.3.(3)イで指摘したように、引用例2には、「メモリバンクBKAおよびBKB」の行をリフレッシュするための「リフレッシュ行アドレス」を、同じ「アドレス発生回路61からのリフレッシュ行アドレス信号RAD」で指定して、「前記リフレッシュ行アドレス信号RADが指定するメモリセルのリフレッシュが、メモリバンクBKAおよびBKB両者において同時に実行される」ことが記載されている。
また、第3.3.(4)イで指摘したように、引用例3には、「メモリバンクAを構成するメモリアレイ200Aと、メモリバンクBを構成するメモリアレイ200B」の行をリフレッシュするための「ロウアドレス」を、同じ「リフレッシュカウンタ208から出力されるリフレッシュアドレス信号をロウアドレス信号」で指定して、「前記ロウアドレス信号」により「選択」された「前記2つのメモリアレイ200Aと200Bにおける選択されたワード線に接続されたダイナミック型メモリセルの記憶情報をリフレッシュする」ことが記載されている。

ウ したがって、2つのバンクを有するメモリ素子において、前記2つのバンクの同じ行アドレスを指定してリフレッシュ動作を同時に実行すること、したがって、単一の動作で行うリフレッシュ動作の実行単位を、2つのバンクにわたる指定された行内のデータとすることは、引用例2及び3に記載され、周知技術である。

エ よって、引用発明において、2個のバンクを設け、前記2つのバンクの同じ「行アドレス」を指定して、指定された「行」がともに「保持するべきデータを有しているとしてマーク」されているときは「リフレッシュ動作」を同時に「実行」することで、前記同時に「実行」する「リフレッシュ動作」の実行単位を前記「2個のバンク」にわたる指定された「行」内のデータとすることで、相違点3に係る構成とすることは、当業者であれば適宜なし得たものと認められる。

(5-3)判断のまとめ
以上のとおりであるから、相違点1?2は、いずれも、実質的な相違点ではなく、仮に相違するとしても、その相違は当業者であれば適宜なし得た程度のものにすぎない。
また、相違点3は、引用発明及び引用例2?3に記載された周知技術から、当業者が適宜なし得た範囲に含まれる程度のものである。

(6)独立特許要件についてのまとめ
以上のとおりであるから、補正発明は、引用例1に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条2項の規定により、特許出願の際独立して特許を受けることができない。

5 小括
以上検討したとおり、本件補正は、特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するので、同法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明について
1 本願発明
平成27年6月29日付けの手続補正は上記のとおり却下されたので、本願の請求項1?29に係る発明は、平成27年2月25日に提出された誤訳訂正書により補正された特許請求の範囲の請求項1?29に記載された事項により特定されるものであり、その内の請求項1に係る発明(以下「本願発明」という。)は、再掲すると次のとおりのものである。

「各独立してリフレッシュ可能なメモリ単位にインジケータを関連づけることと、
独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記関連づけられたインジケータを、有効データを反映するようにセットすることと、
その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュし、
その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップし、
有効データを含む前記独立してリフレッシュ可能なメモリ単位だけが、最大のリフレッシュ周期でリフレッシュされるように、このスキップされたリフレッシュ可能なメモリ単位の数に比例してリフレッシュ回数を減少させることと、
を具備し、
前記独立してリフレッシュ可能なメモリ単位が2つ以上のメモリバンクにわたる行を具備する、ダイナミックメモリをリフレッシュする方法。」

2 引用例の記載事項と引用発明
引用例1の記載事項は、第2.4.(3)(3-1)で摘記したとおりである。
また、引用例2及び引用例3の記載事項は、第2.4.(3)(3-3)及び同(3-4)で摘記したとおりである。
そして、引用発明は、第2.4.(3)(3-2)で認定したとおりのものである。

3 対比
(1)本願発明と引用発明との対比
本願発明と、引用発明とを対比する。
ア インジケータの関連づけについて
引用発明では、「前記メモリー素子内のメモリーセルの行をリフレッシュするという要求を受信」し、「前記行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行され」るものであるから、引用発明の「メモリー素子の行が保持するべきデータを有している又は有していないとしてマークするマーク付けデータ」は、「インジケータ」と呼び得るものであり、また、引用発明の「リフレッシュ動作」は「行」単位で実行されるものであるから、引用発明の「メモリー素子の行」は本願発明の「各独立してリフレッシュ可能なメモリ単位」に相当する。
よって、引用発明においても、「各独立してリフレッシュ可能なメモリ単位にインジケータを関連づけ」が行われているといえ、引用発明の「行が保持するべきデータを有しているとしてマークされている」及び「保持するべきデータを有しているとしてマークされていない」は、本願発明の「有効データを反映する」及び「有効データを反映しない」に相当する。

イ インジケータのセットについて
引用発明において「データの前記メモリー素子内の行への書き込みに先立ち又は同期して、前記データが書き込まれている行に保持するべきデータを有しているとしてマーク」することは、本願発明の「前記独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記関連づけられたインジケータを、有効データを反映するようにセットすること」に相当する。

ウ リフレッシュを行うメモリ単位について
引用発明において「前記行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行され」ることは、「保持するべきデータ」を「有している」前記「行」と、「保持するべきデータ」を「有していない」前記「行」のうち、「保持するべきデータ」を「有している」前記「行」だけに対して「リフレッシュ動作が実行され」るということである。
したがって、引用発明において「前記行が保持するべきデータを有しているとしてマークされている場合、リフレッシュ動作が実行され」ることは、本願発明において「その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュ」することに相当する。

エ リフレッシュのスキップについて
引用発明においては、「リフレッシュロジック内のカウンターが提供した行アドレスで指定される前記行に該当する前記マーク付けデータを取得して、前記行が保持するべきデータを有しているとしてマークされているか否かを確認し」、「前記行が保持するべきデータを有しているとしてマークされていない場合、リフレッシュ動作が実行され」ないという処理を実行する。
すなわち、「リフレッシュロジック内のカウンターが提供した行アドレスで指定される前記行」が「保持するべきデータを有しているとしてマークされていない場合」は、前記「行アドレスで指定される前記行」に対する「リフレッシュ動作」が「実行され」ずに、次の「行アドレス」を「提供」する動作に進むことになる。
したがって、引用発明において「前記行が保持するべきデータを有しているとしてマークされていない場合、リフレッシュ動作が実行され」ないことは、本願発明において「その関連づけられたインジケータが、メモリ単位に記憶された有効データを反映しない、独立してリフレッシュ可能なメモリ単位をスキップ」することに相当する。

オ リフレッシュの対象について
引用発明の「前記メモリー素子としてDRAM素子を用い、リフレッシュを保持されるデータを含むメモリーセルに制限することで、データを含まないメモリーセルをリフレッシュするために消費される不必要な電力を減少させるリフレッシュ方法」は、「DRAM素子」に対する「リフレッシュ方法」であるから、本願発明の「ダイナミックメモリをリフレッシュする方法」に相当する。

(2)一致点及び相違点
以上から、本願発明と引用発明とは、以下の点で一致するとともに、以下の点で相違する。
(一致点)
「各独立してリフレッシュ可能なメモリ単位にインジケータを関連づけることと、
前記独立してリフレッシュ可能なメモリ単位にデータを書き込む際に、前記関連づけられたインジケータを、有効データを反映するようにセットすることと、
その関連づけられたインジケータがメモリ単位に記憶された有効データを反映する、独立してリフレッシュ可能なメモリ単位だけをリフレッシュし、
その関連づけられたインジケータが、メモリ単位に記憶される有効データを反映しない、独立してリフレッシュ可能なメモリ単位のリフレッシュをスキップすることと、
を具備する、
ダイナミックメモリをリフレッシュする方法。」

(相違点1)
本願発明は「有効データを含む前記独立してリフレッシュ可能なメモリ単位だけが、最大のリフレッシュ周期でリフレッシュされるように、このスキップされたリフレッシュ可能なメモリ単位の数に比例してリフレッシュ回数を減少させる」のに対して、引用発明はそのような特定を有していない点。

(相違点2)
本願発明は「前記独立してリフレッシュ可能なメモリ単位が2つ以上のメモリバンクにわたる行を具備する」のに対して、引用発明はそのような特定を有していない点。

4 当審の判断
(1)相違点1について
ア 引用発明では、「保持するべきデータを有しているとしてマークされている」行だけに対して「リフレッシュ動作が実行され」、「保持するべきデータを有しているとしてマークされていない」行の「リフレッシュ動作は実行されず」にスキップされるものである。
そうすると、引用発明における「リフレッシュ動作」の回数は、「リフレッシュ動作は実行されず」にスキップされた行の数に比例して、減少することは明らかである。

イ 以上から、相違点1は実質的な相違点ではない。
仮に相違するとしても、その相違は当業者であれば適宜なし得た程度のものにすぎない。

(2)相違点2について
第2.4(5)(5-2)で指摘したと同じ理由により、引用発明において、相違点2に係る構成とすることは、周知技術を参酌すれば、当業者であれば適宜なし得たものと認められる。


第4 結言
以上のとおりであるから、本願発明は、周知技術を参酌すれば、引用例1に記載された発明に基づいて当業者が容易に発明をすることができたものであり、特許法第29条第2項の規定により、特許を受けることができない。
したがって、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。

よって、結論のとおり審決する。
 
審理終結日 2015-11-16 
結審通知日 2015-11-17 
審決日 2015-11-30 
出願番号 特願2010-518407(P2010-518407)
審決分類 P 1 8・ 121- WZ (G11C)
最終処分 不成立  
前審関与審査官 堀田 和義  
特許庁審判長 飯田 清司
特許庁審判官 鈴木 匡明
河口 雅英
発明の名称 有効データインジケータの使用によってダイナミックRAM電力消費を減らすシステムおよび方法  
代理人 佐藤 立志  
代理人 蔵田 昌俊  
代理人 井関 守三  
代理人 岡田 貴志  
代理人 福原 淑弘  
代理人 峰 隆司  
代理人 砂川 克  
代理人 井上 正  
代理人 堀内 美保子  
代理人 河野 直樹  
代理人 野河 信久  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ