• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) G06F
管理番号 1314800
審判番号 不服2014-6186  
総通号数 199 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2016-07-29 
種別 拒絶査定不服の審決 
審判請求日 2014-04-03 
確定日 2016-05-16 
事件の表示 特願2012-516227「コンパクトな演算処理要素を用いたプロセッシング」拒絶査定不服審判事件〔平成22年12月23日国際公開、WO2010/148054、平成24年12月 6日国内公表、特表2012-530966〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1. 手続きの経緯・本願発明
本願は、平成22年6月16日(優先権主張、2009年6月19日、米国、2010年6月15日、米国)を国際出願日とする出願であって、平成25年11月28日付けで拒絶査定がなされ、それに対して、平成26年4月3日付けで拒絶査定に対する審判請求がなされるとともに手続補正され、当審において平成27年4月21日付けで拒絶理由が通知されたところ、同年10月26日付けで意見書及び手続補正書が提出されたものであり、その請求項1に係る発明は、平成27年10月26日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1に記載された次のとおりのものと認める。(以下、「本願発明」という。)

「【請求項1】
少なくとも1つの第1の低精度ハイ・ダイナミック・レンジ(LPHDR)演算実行ユニットであって、第2の数値を表す第1の出力信号を生み出すために、第1の数値を表す第1の入力信号に対して第1の処理を実行するように構成されており、
第1の処理への許容できる有効な入力のダイナミック・レンジは、少なくとも1/65,000から65,000までの幅を有し、第1の処理への前記許容できる有効な入力のX%の入力に関して、
第1の処理への前記許容できる有効な入力のX%の入力から選択された各特定の入力について繰り返し実行される1の処理において、その特定の入力に対する第1の処理を実行するLPHDR演算実行ユニットの第1の出力信号によって表される数値の統計学的平均が、その同じ特定の入力の数値に対する第1の処理の正確な数学的計算の結果よりY%だけ異なり、ここで、Xは少なくとも5であり、Yは少なくとも0.05であるLPHDR演算実行ユニットを備えることを特徴とするデバイス。」

2.刊行物・引用発明
当審における、平成27年4月21日付けで通知した拒絶の理由に引用された特開2008-158822号公報(以下、「刊行物」という。)には、図とともに次の記載がある。

「【背景技術】
【0002】
半導体製造プロセスの進歩にともなう微細化により、例えば、半導体に用いる配線幅の縮小化も進んでいる。その結果、半導体の高集積化が進む一方で、回路の誤作動の確率も増加している。
【0003】
特に、大規模な科学技術計算を行うスーパーコンピュータでは、多数の浮動小数点演算器が用いられ、アルファ線や宇宙線起因の中性子の衝突により浮動小数点演算器の一つで誤動作が発生し計算結果が誤る危険性が増加する。
【0004】
例えば、浮動小数点演算器1個の故障率を10FIT(Failｕｒe In Time:1億時間に1回の故障が発生する率)としても、100万個の浮動小数点演算器を用いるスーパーコンピュータでは、100時間に1回の頻度で、いずれかの浮動小数点演算器にエラーが発生することになる。
【0005】
浮動小数点演算器のエラーを検出する方法としては、2つの同一の演算器を並列に動作させ、両者の結果を比較する方法がある。しかし、通常の2倍の演算器や比較回路が必要となるので回路量が大幅に増加してしまい、多数の浮動小数点演算器を必要とするスーパーコンピュータにとっては負担が大きくなってしまう。
【0006】
また、加算器ではパリティ予測、乗算器ではMｏdｕlｏ 3剰余チェックを行うなどの方法により、浮動小数点演算器の主要部分のエラーを検出することもできる。しかし、パリティチェックでは偶数個の出力ビットが誤るエラーは検出できない。また、Mｏdｕlｏ 3剰余チェックでは同一の剰余となるエラーは検出できない。さらに、これらのチェックを行うためには演算器自体の20%を超える量の回路をエラー検出のために追加しなくてはならない。
・・・中略・・・
【発明の開示】
【発明が解決しようとする課題】
【0008】
以上に説明したように、なるべく少ない回路量で、浮動小数点演算で問題となるエラーを高い確率で検出を行なう演算回路及び計算機システムが望まれており、さらに、エラーが検出された場合には,その演算命令を再度実行することにより中性子の衝突などに起因する間欠エラーを訂正できる演算回路及び計算機システムが望まれている。
【0009】
本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、より少ない回路量で数値的に大きな誤差をもつエラーを効率的に検出することである。」(下線は、当審で注目する箇所を示す。以下、同様。)

「【課題を解決するための手段】
【0010】
上記課題を解決するために、本発明に係る浮動小数点演算回路は、浮動小数点形式で表現された演算オペランドを入力し、該浮動小数点形式における仮数部に第1のデータ幅を有する第1の演算結果を出力する第1の演算器と、前記演算オペランドを入力し、前記浮動小数点形式における仮数部に前記第1のデータ幅よりも小さい第2のデータ幅を有する第2の演算結果を出力する第2の演算器と、前記第1の演算結果と前記第2の演算結果の仮数部について、それぞれの所定ビットから前記第2のデータ幅について比較を行う比較回路と、を有する。
【0011】
本発明によると、比較回路が第1の演算結果と第2の演算結果の仮数部について、それぞれの所定ビットから第2のデータ幅について比較を行うので、比較の結果に応じて第1の演算結果が正しいか否かを判定することが可能となる。
【0012】
また、第2の演算器は、記浮動小数点形式における仮数部に第1のデータ幅よりも小さい第2のデータ幅を有する第2の演算結果を出力する演算器なので、より少ない回路量で第1の演算結果が正しいか否かを判定することが可能となる。
【0013】
さらに、第2の演算結果は、第1のデータ幅よりも小さい第2のデータ幅を有するので、第1の演算結果と第2の演算結果とで一定以上に大きい誤差がある場合には比較の結果から確実に検出することが可能となる。
【発明の効果】
【0014】
以上に説明したように、本発明によると、より少ない回路量で数値的に大きな誤差をもつエラーを効率的に検出することが可能となる。」

「【0055】
(第2の実施例)
図7は、本発明の第2の実施例に係る第1の演算器101の具体的な構成例を示す図である。
【0056】
図7に示す第1の演算器101は、仮数部F1とF2の積を求める乗算器701と、丸め処理を行う丸め処理器212と、指数部E1とE2の和から指数部を算出する加算器702と、符号部S1とS2の排他的論理和から符号部を算出する排他的論理和演算器703と、を備える倍精度浮動小数点乗算器である。
【0057】
乗算器701は、2つの演算オペランドの仮数部(52ビット)に最上位の”1”を復元し、53ビット幅のデータの掛け算を行う。また、加算器702は、2つの演算オペランドの指数部の足し算を行う。排他的論理和演算器703は、2つの演算オペランドの符号部の排他的論理和を求める。
【0058】
乗算器701による乗算結果は、丸め処理器212でIEEE規格にしたがった丸め処理が行われる。その結果、桁上がりが発生した場合には、加算器704で補正が行われる。
【0059】
以上の処理によって、第1の演算オペランドと第2の演算オペランドとの乗算結果(符号部SIGN、指数部EXP、仮数部FRAC)が求められる。また、本実施例では、排他的論理和演算器703、加算器702および乗算器701の出力値を、それぞれ第1の符号部、第1の指数部および第1の仮数部として使用する。
【0060】
図8は、本発明の第2の実施例に係る第2の演算器102及び比較回路103の具体的な構成例を示す図である。
なお、第1の実施例と同様に、第2の演算器102には、第1及び第2の演算オペランドが入力されるが、仮数部は上位4ビットのみを使用する。図8の説明では、符号部S1(1ビット幅)と指数部E1(11ビット幅)と仮数部f1(4ビット幅)とで構成される第1の演算オペランドと、符号部S2(1ビット幅)と指数部E2(11ビット幅)と仮数部f2(4ビット幅)とで構成される第2の演算オペランドを入力データとする。
【0061】
図8に示す第2の演算器102は、仮数部f1とf2の積を求める乗算器801と、指数部E1とE2の和から第2の指数部を算出する加算器702と、符号部S1とS2の排他的論理和から第1の符号部を算出する排他的論理和演算器804と、を備える倍精度浮動小数点乗算器である。
【0062】
乗算器801は、例えば、4+1(第2の仮数部のビット幅+1)ビットの掛け算を行う乗算器である。乗算器801は、2つの演算オペランドの仮数部(4ビット)に最上位の”1”を復元し、5ビット幅のデータの掛け算を行う。
【0063】
加算器702は、2つの演算オペランドの指数部と(-1023)の足し算を行う。排他的論理和演算器804は、2つの演算オペランドの符号部と第1の符号部との排他的論理和を求める。
【0064】
以上の処理によって、第1の演算オペランドと第2の演算オペランドとの乗算処理が行われ、第2の演算結果が算出される。本実施例では、排他的論理和演算器804、加算器702および乗算器801の出力値を、それぞれ第2の符号部、第2の指数部および第2の仮数部として使用する。
【0065】
図8に示す比較回路103は、第1の仮数部と第2の仮数部とを比較して誤差が一定範囲(2LSBの誤差の範囲)内か否かを判定する略一致検出器802と、第1の指数部と第2の指数部とを比較して不一致を検出する不一致検出器803と、第1の符号部と第2の符号部とを比較して不一致を検出する不一致検出器804と、略一致検出器802、不一致検出器803及び804の出力結果について論理和を求めてエラーを検出する論理和演算器805と、を備える。なお、第2の演算器102で使用する排他的論理和演算器804は、比較回路103で使用する不一致検出器804と共有しているが、別々に構成してもよい。
【0066】
第1の仮数部と第2の仮数部は、略一致検出器802に入力される。略一致検出器802は、第1の仮数部と第2の仮数部との誤差が一定範囲(2LSBの誤差の範囲)内にあるか否かを判定する。
【0067】
ここで、例えば、第1の演算オペランドaと第2の演算オペランドbとにそれぞれ誤差(Δa、Δb)が含まれる場合の乗算は、下記の式を計算することになる。
a*(1-Δa)*b*(1-Δb) = a*b*(1-Δa-Δb+Δa*Δb)
今、第1及び第2の仮数部が4ビットであるとすると、Δa、Δbは1/32より小さい値となる。しかし、乗算結果の誤差(Δa+Δb-Δa*Δb)は、1/16より小さい値となるが加算結果の誤差のように1/32より小さい値とならない。そこで、本実施例に係る略一致検出器802では、2LSBの誤差を許容する比較を行う略一致検出器を使用する。なお、具体的な構成例は、図5及び図6で説明したので省略する。
【0068】
第1の指数部と第2の指数部は、不一致検出器803に入力される。不一致検出器803は、ビットごとに排他的論理和をとり,それらに対して論理和演算を行うことによって両指数部の一致・不一致を判定する。第1の符号部と第1及び第2の演算オペランドの符号部S1、S2は、排他的論理和演算器804に入力され、排他的論理和が求められる。
【0069】
論理和演算器805は、略一致検出器802、不一致検出器803及び804の論理和をとる。したがって、例えば、略一致検出器802、不一致検出器803及び804がそれぞれ不一致を検出した場合に1を出力すると、論理和演算器307は、略一致検出器304、不一致検出器305及び306の少なくとも1つ以上が不一致を検出した場合に1を出力する。その結果、第1の演算結果と第2の演算結果との不一致、すなわち、第1の演算器101のエラーを検出することができる。
【0070】
第一の演算器と第二の演算器で符号と指数の計算回路は同じ規模の回路を二組必要とするが,次に述べるように,第二の演算器の仮数部の回路量は大幅に少なくなる。
一般に、加算器やシフタの回路量は、ビット幅をNとすると、およそ
・・・中略・・・
【0072】
に比例する。したがって、例えば、52ビットの加算器201や右シフタ204と比べて、5ビットの加算器301や右シフタ302に必要な回路量は約1/20である。
したがって、第1の実施例においては、仮数部が52ビットの場合は、浮動小数点演算回路100全体の10%以下の回路量で第2の演算器102及び比較回路103を実現することができる。
【0073】
また、乗算器の回路量はおよそNの2乗に比例する。したがって、例えば、53ビットの乗算器701に比べて、5ビットの乗算器801は1/100程度の回路量で実現することができる。
【0074】
したがって、第2の実施例においては、浮動小数点演算回路100全体の2?3%の回路量で第2の演算器102及び比較回路103を実現することができる。
なお、仮数部は省略された1.0を補うと1.0以上2.0未満である。そこで、仮数部の値を1.0とみなして第1及び第2の符号部と第1及び第2の指数部についてのみ比較を行うようにすれば、エラーを検出する精度は低下するが、例えば、加算器301や乗算器801が不要となるため必要となるハードウェアを更に減少させることができる。
【0075】
図9は、本実施例を反復集束計算に適応した場合の例を説明する図である。
図9に示すグラフは、2次方程式:Y=X*X-3*X+2のグラフである。以下、反復収束計算であるNeｗｔｏn Laｐｓｏn法を用いてこの2次元方程式の解を求める場合について説明する。
【0076】
2次方程式Y(X)=X*X-3*X+2は、X=1とX=2でY=0となるが、これをX=0からスタートしてX=1の解を求めることを考える。
dY/dX=2*X-3であるので、X=0におけるYの傾きY’(0)=-3、Y(0)=2となる。この時、X=X-Y(0)/Y’(0)から次のXの値を求めるとX=2/3となる。同様に、X=2/3における傾きY’(2/3)=-5/3、Y(2/3)=4/9となる。次のXの値はX=14/15となるので、同様に、Y’(14/15)=-17/15、Y(14/15)=16/225となる。その次のXの値はX=254/255となる。この時、正しい解X=1との誤差は、0.4%程度に減少する。
【0077】
以上の計算から明らかなように、YやY’またはXの補正量の計算に計算エラーが生じて次のXに誤差が生じたとしても、Xが1.5未満に留まる限り反復を繰返すとX=1.0に収束することになる。
【0078】
なお、計算エラーで誤差が生じて解の値から遠ざかってしまうと反復回数が増加し計算時間が余計かかることになるが、上述した中性子などによるエラーの発生頻度は低いので全体の計算時間に与える影響は無視できる程度である。
【0079】
一方、計算エラーによる誤差が大きく、Xが1.5より大きくなってしまうと以降の反復でXの値は2.0に収束することになる。これもX*X-3*X+2=0の解であるので、この2次方程式の解としては正しいが、実際の反復収束計算では、中間での計算誤差が大きいと、意図しない点に収束してしまったり、高次のカーブでは収束点が見つからず発散してしまう場合がある。」

上記下線部の記載及び図7、図8から、第2の実施例に関して、刊行物には、次の発明(以下、「引用発明」という。)が記載されていると認められる。

「符号部S1(1ビット幅)と指数部E1(11ビット幅)と仮数部f1(4ビット幅)とで構成される第1の演算オペランドと、符号部S2(1ビット幅)と指数部E2(11ビット幅)と仮数部f2(4ビット幅)とで構成される第2の演算オペランドを入力データとし、仮数部f1とf2の積を求める乗算器801と、指数部E1とE2の和から第2の指数部を算出する加算器702と、符号部S1とS2の排他的論理和から第1の符号部を算出する排他的論理和演算器804とを備え、第1の演算オペランドと第2の演算オペランドとの乗算処理が行われ、第2の演算結果が算出される第2の演算器102と、
第1の演算オペランドと第2の演算オペランドの仮数部が52ビットであり(符号部と指数部は第2の演算器と同じ)、第1の演算オペランドと第2の演算オペランドとの乗算処理が行われ、第1の演算結果が算出される第1の演算器101と、
前記第1の演算結果と前記第2の演算結果の仮数部について、それぞれの所定ビットから前記第2のデータ幅について比較を行う比較回路802を備える、
浮動小数点演算回路100。」

3.対比
本願発明と引用発明とを対比する。
(ア)引用発明の「第2の演算器」において、「第1の演算オペランドと第2の演算オペランド」は、「入力データ」であるから、本願発明の「第1の数値を表す第1の入力信号」に相当する。
(イ)引用発明の「第2の演算器」における「第1の演算オペランドと第2の演算オペランドとの乗算処理」は、本願発明の「第1の数値を表す第1の入力信号に対して」実行する「第1の処理」に相当し、引用発明の「第2の演算結果」は、本願発明の「第2の数値を表す第1の出力信号」に相当する。
(ウ)引用発明の「第1の演算オペランドと第2の演算オペランドとの乗算処理が行われ、第2の演算結果が算出される」「第2の演算器」は、本願発明の「第2の数値を表す第1の出力信号を生み出すために、第1の数値を表す第1の入力信号に対して第1の処理を実行するように構成されて」いる「第1の」「演算実行ユニット」に相当する。
(エ)引用発明の「第2の演算器」は、「仮数部f1とf2の積を求める乗算器801と、指数部E1とE2の和から第2の指数部を算出する加算器702」を備えており、「仮数部f1とf2の積を求める乗算器801」は、4ビット幅のデータの乗算を行って仮数部f1とf2の積を求めており、「指数部E1とE2の和から第2の指数部を算出する加算器702」は、11ビット幅のデータの加算を行って第2の指数部を算出することにより、第1の演算オペランドと第2の演算オペランドとの乗算処理を行うものであるから、32ビットの浮動小数点演算器(符号部1ビット、指数部8ビット、仮数部23ビット)と比較しても低精度かつハイ・ダイナミック・レンジであることは明らかであるから、本願発明の「低精度ハイ・ダイナミック・レンジ(LPHDR)演算器」に相当するといい得るものである。
(オ)引用発明の「浮動小数点演算回路100」は、「第2の演算器」を備えるから、本願発明の「デバイス」に相当するといい得るものである。

そうすると、本願発明と引用発明とは、
「少なくとも1つの第1の低精度ハイ・ダイナミック・レンジ(LPHDR)演算実行ユニットであって、第2の数値を表す第1の出力信号を生み出すために、第1の数値を表す第1の入力信号に対して第1の処理を実行するように構成されている、LPHDR演算実行ユニットを備えることを特徴とするデバイス。」
で一致するものであり、次の点で相違している。

＜相違点1＞
本願発明は、「第1の処理への許容できる有効な入力のダイナミック・レンジは、少なくとも1/65,000から65,000までの幅を有し」ているのに対し、引用発明の「第1の演算オペランドと第2の演算オペランド」は、そのようなダイナッミックレンジの幅の数値が特定されていない点。

＜相違点2＞
本願発明の「LPHDR演算実行ユニット」は、「第1の処理への前記許容できる有効な入力のX%の入力に関して、第1の処理への前記許容できる有効な入力のX%の入力から選択された各特定の入力について繰り返し実行される1の処理において、その特定の入力に対する第1の処理を実行するLPHDR演算実行ユニットの第1の出力信号によって表される数値の統計学的平均が、その同じ特定の入力の数値に対する第1の処理の正確な数学的計算の結果よりY%だけ異なり、ここで、Xは少なくとも5であり、Yは少なくとも0.05である」としているのに対し、引用発明は、そのような特定はされていない点。

4.判断
上記相違点について検討する。
＜相違点1＞について
引用発明の「第1の演算オペランド」は、「符号部S1(1ビット幅)と指数部E1(11ビット幅)と仮数部f1(4ビット幅)とで構成され」、「第2の演算オペランド」は、「符号部S2(1ビット幅)と指数部E2(11ビット幅)と仮数部f2(4ビット幅)とで構成され」ている浮動小数点数であるから、そのダイナミックレンジは、「1/65,000から65、000まで」より広い幅を有することは明らかであるから、この点は、実質的な相違点ではない。

＜相違点2＞について
引用発明において、必要とされる精度により入力の仮数部のビット数を決定し、本願発明の同様の精度を有する構成とすること、つまり、有効な入力の少なくとも5%から選択された特定の入力について繰り返し実行される演算を行った結果の出力の数値の統計学的平均が、その同じ特定の入力値に対する上記演算の正確な数学的計算の結果よりも少なくとも0.05%だけ異なる構成とすることは、下記(ア)?(ウ)を考慮すれば当業者が適宜なし得る程度のことである。

(ア)刊行物の段落【0067】に「ここで、例えば、第1の演算オペランドaと第2の演算オペランドbとにそれぞれ誤差(Δa、Δb)が含まれる場合の乗算は、下記の式を計算することになる。
a*(1-Δa)*b*(1-Δb)=a*b*(1-Δa-Δb+Δa*Δb)
今、第1及び第2の仮数部が4ビットであるとすると、Δa、Δbは1/32より小さい値となる。しかし、乗算結果の誤差(Δa+Δb-Δa*Δb)は、1/16より小さい値となるが加算結果の誤差のように1/32(当審注:誤差1/32は約3.1%である。)より小さい値とならない。そこで、本実施例に係る略一致検出器802では、2LSBの誤差を許容する比較を行う略一致検出器を使用する。なお、具体的な構成例は、図5及び図6で説明したので省略する。」と記載されているように、引用発明の「第2の演算器102」における演算の誤差は、仮数部のビット数と演算の種類によって決まるものであり、かつ、引用発明の「第2の演算器102」は、多くの数値計算に利用されている単精度や倍精度浮動小数点演算より低い演算精度であることは明らかである。

(イ)刊行物段落【0076】には、引用発明の浮動小数点演算回路を反復収束計算に適応した場合、正しい解との誤差は、0.4%程度に減少する例が記載されており、引用発明においても特定の入力について繰り返し実行される演算を行った結果の出力の数値が、正確な数学的計算の結果よりも少なくとも0.05%だけ異なる場合は当然にあり得る。

(ウ)本願発明における「Xは少なくとも5%」、「Yは少なくとも0.05%」という数値は臨界的意義を有するものではない。(本願明細書段落【0140】?【0142】の記載によれば、「「低精度のハイ・ダイナミック・レンジ」の演算要素の精度の程度は、個々の実施内容によって変化する」、「実行する演算の種類によって異なる」と記載され、種々のXの%、Yの%が例示されているが、「Xは少なくとも5%」、「Yは少なくとも0.05%」という数値範囲の内と外とで効果に顕著な差異がある旨の記載はない。)

したがって、本願発明は、引用発明に基づいて当業者が容易になし得たものである。

そして、本願発明の作用効果も、引用発明から、当業者であれば予想できる範囲内のものである。

5.請求人の主張
請求人は、平成27年10月26付け意見書において、
「引用文献1が開示する発明の解決課題は、「より少ない回路量で数値的に大きな誤差をもつエラーを効率的に検出すること」である(明細書段落【0009】参照)。
・・・中略・・・
一方、本願発明は、コンピュータ・プロセッサーあるいはその他のデバイスに係るものであって、演算処理を実行するために低精度ハイ・ダイナミック・レンジ(LPHDR)の処理要素を使用することにより(明細書段落【0032】参照)、特定のアプリケーションにおいて顕著な実際的な利点を提供することを課題とするものである(明細書段落【0036】参照)。
本発明は、「最新のデジタル演算システムは、高精度演算を提供することができるが、この高精度のためにコスト高になる。低精度の乗算を実行するためには、わずかな数のトランジスターしか必要としていないにもかかわらず、最新の倍精度浮動小数点乗算器は、100万オーダーのトランジスターを必要とする。最新のアプリケーションは高精度処理を必要としている、ということが当業者の間では広く信じられているにもかかわらず、実際には、ある種の有用なアルゴリズムはもっと低精度であっても適切に機能する。」(明細書段落【0037】参照)という事実に基づき着想されたものである。
このような着想に基づき、入力の少なくとも5%から選択された特定の入力対して演算を行った結果の平均が、正確な数学的計算の結果よりも少なくとも0.05%だけ異なることを構成とし、敢えて低精度の演算を実行させるようにしたことにより、本願発明では、「トランジスターを効率的に使用(言い換えれば、トランジスターの数を劇的に減少させること)するようになっている。その結果、従来のコンピュータに比較して、スピード、消費電力、及び/又はコストを向上させている。」(明細書段落【0037】参照)という顕著な効果を実現している。
なお、本明細書には、顕著な効果を発揮することを実証した実務的なアプリケーションとして、「最近傍探索」(明細書段落【0088】参照)、「距離の重みづけスコアリング」(明細書段落【0113】参照)、「画像の動きに起因するぼやけの除去」(明細書段落【0118】参照)が例示されている。
以上まとめると、本願発明の課題と、引用文献1および2が開示する発明の課題は全く異なったものであり、本願発明の独立請求項(請求項1、9、12、および20)において限定された数値範囲内の演算ユニットを使用することについても、引用文献1および2には開示されておらず、その示唆もない。
更に、本願発明の効果は、「トランジスターを効率的に使用する(言い換えれば、トランジスターの数を劇的に減少させる)結果、従来のコンピュータに比較して、スピード、消費電力、及び/又はコストを向上させる」という、引用文献1および2に開示する発明の効果とは異質であって、際立って優れた効果を有するものである。

したがって、本願の独立請求項(請求項1、9、12、および20)およびこれら独立請求項に従属する残りの請求項は、当業者が容易に発明できたものではなく、特許法第29条第2項の規定に抵触するものではないと思料する。」
と主張している。

しかしながら、上記請求人の主張は、次の理由で採用できない、。
(ア)「本願発明の課題と、引用文献1および2が開示する発明の課題は全く異なったものである」と主張しているが、引用文献1(刊行物)の発明の課題である「より少ない回路量で数値的に大きな誤差をもつエラーを効率的に検出すること」は、エラー検出という特定のアプリケーションにおいて、低精度な第2の演算回路を使用することにより、顕著な実際的な利点を提供するものであるから、本願発明の課題と全く異なったものではない。
(イ)「本願発明の独立請求項(請求項1、9、12、および20)において限定された数値範囲内の演算ユニットを使用することについても、引用文献1および2には開示されておらず、その示唆もない。」との主張については、上記「2.判断」で記載したとおりである。
(ウ)本願発明の効果に関する主張については、引用発明においても、回路量が減少する結果、本願発明と同様の効果が得られると考えられ、本願発明の効果を引用発明の効果と異質で際立ったものということはできない。

6.むすび
以上のとおり、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。
したがって、本願は、その余の請求項について論及するまでもなく拒絶すべきものである。
よって、結論のとおり審決する。
 
審理終結日 2015-12-17 
結審通知日 2015-12-21 
審決日 2016-01-05 
出願番号 特願2012-516227(P2012-516227)
審決分類 P 1 8・ 121- WZ (G06F)
最終処分 不成立  
前審関与審査官 緑川 隆  
特許庁審判長 小曳 満昭
特許庁審判官 和田 志郎
稲葉 和生
発明の名称 コンパクトな演算処理要素を用いたプロセッシング  
代理人 白銀 博  
代理人 杉山 直人  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ