ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード |
審決分類 |
審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H04B |
---|---|
管理番号 | 1314992 |
審判番号 | 不服2014-14179 |
総通号数 | 199 |
発行国 | 日本国特許庁(JP) |
公報種別 | 特許審決公報 |
発行日 | 2016-07-29 |
種別 | 拒絶査定不服の審決 |
審判請求日 | 2014-07-22 |
確定日 | 2016-05-18 |
事件の表示 | 特願2012-153697「ネットワークノードアーキテクチャのモジュール式適応および構成」拒絶査定不服審判事件〔平成24年11月22日出願公開、特開2012-231522〕について、次のとおり審決する。 |
結論 | 本件審判の請求は、成り立たない。 |
理由 |
第1 手続の経緯及び本願発明 1.手続の経緯 本願は、2006年(平成18年)6月30日(優先権主張 2005年(平成17年)6月30日 米国)を国際出願日とする特願2008-519662号の一部を平成24年7月9日に新たな特許出願としたものであって、平成25年6月20日付けで拒絶理由が通知され、同年12月24日付けで意見書とともに手続補正書の提出がなされ、平成26年3月18日付けで拒絶査定され、これに対し、同年7月22日付けで拒絶査定不服審判の請求がなされ、同時に手続補正がなされ、同年8月29日付けで前置報告書が提出され、同年12月29日付けで上申書の提出がなされ、平成27年7月7日付けで当審から拒絶理由を通知し、同年8月21日付けで意見書の提出がなされたものである。 2.本願発明 本願の請求項1に係る発明(以下「本願発明」という。)は、平成26年7月22日付け手続補正書の特許請求の範囲の請求項1に記載された事項により特定される次のとおりのものである(下線は請求人が付与。)。 【請求項1】 スイッチング素子と、 複数のモジュールであって、前記複数のモジュールのそれぞれは、複数のモジュール種別のうちの対応する1つを有し、前記複数のモジュールのそれぞれは、光信号をそれに対応する電気信号に変換する光-電気インターフェースを含む、複数のモジュールと、 前記複数のモジュール種別を感知するように構成されているセンサと、 前記複数のモジュールのそれぞれおよび前記スイッチング素子に結合された単一の制御素子であって、前記制御素子は、前記スイッチング素子および前記複数のモジュールのそれぞれを設定するように構成されており、複数の経路は、前記複数のモジュールのうちの第1の種別の第1のモジュールから前記複数のモジュールのうちの前記第1の種別とは異なる第2の種別の第2のモジュールまで前記スイッチング素子を介して延びており、前記複数の経路は、光信号に関連付けられたトラフィックを運ぶ、制御素子と を含むネットワークノード。 第2 引用発明等 1.引用発明 (1)引用例 当審から通知した拒絶理由において引用した特開平10-303899号公報(平成10年11月13日公開。以下「引用例」という。)には、図面とともに次の事項が記載(下線は当審が付与。)されている。 ア 【0001】 【発明の属する技術分野】本発明は、伝送装置に関し、特に、ある実装位置に複数種類のインターフェースユニットを実装可能とされ、ユニットが実装されるとその種類を自動認識してユニットに対して初期設定を実行し、そのユニットから入力された伝送信号の保守信号を使用して自動的にクロスコネクトを実行する伝送装置に関する。 イ 【0012】[発明の概要]本発明においては、汎用スロット(図2の17から図2の20)に対してラインインターフェースユニット(図2の5、6)を実装したとき、管理ユニット(図3の16)上の装置制御部(図3の24)がラインインターフェースユニット上のユニット制御部(図3の29)と装置制御バス(図3の33)における通信を行うことにより自動認識してユニットの登録を行う。 【0013】ユニットの登録された後、伝送路パス(図1の9から図1の12)の保守信号上のパス固有のラベル(図1の13、14)をラインインターフェースユニット上の保守信号モニタ部(図1の7、8)が読みとり、高速側パス(図1の11、12)と低速側パス(図1の9、10)でラベルが一致した場合両方のパスを接続する。これを入力されている全てのパスに対して同様に行うことで、自動クロスコネクトを実行する。 ウ 【0016】 【発明の実施の形態】図2は、本発明の実施の形態に係る自動クロスコネクト機能付き伝送装置の外観(筐体)を示す斜視図である。図2を参照すると、筐体15は、複数の汎用スロット17から20を備え、また装置全体の管理を行う管理ユニット16を備えている。 【0017】汎用スロットに、ラインインターフェースユニット5、6を実装したときの動作について以下に説明する。すなわち、図2を参照して、汎用スロット(A)17に、高速側ラインインターフェースユニット6、汎用スロット(C)19に、低速側ラインインターフェースユニット5を実装する。 【0018】図3は、汎用スロットにラインインターフェースユニットを実装したとき、その種別を自動認識して登録する手段を示すブロック図である。 【0019】図3を参照して、ラインインターフェースユニットは、割り込み制御部28とユニット制御部29を備え、ユニット制御部29は、ユニット識別信号送信部30、ユニット設定受信部31、ユニット設定値記憶部32を備えている。また筐体15に実装される管理ユニット16は、割り込み検出部21と装置制御部22を備え、装置制御部22は、ユニット識別信号受信部22、ユニット設定送信部25、各ユニット初期設定値記憶部26、及び、各汎用スロット登録状況記憶部27を備える。各ラインインターフェースユニットの割り込み送出部28は、管理ユニット16の割り込み検出部21と割り込み信号バス23で接続されている。 【0020】図3を参照すると、ラインインターフェースユニットは、それぞれ割り込み送出部28を備え、装置全体の管理を行う管理ユニット16に対して、割り込み信号バス23を使い割り込み信号をかける。 【0021】管理ユニット16は、割り込み検出部21で割り込み信号を受けると、新たにユニットが実装されたことを認識し、当該ユニットがどの汎用スロットに実装されたかを、どの割り込み信号バスから信号が来たかで判断する。 【0022】そして管理ユニット16は、割り込み信号の後に、ラインインターフェースユニットから送出されてくるユニット識別信号を待つ。 【0023】ラインインターフェースユニットは、割り込み送出部28から、割り込み信号送出後に、ユニット制御部29上のユニット識別信号送信部30から、装置制御バス33を使用してユニット識別信号を送出する。 【0024】管理ユニット16は、ユニット識別信号受信部22にて、ユニット識別信号を受信すると、各汎用スロット登録状況記憶部27を読み出し、該当スロットがまだ登録されていない場合には、あるいは別の種類のユニットが登録されている場合に、新規実装ユニットとして各汎用スロット登録状況記憶部に登録する。 【0025】その後、管理ユニット16は、各ユニット初期設定値記憶部26から新規実装ユニットの種類に適合する初期値を読み出し、ユニット設定送信部25から、装置制御バス30を使用して、初期値をラインインターフェースユニットに送信する。 【0026】新たに実装されたラインインターフェースユニットは、初期値をユニット制御部29のユニット設定受信部31で受け取り、受け取った初期値をユニット設定値記憶部32に書き込む。これにより、新たに実装されたラインインターフェースユニットは、動作状態にはいる。 【0027】図1(A)は、自動クロスコネクト実現手段の構成を示すブロック図である。図1(A)において、1は自動クロスコネクト機能付き伝送装置、2は高速側に接続している伝送装置、3は低速側に接続している伝送装置を示しており、自動クロスコネクト機能付き伝送装置1において、4はクロスコネクト機能ブロック、5は低速側ラインインターフェースユニット、6は高速側ラインインターフェースユニット、7は低速側ラインインターフェースユニット上の保守信号モニタ部、8は高速側ラインインターフェースユニット上の保守信号モニタ部、9は低速側伝送路パス(入力)、10は低速側伝送路パス(出力)、11は高速側伝送路パス(出力)、12は低速側伝送路パス(入力)、13は低速側保守信号モニタ部で検出されたラベル、14は高速側保守信号モニタ部で検出されたラベルを示している。 【0028】自動クロスコネクト機能付き伝送装置の汎用スロットに高速側ラインインターフェースユニット6と低速側ラインインターフェースユニット5が実装され登録後にそれぞれ起動したのち、それぞれのユニット5、6に、高速側伝送装置2からの信号線(光または電気)と、低速側伝送装置3からの信号線(光または電気)を接続する。信号線中には、多重化された状態の複数本の伝送路パス9から12が存在する。 【0029】伝送路パスはデータ部と保守信号部から成り立っており、保守信号部に伝送路パス固有のラベル13、14が存在する。このラベルは伝送路パス同士で重複しないようにつけられている。 【0030】図1(A)に示す例では、高速側と低速側からそれぞれ4本ずつのパスが装置1に接続されており、4本のパスにはそれぞれ固有のラベルが付けられている。 【0031】図4は、自動クロスコネクト機能の構成を示すブロック図である。高速側ラインインターフェースユニット6の保守信号モニタ部8にて検出された各パスのラベル値は、パスラベル情報送信部40から装置制御バス33を経由して管理ユニット16に送信される。 【0032】管理ユニット16は、パスラベル受信部38で各パスのラベル値を受信すると、パスラベル値比較部34中の高速側パスラベル値記憶部36に記憶する。 【0033】同様に、低速側ラインインターフェースユニット5の保守信号モニタ部7にて検出された各パスのラベル値はパスラベル情報送信部40から装置制御バス33を経由して管理ユニット16に送信される。 【0034】管理ユニット16はパスラベル受信部38で各パスのラベル値を受信すると、パスラベル値比較部34中の低速側パスラベル値記憶部37に記憶する。 【0035】パスラベル値比較部34では、高速側の各パスラベルと、低速側の各パスラベルを比較し、一致するものの組み合わせをクロスコネクト情報作成部35に送り、クロスコネクト情報作成部35では、送られてきた情報から、クロスコネクト情報を作成する。 【0036】作成されたクロスコネクト情報は、クロスコネクト情報送信部39から装置制御バス33を経由してクロスコネクト機能ブロック4に送信される。 【0037】クロスコネクト機能ブロック4は、クロスコネクト情報受信部41でクロスコネクト情報を受信し、クロスコネクト情報記憶部42に記憶する。この情報からクロスコネクト機能ブロック4はクロスコネクトを行う。 【0038】図1(B)は、自動クロスコネクト機能部4においてパスが接続された後の状態を示すブロック図である。 【0039】本発明の実施の形態により、ユニットの実装からパスの接続までを手動による設定なしに行える。 (当審注 上記の【0027】の記載において、「12は低速側伝送路パス(入力)」は正しくは「12は高速側伝送路パス(入力)」の明らかな誤記である。) (2) 引用発明 以上によれば、引用例には次の発明(以下「引用発明」という。)が記載されているといえる。 筐体15は、複数の汎用スロット17から20を備え、また装置全体の管理を行う管理ユニット16を備え、 汎用スロット17に、高速側ラインインターフェースユニット6、汎用スロット19に、低速側ラインインターフェースユニット5を実装し、 汎用スロットにラインインターフェースユニットを実装したとき、その種別を自動認識して登録し、 管理ユニット16は、ユニット識別信号受信部22にて、ユニット識別信号を受信すると、各汎用スロット登録状況記憶部27を読み出し、該当スロットがまだ登録されていない場合には、あるいは別の種類のユニットが登録されている場合に、新規実装ユニットとして各汎用スロット登録状況記憶部に登録し、 その後、管理ユニット16は、各ユニット初期設定値記憶部26から新規実装ユニットの種類に適合する初期値を読み出し、ユニット設定送信部25から、装置制御バス30を使用して、初期値をラインインターフェースユニットに送信し、 新たに実装されたラインインターフェースユニットは、初期値をユニット制御部29のユニット設定受信部31で受け取り、受け取った初期値をユニット設定値記憶部32に書き込み、これにより、新たに実装されたラインインターフェースユニットは、動作状態にはいり、 自動クロスコネクト機能付き伝送装置の汎用スロットに高速側ラインインターフェースユニット6と低速側ラインインターフェースユニット5が実装され登録後にそれぞれ起動したのち、それぞれのユニット5、6に、高速側伝送装置2からの信号線(光または電気)と、低速側伝送装置3からの信号線(光または電気)を接続し、信号線中には、多重化された状態の複数本の伝送路パス9から12が存在し、 パスラベル値比較部34では、高速側の各パスラベルと、低速側の各パスラベルを比較し、一致するものの組み合わせをクロスコネクト情報作成部35に送り、クロスコネクト情報作成部35では、送られてきた情報から、クロスコネクト情報を作成し、 作成されたクロスコネクト情報は、クロスコネクト情報送信部39から装置制御バス33を経由してクロスコネクト機能ブロック4に送信され、 クロスコネクト機能ブロック4は、クロスコネクト情報受信部41でクロスコネクト情報を受信し、クロスコネクト情報記憶部42に記憶し、この情報からクロスコネクト機能ブロック4はクロスコネクトを行い、 自動クロスコネクト機能部4においてパスが接続される、 自動クロスコネクト機能付き伝送装置。 2.周知技術 原査定の理由に引用された特開平11-8641号公報(平成11年1月12日公開。以下「周知例」という。)には、図面とともに次の事項が記載(下線は当審が付与。)されている。 ア 【0004】このような伝送路の冗長構成を有するネットワーク構成として知られている伝送路システムには、(1)現用系と予備系伝送路をそれぞれ対で具備し、障害時には現用系から予備系へと切り替わる上述した、LTE1:1構成、(2)N本の現用系に対し1本の予備系を具備しているLTE1:N構成、(3)LTE装置を直線状に配列し、WEST側からEAST側へ(またはその逆)のスルー接続と、低速トリビュタリー装置内インタフェース側へドロップ・アッド接続の機能を有するLADM(Linear Add Drop Multiplex)構成、(4)信頼性やシステム構築の柔軟性の観点により、地域系にて用いられることが多いリングネットワークとして、前記LADMの端と端をリング状に接続し、2本のファイバで各ノード間を結び、現用系と予備系に回線容量を2分した2ファイバBLSR(Bi-directional Line SwitchedRing)、(5)構成自体は前記2ファイバBLSRと同様であるが、 通常運用時WEST側からEAST側へ(またはその逆)の信号伝送経路が異なるノードを通過するUPSR(Uni-directional Path SwitchedRing)、(6)2ファイバBLSRの2倍のファイバを具備することで、同ノードの予備系にスイッチするスパンスイッチと障害区間を避けて現用系の伝送方向と反対方向の伝送予備系にスイッチさせるリングスイッチの2形態を具備し、2重障害にも対応可能である4ファイバBLSRなとが知られている。 【0005】特開平7-66821号公報には、このようなリングネットワーク構成における必要性を述べているが、システムのアップグレーダビリティに関する記述はない。このように、様々な装置構成は、要求される様々なサービスをサポートする為、装置毎に異なる構成をとっている従来例が多く見られる。 【0006】NEC技報 Vol.49 No.5(1996)に見られるような2.5Gbit/s光伝送システムの構成を説明しよう。この構成では、高速シェルフ(HS subrack)と複数の低速シェルフ(MS subrack)とで構成され、これら3シェルフでADM装置を構築している。本例に見られるような、高速インタフェース部を収容しているシェルフと、低速インタフェース部を収容するシェルフとに分割する方式は、LTEシステムでも従来よく用いられている。 【0007】このLTEシステムを図7を用いて説明する。図7は、A局とB局をポイント対ポイントで対向している基本的なLTE構成で伝送されているシステムから、A局、B局、C局からなる3局構成へのアップグレードを説明する図である。このアップグレードでは、単にC局を設置しただけに留まらず、B局にもう1つのLTE装置を増設して、図示したように低速インタフェースどうしをBack to back接続させなければならない。、しかし、この方法では1局分の増設にほぼ2台分LTEの費用が必要で経済性が乏しい。しかも、低速側で接続しているため、信号の通過経路が複雑で信頼性が劣るという問題点がある。 【0008】この問題を避ける目的のため、リニアシステムからリングシステムへのアップグレーダビリティをハード規模の変更がなく保証する一方式が、特開平7-212381号公報で提案されている。これは、スイッチングLSIにおける空間スイッチをアッドドロップスイッチの出力1本と第2の空間スイッチの出力1本をタイムスロット単位に選択可能なセレクタの入力段に接続することで、ソフトウエアの交換だけで各種システムネットワーク系を切り替えることを可能にしている。本発明は、上記発明と目的は同じとしているが、サーキットボードの入れ替え等により、システムの変更を実現している点が異なる。 【0009】従来の伝送装置の主な機能の分割方式を図5および図6を用いて説明する。ここで、機能の分割とは、機能ブロックのシェルフおよびサーキットボードへの割り振りを意味する。図5は、従来の伝送装置における機能ブロックのシェルフおよびサーキットボードへの分割を説明する図である。 【0010】図5で、明らかなように従来の伝送装置では、(1)第1の高速インタフェース部51-1と、第2の高速側インタフェース部51-2と、それに挟まれたスイッチ部52と、これら各機能部を接続する156Mbit/sバックパネル配線伝送路と、監視制御等を行う共通部とで構成された、高速側シェルフ501と、(2)低速インタフェース部54と、セレクタ部53と、これら各機能部を接続する156Mbit/sバックパネル配線伝送路と、監視制御等を行う共通部とで構成された、低速側シェルフ502-1と、(3)低速側シェルフ502-1と同構成をとる他の低速側シェルフ502-2と、(4)複数の低速側シェルフと、高速側シェルフとの間を接続する156Mbit/sケーブル伝送路とで構成されている。そしてこの構成の複数の低速側シェルフ502と、高速側シェルフ501とはそれぞれ複数枚のサーキットボードへの機能が分割されている。 【0011】このような分割構成だとLTEシステム、ADMシステムのような各システムを運用させる時には、必ず高速側シェルフと、低速側シェルフが少なくとも複数必要であり、特に低速側インタフェース部を高速側インタフェース部へ多重させるだけの単純なLTEシステムの場合、高速シェルフ内の第2の高速側インタフェース部は不要である等、無駄な空きスロットが発生する。このようなシェルフのボード実装例を図6に示す。なお、本発明において、シェルフとは、サーキットボードを互いに平行に多数枚挿入収容するスロットを複数もつ棚状の収納単位であり、メーカによっては、ユニット、サブラック等と呼ばれている。 イ 【0019】[実施例1]本発明の第1の実施の形態である伝送装置の実施例1を図1ないし図4を用いて説明する。先ず、フル実装時にN(N≧2)シェルフで構成される伝送装置において、N=2の場合を例に、本発明の伝送装置におけるLTE、ADMシステムアップグレード方式について説明する。図1および図2はそのブロック構成を表した図である。 【0020】図1は運用形態がLTEシステム時を示し、この構成は図示のように第1のシェルフ1の中に、数枚の低速側インタフェース部14と第1の高速側インタフェース部11が、セレクタ部13とスイッチ部12を介して、156Mbit/sバックパネル配線伝送路31にて通信されている。また前記セレクタ部13と第1の高速伝送側インタフェース部11の間にパターン配線だけの配線ボード121をスイッチ部12に配置する。 【0021】このような単純な構成をとることによって低速側インタフェース部から入力された信号を高速伝送側インタフェースへと多重・分離させることにより、さらに低速側インタフェース部14を多重される高速側インタフェース部の信号容量分の収容数としないで、その1/2の信号容量分の低速インタフェースボードのみを搭載することにより、1シェルフにてLTEシステムを構築している。この時、上記した各機能部の監視制御を行う共通部15を第1のシェルフ1に収容している。 【0022】また、図2は運用形態がADMシステム時を示している。この構成を説明すると、LTEシステム時の類似構成を有した第1のシェルフ1´の他に、LTEシステム時の類似構成をとる第2のシェルフ2´を用意する。その第2のシェルフ2´には、数枚の低速側インタフェース部24と第2の高速伝送側インタフェース部21と、第2のセレクタ部23が第1のシェルフと同配置に収容されている。この時、第1のシェルフ1内のスイッチ部22にスイッチング機能を有したサーキットボード221を、前記LTEシステムスイッチ部に配置した配線ボード121の代わりに配置する。 【0023】第1のシェルフ1´と第2のシェルフ2´間を156Mbit/sケーブル配線伝送路32、33によって接続した構成をとることにより、低速側インタフェース部14または24から入力された信号を第1の高速伝送側インタフェース部11、または第2の高速伝送側インタフェース21へと多重・分離させることにより、2シェルフでコンパクトなADMシステムを構築している。 ウ 図1には次の記載がある。 エ 図2には次の記載がある。 オ 図5には次の記載がある。 カ 上記アないしオにおける記載に関して次のことがいえる。 <1> 図1、2、5(上記ウないしオ参照。)の記載によれば、「伝送装置」における「高速側インタフェース部」と「低速側インタフェース部」は、それぞれ「電気・光変換」部を含むことは明白である。 ここで、「高速側インタフェース部」及び「低速側インタフェース部」は、いずれも、「伝送装置」の一部を構成する「部品」であることは技術的に明白である。 このことは、「高速側インタフェース部」及び「低速側インタフェース部」は、いずれも「モジュール」といえることを示している。 <2> 段落【0004】(上記ア参照。)の記載によれば、ネットワークにおける各「ノード」は、「ファイバ」で結ばれるものであると解される。 そして、図1、2、5(上記ウないしオ参照。)に示された「伝送装置」は、そのような「ファイバ」で結ばれるネットワークを前提とする構成であることは明白である。 そうすると、これらの事項に接した当業者には、該「伝送装置」への入力や該「伝送装置」からの出力が「光信号」であることは自明である。 このことは、「電気・光変換」部は、「光信号」をそれに対応する「電気信号」に変換する「インターフェース」といえることを示している。 <3> 上記<1>及び<2>を踏まえると、周知例は、次の技術(以下「周知技術」という。)が周知であることを裏付けるものであるといえることを示している。 「モジュールが、光信号をそれに対応する電気信号に変換する光-電気インターフェースを含む」技術。 第3 当審の判断 1.対比 本願発明と引用発明を比較すると次のことがいえる。 (1) 引用発明における「自動クロスコネクト機能付き伝送装置」は、信号の伝送を行う装置であり、ネットワークに含まれるものであることは明らかであるから、「ネットワークノード」といえる。 (2) 引用例の【0017】(上記「第2」の1.(1)ウ参照。)の記載によれば、引用発明における「高速側ラインインターフェースユニット6」、「低速側ラインインターフェースユニット5」は、それぞれ、「汎用スロット17」、「汎用スロット19」に実装されるものであると解される。 ここで、「高速側ラインインターフェースユニット6」及び「低速側ラインインターフェースユニット5」が、いずれも、「自動クロスコネクト機能付き伝送装置」の一部を構成する「部品」といえることは技術的に明白である。 つまり、「高速側ラインインターフェースユニット6」及び「低速側ラインインターフェースユニット5」は、それぞれ「モジュール」といえる。 また、「高速側ラインインターフェースユニット6」と「低速側ラインインターフェースユニット5」とは、「ラインインターフェースユニット」の「種別」が、「高速側」と「低速側」とで異なることは明白である。 そうすると、引用発明における「高速側ラインインターフェースユニット6」及び「低速側ラインインターフェースユニット5」は、一方が本願発明における「複数のモジュール」のうちの「第1の種別」の「第1のモジュール」といえ、また、他方が「複数のモジュール」のうちの該「第1の種別」とは異なる「第2の種別」の「第2のモジュール」といえる。 そして、引用発明における「高速側ラインインターフェースユニット6」及び「低速側ラインインターフェースユニット5」は、本願発明における「複数のモジュールであって、前記複数のモジュールのそれぞれは、複数のモジュール種別のうちの対応する1つを有し」た「複数のモジュール」といえる。 (3) 引用例の【0024】(上記「第2」の1.(1)ウ参照。)の記載によれば、引用発明における「ユニット識別信号受信部22」は、「ユニット識別信号」を受信するものであると解される。 ここで、該「ユニット識別信号」は、引用例の段落【0024】及び【0025】(上記「第2」の1.(1)ウ参照。)の記載によれば、実装された「ラインインターフェースユニット」の「種類」を「識別」する信号であることは明白である。 そうすると、「ユニット識別信号」を受信することは、実装された「ラインインターフェースユニット」の「種類」を「識別」、つまり「感知」することであるといえる。 そして、そのような「感知」を行う「ユニット識別信号受信部22」は、「センサ」といえる。 (4) ア 引用例の【0013】(上記「第2」の1.(1)イ参照。)、【0027】ないし【0039】(上記「第2」の1.(1)ウ参照。)の記載によれば、「クロスコネクト機能ブロック4」を介して、複数の「高速側伝送路パス11、12」と複数の「低速側伝送路パス9、10」が接続されるものと解される。 ここで、引用例の【0027】及び【0028】(上記「第2」の1.(1)ウ参照。)の記載によれば、「高速側伝送路パス11、12」、「低速側伝送路パス9、10」は、それぞれ、「高速側ラインインターフェースユニット6」、「低速側ラインインターフェースユニット5」に接続されるものであることは明白である。 これらのことは、「クロスコネクト機能ブロック4」を介して、「高速側ラインインターフェースユニット6」から「低速側ラインインターフェースユニット5」まで、「複数の経路」が延びているといえることを示している。 つまり、該「クロスコネクト機能ブロック4」は、本願発明の「スイッチング素子」といえる。 イ 引用例の【0028】(上記「第2」の1.(1)ウ参照。)の記載によれば、「高速側伝送路パス11、12」及び「低速側伝送路パス9、10」が含まれる信号線は、「光または電気」であると解される。 このことは、「伝送路パス」に接続される「高速側ラインインターフェースユニット6」や「低速側ラインインターフェースユニット5」は、「光信号」または「電気信号」のいずれか一方が入力されるように構成されるといえることを示している。 そうすると、該「光信号」は、「複数の経路」で運ばれる「光信号に関連付けられたトラフィック」といえる。 (5) ア 引用例の【0025】及び【0026】(上記「第2」の1.(1)ウ参照。)の記載によれば、引用発明における「管理ユニット16」は、「装置制御バス30」を使用して、「初期値」を「ラインインターフェースユニット」に送信し、該「ラインインターフェースユニット」は、該「初期値」を「ユニット設定値記憶部32」に書き込むものであると解される。 ここで、「管理ユニット16」は、「装置制御バス30」を介して、各「ラインインターフェースユニット」と「結合」されていることは明白である。 また、「ラインインターフェースユニット」の「ユニット設定値記憶部32」に「初期値」を書き込むことは、「ラインインターフェースユニット」の「設定」を意味することは明白である。 このことは、引用発明における「管理ユニット16」は、各「ラインインターフェースユニット」を「設定」するように構成されているといえることを示している。 イ 引用例の【0035】ないし【0037】(上記「第2」の1.(1)ウ参照。)の記載によれば、引用発明における「管理ユニット16」は、作成した「クロスコネクト情報」を「装置制御バス30」を経由して「クロスコネクト機能ブロック4」に送信し、該「クロスコネクト機能ブロック4」は、受信した情報を基に「クロスコネクト」を行うものであると解される。 ここで、「管理ユニット16」は、「装置制御バス30」を介して、「クロスコネクト機能ブロック4」と「結合」されていることは、明白である。 また、「クロスコネクト機能ブロック4」が「クロスコネクト情報」に基づいて「クロスコネクト」を行うことは、「クロスコネクト機能ブロック4」の「設定」を意味することは明白である。 このことは、引用発明における「管理ユニット16」は、「クロスコネクト機能ブロック4」を「設定」するように構成されているといえることを示している。 ウ 上記ア及びイを踏まえれば、引用発明における「管理ユニット16」は、「ラインインターフェースユニット」のそれぞれおよび「クロスコネクト機能ブロック4」に結合され、「クロスコネクト機能ブロック4」および「ラインインターフェースユニット」のそれぞれを「設定」するように構成されているといえることから、本願発明における「制御素子」といえる。 また、該「制御素子」が「単一」であることは、明白である。 (6) 以上から、本願発明と引用発明は、次の点で一致し、相違するといえる。 [一致点] スイッチング素子と、 複数のモジュールであって、前記複数のモジュールのそれぞれは、複数のモジュール種別のうちの対応する1つを有する、複数のモジュールと、 前記複数のモジュール種別を感知するように構成されているセンサと、 前記複数のモジュールのそれぞれおよび前記スイッチング素子に結合された単一の制御素子であって、前記制御素子は、前記スイッチング素子および前記複数のモジュールのそれぞれを設定するように構成されており、複数の経路は、前記複数のモジュールのうちの第1の種別の第1のモジュールから前記複数のモジュールのうちの前記第1の種別とは異なる第2の種別の第2のモジュールまで前記スイッチング素子を介して延びており、前記複数の経路は、光信号に関連付けられたトラフィックを運ぶ、制御素子と を含むネットワークノード。 [相違点] 本願発明においては、「前記複数のモジュールのそれぞれは、光信号をそれに対応する電気信号に変換する光-電気インターフェースを含む」のに対して、引用発明にはそのような特定がない点。 2.検討 ア 上記「1.」の(4)イにも述べたように、引用例の【0028】(上記「第2」の1.(1)ウ参照。)の記載によれば、「高速側伝送路パス11、12」及び「低速側伝送路パス9、10」が含まれる信号線は、「光または電気」であると解される。 このことは、「伝送路パス」に接続される「高速側ラインインターフェースユニット6」や「低速側ラインインターフェースユニット5」は、「光信号」または「電気信号」のいずれか一方が入力されるように構成されているといえることを示している。 イ 引用発明は、「クロスコネクト機能ブロック4」を介して、「高速側ラインインターフェースユニット6」と「低速側ラインインターフェースユニット5」が接続されるものであり、この接続により、「高速側ラインインターフェースユニット6」や「低速側ラインインターフェースユニット5」に入力された信号が、「クロスコネクト機能ブロック4」を介して伝送されることとなる。 そして、このような接続の際には、「高速側ラインインターフェースユニット6」や「低速側ラインインターフェースユニット5」に入力される信号の種別を、「クロスコネクト機能ブロック4」が処理する信号の種別と同じになるようにすることは技術的に当然である。 そうすると、「高速側ラインインターフェースユニット6」や「低速側ラインインターフェースユニット5」に入力される信号の種別が、「クロスコネクト機能ブロック4」が処理する信号の種別と異なれば、信号を変換する必要が生じることが当然である。 ウ ここで、「クロスコネクト機能ブロック4」が処理する信号は、「光信号」または「電気信号」のいずれか一方であることは技術的に明白である。 そして、「伝送装置」への入力が「光信号」であることが周知(上記「第2」の2.カ<2>参照。)であることに鑑みれば、引用発明において、「高速側ラインインターフェースユニット6」や「低速側ラインインターフェースユニット5」に入力される信号が「光信号」であり、「クロスコネクト機能ブロック4」が処理する信号が「電気信号」であるようにすることは、当業者が適宜なし得た事項であるといえる。 そのようなときに、「高速側ラインインターフェースユニット6」や「低速側ラインインターフェースユニット5」に、信号を変換する機能を設けるようにすることは、当業者が容易に想起し得る事項であるといえる。 つまり、引用発明に周知技術を適用することは、当業者が容易になし得ることであるといえる。 そうすると、引用発明に周知技術を適用することにより、「高速側ラインインターフェースユニット6」及び「低速側ラインインターフェースユニット5」のそれぞれが、「光信号をそれに対応する電気信号に変換する光-電気インターフェース」を含むようにすることは、当業者が適宜なし得たものであるといえる。 そして、本願発明のように構成したことによる効果も引用発明及び周知技術から予測できる程度のものであって、格別なものでもない。 3.まとめ 以上のとおりであるから、本願発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。 4.請求人の主張に対する補足的検討 請求人は、平成27年8月21日付けの意見書において、「その結果、仮に当業者が引用例1(当審注 本審決における「引用例」)において光?電気変換を実装することになったとしても、この光-電気変換のための構成要素は、伝送装置1に接続されているモジュール2、3の中ではなく、(ユニット5、6のような)伝送装置1の中に実装されるはずです。」(下線は請求人が付与。)と主張している。 当該主張は、要するに、本願発明における「モジュール」が、引用例に記載された「高速側伝送装置2」及び「低速側伝送装置3」に相当するものとして、本願発明と引用発明とが相違することを主張するものであると解される。 ここで、引用例に記載された「高速側伝送装置2」及び「低速側伝送装置3」は、それぞれ「モジュール」といい得る。 しかし、上記1.(2)において、既に述べたとおり、引用発明における「高速側ラインインターフェースユニット6」及び「低速側ラインインターフェースユニット5」も、それぞれ「モジュール」といい得るものである。 そして、請求人が主張するように、本願発明における「モジュール」を解さなければならない、格別な技術的理由はない。 そうすると、上記1.(6)において述べたように、本願発明と引用発明とは、一致し、相違するといい得る。 よって、「本願発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。」とした判断に影響は及ぼさない。 第4 むすび 以上に述べたとおりであるから、本願発明は、特許法第29条第2項の規定により特許をすることができないものである。 したがって、他の請求項について論及するまでもなく、本願は拒絶すべきものである。 よって、審決のとおり結論する。 |
審理終結日 | 2015-12-24 |
結審通知日 | 2015-12-25 |
審決日 | 2016-01-07 |
出願番号 | 特願2012-153697(P2012-153697) |
審決分類 |
P
1
8・
121-
WZ
(H04B)
|
最終処分 | 不成立 |
前審関与審査官 | 後澤 瑞征 |
特許庁審判長 |
近藤 聡 |
特許庁審判官 |
梅本 章子 吉田 隆之 |
発明の名称 | ネットワークノードアーキテクチャのモジュール式適応および構成 |
代理人 | 森下 夏樹 |
代理人 | 山本 秀策 |
代理人 | 森下 夏樹 |
代理人 | 森下 夏樹 |
代理人 | 森下 夏樹 |
代理人 | 森下 夏樹 |
代理人 | 山本 秀策 |
代理人 | 山本 秀策 |
代理人 | 山本 秀策 |
代理人 | 山本 秀策 |
代理人 | 森下 夏樹 |
代理人 | 山本 秀策 |