• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H03M
審判 査定不服 2項進歩性 取り消して特許、登録 H03M
管理番号 1315355
審判番号 不服2015-11469  
総通号数 199 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2016-07-29 
種別 拒絶査定不服の審決 
審判請求日 2015-06-17 
確定日 2016-06-21 
事件の表示 特願2014-502593「プロセス変数トランスミッタの制御方法,及びプロセス変数トランスミッタ」拒絶査定不服審判事件〔平成24年10月 4日国際公開,WO2012/134738,平成26年 4月21日国内公表,特表2014-509816,請求項の数(6)〕について,次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は,特許すべきものとする。 
理由 第1 手続の経緯
本願は,2012年3月7日(パリ条約による優先権主張外国庁受理 2011年3月31日 米国)の出願であって,平成26年8月1日付けで拒絶理由が通知され,平成27年1月16日付けで手続補正がされ,同年2月10日付けで拒絶査定(以下,「原査定」という。)がされ,これに対し,同年6月17日に拒絶査定不服審判が請求され,その後,当審において同年12月15日付けで拒絶理由(以下,「当審拒絶理由」という。)が通知され,平成28年4月21日付けで手続補正がされたものである。


第2 本願発明
本願の請求項1-6に係る発明は,平成28年4月21日付けの手続補正で補正された特許請求の範囲の請求項1-6に記載された事項により特定されるものと認められる。
本願の請求項1に係る発明(以下,「本願発明」という。)は以下のとおりである。
「工業プロセス変数を表すアナログ入力信号をデジタル出力信号に変換するアナログ・デジタル(A/D)変換器を備えたプロセス変数トランスミッタの制御方法であって,
閾値を境界にして,前記アナログ入力信号の信号レベルの複数の異なる信号範囲を定めることと,
前記閾値を含んで一の信号範囲から他の信号範囲にわたる,所定の信号範囲の境界周辺の領域を定めることと,
前記複数の異なる信号範囲に対応して,前記A/D変換器の複数の分解能設定を定めることと,
前記アナログ入力信号を受信することと,
前記アナログ入力信号の信号レベルを測定することと,
前記測定された信号レベルが前記一の信号範囲から前記他の信号範囲へ変化したときに,現在の分解能設定を,前記他の信号範囲に対応する分解能設定に変更することと,
前記測定された信号レベルが前記境界周辺の領域に入っている限り,前記測定された信号レベルが未だ前記一の信号範囲内にある場合であっても,現在の前記分解能設定を,前記他の信号範囲に対応する前記分解能設定に変更することと,
前記変更された分解能設定を使用して前記アナログ入力信号を前記デジタル出力信号に変換することと,
前記工業プロセス変数に関連する情報を,伝送接続を介して送信することと,
を含むプロセス変数トランスミッタの制御方法。」


第3 原査定の理由について
1 原査定の理由の概要
[理由B]この出願の下記の請求項に係る発明は,その出願前に日本国内又は外国において,頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)

請 求 項:1,2,4-6,11-17
理 由:A,B
引用文献:1
備 考:
本願の請求項1,2,4-6,11-17に係る発明と引用文献1(特に,図7,11)に記載された発明(「引用発明1」という。)との間に差異はない。

請 求 項:3,8,9
理 由:B
引用文献:1,2
備 考:
引用文献2(特に,図4)には,レベル判定にヒステリシスを設ける発明(「引用発明2」という。)が記載されている。
引用発明1のレベル判定に引用発明2を適用することに困難はない。

請 求 項:7,10,18-20
理 由:B
引用文献:1
備 考:
請求項7について,境界周辺の領域に入っているか決定することは,適宜になしえたことである。
請求項10について,変化率が大きい場合に処理速度を上げることは,周知技術である。
請求項18について,分解能を合致させるタイミングは,設計事項である。
請求項19,20について,伝送接続は適宜に選択しうる事項である。

引 用 文 献 等 一 覧
1.特開2004-281036号公報
2.特開2009-152743号公報

([当審注]:平成26年8月1日付け拒絶理由通知では,この他理由A(特許法第29条第1項第3号違反),理由C(同法第36条第6項第2号違反)が通知されたが,平成27年2月10日付け拒絶査定は理由Bのみによって拒絶している。)

2 原査定の理由の判断
(1)刊行物の記載事項
刊行物1(特開2004-281036号公報)には,以下の事項が記載されている。
「【技術分野】
【0001】
本発明は,ハードディスク装置や光ディスク装置等の情報記憶装置に用いられる等化装置に関し,特に,アナログ信号を非線形A/D変換して,波形等化するディジタル等化装置に関する。
【背景技術】
【0002】
近年,ハードディスク装置や光ディスク装置等の情報記憶装置の高密度化が進んでいる。しかしながら,情報記憶装置において,信号を高密度に記録すると,記録した信号を再生する時に,記録した信号の周期の違いに応じて,再生信号(アナログ信号)に振幅差が生じるという問題があった。この問題は,記録密度が高くなるにつれ,再生信号の高域成分の振幅が低下することが原因で発生する。なお,振幅が低下する主な要因として,シンボル間干渉(Inter Symbol Interference:ISI)が挙げられる。以上のことから,情報記憶装置では,高密度化に伴い,再生信号に対して高域成分の振幅の低下を補う信号処理が必要になる。
【0003】
従来,情報記憶装置において,再生信号(アナログ信号)をアナログ信号処理する場合は,アナログ等化器を用いて高域成分の信号振幅の低下を補っていた。アナログ等化器は,所望の周波数の信号成分を通過させ,同時にゲインを与える等化特性を有する。よって,等化特性を所望の周波数に合わせることにより,信号振幅の低下を選択的に補うことができる。
(中略)
【0010】
また,ディジタル等化器を用いると,前段のA/D変換部のA/D分解能を高める必要がある。A/D変換部は,A/D変換するビット数に比例して回路規模が増大することから,A/D分解能を高めると回路規模が増大する。さらに,分解能を高めると,回路遅延が増えて,信号の処理速度が遅くなる。
【0011】
以上のことから,本発明では,ディジタル等化器を用いて,回路規模を増大させることなく,かつ,効率良く,振幅差が大きいアナログ信号を波形等化するディジタル等化装置を提供することを目的とする。
(中略)
【0029】
以上のように構成されるディジタル等化装置の動作について,図2,3,14及び15を用いて説明する。図2及び図3は,非線形A/D変換部1の非線形特性の一例を示す模式図である。図14は,等化器2の等化特性の一例を示す模式図である。図15(a)は,アナログ信号のアナログ波形を示す模式図である。図15(b)は,アナログ信号を非線形A/D変換することで得られるディジタル信号の模式図である。
(中略)
【0051】
(実施の形態5)
以下,本発明の実施の形態5について図7及び図8を用いて説明する。本実施の形態5に係るディジタル等化装置は,非線形A/D変換部を用いて,アナログ信号をディジタル信号に変換し,そのディジタル信号を波形等化することを特徴とする。図7は,本実施の形態5に係るディジタル等化装置の構成を示すブロック図である。図7に示すように,ディジタル等化装置は,アナログLPF44と,オフセット検出部64と,オフセット制御部74と,非線形A/D変換部54と,等化器24と,2値化部34とを備える。
【0052】
以上のように構成されるディジタル等化装置の動作について図7及び図8を用いて説明する。図8(a)は,オフセットが生じたアナログ信号の模式図である。図8(b)は,オフセットが除去されたアナログ信号の模式図である。アナログLPF44,非線形A/D変換部54,等化器24,及び2値化部34は,図1に示す,アナログLPF4,非線形A/D変換部1,等化器2及び2値化部3と同等の動作をするものであり,説明を省略する。
【0053】
上記実施の形態1,3ないし4においては,非線形A/D変換部がアナログ信号を非線形にA/D変換すると説明したが,そのアナログ信号が基準電圧からずれていることがある。すなわち,オフセットが生じることがある。この場合,図8(a)に示すように,非線形A/D変換部のA/D入力中心93と,非線形A/D変換部が入力するアナログ信号の振幅中心92とがずれることになる。なお,振幅94は,アナログ信号201の全振幅,振幅95は,アナログ信号201における高域成分の振幅を示している。
【0054】
以上のことから,本実施の形態5に係るディジタル等化装置では,オフセット検出部64が,非線形A/D変換部54が出力するディジタル信号154を入力し,該ディジタル信号から非線形A/D変換部54のA/D入力中心93と,アナログ信号201の振幅中心92との差である,オフセット91を検出する。そして,オフセット制御部74が,その検出結果を入力し,入力したアナログ信号201からオフセット成分を除去する。具体的には,オフセット量に合わせて低周波で逆のオフセットを与える。これにより,オフセット制御部74が出力するアナログ信号114は,図8(b)に示すアナログ信号202になる。
【0055】
以下,ディジタル信号からアナログ信号のオフセットを検出する具体例について説明する。非線形A/D変換部54の出力であるディジタル信号154は有限の値をとり,その値は全てデジタル値で表される。オフセット検出部64は,ディジタル信号154を入力し,非線形A/D変換部54の入力中心93に対応するディジタル値を0として各ディジタル値を変換する。そして,変換した各ディジタル値を演算処理してプラス側のずれ,または,マイナス側のずれを示すオフセットを求める。演算方法としては,例えば,以下に示す方法が挙げられる。1つは,上述のように変換したディジタル値を直接加算する方法で,例えば,ディジタル値が1,4,7,10,6,4,2,0,-2,-5,-6,-12,-9,・・・の場合,これらの値を加算する。また,0を基準としてディジタル値が0以上か0以下かを示す情報のみを加算する方法もある。例えば,1,4,7,10,6,4,2,0,-2,-5,-6,-12,-9,・・・の場合,0以上は“1”,0以下は“-1”として,1+1+1+1+1+1+1-1-1-1-1-1-1-1・・・と加算する。上述のように演算することで,プラスまたはマイナスを示す値がオフセット部分として検出されることになる。すなわち,プラス側のずれ,または,マイナス側のずれを示すオフセットが得られる。このようにして得られたオフセットは,D/A変換部(図示せず)を介してアナログ回路であるオフセット制御部74に供給される。なお,D/A変換器は,オフセット検出回路64が備えるようにしても良い。
【0056】
以上のように,本実施の形態5に係るディジタル等化装置は,アナログ信号のオフセットを検出するオフセット検出部64と,そのオフセットを除去するオフセット制御部74とを備えるようにした。これにより,非線形A/D変換部の入力中心と,非線形A/D変換部が入力するアナログ信号の振幅中心とを一致させて,必要な情報が含まれるアナログ信号の中心部を,より高い分解能で,非線形A/D変換することができる。
(中略)
【0062】
(実施の形態7)
以下,本発明の実施の形態7について図11及び図12を参照しながら説明する。本実施の形態7に係るディジタル等化装置は,A/D変換部を用いて実現した非線形A/D変換部によりアナログ信号をディジタル信号に変換し,そのディジタル信号を波形等化することを特徴とする。図11に示すように,ディジタル等化装置は,アナログLPF46と,制御部66と,A/D変換部56と,等化器26と,2値化部36とを備える。
【0063】
以上のように構成されるディジタル等化装置の動作について図12を用いて説明する。アナログLPF46,等化器26,及び2値化部36は,図1に示すアナログLPF4,等化器2,及び2値化部3と同等の動作を行うものであり,説明を省略する。
【0064】
上記実施の形態1ないし6に係るディジタル等化装置では,予め設定した非線形特性を有する非線形A/D変換部により,アナログ信号をディジタル信号に非線形A/D変換していた。または,関数発生器を用いて,アナログ信号に予め設定した非線形特性を与えて,アナログ信号をディジタル信号にA/D変換していた。これに対して,本実施の形態7に係るディジタル等化装置では,制御部66がA/D変換部56のリファレンス電圧(基準電圧)を制御することで,非線形A/D変換を実現することを特徴とする。
【0065】
以下,その手法について,図12を用いて説明する。図12に示すA/D変換部を用いて,非線形A/D変換部を実現する場合は,上記実施の形態1,3ないし6では,抵抗Rの抵抗値を変える必要があった。これに対して,本実施の形態7に係るディジタル等化装置では,制御部66により,A/D変換部に入力される低基準電圧及び高基準電圧を制御
することで入力アナログ信号に対する出力コードを制御する。例えば,入力アナログ信号の信号レベルを一定に保持し,低基準電圧及び高基準電圧を正弦波で変調して入力することで,出力コードは入力アナログ信号が正弦波であったかのような結果になる。この特性を利用して,制御部66は,A/D変換部56の出力を検出して,入力アナログ信号のレベルに合わせて,低基準電圧及び高基準電圧を変調して,任意の関数で実現する非線形特性を,A/D変換部56に持たせる。これにより,A/D変換部56は,アナログ信号を非線形A/D変換することが可能になる。なお,任意の関数としては,例えば,図2に示す対数関数や,図3に示す関数が挙げられる。
【0066】
また,実施の形態7に係るディジタル等化装置では,A/D変換部56の出力を検出して,アナログ信号116にオフセットが含まれる場合は,基準電圧を変調して,オフセット除去する。さらに,アナログ信号116にアシンメトリが発生している場合は,基準電圧を変調して,アシンメトリを補正する。これにより,非線形A/D変換部56の入力中心とアナログ信号116の振幅中心とを一致させることができる。なお,オフセットとアシンメトリの検出方法については,実施の形態6及び7で説明したので,説明を省略する。
【0067】
以上のように,本実施の形態7に係るディジタル等化装置は,A/D変換部56の基準電圧を制御する制御部66を備えるようにした。これにより,制御部66によりA/D変換部56を非線形A/D変換可能な手段に変えることができる。さらに,制御部66が,基準電圧を制御することで,非線形A/D変換部56の入力中心と,A/D変換部が入力するアナログ信号の振幅中心とを一致させることができる。その結果,必要な情報が含まれるアナログ信号の中心部を,より高い分解能で,非線形A/D変換することができる。」(10?11ページ,12?13ページ)


以上の記載によれば,刊行物1には
「情報記憶装置において,再生信号(アナログ信号)をA/D変換する際に,オフセット検出部が,非線形A/D変換部が出力するディジタル信号を入力して,該ディジタル信号から非線形A/D変換部のA/D入力中心とアナログ信号の振幅中心との差であるオフセットを検出し,オフセット制御部がその検出結果を入力してオフセット量に合わせて低周波で逆のオフセットを与える,又は基準電圧を変調してオフセット除去することにより,非線形A/D変換部の入力中心とアナログ信号の振幅中心とを一致させる。」との発明(以下,「引用発明1」という。)が記載されていると認められる。

刊行物2(特開2009-152743号公報)には,以下の事項が記載されている。
「【0056】
2.第1の構成例
図4に本実施形態のA/D変換回路の第1の構成例を示す。この第1の構成例は増幅回路10,判定回路60の詳細な構成例である。
【0057】
増幅回路10は増幅器AM1,AM2,AM3を含み,差動の増幅器AM1は増幅器AM11,AM12を有する。なお増幅器の段数は任意であり,3?4段以上であってもよい。
【0058】
増幅器AM11は,差動入力・差動出力の増幅器となっており,差動入力信号VIP,VINを差動増幅する。増幅器AM12は,差動入力・シングルエンド出力の増幅器となっており,増幅器AM11からの差動出力信号AQ0P,AQ0Nを受け,シングルエンドの信号AQ1を出力する。増幅器AM11,AM12により初段の増幅器AM1(差動増幅器)が構成される。また後段の増幅器AM2,AM3は,シングルエンド入力・シングルエンド出力の反転増幅器となっており,信号AQ2,AQ3を出力する。なお増幅器AM2,AM3は,そのゲインG2,G3が可変に調整できるようになっている。具体的には増幅器AM2,AM3は,そのゲインG2,G3が2のべき乗(例えば20,21,22,23・・・)に設定される。
【0059】
判定回路60は複数のコンパレータ(比較回路)CP1,CP2,CP3を含む。このコンパレータCP1,CP2,CP3は,増幅器AM1(AM11,AM12),AM2,AM3の出力信号AQ1,AQ2,AQ3の電圧と,高電位側及び低電位側の判定電圧VCH,VCLとを比較する。そして信号AQ1,AQ2,AQ3の電圧が,VCH?VCLの判定電圧範囲内にあるか否かを判定する。そして,判定電圧範囲内ではない場合には,判定結果を示すエラー信号ER1,ER2,ER3(信号DRS)をアクティブにする。例えば出力信号AQ1,AQ2,AQ3が判定電圧範囲を超えていた場合には,各々,信号ER1,ER2,ER3をアクティブにする。なおCP1?CP3の各コンパレータは,判定電圧VCHとの比較処理を行う第1のコンパレータと,判定電圧VCLとの比較処理を行う第2のコンパレータにより構成できる。
【0060】
またCP1?CP3の各コンパレータは,ヒステリシス機能を持つことが望ましい。例えばAQ1?AQ3のいずれかの信号の電圧(ピーク電圧)と,判定電圧VCH又はVCLとが近い場合には,ER1,ER2,ER3の信号がHレベルとLレベルを交互に繰り返す事態が発生してしまい,これは回路の誤動作を招く。この点,CP1?CP3にヒステリシス機能(2つのしきい値電圧によるヒステリシス特性)を持たせれば,このような事態を効果的に防止できる。なおヒステリシス型のコンパレータの代わりに,出力信号AQ1?AQ3のピーク電圧をホールドするピークホールド回路を設けてもよい。」(10ページ)

以上の記載によれば,刊行物2には,「ヒステリシスを使用して制御を行う。」との発明(以下,「引用発明2」という。)が記載されていると認められる。

(2)対比
本願発明と引用発明1とを対比すると,引用発明1は,情報記憶装置の非線形A/D変換に関するものであるが,以下の相違点1は別として,「アナログ入力信号をデジタル出力信号に変換するアナログ・デジタル(A/D)変換器を備えた装置の制御方法」といえる点で,本願発明と共通している。
刊行物1の図3によれば,引用発明1の非線形A/D変換は閾値を境界として複数の範囲を有しており,「複数の異なる信号範囲に対応して,A/D変換器の複数の分解能設定を定め」ているといえる。
引用発明1は,非線形A/D変換部が出力するディジタル信号を入力して,該ディジタル信号から非線形A/D変換部のA/D入力中心とアナログ信号の振幅中心との差であるオフセットを検出し,オフセット制御部がその検出結果を入力してオフセット量に合わせて低周波で逆のオフセットを与える,又は基準電圧を変調してオフセット除去することにより,非線形A/D変換部の入力中心とアナログ信号の振幅中心とを一致させるのであるから,実質的に「アナログ入力信号を受信すること」,「信号レベルを測定すること」,「測定された信号レベルに基づいて対応する分解能が設定されること」,「分解能設定を使用してアナログ入力信号をデジタル出力信号に変換すること」を備えるといえる。一方,本願発明も,これらの事項を備えるといえる。

したがって,本願発明と引用発明1は,
「アナログ入力信号をデジタル出力信号に変換するアナログ・デジタル(A/D)変換器を備えた装置の制御方法であって,
閾値を境界にして,前記アナログ入力信号の信号レベルの複数の異なる信号範囲を定めることと,
前記複数の異なる信号範囲に対応して,前記A/D変換器の複数の分解能設定を定めることと,
前記アナログ入力信号を受信することと,
信号レベルを測定することと,
前記測定された信号レベルに基づいて対応する分解能が設定されることと,
前記分解能設定を使用して前記アナログ入力信号を前記デジタル出力信号に変換することと,
を含む制御方法。」
の点で一致している。

他方,本願発明と引用発明1は,以下の点で相違する。
(相違点1)
本願発明は,「工業プロセス変数を表すアナログ入力信号をデジタル出力信号に変換するアナログ・デジタル(A/D)変換器を備えたプロセス変数トランスミッタ」の制御方法であるのに対し,引用発明の情報記憶装置に係る発明である点。

(相違点2)
一致点の「前記測定された信号レベルに基づいて対応する分解能が設定されること」に関し,本願発明の「測定された信号レベル」は「前記アナログ入力信号の信号レベルを測定すること」により得られたものであり,本願発明は「前記閾値を含んで一の信号範囲から他の信号範囲にわたる,所定の信号範囲の境界周辺の領域を定めること」を含み,「前記測定された信号レベルが前記一の信号範囲から前記他の信号範囲へ変化したときに,現在の分解能設定を,前記他の信号範囲に対応する分解能設定に変更することと,前記測定された信号レベルが前記境界周辺の領域に入っている限り,前記測定された信号レベルが未だ前記一の信号範囲内にある場合であっても,現在の前記分解能設定を,前記他の信号範囲に対応する前記分解能設定に変更すること」なる構成を含むのに対し,引用発明1の「測定された信号レベル」は非線形A/D変換部が出力するディジタル信号を測定することにより得られたものであり,引用発明1は当該構成を有しておらず,「オフセット制御部がその検出結果を入力してオフセット量に合わせて低周波で逆のオフセットを与える,又は基準電圧を変調してオフセット除去することにより,非線形A/D変換部の入力中心とアナログ信号の振幅中心とを一致させる」するものである点。

(3)判断
まず上記相違点2について検討する。
本願明細書には,【0006】等にも記載されているように,(i) 測定されているアナログ信号の値に基づき構成可能な分解能ゲイン調整を自動で調整する,(ii)入力信号がA/D変換器の最適な分解能領域に集中するように測定されている入力信号を正規化する,(iii) A/D変換器に提供される電圧基準を調整する,との3つの手法が開示されており,平成28年4月21日付けの手続補正により,本願発明はこのうちの(i) の手法であることが明らかにされた。一方,引用発明1は(ii)又は(iii) の手法に関連するものである。
そして,いずれの刊行物にも(i) の手法に係る相違点2の構成は教示されていないから,当業者といえども相違点2を容易に想到し得るということはできない。

(4)小括
したがって,他の相違点について検討するまでもなく,本願発明は,当業者が引用発明1に基づいて容易に発明をすることができたとはいえない。
また,本願の請求項4は,本願発明を他のカテゴリーの発明として表現するものであるから,同様に,当業者が引用発明1に基づいて容易に発明をすることができたとはいえない。
また,各従属請求項に係る発明は,上述の各独立請求項に係る発明をさらに限定したものであるので,同様に,当業者が引用発明1に基づいて容易に発明をすることができたとはいえない。
よって,原査定の理由によっては,本願を拒絶することはできない。


第4 当審拒絶理由について
1 当審拒絶理由の概要
理由1(サポート要件)この出願は,特許請求の範囲の記載が下記の点で,特許法第36条第6項第1号に規定する要件を満たしていない。

理由2(明確性)この出願は,特許請求の範囲の記載が下記の点で,特許法第36条第6項第2号に規定する要件を満たしていない。

理由3(進歩性)この出願の下記の請求項に係る発明は,その出願前に日本国内又は外国において,頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)

●理由1(サポート要件)について
・請求項 6,16
請求項6には,「前記アナログ入力信号の信号レベルに信号オフセットをもたらし,・・・(中略)・・・分解能のより高い方で前記A/D変換器が動作するように,前記A/D変換器の前記分解能設定を変化させる」と記載されているが,発明の詳細な説明の記載(特に段落【0020】,【0021】参照)によれば,信号オフセットは,A/D変換器の分解能設定によってもたらされるものではなく,A/D変換器の前段に位置する入力信号正規化コンポーネントによってもたらされるから,請求項6の上記記載では,発明の詳細な説明の記載と対応しない。
請求項16の「前記アナログ信号レベルに信号オフセットをもたらし,・・・(中略)・・・前記A/D変換器の前記分解能設定を変化させる」の記載も同様である。

●理由2(明確性)について
・請求項1?18
(1)請求項1には,「前記アナログ入力信号の信号レベルの複数の異なる信号範囲に対応して,前記A/D変換器の複数の分解能ゾーンが定められることと,・・・(中略)・・・前記測定された信号レベルの信号範囲に対応する分解能ゾーンで前記A/D変換器が動作するように,前記測定された信号レベルに基づいて,前記測定された信号レベルに前記A/D変換器の前記分解能設定を逐次合致させる」と記載されているが,A/D変換器の分解能ゾーンを,いかに測定された信号レベルに対応させるのか,不明確である。
ここで,請求項1に従属する請求項2の記載を考慮すると,分解能設定は,測定された信号レベルが分解能ゾーンの境界を横切るときに変化させるものと解される。
また,発明の詳細な説明の記載によれば,分解能ゾーンは,高い分解能ゾーン,中間の分解能ゾーン,低い分解能ゾーンに分けられる。
そして,これら三者のうちのいずれの境界を横切った場合に,いかに分解能ゾーンを設定(移動)するのか,不明である。
例えば,測定された信号レベルが,高い分解能ゾーンから中間の分解能ゾーンへと横切る場合に,各分解能ゾーンをいずれの位置に移動するのか,例えば,高い分解能ゾーンが,移動前の高い分解能ゾーンの隣に位置するように移動するのか,高い分解能ゾーンが,移動前の低い分解能ゾーンの隣に位置するように移動するのか,あるいは,高い分解能ゾーンの中央が測定された信号レベルの位置となるように移動するのかなど,いかに分解能ゾーンを設定するのか不明である。
このように,測定された信号レベルが,高い分解能ゾーンから中間の分解能ゾーンへと横切る場合に,高い分解能ゾーンが測定された信号レベルに対応するように制御すると,通常は,中間の分解能ゾーンから低い分解能ゾーンへと横切るケースは想定されないが,このケースも分解能ゾーンの設定を変化させるのか否か,また,変化させるとすれば,上述した場合(高い分解能ゾーンから中間の分解能ゾーンへと横切る場合)と同様に,各分解能ゾーンをいずれの位置に移動するのか,不明である。
したがって,請求項1に係る発明が不明確である。
請求項11の記載,ならびに従属項も同様であるから,請求項1?18に係る発明が不明確である。

・請求項1?18
(2)請求項1には,「前記測定された信号レベルの信号範囲に対応する分解能ゾーンで前記A/D変換器が動作するように,前記測定された信号レベルに基づいて,前記測定された信号レベルに前記A/D変換器の前記分解能設定を逐次合致させることと, ・・・(中略)・・・ 前記A/D変換器の前記分解能設定を変化させること」と記載されている。
他方,請求項1を引用する請求項6には,「アナログ入力信号の信号レベルに信号オフセットをもたらし,一及び他の信号範囲にそれぞれ対応する二つの分解能ゾーンのうち,分解能のより高い方で前記A/D変換器」を動作させることが記載されている。
つまり,請求項1では,A/D変換器の分解能設定を変化させることが記載されている一方で,同項を引用する請求項6では,A/D変換器自体を設定するのではなく,A/D変換器の入力信号に信号オフセットをもたらすことが記載されているので,請求項1に係る発明が,A/D変換器自体の分解能を設定するものであるのか,入力信号に信号オフセットをもたらすものであるのか,不明確である。
請求項11も「信号オフセット」について記載された請求項15,16が従属しており,同様である。
さらに,従属請求項も同様であるから,請求項1?18に係る発明が不明確である。

・請求項1?18
(3)請求項1,2,4?11には「逐次合致」と記載されており,請求項4には「逐次変化」と記載されているが,「逐次」の語は,発明の詳細な説明に記載の「動的」と同じ意味で用いられているのか,そうでないなら,いかなるタイミングの度に合致ないし変化させることを意味するのか,不明確である。
従属項も同様であるから,請求項1?18に係る発明が不明確である。

・請求項3
(4)請求項3には,「所定の量で前記閾値を横切る」と記載されているが,該記載では,例えば,閾値からさらに所定の量(範囲)を超えて横切ることを意味するのか否か,不明確である。

・請求項4,12,13
(5)請求項4には,「A/D変換器の前記分解能設定が,前記A/D変換器に入力される一部の電圧基準電位を表す分解能設定点を設定する調整可能なゲイン設定」と記載されているが,一般に「ゲイン」は信号レベル等の利得を意味するので,該記載における文脈では,意味が不明である。
例えば,「ゲイン設定」は,A/D変換器の分解能をより精細なものに高める度合いの設定といった意味で記載されているのか否か,明らかでない。
請求項12,13の記載も同様であるから,請求項4,12,13に係る発明が不明確である。

・請求項6
(6)請求項6には,「前記閾値」と記載されているが,この記載より前には,同項が引用する請求項1を含め,「閾値」の記載がないので,不明確である。

・請求項14
(7)請求項14には,「基準電圧が,前記プロセッサによってプログラム可能であり,・・・(中略)・・・前記プロセッサが,所与の基準電圧をプログラムする」と記載されているが,該記載では,「プログラム可能」,「プログラムする」の語が,例えば「制御可能」,「制御する」といった意味で用いられているのか否か,不明確である。

●理由3(進歩性)について
・請求項 1,2,4?6,11?18
・引用文献等 1,2
・備考
引用文献1(特に段落【0001】,【0008】,【0011】,【0014】参照)には,アナログ入力信号の第一範囲,第二範囲に対応して第一変換分解能,第二変換分解能がそれぞれ定められており,アナログ入力信号を受信し,アナログ入力信号が実質的に所定の高分解能範囲に位置するようにアナログ入力信号のオフセットを調整し,アナログ信号をデジタル信号に変換する点が記載されている。
ここで,引用文献1記載の発明は,デジタル信号に変換するアナログ信号が,工業プロセス変数を表すものではないが,工業プロセス変数を表すアナログ信号をデジタル信号に変換すること,そして,このような工業プロセス変数についてもアナログ信号の範囲に合わせてA/D変換を行うことで分解能を確保することが技術課題であることは周知(例えば,引用文献2の段落【0002】?【0013】参照)であるから,引用文献1記載の発明の,アナログ入力信号として工業プロセス変数を適用することは格別困難な事項ではない。
また,アナログ信号の上記オフセットを調整,制御するにあたっては,アナログ信号のレベルを知る必要があるので,アナログ信号のレベルを測定することは当業者が当然になし得る事項にすぎない。
さらに,A/D変換を行う範囲を変化させる方法として,入力される信号のオフセットを調整することと,A/D変換の基準電圧を調整することはいずれも慣用されているので(後者については,例えば,引用文献2の段落【0016】-【0018】,【0033】参照),引用文献1記載の発明において,アナログ入力信号のオフセットを調整することに代えて,A/D変換の基準電圧を調整するようにすることは適宜なし得る事項にすぎない。
請求項2,4?6,16に係る発明に関し,アナログ入力信号の範囲に応じた制御を行うにあたり,閾値制御を行うことは当業者が適宜なし得る設計事項にすぎない。
したがって,請求項1,2,4?6,11?18に係る発明は引用文献1,2記載の発明に基づいて当業者が容易に想到し得たものである。

・請求項 3,7?10
・引用文献等 1-3
・備考
ヒステリシスを使用して制御を行う技術は周知(例えば,引用文献3の段落【0060】,図4参照)である。

<引用文献等一覧>
1.特開2008-263613号公報
2.特開平6-350454号公報
3.特開2009-152743号公報

2 当審拒絶理由の判断
(1)理由1(サポート要件)について
平成28年4月21日付け手続補正書によって,信号オフセットに関する発明特定事項を含む補正前の請求項6,15,16が削除された。
よって,当審拒絶理由1は解消した。

(2)理由2(明確性)について
ア 平成28年4月21日付け手続補正書によって,本願の請求項1の「前記アナログ入力信号の信号レベルの複数の異なる信号範囲に対応して,前記A/D変換器の複数の分解能ゾーンが定められることと,・・・(中略)・・・前記測定された信号レベルの信号範囲に対応する分解能ゾーンで前記A/D変換器が動作するように,前記測定された信号レベルに基づいて,前記測定された信号レベルに前記A/D変換器の前記分解能設定を逐次合致させる」は,「閾値を境界にして,前記アナログ入力信号の信号レベルの複数の異なる信号範囲を定めることと,前記閾値を含んで一の信号範囲から他の信号範囲にわたる,所定の信号範囲の境界周辺の領域を定めることと,前記複数の異なる信号範囲に対応して,前記A/D変換器の複数の分解能設定を定めることと,・・・(中略)・・・前記測定された信号レベルが前記一の信号範囲から前記他の信号範囲へ変化したときに,現在の分解能設定を,前記他の信号範囲に対応する分解能設定に変更することと,前記測定された信号レベルが前記境界周辺の領域に入っている限り,前記測定された信号レベルが未だ前記一の信号範囲内にある場合であっても,現在の前記分解能設定を,前記他の信号範囲に対応する前記分解能設定に変更すること」と補正された。このことにより,請求項1に係る発明は明確となった。請求項4(補正前の請求項11)及び請求項1,4を引用する従属請求項についても同様である。
よって,当審拒絶理由2(1)は解消した。

イ 平成28年4月21日付け手続補正書によって,本願の請求項1の「前記測定された信号レベルの信号範囲に対応する分解能ゾーンで前記A/D変換器が動作するように,前記測定された信号レベルに基づいて,前記測定された信号レベルに前記A/D変換器の前記分解能設定を逐次合致させることと, ・・・(中略)・・・ 前記A/D変換器の前記分解能設定を変化させること」は,「前記測定された信号レベルが前記一の信号範囲から前記他の信号範囲へ変化したときに,現在の分解能設定を,前記他の信号範囲に対応する分解能設定に変更することと,前記測定された信号レベルが前記境界周辺の領域に入っている限り,前記測定された信号レベルが未だ前記一の信号範囲内にある場合であっても,現在の前記分解能設定を,前記他の信号範囲に対応する前記分解能設定に変更すること」と補正された。また,平成28年4月21日付け手続補正書によって,信号オフセットに関する発明特定事項を含む補正前の請求項6,15,16が削除された。このことにより,請求項1に係る発明は明確となった。請求項4(補正前の請求項11)及び請求項1,4を引用する従属請求項についても同様である。
よって,当審拒絶理由2(2),(3)は解消した。

ウ 平成28年4月21日付け手続補正書によって,補正前の請求項3,4,6,12?14が削除された。
よって,当審拒絶理由2(4)?(7)は解消した。

(3)理由3(進歩性)について
ア 刊行物の記載事項
刊行物A(特開2008-263613号公報)には,以下の事項が記載されている。
「【0001】
本発明はADC(アナログ/デジタル変換器)に関し,特にデータ読み出しシステムに用いられるADCに関する。
(中略)
【0008】
図1と図2を併せて参照する。図1は本発明の実施例によるデータ読み出しシステム10を示し,図2は図1に示す本発明の実施例によるADC18の詳細図である。データ読み出しシステム10はピックアップヘッド12と,信号調整回路14と,変換回路16と,不均一な分解能を有するADC18と,プロセッサ20とを含む。図2に示すように,ADC18は基準電圧ユニット183と,複数のコンパレータ182と,各コンパレータ182の出力ノード185に結合される符号化モジュール184とを含む。基準電圧ユニット183は複数の基準電圧レベルを生成する。本実施例では,基準電圧ユニット183は,第一基準電圧レベルV1と第二基準電圧レベルV2の間に直列結合された複数の抵抗器を備えるはしご形基準抵抗器で実施される。また,他実施例では,抵抗器以外の素子で基準電圧ユニット183を実施しても可能である。コンパレータ182はそれぞれ,変換回路16から出力されたアナログ入力信号を受信する入力端子186と,基準電圧を受信する基準端子187と,アナログ信号と基準信号を比較した結果を出力する出力端子185とを含む。種々の基準電圧を生成するために,抵抗器はそれぞれコンパレータ182の基準端子187と結合されている。すべての抵抗器が同じインピーダンスを有するわけではないので,第一変換分解能に対応する第一範囲と,第一変換分解能と異なる第二変換分解能に対応する第二範囲を定めることができる。符号化モジュール184はコンパレータ182の前記比較結果に基づいてデジタル信号を生成するために用いられる。
(中略)
【0011】
図5を参照する。各記憶装置(例えば光ディスク)の特性が異なるので,ピックアップヘッド12で記憶装置にアクセスすることで読み出されたアナログ入力信号(点線)は必ずしも常に対称的であるわけではない。これは,アナログ入力信号のゼロ交差点が信号の中央部に位置しない場合もあることを意味する。したがって,ゼロ交差点がADC18の所定高分解能範囲に位置しないこともありうる。このような状況が起きれば,アナログ入力信号のゼロ交差点が実質的に所定の高分解能範囲(図5の実線で示す)に位置するように,図1に示す信号調整回路14でアナログ入力信号の利得またはオフセットを調整することができる。
(中略)
【0014】
図6に示すように,前記実施例に基づいて,記憶装置からデータを読み出す方法は以下の段階を含む。
ステップ602:電圧レベルに基づいてチェーンとして配列された複数の基準電圧レベルを提供する。隣接する2つの基準電圧レベルがすべて同一ではなく,それにより第一変換分解能に対応する第一範囲と,第一変換分解能と異なる第二変換分解能に対応する第二範囲を定める。
ステップ604:記憶装置にアクセスすることでアナログ入力信号を生成する。
ステップ606:アナログ入力信号の少なくとも一部が第一範囲または第二範囲のいずれかに位置するように,アナログ入力信号の利得またはオフセットを調整する。
ステップ608:非線形振幅変換特性を有する変換回路でアナログ入力信号を増幅する。
ステップ610:アナログ入力信号を基準電圧レベルと比較して比較結果を生成する。
ステップ612:上記比較結果に基づいてデジタル信号を生成する。
ステップ614:上記デジタル信号を処理し,デジタル信号の処理結果に基づいて,アナログ入力信号を調整するステップ606を制御する。」(4,5,6ページ)


そうすると,刊行物Aには,
「アナログ入力信号の第一範囲,第二範囲に対応して第一変換分解能,第二変換分解能がそれぞれ定められており,アナログ入力信号を受信し,アナログ入力信号が実質的に所定の高分解能範囲に位置するようにアナログ入力信号のオフセットを調整し,アナログ信号をデジタル信号に変換する。」との発明(以下,「引用発明A」という。)が記載されていると認められる。

刊行物B(特開平6-350454号公報)には,以下の事項が記載されている。
「【0002】
【従来の技術】例えば,マイクロコンピュータによる内燃機関の燃料噴射制御システムなどにあって,その燃料噴射量を内燃機関の状態に応じて常に好適に制御すべく,水温センサ,空気温センサ,負圧センサ,酸素濃度(O2 )センサ等々の各種センサを通じて内燃機関各部の状態をマイクロコンピュータに取り込むようにしていることはよく知られている。
【0003】またその際,上記各種センサから検出信号として出力されるアナログ信号は,マイクロコンピュータに直接取り込むことができないため,通常は,マイクロコンピュータの入力ポート等に配されるA/D変換装置を通じて,このアナログ信号を所定ビットのディジタル信号に変換するようにしていることもよく知られている。
【0004】ところで,上記アナログ信号をA/D変換する場合,その分解能は,同アナログ信号のダイナミックレンジによって決まる。例えば上述した燃料噴射制御システムに用いられているセンサのうち,水温センサなどは0?5Vのダイナミックレンジを有するアナログ信号をその検出信号として出力するようになっている。もっともこの水温センサなどの場合,その出力特性は一般に図5に示されるように,検出対象となる冷却水の水温が約0℃を超える領域では,0?1Vのダイナミックレンジしかもたないため,通常は適宜の増幅回路によってこの0?1Vのダイナミックレンジを0?5Vに拡大し,これを別途のA/D変換チャンネルを通じてA/D変換するようにしている。これによって,上記ダイナミックレンジの小さな領域についても十分な分解能が確保されるようになる。また同燃料噴射制御システムにおいて,酸素濃度センサ(通常,電圧発生器が用いられる)などは,0?1Vのダイナミックレンジを有するアナログ信号をその検出信号として出力する。このようなダイナミックレンジの小さなアナログ信号についても高い分解能をもつデータとして上記マイクロコンピュータに取り込むためには,適宜の増幅回路によってそのダイナミックレンジを0?5V程度に拡大した後A/D変換を行う必要がある。図6に,このようなセンサデータの収集システム,及び同システムに用いられているA/D変換装置の一例を示す。
【0005】すなわち図6において,S1は上記水温センサ等を想定した温度センサであり,その検出される温度に応じて0?5Vのダイナミックレンジを有して出力されるアナログ信号は,一方では,増幅回路A1を介してその0?1Vの領域が0?5Vに増幅された後,信号線1を通じてA/D変換装置10に入力され,また他方では,信号線2によってバイパスされ,該信号線2を通じて直接,同A/D変換装置10に入力される。
【0006】また同図6において,S2は上記酸素濃度センサ等を想定した電圧発生器であり,その検出値に応じて0?1Vのダイナミックレンジを有して発生されるとするアナログ信号は,増幅回路A2を介してそのダイナミックレンジが0?5Vに増幅された後,信号線3を通じてA/D変換装置10に入力される。
【0007】A/D変換装置10は,その基本構成として,比較器11,逐次比較レジスタ12,及び8ビットD/A変換器13からなる逐次比較ループを具える8ビット逐次比較型のA/D変換装置である。
【0008】また,このA/D変換装置10において,シリアルデータ読み込みレジスタ14は,CPU(マイクロコンピュータ)20からクロックCLKに基づきシリアルデータSINとして与えられるA/D変換指令やチャンネル指定データCHなど,該A/D変換装置10としての動作に必要な制御データが読み込まれる部分であり,アナログマルチプレクサ15は,このレジスタ14に読み込まれたチャンネル指定データCHに基づいて,上記信号線1?3を含む複数の入力信号線(入力チャンネル)のうちの1つを選択する部分である。上記比較器11の一方入力端(-端子)には,このアナログマルチプレクサ15によって選択されたチャンネルのアナログ信号が入力されることとなる。また制御クロック発生回路16は,比較器11に対し,その-端子に入力されているアナログ信号の当該サンプル点についての量子化(A/D変換処理)が終了されるまで,そのアナログレベルをホールドするよう指令するとともに,上記逐次比較レジスタ12による逐次比較用ディジタル信号の出力を制御する部分である。逐次比較により確定されたA/D変換信号は,出力制御部17を通じてシリアルデータSOUTとしてCPU20に送られるようになる。例えば上述した燃料噴射制御システムでは,図7(a)に示すように,4m秒の周期にて,CPU20から上記チャンネル指定データCHによるチャンネル指定を伴う「A/D変換」指令が発せられる。そして図7(b)に示すように,上記A/D変換信号に基づき構築され,送出されるシリアルデータSOUTによって(正確には,A/D変換終了を示す論理「0」ビットからなるスタートビットによって)CPU20に対する信号入力割り込み(SIN割り込み)がかけられ,この割り込み処理として,CPU20は該シリアルデータSOUTとして送られたA/D変換値を読み込むようになる。
【0009】また,比較器11,逐次比較レジスタ12,及び8ビットD/A変換器13からなる上記逐次比較ループにおいては,これもよく知られているように概ね以下に列記する態様にて,上記選択入力され,比較器11にホールドされているアナログ信号についてのA/D変換処理を実行する。
( 1)まず,逐次比較レジスタ12から8ビットのディジタル値2^8 /2^1 (ただし" ^ "はべき乗を示す),すなわちMSB(最上位ビット)のみを「1」とする値「10000000」をD/A変換器13に送る。これによりD/A変換器13では,その基準電圧である電圧「Vref+」及び電圧「Vref-」間の電圧をこのディジタル値「10000000」に基づきD/A変換し,その得られたアナログ値(電圧「Vref+」及び電圧「Vref-」がそれぞれ「5」V及び「0」Vであるとすれば,ほぼ「2.5」Vに相当)を参照値として比較器11の+端子に与えるようになる。また比較器11では,この与えられた参照値と上記入力アナログ値との大小を比較する。
( 2)この比較の結果,入力アナログ値の方が大きければ,逐次比較レジスタ12は次いで,ディジタル値(2^8 /2^1 +2^8 /2^2 ),すなわち値「11000000」をD/A変換器13に送って,比較器11を通じた上記同様の比較を実施する。また逆に,入力アナログ値の方が小さければ,逐次比較レジスタ12はディジタル値(2^8 /2^1 -2^8 /2^2 ),すなわち値「01000000」をD/A変換器13に送って,比較器11を通じた上記同様の比較を実施する。
( 3)以上の比較処理を,上記8ビットのディジタル値のLSB(最下位ビット)が定まるまで順次繰り返す。
【0010】これにより,上記指定チャンネルの信号として選択入力されたアナログ信号についての8ビットディジタル値が求まることとなる。そしてここで,同図6に示すように,D/A変換にかかる基準電圧「Vref+」及び「Vref-」がそれぞれ「5」V及び「0」Vであるとすると,上記信号線2を介してダイナミックレンジ0?5Vのアナログ信号が直接入力されるものについては,
LSB=(5-0)/2^8 /10^3 ≒20mV
の分解能が得られることがわかる。また,上記増幅回路A1或いはA2によってダイナミックレンジが0?1Vから0?5Vに拡大され,それぞれ信号線1或いは3を介して入力されるアナログ信号については,
LSB=(5-0)/2^8 /5/10^3 ≒4mV
の分解能が得られることがわかる。
【0011】
【発明が解決しようとする課題】このように,上記従来のA/D変換装置にあっては,ダイナミックレンジが0?1Vのアナログ信号,若しくはそのような領域についても,十分に高い分解能をもってこれをA/D変換することは確かにできる。しかし,そのようなアナログ信号若しくは領域についてこれを該A/D変換装置に入力するためには,それら領域に対応する別途のA/D変換チャンネルの増設,並びに上述した増幅回路の追加等,その周辺回路を含めたデータ収集システムとしての回路規模の拡大が必須となる。これは,該データ収集システムとしての信頼性,或いは柔軟性等を考えると,決して好ましいことではない。
【0012】この発明は,こうした実情に鑑みてなされたものであり,上記データ収集システムをより小規模な回路として構成することができて且つ,ダイナミックレンジの小さな信号についてもこれを十分に高い分解能をもってA/D変換することのできるA/D変換装置を提供することを目的とする。
【0013】またこの発明は,上記に加えて更に,任意のA/D変換チャンネルの信号についてそれらの分解能を選択的に高めることができたり,同一のA/D変換チャンネルの信号についてもその分解能を任意に切り替えることができるなど,データ収集システムとしての柔軟性をも大幅に高めることのできるA/D変換装置を提供することを目的とする。
(中略)
【0016】
【作用】上記のように,D/A変換器から出力される参照信号を1/n増幅して比較器に与える1/n増幅手段を具えることで,前記入力アナログ信号のダイナミックレンジの0?(1/n)領域に対してn倍の高い分解能が得られるようになる。このため,例えば前述したようなダイナミックレンジ0?5Vのうちの0?1Vの領域に対してこれを0?5Vのダイナミックレンジに拡大し,その領域でのアナログ信号変化を高い分解能にて監視したいような場合,或いはそもそもが0?1V程度に小さいダイナミックレンジにて変化するアナログ信号を高い分解能にて監視したい場合でも,これに上記構成を有するA/D変換装置を用いるようにすれば(この場合,n=5となる),前述した増幅回路などを別途付加せずとも,それら領域或いは信号に対する分解能は高く維持されるようになる。
【0017】また,こうした1/n増幅手段に加えて更に,上記スイッチ手段を併せ具えるようにすれば,同一のA/D変換チャンネルに入力される1つのアナログ信号について,その信号レベルに応じた分解能の切替えなども可能となる。このため,例えば上記0?5V程度のダイナミックレンジを有するアナログ信号について,その0?1Vの領域に関しては高い分解能にて監視するものの,それ以外は通常の分解能での監視で十分,といったシステムにあって,この1/n増幅手段及びスイッチ手段を具えるA/D変換装置を用いるようにすれば,前述した増幅回路などの付加が不要であることは勿論,上記スイッチ手段の切替えのみで簡単に,その所望とされる分解能を切り替えることができるようになる。
【0018】なお,これらA/D変換装置の何れも,上記1/n増幅器による1/n増幅によって分解能が高められるダイナミックレンジは0?(1/n)Vの領域となるが,これに更に,前記基準電圧より小さいオフセット電圧を発生する電圧発生手段と,この発生されたオフセット電圧を前記1/n増幅された参照信号に加算する加算手段とを具えるようにすることで,入力アナログ信号のダイナミックレンジの任意の1/n領域に対してn倍の分解能を得ることができるようになる。
(中略)
【0033】したがって,この図4に示す装置によれば,CPU20によってチャンネル指定されている信号,すなわちその時点で比較器11に入力されているアナログ信号に対して,同CPU20から与えられる前記ゲイン切替えデータ,及びこれらレンジ切替えデータ,レンジ選択データ(2ビット)の合計4ビットのデータに応じた以下に列記する態様でのA/D変換が可能となる。
( 1)ゲイン切替えデータ(C1)がアナログマルチプレクサ31及び32の「A」端子側を指定:
この場合は無条件に,1倍の参照値に基づく通常の分解能でのA/D変換が実行される。
( 2)ゲイン切替えデータ(C1)がアナログマルチプレクサ31及び32の「B」端子側を指定,且つレンジ切替えデータ(C2)がアナログマルチプレクサ42及び43の「C」端子側を指定:
この場合は,0?1Vのレンジに対して,1/5倍の参照値に基づく高い分解能でのA/D変換が実行される。
( 3)ゲイン切替えデータ(C1)がアナログマルチプレクサ31及び32の「B」端子側を指定,且つレンジ切替えデータ(C2)がアナログマルチプレクサ42及び43の「D」端子側を指定:
この場合は,レンジ選択データ(C3)によるアナログマルチプレクサ51の切替え態様,すなわちそこで選ばれる電圧値に応じて,その電圧Vi がオフセットされたVi ?(Vi +1)Vのレンジに対し,上記1/5倍の参照値に基づく高い分解能でのA/D変換が実行される。すなわち,上述した1?2V,2?3V,3?4V,或いは4?5Vといった任意の1V領域について,上記LSB≒4mVといった分解能でのA/D変換が行われるようになる。」(2ページ2欄?4ページ6欄,6ページ9?10欄)

以上の記載によれば,燃料噴射制御システムなどの水温センサ,空気温センサ,負圧センサ,酸素濃度(O2 )センサ等々からのアナログ信号は,工業プロセス変数といえるから,刊行物Bには,「工業プロセス変数を表すアナログ信号をデジタル信号に変換するA/D変換において,アナログ信号の範囲に合わせてA/D変換を行うことで分解能を確保するため,A/D変換の基準電圧を調整することにより,A/D変換を行う範囲を変化させる。」との発明(以下,「引用発明B」という。)が記載されていると認められる。

刊行物C(特開2009-152743号公報)は,原査定における刊行物2と同一の文献であり,前述のとおり,引用発明2が記載されていると認められる。

イ 対比
本願発明と引用発明Aとを対比すると,
引用発明Aは,データ読み出しシステムのADCに関するものであるが,以下の相違点Aは別として,「アナログ入力信号をデジタル出力信号に変換するアナログ・デジタル(A/D)変換器を備えた装置の制御方法」といえる点で,本願発明と共通している。
引用発明Aの「第一範囲」,「第二範囲」は,閾値を境界とすることは明らかであり,「アナログ入力信号の信号レベルの複数の異なる信号範囲」といえる。そして,当該範囲はそれぞれ「第一変換分解能」,「第二変換分解能」が定められているから,「複数の異なる信号範囲に対応して,A/D変換器の複数の分解能設定を定め」ているといえる。
引用発明Aは,アナログ入力信号を受信し,アナログ入力信号が実質的に所定の高分解能範囲に位置するようにアナログ入力信号のオフセットを調整し,アナログ信号をデジタル信号に変換するのであるから,実質的に「アナログ入力信号を受信すること」,「アナログ入力信号の信号レベルを測定すること」,「測定された信号レベルに基づいて対応する分解能が設定されること」,「分解能設定を使用してアナログ入力信号をデジタル出力信号に変換すること」を備えるといえる。一方,本願発明も,これらの事項を備えるといえる。

したがって,本願発明と引用発明Aは,
「アナログ入力信号をデジタル出力信号に変換するアナログ・デジタル(A/D)変換器を備えた装置の制御方法であって,
閾値を境界にして,前記アナログ入力信号の信号レベルの複数の異なる信号範囲を定めることと,
前記複数の異なる信号範囲に対応して,前記A/D変換器の複数の分解能設定を定めることと,
前記アナログ入力信号を受信することと,
前記アナログ入力信号の信号レベルを測定することと,
前記測定された信号レベルに基づいて対応する分解能が設定されることと,
前記分解能設定を使用して前記アナログ入力信号を前記デジタル出力信号に変換することと,
を含む制御方法。」
の点で一致している。

他方,本願発明と引用発明Aは,以下の点で相違する。
(相違点A)
本願発明は,「工業プロセス変数を表すアナログ入力信号をデジタル出力信号に変換するアナログ・デジタル(A/D)変換器を備えたプロセス変数トランスミッタ」の制御方法であるのに対し,引用発明AのA/D変換器はデータ読み出しシステムに係る発明である点。

(相違点B)
一致点の「前記測定された信号レベルに基づいて対応する分解能が設定されること」に関し,本願発明は,「前記閾値を含んで一の信号範囲から他の信号範囲にわたる,所定の信号範囲の境界周辺の領域を定めること」を含み,「前記測定された信号レベルが前記一の信号範囲から前記他の信号範囲へ変化したときに,現在の分解能設定を,前記他の信号範囲に対応する分解能設定に変更することと,前記測定された信号レベルが前記境界周辺の領域に入っている限り,前記測定された信号レベルが未だ前記一の信号範囲内にある場合であっても,現在の前記分解能設定を,前記他の信号範囲に対応する前記分解能設定に変更すること」を含むのに対し,引用発明Aは当該構成を有しておらず,「アナログ入力信号が実質的に所定の高分解能範囲に位置するようにアナログ入力信号のオフセットを調整」するものである点。

ウ 判断
まず上記相違点Bについて検討する。
本願明細書には,【0006】等にも記載されているように,(i) 測定されているアナログ信号の値に基づき構成可能な分解能ゲイン調整を自動で調整する,(ii)入力信号がA/D変換器の最適な分解能領域に集中するように測定されている入力信号を正規化する,(iii) A/D変換器に提供される電圧基準を調整する,との3つの手法が開示されており,平成28年4月21日付けの手続補正により,本願発明はこのうちの(i) の手法であることが明らかにされた。一方,引用発明Aは(ii)の手法に関連するものである。
そして,いずれの刊行物にも(i) の手法に係る相違点Bの構成は教示されていないから,当業者といえども相違点Bを容易に想到し得るということはできない。

エ 小括
したがって,他の相違点について検討するまでもなく,本願発明は,当業者が引用発明Aに基づいて容易に発明をすることができたものとはいえなくなった。
また,本願の請求項4は,本願発明を他のカテゴリーの発明として表現するものであるから,同様に,当業者が引用発明Aに基づいて容易に発明をすることができたものとはいえなくなった。
また,各従属請求項に係る発明は,上述の各独立請求項に係る発明をさらに限定したものであるので,同様に,当業者が引用発明Aに基づいて容易に発明をすることができたものとはいえなくなった。
そうすると,もはや,当審で通知した拒絶理由によって本願を拒絶することはできない。


第5 むすび
以上のとおり,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。
 
審決日 2016-06-06 
出願番号 特願2014-502593(P2014-502593)
審決分類 P 1 8・ 121- WY (H03M)
P 1 8・ 537- WY (H03M)
最終処分 成立  
前審関与審査官 岩井 一央宮島 郁美角田 慎治  
特許庁審判長 大塚 良平
特許庁審判官 菅原 道晴
萩原 義則
発明の名称 プロセス変数トランスミッタの制御方法、及びプロセス変数トランスミッタ  
代理人 特許業務法人 津国  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ