• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 G06F
管理番号 1316483
審判番号 不服2015-12796  
総通号数 200 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2016-08-26 
種別 拒絶査定不服の審決 
審判請求日 2015-07-06 
確定日 2016-07-12 
事件の表示 特願2012-503443「データ生存性を得るためのシステムおよび方法」拒絶査定不服審判事件〔平成22年10月 7日国際公開、WO2010/114645、平成24年 9月20日国内公表、特表2012-522309、請求項の数(5)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯

本件審判請求に係る出願(以下,「本願」という。)は,2010年2月11日(パリ条約による優先権主張外国庁受理2009年3月31日(以下,「優先日」という。),米国)を国際出願日とする出願であって,その手続の経緯は以下のとおりである。

平成23年 9月28日 :国内書面,翻訳文の提出
平成25年 2月 6日 :出願審査請求書の提出
平成26年 2月26日付け :拒絶理由の通知
平成26年 5月30日 :意見書,手続補正書の提出
平成26年11月10日付け :拒絶理由の通知
平成27年 2月16日 :意見書,手続補正書の提出
平成27年 3月 4日付け :拒絶査定
平成27年 7月 6日 :審判請求書の提出


第2 本願発明

本願の請求項に係る発明は,上記平成27年2月16日付け手続補正により補正された特許請求の範囲1乃至5に記載されたとおりのものであると認められるところ,その請求項1乃至5に係る発明(以下,請求項1に係る発明を「本願発明」という。)は,以下のとおりのものである。

「 【請求項1】
複数のデータ信号を受け取り,記憶用に一連のデータパケットを生成するように構成されるデータ取得ユニットであって,前記一連の中の前記データパケットのうちの少なくとも1つは誤り検査部分を含む,データ取得ユニットと,
それぞれが互いに対して離れて位置する複数のメモリモジュールからなるメモリアレイを備える衝突保護メモリと,
前記データ取得ユニットに,および前記複数のメモリモジュールのそれぞれに通信可能に結合されるメモリコントローラと,
を備えるフライトデータレコーダにおいて,
前記メモリコントローラが,
前記一連のデータパケットの同一コピーを,前記複数のメモリモジュール内の対応する記憶場所に記憶し,各メモリモジュールは少なくとも1つの他のメモリモジュールから離れ,各メモリモジュールは,前記一連のデータパケットの1つまたは複数のコピーを記憶し,
前記データパケット内に誤りが検出されるまで,前記複数のメモリモジュールのうちの1つから前記一連のデータパケットを読み取り,
前記複数のメモリモジュールのうちの別のメモリモジュールから,前記検出された誤りを有する前記データパケットに対応するデータパケットを読み取り,
前記誤りのない一連のデータパケットを出力する,
ように構成される,
フライトデータレコーダ。
【請求項2】
前記衝突保護メモリが,高温事象,衝撃事象,および湿気事象のうちの少なくとも1つを含む異常事象中に前記衝突保護メモリを守るように構成される筐体を含む,請求項1に記載のフライトデータレコーダ。
【請求項3】
高温事象,衝撃事象,および湿気事象のうちの前記少なくとも1つが航空機の衝突に関連する,請求項2に記載のフライトデータレコーダ。
【請求項4】
前記高温事象が火災に関連する,請求項2に記載のフライトデータレコーダ。
【請求項5】
前記複数のメモリモジュールが,単一の筐体の中で所定距離相隔てられる,請求項1から4のいずれかに記載のフライトデータレコーダ。」


第3 引用例

1 引用例4に記載されている技術的事項および引用発明

(1)本願の優先日前に頒布され,上記平成26年11月10日付け拒絶理由通知において引用された,特開平6-290064号公報(平成6年10月18日出願公開,以下,「引用例4」という。)には,関連する図面とともに,以下の技術的事項が記載されている。
(当審注:下線は,参考のために当審で付与したものである。)

A 「【0011】
【実施例】図示を目的とする添付図面に示すように,本発明は,フライトデータの信頼性のある高速記憶が可能な故障許容半導体フライトデータレコーダとして具現されている。本発明のフライトデータレコーダは,コントローラ/メモリモジュールのアレーが1つ以上の並列コントローラ/メモリチェーンに配置されており且つ個々のコントローラ/メモリモジュールがサブモジュールに区分されている分散形モジュラアーキテクチャを採用している。この分散形アーキテクチャは,故障したコントローラ/メモリモジュール又は故障したメモリサブモジュールをバイパスすることができ,これにより,コントローラ機能及びメモリ機能の両機能の故障許容が可能になる。このモジュラアーキテクチャは,コントローラ/メモリモジュールの個数を任意の必要な記憶サイズに適応させるべく容易に構成できると共に,並列コントローラ/メモリチェーンの個数を任意の必要なデータ速度に適応させるべく構成できる。
【0012】図1に示すように,本発明の故障許容半導体フライトデータレコーダは,直列に配置された,1対の並列デマルチプレクサ10と,1対の並列エラー訂正エンコーダ12と,1つ以上の並列コントローラ/メモリチェーン14と,1対の並列エラー訂正デコーダ16と,1対の並列マルチプレクサ18とを有している。並列デマルチプレクサ10及びエラー訂正エンコーダ12は冗長入力チャンネルを形成しており,フライトデータを,並列コントローラ/メモリチェーン14に記憶するのに適したフォームに変換する。並列エラー訂正デコーダ16及びマルチプレクサ18は冗長出力チャンネルを形成しており,データを,その元のフォームに戻す変換をして検索できるようにする。
【0013】より詳しくは,デマルチプレクサ10は,ライン20の高速直列入力データストリームを,コントローラ/メモリチェーン14に記憶させるのに適した低速並列データストリームに変換する。デマルチプレキシングの後,データは,エラー訂正エンコーダ12によりエラー訂正できるようにコード化され,次にコントローラ/メモリチェーン14に記憶される。各コントローラ/メモリチェーン14は,直列に配置された,入力チャンネルセレクタ22と,複数のコントローラ/メモリモジュール24(C/M1 ?C/MN )と,出力チャンネルセレクタ26とを有している。入力チャンネルセレクタ22及び出力チャンネルセレクタ26は,1つのチャンネルに故障が生じた場合に,一方の入力チャンネルセレクタ22又は出力チャンネルセレクタ26から,それぞれ,他方の入力チャンネルセレクタ22又は出力チャンネルセレクタ26に切り替わる。各コントローラ/メモリチェーン14におけるコントローラ/メモリモジュール24は並列対に配置されていて,1つ以上の故障したコントローラ/メモリモジュール24をバイパスすることができる。フライトデータレコーダからデータが検索されるとき,データは,エラー訂正デコーダ16によりあらゆるエラーが訂正され,次に,マルチプレクサ18によりマルチプレキシングされて,ライン28に元の高速直列データストリームを再現する。
【0014】図2に示すように,各コントローラ/メモリモジュール24はコントローラ30と,メモリモジュール32とを有している。コントローラ30はフライトデータレコーダについての種々のコントロール機能を遂行し,メモリモジュール32はメモリサブモジュールにデータを記憶する。各コントローラ30は,データバス34及びコントローラバス36を介して,次の並列対のコントローラ/メモリモジュール24の2つのコントローラ30に接続されている。図3に示すように,この3ポートアーキテクチャは,故障したコントローラ30及びそのコントローラ/メモリモジュール24をバイパスすることができる。データバス34はまた,コントローラ30をメモリモジュール32にも接続している。」

(2)ここで,引用例4に記載されている事項を検討する。

ア 上記Aの「本発明は,フライトデータの信頼性のある高速記憶が可能な故障許容半導体フライトデータレコーダとして具現されている。」との記載からみて,引用例4には,
“フライトデータの信頼性のある高速記憶が可能な故障許容半導体フライトデータレコーダ”が記載されているものと認められる。

イ 上記Aの「本発明の故障許容半導体フライトデータレコーダは,直列に配置された,1対の並列デマルチプレクサ10と,1対の並列エラー訂正エンコーダ12と,1つ以上の並列コントローラ/メモリチェーン14と,1対の並列エラー訂正デコーダ16と,1対の並列マルチプレクサ18とを有している。」との記載から,“故障許容半導体フライトデータレコーダは,直列に配置された,1対の並列デマルチプレクサ10と,1対の並列エラー訂正エンコーダ12と,1つ以上の並列コントローラ/メモリチェーン14と,1対の並列エラー訂正デコーダ16と,1対の並列マルチプレクサ18とを有して”いることを読み取ることができる。

ウ 上記Aの「各コントローラ/メモリチェーン14は,直列に配置された,入力チャンネルセレクタ22と,複数のコントローラ/メモリモジュール24(C/M1 ?C/MN )と,出力チャンネルセレクタ26とを有している。」との記載から,“各コントローラ/メモリチェーン14は,直列に配置された,入力チャンネルセレクタ22と,複数のコントローラ/メモリモジュール24と,出力チャンネルセレクタ26とを有して”いることを読み取ることができる。

エ 上記Aの「各コントローラ/メモリモジュール24はコントローラ30と,メモリモジュール32とを有している。」との記載から,“各コントローラ/メモリモジュール24は,コントローラ30と,メモリモジュール32とを有して”いることを読み取ることができる。

オ 上記Aの「データは,エラー訂正エンコーダ12によりエラー訂正できるようにコード化され,次にコントローラ/メモリチェーン14に記憶される。」との記載から,引用例4において“データ”は,“エラー訂正エンコーダ12によりエラー訂正できるようにコード化されてコントローラ/メモリチェーン14に記憶される”ことを読み取ることができる。

(3)以上,ア乃至オの検討によれば,引用例4には次の発明(以下,「引用発明」という。)が記載されているものと認める。

「フライトデータの信頼性のある高速記憶が可能な故障許容半導体フライトデータレコーダであって,
故障許容半導体フライトデータレコーダは,直列に配置された,1対の並列デマルチプレクサ10と,1対の並列エラー訂正エンコーダ12と,1つ以上の並列コントローラ/メモリチェーン14と,1対の並列エラー訂正デコーダ16と,1対の並列マルチプレクサ18とを有しており,
各コントローラ/メモリチェーン14は,直列に配置された,入力チャンネルセレクタ22と,複数のコントローラ/メモリモジュール24と,出力チャンネルセレクタ26とを有しており,
各コントローラ/メモリモジュール24は,コントローラ30と,メモリモジュール32とを有しており,
データは,エラー訂正エンコーダ12によりエラー訂正できるようにコード化されてコントローラ/メモリチェーン14に記憶される
フライトレコーダ。」

2 引用例1に記載されている技術的事項

本願の優先日前に頒布され,上記平成26年11月10日付け拒絶理由通知において引用された,特開平8-235075号公報(平成8年9月13日出願公開,以下,「引用例1」という。)には,関連する図面とともに,以下の技術的事項が記載されている。
(当審注:下線は,参考のために当審で付与したものである。)


B 「【0001】
【産業上の利用分野】本発明は,演算処理を実行する演算手段,演算処理のプログラムを格納するプログラム手段,演算処理に必要な定数を含むデータなどを記憶する記憶手段,記憶手段の異常を判定する判定手段,および複写手段から構成され,特に記憶手段の異常に対し復旧機能を持つ演算処理装置に関するものである。」

C 「【0009】
【作用】本発明の作用は,同一内容を持つ第1及び第2の記憶手段を有しているので,第1或いは第2の一方の記憶手段の内容に異常が発生したときに他の記憶手段の内容を異常発生した記憶手段に複写し,演算処理を継続する記憶手段の復旧機能を持ったものである。
【0010】
【実施例】図1は本発明の実施例でありこれにより本発明を詳細に説明する。図中1,2は図2の1,2と同一機能を有する演算手段,プログラム手段である。また,図中3a,3bは図2の3と同一機能を有する記憶手段であり,4は判定手段,5は複写手段である。
【0011】演算手段1はプログラム手段2に格納されているプログラムに従い記憶手段3aまたは3bに記憶されているデータを必要に応じて参照しながら演算処理を実行する。記憶手段3a,3bはデータを記憶していると共にその内容を判定演算した結果の値がチェックデータとして記憶手段3a,3bの一部に記憶する。
【0012】判定手段4は,演算手段1が演算処理を実行している間に,随時記憶手段3a,3bが記憶しているデータの内容に対し判定演算し,その結果の値とチェックデータの値とにより記憶手段3a,3bのデータに異常が発生したかどうかを判定する。
【0013】複写手段5は,この判定の結果,記憶手段3a,3b双方ともに異常でないと判定されれば演算処理を継続し,どちらか一方の記憶手段が異常であれば,異常と判定しなかった側の記憶手段の内容を異常と判定した側の記憶手段に複写し,記憶手段の復旧をはかるものである。このようにすることにより,演算処理の停止にいたらしめないようにする演算処理装置を構成することができる。なお,判定手段4,複写手段5はハードウェアで実現可能でもあるし,また,ソフトウェアでも実現可能である。」

上記B及びCの記載から,引用例1には,「第1及び第2の記憶手段に同一内容を記憶し,第1或いは第2の一方の記憶手段の内容に異常が発生したときには他の記憶手段の内容を異常発生した記憶手段に複写することにより,記憶手段を復旧させる機能。」との技術的事項(以下,「引用例1記載事項」という。)が記載されていると認められる。

3 引用例2に記載されている技術的事項

本願の優先日前に頒布され,上記平成26年11月10日付け拒絶理由通知において引用された,特開2004-139503号公報(平成16年5月13日出願公開,以下,「引用例2」という。)には,関連する図面とともに,以下の技術的事項が記載されている。
(当審注:下線は,参考のために当審で付与したものである。)

D 「【0038】
次に実施例1の記憶装置の制御方法について説明する。
図3は,本発明の実施例1の記憶装置の書き込み時の制御方法のフローチャートである。図3において,ステップ301で,ホスト101から記憶装置111のメモリ入出力手段112に,データ書き込み指令が入力される。ステップ302で,制御手段113は,入力された指令がミラー書き込みの指令か否かを判断する。
ステップ302で入力された指令がミラー書き込みの指令の場合は,ステップ303に進み,制御手段113は,ACKをホスト101に送信する。ステップ304で,メモリアクセス制御手段117は,第1の記録媒体114及び第2の記録媒体115のそれぞれに,同一のデータを同時に書き込む。実施例においては,メモリアクセス制御手段117が有する32ビットの書き込みレジスタに,伝送された16ビットデータを2組書き込む。次に,その書き込みレジスタから16ビットのデータをそれぞれ第1の記録媒体114の物理アドレス及び第2の記録媒体115の物理アドレスに同時に書き込む。
【0039】
ステップ305で,制御手段113は,第1の記録媒体114に書き込んだデータ及び第2の記録媒体115に書き込んだミラーデータそれぞれの論理/物理アドレス変換テーブル(計2個)116を生成し,このフローチャートを終了する。
ステップ302で入力された指令がミラー書き込みの指令でないの場合(シングル書き込みの指令の場合)は,ステップ306に進み,制御手段113は,ACKをホスト101に送信する。ステップ307で,メモリアクセス制御手段117は,第1の記録媒体114に,重複することなくデータを書き込む。ステップ308で,制御手段113は,第1の記録媒体114に書き込んだデータの論理/物理アドレス変換テーブル(計1個)116を生成し,このフローチャートを終了する。
【0040】
図4は,本発明の実施例1の記憶装置の読み出し時の制御方法のフローチャートである。図4において,ステップ401で,ホスト101から記憶装置111のメモリ入出力手段112に,データ読み出し指令が入力される。ステップ402で,制御手段113は,入力されたデータがミラーデータを有するデータ(データ書き込み時にミラー書き込みされたデータ)か否かを判断する。実施例においては,データ読み出し指令に添付されたデータ(実施例においては,図2(a)に示す転送データの冗長部202と同一の構成を有する。)の第1の論理アドレス204,第2の論理アドレス205の両方に,論理アドレスが設定されているか否かを判断する。
【0041】
実施例に代えて,ホストから伝送するデータ読み出し指令に,読み出すデータのデータID203及び1つの論理アドレス(204又は205)を添付しても良い。記憶装置111の制御手段113は,そのデータID203の図2(b)に示す管理情報のミラー書き込みフラグ206により,シングル記録されたデータかミラー記録されたデータかを判断する。2つの論理/物理アドレス変換テーブル211は相互に対応付けられている故に,制御手段113は,入力した1つの論理アドレス204から同一のデータを書き込んだ他の論理アドレス205を求めることができる。
【0042】
ステップ402でミラーデータを有しないデータ(データ書き込み時にシングル書き込みされたデータ)の場合は,ステップ403に進み,論理/物理アドレス変換テーブル116から物理アドレスを検索する。ステップ404で,メモリアクセス制御手段117は,検索した物理アドレスに基づいてデータを読み出す。ステップ405で,読み出したデータがエラーか否かを判断する。
ステップ405でデータがエラーでない場合(データが正常の場合)は,ステップ406に進み,制御手段113は,読み出したデータをホストに送信し,このフローチャートを終了する。
ステップ405でデータがエラーの場合は,ステップ407に進み,制御手段113は,エラー情報をホストに送信し,このフローチャートを終了する。
【0043】
ステップ402でミラーデータを有するデータ(データ書き込み時にミラー書き込みされたデータ)の場合は,ステップ408に進む。ステップ408で,論理/物理アドレス変換テーブル116からデータ及びミラーデータの物理アドレスを検索する。論理/物理アドレス変換テーブル116は,図2(c)に示す第1の論理/物理アドレス変換テーブル211,第2の論理/物理アドレス変換テーブル212を有する。データの物理アドレス(第1の記録媒体114の物理アドレス)は,第1の論理アドレス204に基づき,第1の論理/物理アドレス変換テーブル211から検索される。ミラーデータの物理アドレス(第2の記録媒体115の物理アドレス)は,第2の論理アドレス205に基づき,第2の論理/物理アドレス変換テーブル212から検索される。
ステップ409で,メモリアクセス制御手段117は,検索したそれぞれの物理アドレスに基づいて,第1の記録媒体114からはデータを,第2の記録媒体115からはミラーデータを読み出す。ステップ410で,第1の記録媒体114から読み出したデータがエラーか否かを判断する。
【0044】
ステップ410でデータがエラーでない場合(データが正常の場合)は,ステップ411に進み,制御手段113は,第1の記録媒体114から読み出したデータをホストに送信し,このフローチャートを終了する。
ステップ410でデータがエラーの場合は,ステップ412に進み,今度は第2の記録媒体115から読み出したミラーデータがエラーか否かを判断する。
ステップ412でミラーデータがエラーでない場合(ミラーデータが正常の場合)は,ステップ413に進み,制御手段113は,第2の記録媒体115から読み出したミラーデータをホストに送信する。ステップ414で,メモリアクセス制御手段117は,第1の記録媒体114の空き領域に,第2の記録媒体115から読み出したミラーデータを書き込む。ステップ415で,制御手段113は,論理/物理アドレス変換テーブル116の第1の論理/物理アドレス変換テーブル212を,新たなデータが書き込まれた物理アドレスを指定するように更新し,このフローチャートを終了する。
ステップ412でミラーデータがエラーの場合は,ステップ416に進み,制御手段113は,エラー情報をホストに送信し,このフローチャートを終了する。
【0045】
ステップ410でデータがエラーでない場合(データが正常の場合),ミラーデータを読み出しても良い。ミラーデータがエラーであれば,正常に読み出したデータを第2の記録媒体115の空き領域に新たなミラーデータとして書き込む。新たなミラーデータが書き込まれた物理アドレスを指定するように第2の論理/物理アドレス変換テーブル213を更新しても良い。」

上記Dの記載から,引用例2には,
「記憶装置の書き込み時の制御方法において,
メモリアクセス制御手段117は,第1の記録媒体114及び第2の記録媒体115のそれぞれに,同一のデータを同時に書き込み,
記憶装置の読み出し時の制御方法において,
メモリアクセス制御手段117は,第1の記録媒体114からはデータを,第2の記録媒体115からはミラーデータを読み出し,
第1の記録媒体114から読み出したデータがエラーか否かを判断し,
データがエラーでない場合(データが正常の場合)は,
制御手段113は,第1の記録媒体114から読み出したデータをホストに送信し
データがエラーの場合は,
今度は第2の記録媒体115から読み出したミラーデータがエラーか否かを判断し,
ミラーデータがエラーでない場合(ミラーデータが正常の場合)は,
制御手段113は,第2の記録媒体115から読み出したミラーデータをホストに送信する。」
との技術的事項(以下,「引用例2記載事項」という。)が記載されていると認められる。

4 引用例3に記載されている技術的事項および引用発明3

本願の優先日前に頒布され,上記平成26年11月10日付け拒絶理由通知において引用された,特開平05-182445号公報(平成5年7月23日出願公開,以下,「引用例3」という。)には,関連する図面とともに,以下の技術的事項が記載されている。
(当審注:下線は,参考のために当審で付与したものである。)

E 「【0001】
【産業上の利用分野】本発明は航空機内での使用に好適なビデオ信号記録装置に関する。
【0002】
【従来の技術】中型機以上の旅客機には,法律でフライトデータレコーダ(FDR)とコクピットボイスレコーダ(CVR)の搭載が義務付けられている。
【0003】
【発明が解決しようとする課題】しかし,従来のフライトデータレコーダ及びコクピットボイスレコーダのみでは航空機事故の原因分析に困難を伴う。もし,事故発生時のコクピットや客室,貨物室の状況及び翼やエンジンの状況を映像で残すことができれば,原因分析が容易になる。この種の問題を解決するためにビデオテープレコーダ(VTR)を航空機に搭載することが考えられる。しかし,VTRを航空機に搭載する上で,耐熱性,耐衝撃性をどのように向上させるか,及び連続記録をどのように行うかが問題になる。
【0004】そこで,本発明の目的は,耐熱性の向上を良好に達成することができるビデオ信号記録装置を提供することにある。本発明の別の目的は耐熱性の向上を良好に達成することができると共に連続記録を容易に達成することができるビデオ信号記録装置を提供することにある。」

F 「【0015】図3は第1及び第2のVTRの駆動方法を示す。今,第1及び第2のVTRのテープ15a及び15bが完全に巻戻されているとすれば,t0 から第1のVTRを記録モードで動作させ,第1のVTRのテープ15aの走行を開始してカメラ30から供給されるビデオ信号をヘッド7a,8aで記録する。制御回路29は内蔵するカウンタでテープの走行時間を計測する。第1のテープ15aの始端(BOT)から終端(EOT)までの所要走行時間よりも少し短い一定時間Tを計数したt1 時点で第2のVTRを記録モードに動作させる。従って,t1 ?t2 区間では第1及び第2のVTRが共に記録モードとなり,切替時の記録の欠落を防ぐ。t2 時点で第1のVTRのテープ15aが終端まで走行したら,t2 ?t3 区間で巻戻し,次の記録の準備を行う。第2のVTRのテープ15bが始端から時間Tだけ走行したら,第1のVTRを再び記録モードにし,前に記録した信号を消去ヘッド9a,10aで消去しながら新しい信号をヘッド7a,8aで記録する。これにより,t4 ?t5 区間では第1及び第2のVTRが共に記録モードとなり,切替時の記録の欠落を防ぐ。t5 でテープ15bが終端になると,t5 ?t6 区間で巻戻し,次の記録に備える。この様に第1及び第2のVTRを駆動すると,記録の欠落のないエンドレス記録が可能になり,現在時点から期間2T前までのビデオ信号をテープ15a,15bに残すことができる。」

上記E及びFより,引用例3には,
「事故発生時のコクピットや客室,貨物室の状況及び翼やエンジンの状況を映像で残すことができるビデオテープレコーダ(VTR)を航空機に搭載し,連続記録を容易に達成することができるビデオ信号記録装置であって,
第1及び第2のVTRの駆動方法では,
第1及び第2のVTRのテープ15a及び15bが完全に巻戻されている場合に,
t0 から第1のVTRを記録モードで動作させ,第1のVTRのテープ15aの走行を開始してカメラ30から供給されるビデオ信号をヘッド7a,8aで記録し,
第1のテープ15aの始端(BOT)から終端(EOT)までの所要走行時間よりも少し短い一定時間Tを計数したt1 時点で第2のVTRを記録モードに動作させることで,t1 ?t2 区間では第1及び第2のVTRが共に記録モードとなり,切替時の記録の欠落を防ぐようにし,
t2 時点で第1のVTRのテープ15aが終端まで走行したら,t2 ?t3 区間で巻戻し,次の記録の準備を行い,
第2のVTRのテープ15bが始端から時間Tだけ走行したら,第1のVTRを再び記録モードにし,前に記録した信号を消去ヘッド9a,10aで消去しながら新しい信号をヘッド7a,8aで記録することにより,t4 ?t5 区間では第1及び第2のVTRが共に記録モードとなり,切替時の記録の欠落を防ぐようにし,
これにより,記録の欠落のないエンドレス記録が可能になる,
ビデオ信号記録装置。」
の発明(以下,「引用発明3」という。)が記載されていると認められる。

5 引用例5に記載されている技術的事項及び引用発明5

本願の優先日前に頒布され,上記平成27年3月4日付け拒絶査定において引用された,米国特許出願公開第2004/0230352号明細書(2004年(平成16年)11月18日出願公開,以下,「引用例5」という。)には,関連する図面とともに,以下の技術的事項が記載されている。
(当審注:下線は,参考のために当審で付与したものである。)

G 「Multiple data and images are multiplexed and sequenced in order to minimize the recording and monitoring hardware required to process the images, providing a detailed record of an event, greatly enhancing event reconstruction efforts. The multi-media safety and surveillance system for aircraft incorporates a plurality of strategically spaced sensors including video imaging generators for monitoring critical components and critical areas of both the interior and the exterior of the aircraft. The captured data and images are recorded and may be transmitted to ground control stations for real time or near real time surveillance. The system includes a plurality of strategically located video image sensors such as, by way of example, analog and/or digital video cameras, a video data recorder (VDR) and a pilot display module (MCDU or MIDU). All data is in recorded in an IP format. The IP encoder may be an integral component of the VDR, or the data may be transmitted in an IP format from the data generator device. The VDR includes one or more non-volatile memory arrays for storing and processing the data. The VDR includes both wired and wireless network connectivity. The memory arrays are in a hardened hermetic assembly while other support electronics may be housed in a less rigorous assembly. An underwater beacon generator may be provided to assist in locating a downed VDR unit. The system is adapted for sending live signals directly to ground support via radio or satellite communications channels. The system also includes audio sensors and component monitoring sensor devices and can replace the CVR system where desired. The system is adapted for selectively transmitting all of the data on a near real time basis to a ground tracking station. The system also includes audio sensors and component monitoring sensor devices and can replace the CVR system where desired. The system is adapted to provide access to serial, synchronized full screen view of each of the cameras, in sequence, or alternatively to provide split screen viewing of a plurality of cameras. 」(要約)
(当審仮訳:多数のデータとイメージが多重化され,イメージを処理するために必要とされるレコーディングとモニタリングのハードウェアを最小にするために順序立てて並べられ,そして,イベントの詳細な記録を提供して,イベント復元活動を大いに向上させる。航空機のためのマルチメディア安全監視システムは,航空機の内部と外部の両方の重要な要素と重要なエリアをモニターするためのビデオ画像処理ジェネレーターを含む戦略的に間隔をあけられた複数のセンサーを含む。取り込まれたデータとイメージは記録されて,そしてリアルタイム,あるいはリアルタイムに近い監視のために地上のコントロールステーションに送信されてもよい。システムは,例えば,アナログ及び/又はデジタルビデオカメラ,ビデオデータレコーダ(VDR),及びパイロットディスプレイモジュール(MCDUあるいは MIDU)のような,戦略的に配置された複数のビデオ撮像素子を含む。すべてのデータは IP フォーマットで記録される。IP エンコーダは VDR に一体のコンポーネントでもよいし,あるいは,データはデータジェネレーター装置から IP フォーマットで伝達されてもよい。VDR は,データをストアし,そして処理するために,1つ以上の不揮発性メモリアレイを含む。VDR は有線と無線の両方のネットワーク接続を含む。他のサポートエレクトロニクスがそれほど精密でない組み立て品に収容される一方で,メモリアレイは堅く密封された組み立て品の中にある。水中のビーコンジェネレーターは,沈んだ VDR ユニットを見つけるのを助けるために提供されてもよい。システムはラジオあるいは人工衛星通信チャネルによって直接地上サポートに生存信号を送ることができるよう適合される。システムはまた,音声センサーとコンポーネントモニタリングセンサー装置を含み,望まれる場合には,CVR システムに置き換えることができる。システムは地上追跡ステーションに選択的にすべてのデータをほぼリアルタイムベースで伝達することができるよう適合される。システムはまた,音声センサーとコンポーネントモニタリングセンサー装置を含み,望まれる場合には,CVR システムに置き換えることができる。システムは,それぞれのカメラの一連の同期したフルスクリーンビューへのアクセスを連続して提供するか,あるいは,複数のカメラの分割スクリーンビューを提供するように適合される。)

H 「[0073] The memory array is contained in the hardened hermetic assembly 10 . The controller supplies power and a data interchange bus to the memory array in the hardened housing. In this embodiment, an acoustic locator transmitter device 34 is attached to the exterior of the hardened housing to provide for assistance in locating the VDR during an investigation.
[0074] An enhanced configuration of the system is shown in FIG. 4 . In this configuration, each of the video devices C 1 , C 2 , C 3 . . . Cn is connected to a front-end analog signal processor in the VDR for decoding and digitizing the raw data signal and entering it into the video digital encoder 38 for converting the raw data signal into a compressed video digital data stream. The plurality of encoder digital output signals are combined at a multiplexer 40 for providing a combination signal that is introduced into a processor 42 for managing and distributing the signal. The signal is sent through a suitable interface, hermetic connector 44 , an additional interface to a memory manager/processor 45 for distributing the signal to the nonvolatile memory arrays A 1 , A 2 , A 3 . . . AN. The signal is also entered into a video digital decoder 46 for output through the video connector 24 to facilitate display of real time data from the selected video input or archival data recalled from the hardened memory array. The control input data from the pilot or automated systems is introduced to the processor 42 through the controls interface 48 . System power is provided to the power supply 50 which powers the entire system and memory array and typically will include a rechargeable battery system. The acoustic locator 34 also includes an integral backup power supply and battery 54 . 」
(当審仮訳:[0073]メモリアレイは堅く密封された組み立て品10に入っている。コントローラーは堅牢なハウジング内のメモリアレイに電力とデータ交換バスを供給する。本実施形態では,捜索の間, VDR の位置を特定するための支援を提供する音響位置送信装置34が堅牢なハウジングの外面に取り付けられている。
[0074]システムの拡張された構成が図4に示されている。この構成において,ビデオ装置C1,C2,C3・・・Cnのそれぞれは,生のデータ信号をデコードし,デジタル化し,生のデータ信号を圧縮されたビデオデジタルデータストリームに変換するためのビデオデジタルエンコーダ38に入力するための, VDR のフロントエンドのアナログ信号プロセッサに接続している。複数のエンコーダのデジタル出力信号は,その信号を管理し配布するためのプロセッサ42に入力される結合信号を提供するために,マルチプレクサ40で結合される。信号は,適切なインタフェース,密封されたコネクター44,不揮発性メモリアレイA1,A2,A3,・・・ANに信号を配布するためのメモリマネージャ/プロセッサ45への追加のインタフェースを通して送られる。信号はまた,選択されたビデオ入力からのリアルタイムデータ,あるいは堅牢なメモリアレイから読み出された記録データの表示を容易にするために,ビデオコネクター24を通してアウトプットするためのビデオデジタルデコーダー46に入力される。パイロットあるいは自動化されたシステムからの制御入力データは,制御装置インタフェース48を通してプロセッサ42に入力される。システム電力は,システム全体とメモリアレイに電力を供給し,典型的に,再充電可能なバッテリーシステムを含むであろう電源50に供給される。音響位置送信装置34はまた,一体のバックアップ電源とバッテリー54を含む。)

上記G及びHより,引用例5には,
「航空機のためのマルチメディア安全監視システムであって,
取り込まれたデータとイメージはVDRに記録され,
VDR は,データをストアし,そして処理するために,1つ以上の不揮発性メモリアレイを含み,
メモリアレイは堅く密封された組み立て品の中にあり,
信号は,不揮発性メモリアレイA1,A2,A3,・・・ANに信号を配布するためのメモリマネージャ/プロセッサ45への追加のインタフェースを通して送られる,
マルチメディア安全監視システム。」
の発明(以下,「引用発明5」という。)が記載されていると認められる。


第4 対比

1 本願発明と引用発明とを対比する。

(1)引用発明の「1対の並列デマルチプレクサ10と,1対の並列エラー訂正エンコーダ12」は,コントローラ/メモリチェーン14に記憶するための“データ”をライン20を介して“入力”して“エラー訂正できるようにコード化”するものであるから,引用発明の「1対の並列デマルチプレクサ10と,1対の並列エラー訂正エンコーダ12」と本願発明の「複数のデータ信号を受け取り,記憶用に一連のデータパケットを生成するように構成されるデータ取得ユニットであって,前記一連の中の前記データパケットのうちの少なくとも1つは誤り検査部分を含む,データ取得ユニット」とは後記する点で相違するものの,「複数のデータ信号を受け取るデータ取得ユニット」の点で共通している。

(2)引用発明の“故障許容半導体フライトデータレコーダ”は,“1つ以上の並列コントローラ/メモリチェーン14”を有しており,“各コントローラ/メモリチェーン14”は,“複数のコントローラ/メモリモジュール24”を有しており,“各コントローラ/メモリモジュール24”は,“メモリモジュール32”を有しているから,引用発明の“並列コントローラ/メモリチェーン14”は,“複数のメモリモジュールからなる”ものである点で,本願発明の「複数のメモリモジュールからなるメモリアレイ」に対応する。
引用発明の“メモリモジュール32”は,各々がモジュール単位で物理的に別々に構成されていると認められるから,少なくとも,“それぞれが互いに対して離れて位置する”ものである。
してみれば,引用発明の「並列コントローラ/メモリチェーン14」と本願発明の「それぞれが互いに対して離れて位置する複数のメモリモジュールからなるメモリアレイを備える衝突保護メモリ」とは,後記する点で相違するものの,「それぞれが互いに対して離れて位置する複数のメモリモジュールからなるメモリアレイを備えるメモリ」の点で共通する。

(3)引用発明の「コントローラ30」は,コントローラ/メモリモジュール24において“メモリモジュール32”と“接続され”ていることから,引用発明の「コントローラ30」が本願発明の「複数のメモリモジュールのそれぞれに通信可能に結合されるメモリコントローラ」に相当する。

(4)引用発明の「故障許容半導体フライトデータレコーダ」は,“フライトデータ”を“記憶”するための“レコーダ”である点で,本願発明の「フライトデータレコーダ」に対応する。

2 以上から,本願発明と引用発明とは,以下の点で一致し,また,以下の点で相違する。

<一致点>

「複数のデータ信号を受け取るデータ取得ユニットと,
それぞれが互いに対して離れて位置する複数のメモリモジュールからなるメモリアレイを備えるメモリと,
複数のメモリモジュールのそれぞれに通信可能に結合されるメモリコントローラと
を備えるフライトデータレコーダ。」

<相違点1>
データ取得ユニットに関し,本願発明では,「記憶用に一連のデータパケットを生成するように構成され」,「前記一連の中の前記データパケットのうちの少なくとも1つは誤り検査部分を含む」ように構成されているのに対して,引用発明では,そのように構成されることは特定されていない点。

<相違点2>
メモリに関し,本願発明では,「衝突保護メモリ」と特定されているのに対して,引用発明では,そのような特定はなされていない点。

<相違点3>
メモリコントローラに関し,本願発明では,「データ取得ユニットに,および複数のメモリモジュールのそれぞれに通信可能に結合される」と特定されるのに対して,引用発明では,メモリコントローラがデータ取得ユニットに結合されることは特定されていない点。

<相違点4>
本願発明は,
「前記メモリコントローラが,
前記一連のデータパケットの同一コピーを,前記複数のメモリモジュール内の対応する記憶場所に記憶し,各メモリモジュールは少なくとも1つの他のメモリモジュールから離れ,各メモリモジュールは,前記一連のデータパケットの1つまたは複数のコピーを記憶し,
前記データパケット内に誤りが検出されるまで,前記複数のメモリモジュールのうちの1つから前記一連のデータパケットを読み取り,
前記複数のメモリモジュールのうちの別のメモリモジュールから,前記検出された誤りを有する前記データパケットに対応するデータパケットを読み取り,
前記誤りのない一連のデータパケットを出力する,
ように構成される」
のに対して,
引用発明は,そのように構成されるメモリコントローラを備えていない点。


第5 当審の判断

上記相違点1乃至4について検討する。

1 相違点1について

引用発明は,エラー訂正エンコーダによりエラー訂正できるようにコード化されているものであるところ,エラー訂正を行うためにエラー検出のためのデータを付加することは適宜なし得ることである。
また,データをパケットの形式で取り扱うこと自体は情報処理の技術分野における周知技術である。
してみれば,引用発明において,複数のデータ信号を受け取り,記憶用に一連のデータパケットを生成するように構成されるデータ取得ユニットであって,前記一連の中の前記データパケットのうちの少なくとも1つは誤り検査部分を含む,データ取得ユニットを設けるように構成すること,すなわち,上記相違点1に係る構成とすることは,当業者が容易に想到し得たことである。

2 相違点2について

引用発明のメモリは,フライトレコーダにおいて使用されるメモリであるから,航空機事故等の“衝突”の際にデータを“保護”することを想定したメモリであることは明らかである。
してみれば,引用発明のフライトレコーダで使用されるメモリを,衝突保護メモリとすること,すなわち,上記相違点2に係る構成とすることは,当業者が容易に想到し得たことである。

3 相違点3について

メモリ装置において,複数のメモリモジュールに対して1つのメモリコントローラを設けるか,複数のメモリモジュールのそれぞれに対応させてメモリコントローラを設けるかは,当業者が必要に応じて適宜選択しうる設計的事項である。
そうすると,引用発明のフライトレコーダにおいて,複数のメモリモジュールに対して1つのメモリコントローラを設けるようにして,データ取得ユニットに,および前記複数のメモリモジュールのそれぞれに通信可能に結合されるメモリコントローラを備えるように構成すること,すなわち,上記相違点3に係る構成とすることは,当業者が容易に想到し得たことである。

4 相違点4について

引用発明では,各メモリモジュールにどのようなデータが記憶されるのかについて特定されておらず,特に,フライトレコーダの各メモリモジュール内の対応する記憶場所に同一のコピーデータを記憶することは記載されていない。

そうすると,仮に,
「記憶装置の書き込み時の制御方法において,
メモリアクセス制御手段117は,第1の記録媒体114及び第2の記録媒体115のそれぞれに,同一のデータを同時に書き込み,
記憶装置の読み出し時の制御方法において,
メモリアクセス制御手段117は,第1の記録媒体114からはデータを,第2の記録媒体115からはミラーデータを読み出し,
第1の記録媒体114から読み出したデータがエラーか否かを判断し,
データがエラーでない場合(データが正常の場合)は,
制御手段113は,第1の記録媒体114から読み出したデータをホストに送信し
データがエラーの場合は,
今度は第2の記録媒体115から読み出したミラーデータがエラーか否かを判断し,
ミラーデータがエラーでない場合(ミラーデータが正常の場合)は,
制御手段113は,第2の記録媒体115から読み出したミラーデータをホストに送信する。」との技術的事項(引用例2記載事項)が周知技術であったとしても,複数のメモリモジュールのそれぞれに同一のコピーデータを記憶するような使い方まで意図するものではなく,単にメモリモジュールを複数備えているというだけの引用発明に,上記周知技術を適用する動機付けを見出すことはできない。

してみれば,引用発明において,
前記メモリコントローラが,
前記一連のデータパケットの同一コピーを,前記複数のメモリモジュール内の対応する記憶場所に記憶し,各メモリモジュールは少なくとも1つの他のメモリモジュールから離れ,各メモリモジュールは,前記一連のデータパケットの1つまたは複数のコピーを記憶し,
前記データパケット内に誤りが検出されるまで,前記複数のメモリモジュールのうちの1つから前記一連のデータパケットを読み取り,
前記複数のメモリモジュールのうちの別のメモリモジュールから,前記検出された誤りを有する前記データパケットに対応するデータパケットを読み取り,
前記誤りのない一連のデータパケットを出力する,
ように構成すること,すなわち,上記相違点4に係る構成とすることは,当業者が適宜なし得たものであるとすることはできない。

5 小括

上記で検討したとおりであるから,本願発明は,当業者が引用発明および引用例2記載の周知技術に基づいて容易に発明をすることができたとは言えない。

第6 引用発明3及び引用発明5について

引用発明3には,航空機のビデオ信号記録装置に第1及び第2のVTRを備えることが記載され,また,引用発明5には,航空機のためのマルチメディア安全監視システムに複数のメモリアレイを備えることが記載されている。
しかしながら,引用発明3や引用発明5に記載される複数のVTRや複数のメモリアレイなどの複数のメモリ装置は,いずれも,当該メモリ装置のそれぞれに同一のコピーデータを記憶するような使い方を意図しているものではなく,単にメモリ装置を複数備えているというだけであるから,上記「第5 当審の判断」における検討と同様に,引用発明3又は引用発明5に引用例2に記載された周知技術を適用する動機付けを見出すことはできない。
したがって,引用発明3又は引用発明5に引用例2記載の周知技術を適用することは,当業者が適宜なし得たものであるとすることはできない。


第7 まとめ

以上のとおりであるから,本願の請求項1に係る発明は,引用発明,引用発明3,又は引用発明5のいずれか,及び引用例2に記載の周知技術に基づいて,当業者が容易に発明をすることができたものとすることができないものである。


第8 請求項2乃至5に係る発明について

請求項2乃至5に係る発明は,本願発明をさらに限定したものであるから,上記第2乃至第7で示した理由により当業者が容易に発明をすることができたものとすることができないものである。


第9 むすび

以上のとおり,本願の請求項1乃至5に係る発明は,引用発明,引用発明3,引用発明5のいずれか,及び引用例2に記載の周知技術に基づいて,当業者が容易に発明をすることができたものとすることができないから,原査定の理由によっては,本願を拒絶することはできない。

また,他に本願を拒絶すべき理由を発見しない。

よって,結論のとおり審決する。
 
審決日 2016-06-24 
出願番号 特願2012-503443(P2012-503443)
審決分類 P 1 8・ 121- WY (G06F)
最終処分 成立  
前審関与審査官 桜井 茂行  
特許庁審判長 辻本 泰隆
特許庁審判官 須田 勝巳
高木 進
発明の名称 データ生存性を得るためのシステムおよび方法  
代理人 小倉 博  
代理人 田中 拓人  
代理人 黒川 俊久  
代理人 荒川 聡志  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ