• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 1項3号刊行物記載 取り消して特許、登録 H01L
審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1316795
審判番号 不服2015-11650  
総通号数 200 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2016-08-26 
種別 拒絶査定不服の審決 
審判請求日 2015-06-22 
確定日 2016-08-02 
事件の表示 特願2010- 58069「超接合半導体装置の製造方法」拒絶査定不服審判事件〔平成23年 9月29日出願公開、特開2011-192824、請求項の数(1)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は、平成22年3月15日の出願であって、平成26年2月26日付けで拒絶理由が通知され、これに対して同年4月23日に手続補正書及び意見書が提出され、同年10月22日付けで最後の拒絶理由が通知され、これに対して同年12月19日に手続補正書及び意見書が提出されたが、平成27年3月25日付けで拒絶査定がされ、同年6月22日に拒絶査定不服審判が請求されたものである。

第2 本願発明
本願の請求項1に係る発明(以下「本願発明」という。)は、平成26年12月19日付け手続補正書の特許請求の範囲の請求項1に記載された事項により特定される、次のとおりのものと認める。
「【請求項1】
高濃度第1導電型半導体基板の主面に垂直方向に長い形状であって、主面に平行方向では交互に隣接配置される第1導電型領域と第2導電型領域からなる超接合構造部をドリフト層として形成する超接合半導体装置の製造方法において、
前記高濃度第1導電型半導体基板上に第1導電型半導体層をエピタキシャル成長する層形成工程を備え、
前記層形成工程の後に、
前記第1導電型半導体層の上面にエピタキシャル層を成長させ、該エピタキシャル層の全面に第1導電型の不純物のイオン注入を行う全面イオン注入工程と、
前記全面イオン注入工程後に前記エピタキシャル層上面にレジストマスクを形成し、第2導電型の不純物のイオン注入を選択的に行う選択的イオン注入工程と、
前記選択的イオン注入工程後に前記レジストマスクを除去する除去工程と、を複数回繰り返す積層工程を備え、
前記複数回繰り返す積層工程後に熱処理により前記第1導電型の不純物と前記第2導電型の不純物を熱拡散して前記第1導電型領域および第2導電型領域を形成する熱拡散工程と、を備え、
前記第1導電型領域および第2導電型領域にそれぞれイオン注入する総不純物量が等しく、
前記複数回繰り返す前記全面イオン注入工程および前記選択的イオン注入工程では、イオン注入された前記第1導電型の不純物と前記第2導電型の不純物のそれぞれの不純物濃度ピーク位置が前記エピタキシャル層の表面から一致する深さになるような加速エネルギーでイオン注入を行い、
前記それぞれの不純物濃度ピーク位置は前記エピタキシャル層の表面から0.2μmの深さより深いことを特徴とする超接合半導体装置の製造方法。」

第3 原査定の理由の概要
平成26年10月22日付け拒絶理由通知の概要は、次のとおりである。
「1.この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。

2.この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)

・請求項1?2
・理由1又は2
・引用文献等1
・備考
<請求項1について>
引用文献1の全文、特に実施例3(図7?10)、及び実施例3の前提となる実施例1の記載を参照のこと。特に「総不純物量」に関しては、引用文献1の段落【0062】を参照のこと。また、引用文献1の図7から、イオン注入された燐4とホウ素7の注入深さ(平均飛程)が等しいことが見て取れるし、段落【0064】の記載からしても、注入深さを等しくすることが示唆されていると言える。

<請求項2について>
引用文献1の実施例3には、イオン注入工程での不純物濃度ピーク位置について明記はないが、段落【0039】には、「イオン打ち込み法を用いた訳は、最大濃度点(不純物仕込み点)を不純物導入窓5aから平均飛程の深さに位置決めでき、不純物導入窓(表面)の局部的不純物濃度を下げることができるためであり、・・・オートドーピング等の影響が低減し、積み増しするエピタキシャル成長層2a?2dの導電型の濃度を一様化できる。」と記載されているから、できるだけ深くすることが示唆されている。

引 用 文 献 等 一 覧

1.特開2001-119022号公報」

第4 当審の判断
1 引用文献の記載事項及び引用発明
(1)引用文献の記載事項
原査定の拒絶の理由に引用された、本願の出願前に日本国内において頒布された刊行物である特開2001-119022号公報(以下「引用文献」という。)には、図面とともに、次の事項が記載されている(当審注.下線は、参考のために、当審において付したものである。以下において同じ。)。
ア 「【0022】〔実施例1〕図1は、本発明の実施例1に係る縦形MOSFETの構造を示す部分断面図である。
【0023】本例のnチャネル縦形MOSFETは、裏側のドレイン電極18が導電接触した低抵抗のn^(+)ドレイン層11の上に形成された並列pn構造のドレイン・ドリフト層38と、このドリフト層38の表面層に選択的に形成されたpベース領域(pウェル又はチャネル拡散領域)13と、そのpベース領域13内の表面側に選択的に形成された高不純物濃度のn^(+)ソース領域14及び高不純物濃度のp^(+)コンタクト領域19と、pベース領域13のうちn^(+)ソース領域14と後述のn^(-)ドレイン領域21とに挟まれた表面上にゲート絶縁膜15を介して設けられたポリシリコン等のゲート電極層16と、n^(+)ソース領域14及びp^(+)コンタクト領域19の表面に共通に接触して設けられたソース電極17とを有している。
・・・
【0024】並列pn構造のドレイン・ドリフト層38は、後述するように、n^(+)ドレイン層11のサブストレートの上にn型のエピタキシャル成長層2a?2dを積み増した厚い積層に形成されている。並列pn構造はn^(+) ドレイン層11に対し縦方向に配向しており、幅狭のn型ドリフト電路領域38aとp型仕切領域38bとを交互に隣接配置した構造である。n型のドリフト電路領域38aは、その上端がn^(-)ドレイン領域21に接し、その下端がn^(+)ドレイン層11に接している。」
イ 「【0037】高耐圧化と大電流容量化を最大限とするには、n型のドリフト電路領域38aとp型の仕切領域38bは、同幅で同濃度とすることが望ましい。これは、イオン注入の不純物導入窓5aの幅及びドーズ量に左右される。・・・」
ウ 「【0039】本例においてイオン打ち込み法を用いた訳は、最大濃度点(不純物仕込み点)を不純物導入窓5aから平均飛程の深さに位置決めでき、不純物導入窓(表面)の局部的不純物濃度を下げることができるためであり、エピタキシャル接合面の清浄性により積み増しするエピタキシャル成長層の結晶質を均質化できると共に、オートドーピング等の影響が低減し、積み増しするエピタキシャル成長層2a?2dの導電型の濃度を一様化できる。・・・」
エ 「【0051】〔実施例3〕図7及び図8は、本発明の実施例3に係る縦形MOSFETの製造方法を示す工程断面図である。
【0052】本例の縦形MOSFETの構造は図1に示す構造のnチャネル縦形MOSFETと同じである。異なる点は、実施例1の並列pn構造においてはnのエピタキシャル成長層2a?2dを形成したものであるのに対し、本例ではn型不純物の全面イオン注入を間挿しながら、n^(-)のエピタキシャル成長層を積み増ししたところにある。
【0053】まず、図7(a)に示す如く、n型の低抵抗半導体基体1の上に第1層目のn^(-)エピタキシャル成長層2a′を積層する。
【0054】次いで、図7(b)に示す如く、n^(-)エピタキシャル成長層2a′の全面(並列pn構造の予定形成領域の全域)にn型不純物の燐イオン3をイオン注入し、n^(-)エピタキシャル成長層2a′の表面下の平均飛程の深さに燐4を導入する。
【0055】次いで、図7(c)に示す如く、フォトリソグラフィーにより所定間隔毎に幅狭の不純物導入窓5aの開けられたレジストマスク5を形成し、イオン注入法によりp型の不純物であるホウ素イオン6を注入して不純物導入窓5a直下の高抵抗エピタキシャル成長層2aにホウ素7を導入する。ここで、導入されたホウ素7の最大濃度点は高抵抗エピタキシャル成長層2a′の表面より平均飛程の深さにある。
【0056】そして、要求される耐圧クラスに応じ、上記のエピタキシャル成長工程(図7(a))と全面イオン注入工程(図7(b))と選択的イオン注入工程(図7(c))とを交互に繰り返す(図7(d)。各選択的イオン注入工程のための不純物導入窓の位置は最初の不純物導入窓5aの位置に合わせる。本例では、都合3回繰り返して、高抵抗エピタキシャル成長層2a′?2c′を積層した後、エピタキシャル成長層2c′の上に上方拡散のための最終段エピタキシャル成長層2d′を積層する。なお、この最終段エピタキシャル成長層2d′を形成せずに、上記の手順を逆にし、まず、最初にn型の低抵抗半導体基体1の上に全面イオン流入工程(図7(b))と選択的イオン注入工程(図7(c))を行っても構わない。
【0057】そして、図8(e)に示す如く、熱処理によって各層2a′?2c′に導入された全面的導入の燐4と選択的導入のホウ素7を同時に熱拡散させて、n^(-)エピタキシャル成長層2a′?2d′の全体のn型濃度を高めると共に、上下のp型拡散単位領域U_(p)を相互に連結させ、p型の仕切領域58bを形成する。p型不純物の導電型非反転領域がn型のドリフト電路領域58aとなる。
【0058】この後、ドリフト層58の上にn^(-)ドレイン領域21を形成し、通常のプロセスにより2重拡散MOSFETを形成する(図8(f))。
・・・
【0062】ここで、図10はシミュレーションによる並列pn構造のドレイン・ドリフト層の横(横断)方向の不純物濃度プロファイルを示す。(a)も(b)も4層のエピタキシャル成長層2a′?2d′の厚さをそれぞれ8μm とし、(a)は、ドリフト電路領域のための燐(Phos.)と仕切領域のためのホウ素(Boron)を導入窓幅4μm で選択イオン注入した後(それぞれドーズ量1×10^(13)cm^(-2))、熱処理(温度1150°C、20時間)を施したものであり、(b)は、上記実施例3のように、燐(Phos.)の全面(8μm )イオン注入(ドーズ量:0.5 ×10^(13)cm^(-2))と仕切領域のためのホウ素(Boron)を選択イオン注入(導入窓幅:2μm 、ドーズ量:2.0 ×10^(13)cm^(-2))した後、熱処理(温度1150°C、20時間)を施したものである。図10(a)(b)は2段目の拡散中心(低抵抗層11から16μm の位置)での横方向距離に対する不純物濃度を示している。」
オ 「【0064】本例の実施例によれば、実施例1,2と比較して、全面イオン注入の回数分の工数増となるが、p型とn型の不純物濃度を共にイオン注入により制御することができるので、ドリフト電路領域と仕切領域の一方をイオン注入で他方をエピタキシャル成長時の不純物導入で制御する実施例1,2と比較して、不純物濃度のバラツキを大幅に低減することができ、特性バラツキの低減、特性良品率の向上が達成される。また、p型とn型のイオン注入に用いるイオン注入機を同一メーカーの同一系統のイオン注入機とすることで、濃度バラツキの更なる低減を図ることができる。望ましくは同一型式、最も望ましくは同一のイオン注入機を用いることが濃度バラツキの一層の低減に効果的である。」

(2)引用発明
ア 上記(1)イのとおり、引用文献では、「高耐圧化と大電流容量化を最大限とするには、n型のドリフト電路領域38aとp型の仕切領域38bは、同幅で同濃度とすることが望ましい。」としつつ、「これはイオン注入の不純物導入窓の幅及びドーズ量に左右される。」と結論付けており、n型のドリフト電路領域とp型の仕切領域を同濃度とするために、不純物導入窓の幅及びドーズ量を調整することが記載されているといえる。しかしながら、上記の記載から、引用文献には、p型とn型の不純物濃度ピーク位置が一致するように注入時の加速エネルギーを調整することについて記載されているとは認められない。
イ 上記(1)ウから、引用文献には、イオン打ち込み法を用いることによって最大濃度点を平均飛程の深さに位置決めすることができ、これによって不純物導入窓(表面)の局部的不純物濃度を下げ、積み増しするエピタキシャル成長層の濃度を一様化できることが記載されているといえる。
そして、上記(1)エから、引用文献には、全面イオン注入工程においてn型不純物の燐イオンがn^(-)エピタキシャル成長層の表面下の平均飛程の深さに導入されること、及び、選択的イオン注入工程においてp型不純物のホウ素イオンがn^(-)エピタキシャル成長層の表面下の平均飛程の深さに導入されることが記載されているといえる。
しかしながら、これらの記載からは、燐イオンとホウ素イオンそれぞれの不純物濃度ピーク位置がn^(-)エピタキシャル層の表面から一致する深さになることについて記載されているとは認められない。
なお、引用文献の[図7]には、上記(1)エの引用文献の記載とともに、並列pn構造のドリフト層の形成方法が図示されており、イオン注入された「燐4」と「ホウ素7」が実線及び破線により示されている。しかしながら、当該図は並列pn構造のドリフト層の形成方法を説明するための模式的な図であって、上記実線及び破線が不純物濃度のピーク位置を示すものであるのか否かは明確ではなく、また、各構成要素間の正確な位置関係を表しているものともいえないから、[図7]より引用文献に燐イオンとホウ素イオンの不純物濃度ピーク位置がn^(-)エピタキシャル層の表面から一致する深さになることについて記載されているとは認められない。
ウ 上記(1)オから、引用文献には、p型とn型の不純物濃度を共にイオン注入により制御すること、及び、p型とn型のイオン注入に用いるイオン注入機を同一メーカーの同一系統、同一型式又は同一のイオン注入機とすることが記載されているといえる。しかしながら、上記の記載からは、引用文献に、燐イオンとホウ素イオンの不純物濃度ピーク位置がn^(-)エピタキシャル層の表面から一致する深さになるような加速エネルギーでイオン注入を行うことについて記載されているとは認められない。
エ 上記(1)の引用文献の記載、当該技術分野における技術常識、及び上記アないしウより、引用文献には、次の発明(以下「引用発明」という。)が記載されていると認められる。
「n型の低抵抗半導体基体の上に形成された並列pn構造のドレイン・ドリフト層を有し、前記並列pn構造は前記n型の低抵抗半導体基体に対し縦方向に配向しており、幅狭のn型ドリフト電路領域とp型仕切領域とを交互に隣接配置した構造である、nチャネル縦形MOSFETの製造方法であって、
前記n型の低抵抗半導体基体の上にn^(-)エピタキシャル成長層を積層するエピタキシャル成長工程と、
前記n^(-)エピタキシャル成長層の全面にn型不純物である燐イオンをイオン注入する全面イオン注入工程と、
前記n^(-)エピタキシャル成長層上にレジストマスクを形成し、p型不純物であるホウ素イオンをイオン注入する選択的イオン注入工程と、
上記エピタキシャル成長工程、全面イオン注入工程及び選択的イオン注入工程を交互に繰り返してn^(-)エピタキシャル成長層を積層する工程と、
熱処理によって各n^(-)エピタキシャル成長層に導入された燐とホウ素を同時に熱拡散させてp型仕切領域とn型ドリフト電路領域とを形成する工程と、を備え、
前記全面イオン注入工程における燐イオンのイオン注入は全面(8μm)に対してドーズ量0.5 ×10^(13)cm^(-2)で行い、前記選択的イオン注入工程におけるホウ素イオンのイオン注入は導入窓幅2μmに対してドーズ量2.0 ×10^(13)cm^(-2)で行う、
nチャネル縦形MOSFETの製造方法。」

2 対比
(1)本願発明と引用発明とを対比する。
ア 引用発明における「n型の低抵抗半導体基体」は、「n^(-)エピタキシャル層」よりもn型不純物を高濃度で含むものと認められるから、本願発明の「高濃度第1導電型半導体基板」に相当するといえる。また、引用発明における「n型ドリフト電路領域」及び「p型仕切領域」はそれぞれ、本願発明の「第1導電型領域」及び「第2導電形領域」に相当するといえる。また、引用発明における「並列pn構造のドレイン・ドリフト層」は、本願発明の「超接合構造部」及び「ドリフト層」に相当するといえ、引用発明における「nチャネル縦形MOSFET」は、本願発明の「超接合半導体装置」に相当するといえる。また、引用発明における「n型ドリフト電路領域」及び「p型仕切領域」は、「n型の低抵抗半導体基体」に対して縦方向に配向し、幅狭であって、交互に隣接配置されていることから、「n型の低抵抗半導体基体の主面に垂直方向に長い形状であって、主面に平行方向では交互に隣接配置されている」といえる。
そうすると、本願発明と引用発明とは、「高濃度第1導電型半導体基板の主面に垂直方向に長い形状であって、主面に平行方向では交互に隣接配置される第1導電型領域と第2導電型領域からなる超接合構造部をドリフト層として形成する超接合半導体装置の製造方法」である点において共通するといえる。
イ 引用発明における「n^(-)エピタキシャル成長層」は、本願発明の「エピタキシャル層」に相当するといえる。また、引用発明における「p型不純物のホウ素イオン」は、本願発明の「第1導電型の不純物」に相当するといえる。また、引用発明における「エピタキシャル成長工程」と「全面イオン注入工程」とは、後述する「第1導電型半導体層」の有無に係る相違点を除き、本願発明の「全面イオン注入工程」に相当するといえる。
そうすると、本願発明と引用発明とは、「エピタキシャル層を成長させ、該エピタキシャル層の全面に第1導電型の不純物のイオン注入を行う全面イオン注入工程」を備える点において共通するといえる。
ウ 引用発明における「p型不純物のホウ素イオン」は、本願発明の「第2導電型の不純物」に相当するといえ、引用発明における「選択的イオン注入工程」は、本願発明の「選択的イオン注入工程」に相当するといえる。
エ 引用発明の「上記エピタキシャル成長工程、全面イオン注入工程及び選択的イオン注入工程を交互に繰り返してエピタキシャル成長層を積層する工程」は、後述する「除去工程」の有無に係る相違点を除き、本願発明の「積層工程」に相当するといえる。
オ 引用発明における「熱処理によって各エピタキシャル成長層に導入された燐とホウ素を同時に熱拡散させてp型仕切領域とn型ドリフト電路領域とを形成する工程」は、本願発明の「熱拡散工程」に相当するといえる。
カ 引用発明の「選択的イオン注入工程」においては、「全面イオン注入工程」と比較して、1/4の面積に対して4倍のドーズ量でイオン注入を行っていることから、注入される燐イオンとホウ素イオンの総量は等しくなるものと認められる。
したがって、本願発明と引用発明とは、第1導電型領域および第2導電型領域にそれぞれイオン注入する総不純物量が等しい点において共通するといえる。

(2)以上から、本願発明と引用発明との一致点及び相違点は、以下のとおりであると認められる。
ア 一致点
「【請求項1】
高濃度第1導電型半導体基板の主面に垂直方向に長い形状であって、主面に平行方向では交互に隣接配置される第1導電型領域と第2導電型領域からなる超接合構造部をドリフト層として形成する超接合半導体装置の製造方法において、
エピタキシャル層を成長させ、該エピタキシャル層の全面に第1導電型の不純物のイオン注入を行う全面イオン注入工程と、
前記全面イオン注入工程後に前記エピタキシャル層上面にレジストマスクを形成し、第2導電型の不純物のイオン注入を選択的に行う選択的イオン注入工程と、を複数回繰り返す積層工程を備え、
前記複数回繰り返す積層工程後に熱処理により前記第1導電型の不純物と前記第2導電型の不純物を熱拡散して前記第1導電型領域および第2導電型領域を形成する熱拡散工程と、を備え、
前記第1導電型領域および第2導電型領域にそれぞれイオン注入する総不純物量が等しい
ことを特徴とする超接合半導体装置の製造方法。」

イ 相違点
・相違点1
本願発明は「高濃度第1導電型半導体基板上に第1導電型半導体層をエピタキシャル成長する層形成工程」を備え、前記「第1導電型半導体層」の上面に「エピタキシャル層」を成長させるものであるのに対し、引用発明は、上記「高濃度第1導電型半導体基板上に第1導電型半導体層をエピタキシャル成長する層形成工程」を備えておらず、「n型の低抵抗半導体基体」の上に「n^(-)エピタキシャル成長層」を成長させるものである点。
・相違点2
本願発明は「レジストマスクを除去する除去工程」を備えるのに対し、引用発明ではレジストマスクを除去することは特定されていない点。
・相違点3
本願発明は、全面イオン注入工程および選択的イオン注入工程において、第1導電型の不純物と第2導電型の不純物のそれぞれの不純物濃度ピーク位置がエピタキシャル層の表面から一致する深さになるような加速エネルギーでイオン注入を行い、前記それぞれの不純物濃度ピーク位置はエピタキシャル層の表面から2μmの深さより深いのに対し、引用発明は、全面イオン注入工程及び選択的イオン注入工程におけるイオン注入の加速エネルギー及び不純物濃度ピーク位置について特定されていない点。

3 判断
(1)上記2(2)のとおり、本願発明と引用発明とは、相違点1ないし3において相違するから、本願発明は引用文献に記載された発明ではない。
(2)次に、本願発明の進歩性に関し、上記相違点3について検討する。
上記1(1)アないしウより、引用文献には、相違点3に係る構成について記載されておらず、また、それを示唆する記載があるとも認められない。そして、本願発明は、上記相違点3に係る構成を有することによって、p型不純物とn型不純物の蒸発量を同量とすることが可能となり、n型カラムとp型カラムのチャージバランスを保持できるという引用発明にはない格別の効果を有するものである。そうすると、相違点3に係る構成は、引用発明に基づいて当業者が容易に相当し得たものであるとはいえない。
したがって、他の相違点について検討するまでもなく、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものとはいえない。

第5 むすび
以上のとおり、本願の請求項1に係る発明は、引用文献に記載された発明ではなく、また、当業者が引用発明に基づいて容易に発明をすることができたものではないから、原査定の理由によっては、本願を拒絶することはできない。
また、他に本願を拒絶すべき理由を発見しない。
よって、結論のとおり審決する。
 
審決日 2016-07-21 
出願番号 特願2010-58069(P2010-58069)
審決分類 P 1 8・ 121- WY (H01L)
P 1 8・ 113- WY (H01L)
最終処分 成立  
前審関与審査官 早川 朋一  
特許庁審判長 鈴木 匡明
特許庁審判官 須藤 竜也
河口 雅英
発明の名称 超接合半導体装置の製造方法  
代理人 阪本 朗  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ