• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 G09F
審判 査定不服 2項進歩性 取り消して特許、登録 G09F
管理番号 1317721
審判番号 不服2015-17289  
総通号数 201 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2016-09-30 
種別 拒絶査定不服の審決 
審判請求日 2015-09-23 
確定日 2016-08-23 
事件の表示 特願2014-122007「表示装置」拒絶査定不服審判事件〔平成26年12月18日出願公開、特開2014-238580、請求項の数(1)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の概要
本願は、平成22年2月15日に出願した特願2010-30141号(優先権主張平成21年2月16日)の一部を平成26年6月13日に新たな特許出願としたものであって、平成27年6月2日付けで拒絶理由が通知され、同年6月19日付けで意見書が提出されるとともに、同日付けで手続補正書が提出されたが、同年9月2日付けで拒絶査定(以下、「原査定」という。)がなされた。
本件は、これに対して、平成27年9月23日に拒絶査定に対する審判請求がなされ、同時に手続補正がなされたものである。
その後、当審において、平成28年5月27日付けで拒絶理由(以下、「当審拒絶理由」という。)が通知され、同年6月22日付けで意見書が提出されるとともに、同日付けで手続補正書が提出された。


第2 本願発明
本願の請求項1に係る発明(以下、「本願発明」という。)は、平成28年6月22日付けの手続補正により補正された特許請求の範囲の請求項1に記載された事項により特定されるものと認められるところ、本願発明は、次のとおりのものである。

「画素にトランジスタを有する表示装置であって、
第1の導電層と、第2の導電層と、第3の導電層と、第4の導電層と、第5の導電層と、半導体と、空洞と、を有し、
前記第1の導電層は、光を遮ることができる機能を有し、
前記第2の導電層は、前記トランジスタのゲート電極となることができる機能を有し、
前記半導体は、前記トランジスタのチャネルを形成することができる機能を有し、
前記第2の導電層は、絶縁層を介して、前記半導体と重なる領域を有し、
前記絶縁層は、前記トランジスタのゲート絶縁層となることができる機能を有し、
前記第3の導電層は、前記トランジスタのソース電極またはドレイン電極のうちの一方となることができる機能を有し、
前記第4の導電層は、前記トランジスタのソース電極またはドレイン電極のうちの他方となることができる機能を有し、
前記第3の導電層と、前記第5の導電層とは、第1の方向に延びて設けられ、
前記第3の導電層は、前記第5の導電層と重なる領域を有し、
前記第2の導電層は、第2の方向に延びて設けられ、
前記第1の方向と、前記第2の方向とは、交差し、
前記第2の導電層と、前記第5の導電層とは、同一の導電膜からなり、
前記空洞は、前記第2の導電層の側面及び前記第5の導電層の側面に接して形成され、
前記第1の導電層は、前記空洞と重なる領域を有し、
前記第2の導電層と、前記第5の導電層とは、前記空洞を間に挟んで、分離して設けられ、
前記第5の導電層全体は、前記第3の導電層と重なることを特徴とする表示装置。」


第3 原査定の理由について
1 原査定の理由の概要

本願発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。



引用文献1:国際公開第2008/099528号
引用文献2:特開平3-271720号公報
引用文献3:特開平5-142570号公報

引用文献1に記載された発明に、引用文献2、3に記載された発明を採用することは当業者が容易に想到し得ることである。

2 原査定の理由の判断
(1)引用文献の記載事項
引用文献1には、以下の事項が記載されている。

ア 「[0034] 液晶パネル11は、図3に示すように、一対の基板30,40が所定のギャップを空けた状態で貼り合わせられるとともに、両基板30,40間に液晶が封入された構成とされ、当該液晶により液晶層50が形成されている。
[0035] 基板40は素子基板(アクティブマトリクス基板)であって、ガラス基板41の液晶層50側に形成された半導体素子としての薄膜トランジスタ(TFT)60と、当該薄膜トランジスタ60に対して電気的に接続された画素電極44と、これら薄膜トランジスタ60及び画素電極44の液晶層50側に形成された配向膜45と、を備えている。なお、ガラス基板41の液晶層50側とは反対側には偏光板42が配設される。
[0036] 画素電極44は例えばITO(インジウム錫酸化物)等の透明導電膜からなり、素子基板40の液晶層50側にマトリクス状のパターンで形成されている。詳しくは、薄膜トランジスタ60のドレイン電極64(図4及び図5参照)と接続され、当該薄膜トランジスタ60のスイッチング作動により選択的に電圧が印加されるものとなっている。また、配向膜45は例えばポリイミドのラビング配向膜から構成されており、偏光板42は例えば透明フィルムにヨウ素や染料を染み込ませたものを、一方向に延伸してなるものを採用している。
[0037] 一方、基板30は対向基板であって、ガラス基板31の液晶層50側に形成され、R(赤),G(緑),B(青)の各色光を選択的に透過可能な着色部R,G,Bを備えたカラーフィルタ33と、カラーフィルタ33の液晶層50側に形成された対向電極34と、対向電極34の液晶層50側に形成された配向膜35と、を備えている。なお、ガラス基板31の液晶層50側とは反対側には偏光板32が配設される。
[0038] カラーフィルタ33は、着色部R,G,Bの境界に配されたブラックマトリクスBMを備え、当該ブラックマトリクスBMは素子基板40の非画素部(つまり薄膜トランジスタ60が形成された領域)を覆うように、当該非画素部に重畳して配されている。また、対向電極34は例えばITO(インジウム錫酸化物)等の透明導電膜からなり、対向基板30の液晶層50側に全面ベタ状に形成されている。また、配向膜35は例えばポリイミドのラビング配向膜から構成されており、偏光板32は例えば透明フィルムにヨウ素や染料を染み込ませたものを、一方向に延伸してなるものを採用している。
[0039] 上述したように本実施形態の液晶表示装置10は半導体素子として薄膜トランジスタ60を備えており、当該薄膜トランジスタ60を含む画素は、図4及び図5に示すような構成を具備している。
本実施形態の液晶表示装置10では複数の画素49がマトリクス状に構成されており、これら画素49の各々には、画素スイッチング用の半導体素子として薄膜トランジスタ60が形成されている。
[0040] 薄膜トランジスタ60は、ソース電極63、ドレイン電極64、及びゲート電極65を備え、ソース電極63には、画像信号を供給するソース配線80が接続されている。ソース配線80に書き込む画像信号は、線順次で供給してもよく、相隣接する複数のソース配線80同士に対して、グループ毎に供給するようにしてもよい。なお、ソース配線80はコンタクトホール81及び配線82を介して画像信号を供給するための駆動回路と接続されている。
[0041] また、薄膜トランジスタ60のゲート電極65にはゲート配線90が接続されており、所定のタイミングで、ゲート配線90にパルス的に走査信号を線順次で印加するように構成されている。
[0042] 画素電極44は、薄膜トランジスタ60のドレイン電極64にコンタクトホール68を介して接続されており、スイッチング素子である薄膜トランジスタ60を一定期間だけオン状態とすることにより、ソース配線6aから供給される画像信号を各画素49に所定のタイミングで書き込む。このようにして画素電極44を介して液晶に書き込まれた所定レベルの画像信号は、対向電極34(図3参照)との間で一定期間保持される。なお、保持された画像信号がリークするのを防ぐために、画素電極44と対向電極34(図3参照)との間に形成される液晶容量と並列に蓄積容量(図示略)が付加されている。
[0043]上述した通り、薄膜トランジスタ60は、素子基板40を構成するガラス基板41上に配設されている。詳しくは、図5に示すように、ガラス基板41上に形成されたゲート電極65と、ゲート電極65上に形成されたゲート絶縁膜66と、ゲート絶縁膜66上に形成され、チャネル領域67aを備える半導体膜67と、半導体膜67の一端に接続されたソース電極63と、半導体膜67の他端に接続され、ソース電極63に対してチャネル領域67aを介して接続されるドレイン電極64と、を備えて構成されている。
[0044] ゲート電極65は、例えばアルミニウム(Al)の他、クロム(Cr)、タンタル(Ta)、チタン(Ti)等の金属膜単体又はこれらの金属窒化物との積層膜で形成することができる。ゲート絶縁膜66は、例えば窒化シリコン(SiNx)の他、酸化シリコン(SiOx)等で形成することができる。 半導体膜67は、例えばアモルファスシリコン(a-Si)等で形成することができる。
[0045] ソース電極63及びドレイン電極64、ならびにソース電極63と接続されたソース配線80は、導電膜61,62が積層した構成を備える。下層側の導電膜61は、例えばリン(P)等のn型不純物を高濃度にドーピングしたアモルファスシリコン(n^(+)Si)等で形成することができる。上層側の導電膜62は、例えばアルミニウム(Al)の他、クロム(Cr)、タンタル(Ta)、チタン(Ti)等の金属膜単体又はこれらの金属窒化物との積層膜で形成することができる。
[0046] また、ソース電極63及びドレイン電極64上には層間絶縁膜(パッシベーション膜)70が形成されている。ドレイン電極64は、この層間絶縁膜70に形成されたコンタクトホール68を介して、画素電極44に接続されている。なお、層間絶縁膜70は、例えば窒化シリコン(SiNx)等の無機絶縁膜の他、アクリル系樹脂膜等で形成することができる。
[0047] ここで、ソース電極63及びドレイン電極64は、ガラス基板41上に、ゲート電極65とゲート絶縁膜66と半導体膜67とを覆う形で形成されている。また、ソース電極63は、ゲート電極65との間に空隙部71を介して形成されている。したがって、ソース電極63とゲート電極65とは、ガラス基板41とゲート電極65とソース電極63とゲート絶縁膜66とによって囲まれた空隙部71によって絶縁されている。
[0048] また、ドレイン電極64は、ゲート電極65との間に空隙部72を介して形成されている。したがって、ドレイン電極64とゲート電極65とは、ガラス基板41とゲート電極65とドレイン電極64とゲート絶縁膜66とによって囲まれた空隙部72によって絶縁されている。
[0049] 一方、図5に示すように、ガラス基板41上には、ゲート電極65に走査信号を供給するためのゲート配線90が形成されている。このゲート配線90は、ゲート電極65と同一材料で同一層に形成されている。また、ゲート配線90上には絶縁膜69が積層され、この絶縁膜69は、ゲート絶縁膜66と同一材料で同一層に形成されている。そして、これらゲート配線90と絶縁膜69を覆うように層間絶縁膜70が形成されており、層間絶縁膜70とゲート配線90との間には空隙部73,74が形成されている。また、絶縁膜69にはコンタクトホール91が形成され、このコンタクトホール91を介して、ゲート配線90が走査信号供給回路に繋がる配線92と接続されている。」

イ 「[図3]

[図4]

[図5]



すると、上記引用文献1には、以下の発明(以下「引用発明」という。)が記載されている。

「ガラス基板41の液晶層50側に形成された半導体素子としての薄膜トランジスタ(TFT)60と、当該薄膜トランジスタ60に対して電気的に接続された画素電極44と、これら薄膜トランジスタ60及び画素電極44の液晶層50側に形成された配向膜45と、を備えた素子基板(アクティブマトリクス基板)40であって、
薄膜トランジスタ60を含む複数の画素49がマトリクス状に構成されており、
薄膜トランジスタ60は、ガラス基板41上に形成されたゲート電極65と、ゲート電極65上に形成されたゲート絶縁膜66と、ゲート絶縁膜66上に形成され、チャネル領域67aを備える半導体膜67と、半導体膜67の一端に接続されたソース電極63と、半導体膜67の他端に接続され、ソース電極63に対してチャネル領域67aを介して接続されるドレイン電極64と、を備えており、
ソース電極63には、画像信号を供給するソース配線80が、ゲート電極65にはゲート配線90が接続されており、
ソース電極63は、ゲート電極65との間に空隙部71を介して形成されていて、ソース電極63とゲート電極65とは、ガラス基板41とゲート電極65とソース電極63とゲート絶縁膜66とによって囲まれた空隙部71によって絶縁されており、
ドレイン電極64は、ゲート電極65との間に空隙部72を介して形成されていて、ドレイン電極64とゲート電極65とは、ガラス基板41とゲート電極65とドレイン電極64とゲート絶縁膜66とによって囲まれた空隙部72によって絶縁されている、素子基板40。」

(2)対比
本願発明と引用発明を対比すると、
引用発明の「ゲート電極65」及び「ゲート配線90」、「ソース電極63」及び「ソース配線80」、「ドレイン電極64」、「ゲート絶縁膜66」、「半導体膜67」、「空隙部71」及び「空隙部72」が、それぞれ、本願発明の「第2の導電層」、「第3の導電層」、「第4の導電層」、「絶縁層」、「半導体」、「空洞」に相当するから、
「画素にトランジスタを有する表示装置であって、
第2の導電層と、第3の導電層と、第4の導電層と、半導体と、空洞と、を有し、
前記第2の導電層は、前記トランジスタのゲート電極となることができる機能を有し、
前記半導体は、前記トランジスタのチャネルを形成することができる機能を有し、
前記第2の導電層は、絶縁層を介して、前記半導体と重なる領域を有し、
前記絶縁層は、前記トランジスタのゲート絶縁層となることができる機能を有し、
前記第3の導電層は、前記トランジスタのソース電極またはドレイン電極のうちの一方となることができる機能を有し、
前記第4の導電層は、前記トランジスタのソース電極またはドレイン電極のうちの他方となることができる機能を有し、
前記第3の導電層は、第1の方向に延びて設けられ、
前記第2の導電層は、第2の方向に延びて設けられ、
前記第1の方向と、前記第2の方向とは、交差する、
表示装置。」
で一致し、次の点で相違する。

(相違点ア)
本願発明は、「第1の導電層」「を有し、」「前記第1の導電層は、光を遮ることができる機能を有し、」「前記第1の導電層は、前記空洞と重なる領域を有」するのに対して、引用発明は、このような「第1の導電層」に相当する導電層を有さない点。

(相違点イ)
本願発明は、「第5の導電層」「を有し、」「前記第5の導電層は、第1の方向に延びて設けられ、」「前記第3の導電層は、前記第5の導電層と重なる領域を有し、」「前記第2の導電層と、前記第5の導電層とは、同一の導電膜からなり、」「前記空洞は、前記第2の導電層の側面及び前記第5の導電層の側面に接して形成され、」「前記第2の導電層と、前記第5の導電層とは、前記空洞を間に挟んで、分離して設けられ、」「前記第5の導電層全体は、前記第3の導電層と重なる」のに対して、引用発明は、このような「第5の導電層」に相当する導電層を有さない点。

(3)判断
上記相違点イについて検討する。
引用文献3には、
「【0017】また、画素電極111は、図3(図1のA-A’断面図)に示すようにソース配線108の上に間に絶縁膜110を介して設けられ、ソース配線108の下には間に絶縁膜104を介して寄生容量用の金属膜103が形成されている。
【0018】上記構成のアクティブマトリクス基板の製造は、図4に示すようにして行われる。先ず、(a)に示すように、ガラス基板101上に3000オングストローム厚のTa膜を形成し、これをパターニングしてゲート配線102とゲート電極102aと金属膜103を形成する。なお、金属膜103は、ゲート配線102及びゲート電極102aとは別の時に形成してもよいが、実施例のように同時に形成した場合には工程の省略を図れる。」
「【0023】このようにして製造した本実施例のアクティブマトリクス基板においては、図3に示すように画素電極111がソース配線108の上に間に絶縁膜110を介して設けられ、ソース配線108の下には間に絶縁膜104を介して寄生容量用の金属膜103が形成されている。また、ソース配線108がその幅方向端部を画素電極111と重畳させることなく、隣合う画素電極111の間の部分と対向させて設けられていると共に金属膜103がソース配線108の一部分と重畳して設けられており、金属膜103が前記幅方向における両端部を、ソース配線108が対向する該部分の両側にある画素電極111の端部と重畳させてある。
【0024】このため、画素電極111とソース配線108との間での寄生容量の構成が、画素電極111と金属膜103による容量と、金属膜103とソース配線108による容量との直列構成となる。よって、画素電極111に及ぶ寄生容量を低減させることが可能となり、コントラストの向上を図れる。また、画素電極111とソース配線108が直接重ならないので、絶縁膜の欠陥により生じるリークを減少させることもできる。なお、金属膜103は、ソース半導体108の全長にわたり形成してもよい。」
「【図3

【図4】

【図8】

【図10】


と記載され、この引用文献3に記載された「金属膜103」は、「ソース配線108」(本願発明の「第3導電層」に相当)と重なって同じ方向に延びており、「ゲート配線102とゲート電極102a」(本願発明の「第2の導電層」に相当)と同じ導電膜からなるから、該「金属膜103」は、本願発明の「第5の導電層」に相当し、「前記第5の導電層は、第1の方向に延びて設けられ、」「前記第3の導電層は、前記第5の導電層と重なる領域を有し、」「前記第2の導電層と、前記第5の導電層とは、同一の導電膜からな」る構成に相当する構成を有するといえる。
そして、該「金属膜103」は、「従来の構造では、図10(図8のD-D’断面図)に示すように画素電極411とソース配線407とが一部重畳しているので、画素電極411とソース配線407との間に寄生容量が発生し、TFTがOFF状態の時も画素電極411の電位がソース配線407に加えられた信号の影響を受けるので、表示のコントラストが低下してしまうという問題があった。・・その結果、液晶分子に乱れが生じ、例えばノーマリ・ホワイトのモード時には黒を表示する際に光漏れが生じ、この場合にもコントラストが低下するという問題があった。」(段落【0005】?【0006】、下線は当審が付した。)という問題点を解決するための構成である。
しかし、引用発明において、「画素電極44」と「ソース配線80」は重畳しているものではない(引用文献1の図4参照)から、引用発明に、上記引用文献3に記載された「金属膜103」の構成を採用する動機付けは存在しない。
仮に、引用発明に上記「金属膜103」の構成を採用するとしても、トランジスタの具体的な積層構造が異なる、特に、引用発明では、「ソース電極63」及び「ソース配線80」は「ガラス基板41」上に積層されていて、「ソース電極63」と「ゲート電極65」が側面で対向しているのに対して、引用文献3に記載された「ソース電極108a」及び「ソース配線108」は「ガラス基板101」上の「絶縁膜104」上に積層されていて、「ソース電極108a」と「ゲート電極102a」が側面で対向していない点で異なるから、引用発明の「ソース配線80」の下に「金属膜103」を挿入するとしても、具体的にどのような積層構造とするのか、「金属膜103」を(平面的に)どこに配置するのか、また、その際、引用発明で主要な構成である「空隙部71」はどのように構成されるのか等、採用にあたっての具体的な設計について、引用文献3には、その開示も示唆もないから、本願発明の上記相違点イに係る、「前記空洞は、前記第2の導電層の側面及び前記第5の導電層の側面に接して形成され、」「前記第2の導電層と、前記第5の導電層とは、前記空洞を間に挟んで、分離して設けられ、」「前記第5の導電層全体は、前記第3の導電層と重なる」構成が、引用発明と引用文献3に記載された「金属膜103」の構成から、当業者が容易に想到し得るものとすることはできない。

また、引用文献2には、本願発明の上記相違点イに係る構成の開示も示唆もないことは明らかであり、他に、本願発明の上記相違点イに係る構成が公知であることを示す証拠もない。
すると、上記相違点イは、引用発明に、引用文献2?3に記載された事項を採用することにより当業者が容易に想到し得ることであるとはいえない。

(4)小括
したがって、本願発明は、少なくとも、上記相違点イにおいて、当業者が引用発明、引用文献2?3に記載された事項に基づいて容易に発明をすることができたものであるということはできない。
よって、原査定の理由によっては、本願を拒絶することはできない。


第4 当審拒絶理由について
1 当審拒絶理由の概要
本願は、特許請求の範囲の記載が下記の点で不備のため、特許法第36条第6項第2号に規定する要件を満たしていない。



請求項1は、「表示装置」という物の発明であるが、「前記第2の導電層と、前記第5の導電層とは、同一の導電膜をエッチング加工する工程を経て形成されたものであり、」との記載は、製造に関して技術的な特徴や条件が付された記載がある場合に該当するため、当該請求項にはその物の製造方法が記載されているといえ、さらに、不可能・非実際的事情があるとは認められないから、請求項1に係る発明は明確でない。

2 当審拒絶理由の判断
平成28年6月22日付けの手続補正により、「をエッチング加工する工程を経て形成されたものであり」が「からなり」に補正された。
これにより、請求項1に係る発明は明確となった。
よって、当審拒絶理由は解消した。


第5 むすび
以上のとおり、原査定の理由によっては、本願を拒絶することはできない。
また、他に本願を拒絶すべき理由を発見しない。
よって、結論のとおり審決する。
 
審決日 2016-08-01 
出願番号 特願2014-122007(P2014-122007)
審決分類 P 1 8・ 537- WY (G09F)
P 1 8・ 121- WY (G09F)
最終処分 成立  
前審関与審査官 鳥居 祐樹  
特許庁審判長 森 竜介
特許庁審判官 井口 猶二
伊藤 昌哉
発明の名称 表示装置  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ