• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01B
管理番号 1321199
審判番号 不服2016-4259  
総通号数 204 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2016-12-22 
種別 拒絶査定不服の審決 
審判請求日 2016-03-22 
確定日 2016-11-22 
事件の表示 特願2012-125703「積層型多芯ケーブル」拒絶査定不服審判事件〔平成25年12月12日出願公開、特開2013-251165、請求項の数(7)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は、平成24年6月1日の出願であって、平成27年11月19日付けで拒絶理由が通知され、同年12月22日付けで意見書が提出されたが、平成28年1月14日付けで拒絶査定がなされ、これに対して、同年3月22日に拒絶査定不服審判が請求されると共に手続補正がされたものである。

第2 平成28年3月22日付けの手続補正(以下、「本件補正」という。)の適否
1.補正の内容
本件補正は、出願当初の特許請求の範囲の請求項6を削除し、出願当初の請求項7,8をそれぞれ補正後の請求項6,7とするものである。

2.補正の適否
本件補正の補正事項1は、請求項を削除するものであるから、特許法第17条の2第5項第1号の請求項の削除に該当する。
また、特許法17条の2第3項、第4項に違反するところはない。

第3 本願発明
本件補正は上記のとおり、特許法第17条の2第3項ないし第5項の規定に適合するから、本願の請求項1-7に係る発明は、本件補正により補正された特許請求の範囲の請求項1-7に記載された事項により特定されるものと認められるところ、本願の請求項1に係る発明(以下、「本願発明」という。)は以下のとおりである。
「【請求項1】
複数の基材層が積層されて構成されている積層体と、
前記積層体に設けられている第1のグランド導体と、
前記積層体において前記第1のグランド導体と異なる層に設けられている第2のグランド導体と、
積層方向において、前記第1のグランド導体と前記第2のグランド導体との間に設けられている第1の信号線路と、
積層方向において、前記第1のグランド導体と前記第2のグランド導体との間であって、前記第1の信号線路よりも該第2のグランド導体の近くに設けられている第2の信号線路であって、積層方向から平面視したときに、該第1の信号線路と重なっていない第2の信号線路と、
を備えており、
前記第1のグランド導体と前記第1の信号線路との間に設けられている前記基材層の比誘電率及び前記第2のグランド導体と前記第2の信号線路との間に設けられている前記基材層の比誘電率よりも小さい比誘電率を有する前記基材層が、該第1の信号線路と該第2の信号線路との間に設けられていること、
を特徴とする積層型多芯ケーブル。」

第4 原査定の理由の概要
1.(進歩性)この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)

●理由1(進歩性)について

・請求項 1乃至4、7、8
・引用文献等 1乃至2
・備考

引用文献1(特に、FIG.9を参照)には、本願と同様の構成のウエーブガイドが開示されているものの、誘電層120乃至122の比誘電率に関する開示がない。
しかしながら、引用文献2(特に、第3頁右上欄第14行から同頁左下欄第11行の記載を参照)にあるような、誘電率の高い誘電層で誘電率の低い誘電層を挟み込むことによって漏和を軽減する技術を適用することによって、ウェーブガイドの電気的特性を改善することは、当業者が容易に想到し得ることである。

<引用文献等一覧>
1.米国特許第6163233号明細書
2.特開昭56-158502号公報

第5 当審の判断
1.引用例の記載事項と引用例記載の発明
原査定で引用された、米国特許第6163233号明細書(以下「引用例1」という。)には、図面とともに以下の事項が記載されている。

a)「As illustrated, in FIGS. 1, 2 and 4, a plurality of conductive vias 30 form a "sea" of vias and extend through the dielectric layers and interconnect the ground planes 24,26. The conductive vias 30 can be formed as plated through holes, where the initial holes formed by laser drilling, plasma etching, water jet or other techniques known to those skilled in the art after the various dielectric layers have been secured or laminated together. A conductive material, such as copper, could be used to form vias to connect the two ground planes 24,26. Additionally, in still another aspect of the present invention, the conductive vias 30 can be filled with a solid conductive material 32a (FIG. 3), such as a copper and epoxy resin, to provide the electrical connection between the two ground planes 24,26. In some instances, gold could also be used. However, the use of gold may not be economically feasible in production quantities.
As illustrated in FIG. 2, a "sea" of conductive via 30 is formed outside the controlled impedance signal track 28 for waveguide mode rejection (FIG. 2). In the broken isometric view of FIG. 1, the controlled impedance signal track 28 is shown by the solid/dashed horizontal line extending from left to right through the intermediate signal path layer 18. It is possible to have grounding lines shown by the dotted lines extending throughout the intermediate signal path layer. However, they are not essential.」(第4欄第61行?第5欄第18行)(当審訳:図示のように、図1、図2及び図4に例示されるように、複数の導電性ビア30はビアの「海」を形成し、誘電体層を通して延び、グランドプレーン24,26を相互接続する。導電性ビア30は、さまざまな誘電体層が固定されまたは互いに貼合された後、レーザー穿孔、プラズマエッチング、ウォータージェットまたは当業者に知られている他の技術によって形成された初期孔における、メッキスルーホールとして形成することができる。銅のような導電性材料は、2つのグランドプレーン24,26を接続するためのビアを形成するために使用することができる。加えて、本発明のさらに別の態様において、導電性ビア30は、銅とエポキシ樹脂のような、2つのグランドプレーン24,26間の電気的接続を提供するための固体導電性材料32a(図3)を充填することができる。いくつかの例では、金を使用することもできる。しかしながら、金を使用することは、生産量で経済的に実現可能でない場合がある。
図2に示すように、導電性ビア30の「海」は、導波路モード除去のために、制御されたインピーダンス信号線路28の外側に形成される(図2)。図1の破断図では、制御されたインピーダンス信号線路28は、中間信号経路層18を通って左から右に延びる実線/破線水平線によって示されている。中間信号経路層全体に延びる点線で示す接地線を有することが可能である。しかしながら、それらは必須ではない。)(下線は、当審で付与。以下、同様。)

b)「FIG. 9 discloses a waveguide structure of the present invention. For purposes of clarity, reference numerals describing the waveguide structure of FIGS. 9-11 are similar to the reference numerals describing similar elements of FIGS. 1-8, except starting in the 100 series. As shown in FIG. 9, the waveguide structure 110 is formed from a body 112, having at least three dielectric layers 120,121,122, which are juxtapositioned together. Two layers 120,122 are positioned as outer layers and form planar faces 114,116, and at least two intermediate signal path layers 118,119 are positioned between respective dielectric layers, as illustrated in FIG. 9. The outer dielectric layers 120,122 each include a ground layer 124,126 to form opposing ground planes. Conductive vias 130 are formed as plated through holes, and are structured similar to the "sea" of conductive vias 30 as set forth in reference to FIG. 2.
As shown in FIG. 10 and illustrated in the isometric view of FIG. 9, a controlled impedance signal track 128,129 is formed at each intermediate signal path layer 118,119. As shown in FIGS. 9 and 10, the controlled impedance signal tracks 128,129 extend in a direction and cross-over each other while remaining positioned at intermediate signal path layers. This is evident in the second controlled impedance signal track 129 that extends through the body 112 as shown in FIG. 9, and in the first controlled impedance signal track 128 that is positioned at the first intermediate signal path layer 118 and extends longitudinally through the body and parallel to the second controlled impedance signal track. The first signal track 128 includes a branch to form a Y-junction 131 with branches 128a, 128b that extend off of the first part or leg 128c. A resistor 133 is also formed in the first intermediate signal path layer at the junction 131 to form a power divider circuit. Although a resistor is illustrated, other electronic components can be formed at other points in the circuit, including capacitors and inductors, known to those skilled in the art. Naturally, one or more junctions and branches could be formed on one or all layers. There could be any number of branches on one or all layers.
FIG. 10 illustrates another schematic plan view where a first signal track has three branches. A "sea" of conductive vias 130 are illustrated, which can also be filled with a solid conductive material as noted before. The signal tracks can also be formed on thin film layers 136 as shown in FIG. 9 between the dielectric layers. Edge connectors 150 are also illustrated in FIG. 10C. The conductive vias 130 are structured similar to the "sea" of conductive vias 30 as set forth with reference to FIG. 2.」(第6欄第13?50行の記載。)(当審訳:図9は、本発明の導波路構造を開示している。明瞭にするために、図9-11の導波路構造に記述する参照番号は、100番台から開始することを除き、図1-8の類似の要素に記述する参照番号に類似する。図9に示すように、導波路構造110は、共に並置される、少なくとも3層の誘電体層120,121,122を有する本体112から形成される。2層120,122は、外側層として配置され、平坦な面114,116を形成し、そして、図9に示すように、少なくとも2の中間信号経路層118,119が、それぞれの誘電体層の間に配置される。外側誘電体層120,122はそれぞれ、対向するグランドプレーンを形成するためのグランド層124,126を含む。導電性ビア130は、メッキスルーホールとして形成され、そして、図2を参照して記載されているように導電性ビア30の「海」と同様に構成されている。
図10に示され、図9の斜視図に示すように、制御されたインピーダンス信号線路128,129は、各中間信号経路層118,119に形成される。図9及び図10に示すように、制御されたインピーダンス信号線路128,129は、中間信号経路層に配置されたまま、ある方向に延び、そして、互いに交差する。これは、図9に示すように、本体112を通して延びる第2の制御されたインピーダンス信号線路129と、第1中間信号配線層118に配置され、本体を通して縦方向に延び、第2の制御されたインピーダンス信号線路に平行な第1の制御されたインピーダンス信号線路128より明らかである。第1信号線路128は、第1の部分又は脚128cから延びる分岐128a、128bと共にY接合部131を形成する分岐を備えている。電力分割器回路を形成するために、接合部131の第1の中間信号経路層に抵抗133も設けられる。抵抗が示されているが、当業者に明らかなように、コンデンサおよびインダクタを含む、他の電子部品が、回路内の他の点に形成され得る。当然のことながら、1つ以上の接合部および分岐を1つまたは全ての層に形成することができる。1つまたはすべての層上に任意の数の分岐とすることができる。
図10は、3分岐を有する第1の信号線路の別の模式的平面図を例示する。導電性ビア130の「海」が例示され、これらは上述したような固体の導電性材料を充填することも可能である。信号線路は、誘電体層間の、図9に示すような薄膜層136上に形成することもできる。図10cには、エッジコネクタ150も例示されている。導電性ビア130は、図2を参照して前述した導電性ビア30の「海」と同様に構成される。)

c)図9からは、グランド層124,126が外側誘電体層120,122の外側面である平坦な面114,116側に設けられること、図9及び図10からは、第1の制御されたインピーダンス信号線路128と第2の制御されたインピーダンス信号線路129とは、誘電体層の積層方向から平面視したときに、互いに重なっていない部分を有することが見てとれる。

上記下線部及び関連箇所の記載によれば、引用例1には以下の発明(以下、「引用例1記載の発明」という。)が記載されている。
「共に並置される、少なくとも3層の誘電体層120,121,122を有する本体112から形成され、2層の誘電体層120,122は、外側層として配置され、平坦な面114,116を形成し、
少なくとも2の中間信号経路層118,119が、それぞれの誘電体層の間に配置され、
外側誘電体層120,122はそれぞれ、対向するグランドプレーンを形成するためのグランド層124,126を外側面である平坦な面114,116側に含み、
導電性ビア130は、メッキスルーホールとして形成され、誘電体層を通して延び、グランドプレーン24,26を相互接続する導電性ビア30の「海」に構成するものであり、
制御されたインピーダンス信号線路128,129は、各中間信号経路層118,119に形成され、第1の制御されたインピーダンス信号線路128と第2の制御されたインピーダンス信号線路129とは、誘電体層の積層方向から平面視したときに、互いに重なっていない部分を有する
導波路構造110。」

原査定の理由に引用された、特開昭56-158502号公報(以下「引用例2」という。)には、図面とともに以下の事項が記載されている。

d)「2.特許請求の範囲
1. 延伸多孔質ポリテトラフルオルエチレンよりなる帯状誘電体の両面上にその帯状誘電体を挾んで互いに対向しかつ平行離間関係を有する少なくとも2本を1組とする細長い電気良導体が少なくとも1組長手方向に設けられており、かつその電気良導体を被いかつそれを固定せしめて、前記帯状誘電体の前記両面上にそれぞれ非多孔質プラスチック材料よりなる絶縁層が被着せしめられて設けられていることを特徴とするストリップライン。」(第1頁左下欄第3?12行の記載。)

e)「まず第1図を参照すると、本発明の1つの実施例によるストリップラインが横断面図で断片的に示されている。この実施例においては、PTFE微粉末と液状潤滑剤との混和物からペースト押出し、圧延、潤滑剤除去の公知工程によって形成された未焼成のPTFEテープを300℃の雰囲気中で長手方向に3倍に延伸し、ついでその延伸した状態を保って360℃に加熱して得られた厚さ0.127mmの焼成延伸多孔質PTFEテープ1が準備された。この場合、テープ1の焼成度は完全焼成に近く、その比誘電率は1.3であった。つぎに、それぞれ2a、2a’;2b、2b’;2c、2c’;2d、2d’;2e、2e’で示されているように2本の導体よりなる5組の導体が延伸多孔質テープ1の両面にそれの厚さ方向に各組の導体を互いに対向せしめかつ隣接組の導体を互いに平行離間関係として長手方向に延長せしめて配設された。この場合、各導体2a、2a’;・・・・・・;2e、2e’は幅0.5mm、厚さ0.lmmの銀メッキ平角銅導体であった。なお、このような導体が5組設けられていると述べたが、それはあくまで図示および説明の便宜上であって、導体の組数は必要に応じて選定されうるものであることは明らかであろう。このように延伸多孔質PTFEテープ1の両面に各導体が配設されて後に、今度は、テープ1の両面に対して厚さ0.25mmの未延伸未焼成PTFEテープが添わされて、そのようにして得られた複合構造体が少なくとも一対の圧着ロール(図示せず)間を通過せしめられ、その後370℃の溶融塩槽(図示せず)中を30秒で通過せしめられた。その結果、延伸多孔質テープ1の両面に上述のごとくして添わしめられた未延伸PTFEテープが焼成されて外側絶縁層3、3’としてその延伸多孔質PTFEテープ1に対して融着せしめられてそれと一体化された。このようにして得られたストリップラインの多孔質PTFEテープ1として形成された誘電体の厚さは0.11mm、隣接導体間の間隔は1.27mmであり、そのストリップラインの特性インピーダンスは49オームであった。また、このストリップラインの伝搬遅延時間は3.9ナノ秒/メートルであり、未延伸PTFEを誘電体とした場合が4.7ナノ秒/メートルであったから、それに比較して速く、またパルス伝送特性および層間、隣接導体間漏話特性も未延伸PTFEを誘電体として使用した場合よりも優れていた。
以上の説明から理解されるように、本発明によれば、誘電率および誘電体損失が小さく、しかもそれらの周波数依存性も小さい延伸多孔質PTFEを誘電体として用いたことにより、優れた電気信号伝送特性を実現でき、さらに加えてその誘電体の両面にそれよりも硬質の絶縁層を一体的に設けたことにより、延伸多孔質PTFEよりなる誘電体それ自体の材質上の柔軟性に基因する形状不安定性を補償し、以て全体として十分に形状安定性を確保することができるのである。
また、延伸多孔質PTFEよりなる誘電体の両面に添着せしめられた絶縁層はその誘電体よりも誘電率が大きく、従ってそのように絶縁層を添着せしめた構造とすることにより、各導体間の電界が外部に放射されにくくなるので、例えば本発明によるストリップラインを積重ねて使用する場合に問題となる層間の信号漏話や隣接ストリップとの線間漏話が軽減されるのである。さらに加えて、上述した本発明の構造によれば、ストリップラインの端末処理をするに当っては、それの外側絶縁層に対し長手方向に直交する方向に例えばカミソリやナイフのような鋭利な刃物で切れ目を入れ、その刃物を長手方向にずらせることによって樹脂が容易に切断分離されるので、端末処理を非常に容易になしうるという利点もある。なお、目的に応じて、外側絶縁層の外表面に金属あるいは導電性ふっ素樹脂等よりなる電磁波遮蔽層等を設けてもよいこと勿論である。」(第2頁左下欄第19行?第3頁左下欄第11行の記載。)

上記下線部及び関連箇所の記載によれば、引用例2には以下の技術(以下、「引用例2記載の技術」という。)が記載されている。
「延伸多孔質ポリテトラフルオルエチレンよりなる帯状誘電体の両面上にその帯状誘電体を挾んで互いに対向しかつ平行離間関係を有する少なくとも2本を1組とする細長い電気良導体が少なくとも1組長手方向に設けられており、かつその電気良導体を被いかつそれを固定せしめて、前記帯状誘電体の前記両面上にそれぞれ非多孔質プラスチック材料よりなる絶縁層が被着せしめられて設けられているストリップラインにおいて、
延伸多孔質PTFEよりなる誘電体の両面に添着せしめられた絶縁層はその誘電体よりも誘電率が大きく、従ってそのように絶縁層を添着せしめた構造とすることにより、各導体間の電界が外部に放射されにくくなり、
ストリップラインを積重ねて使用する場合に問題となる層間の信号漏話や隣接ストリップとの線間漏話が軽減される技術。」


2.対比
本願発明と引用例1記載の発明とを対比する。

ア.引用例1記載の発明の「本体112」は「共に並置される、少なくとも3層の誘電体層120,121,122を有する」を有するものであるから、本願発明の「複数の基材層が積層されて構成される積層体」に相当する。

イ.引用例1記載の発明の「3層の誘電体層120,121,122」のうちの「外側誘電体層120,122」が「外側面である平坦な面114,116側」に有する、「それぞれ、対向するグランドプレーンを形成するためのグランド層124,126」は、本願発明の「前記積層体に設けられている第1のグランド導体と、前記積層体において前記第1のグランド導体と異なる層に設けられている第2のグランド導体」に相当する。

ウ.引用例1記載の発明の「制御されたインピーダンス信号線路128,129」は、「それぞれの誘電体層の間に配置」される「2の中間信号経路層118,119」に形成されるものであり、「第1の制御されたインピーダンス信号線路128と第2の制御されたインピーダンス信号線路129とは、誘電体層の積層方向から平面視したときに、互いに重なっていない部分を有する」ものであるから、「対向するグランドプレーンを形成するためのグランド層124,126」が「外側誘電体層120,122」の「外側面である平坦な面114,116側」に設けられていることを考慮すれば、引用例1記載の発明の「制御されたインピーダンス信号線路128,129」は、本願発明の「積層方向において、前記第1のグランド導体と前記第2のグランド導体との間に設けられている第1の信号線路と、積層方向において、前記第1のグランド導体と前記第2のグランド導体との間であって、前記第1の信号線路よりも該第2のグランド導体の近くに設けられている第2の信号線路であって、積層方向から平面視したときに、該第1の信号線と重なっていない第2の信号線路」に相当する。

エ.引用例1記載の発明の「導波路構造110」は、「共に並置される、少なくとも3層の誘電体層120,121,122を有する本体112から形成され」、「少なくとも2の中間信号経路層118,119が、それぞれの誘電体層の間に配置」され、「外側誘電体層120,122はそれぞれ、対向するグランドプレーンを形成するためのグランド層124,126を外側面である平坦な面114,116側に含」むものであるから、本願発明の「複数の基材層が積層されて構成されている積層体」と、当該積層体に設けられている「第1の信号線路」「第2の信号線路」「第1のグランド導体」「第2のグランド導体」とを備える「積層型多芯ケーブル」に相当する。

したがって、両者は以下の一致点と相違点を有する。

〈一致点〉
「複数の基材層が積層されて構成されている積層体と、
前記積層体に設けられている第1のグランド導体と、
前記積層体において前記第1のグランド導体と異なる層に設けられている第2のグランド導体と、
積層方向において、前記第1のグランド導体と前記第2のグランド導体との間に設けられている第1の信号線路と、
積層方向において、前記第1のグランド導体と前記第2のグランド導体との間であって、前記第1の信号線路よりも該第2のグランド導体の近くに設けられている第2の信号線路であって、積層方向から平面視したときに、該第1の信号線路と重なっていない第2の信号線路と、
を備える、
積層型多芯ケーブル。」

〈相違点〉
本願発明は、「前記第1のグランド導体と前記第1の信号線路との間に設けられている前記基材層の比誘電率及び前記第2のグランド導体と前記第2の信号線路との間に設けられている前記基材層の比誘電率よりも小さい比誘電率を有する前記基材層が、該第1の信号線路と該第2の信号線路との間に設けられている」ものであるのに対し、引用例1記載の発明は、「3層の誘電体層120,121,122」の各比誘電率の大小関係が特定されるものではない点。

3.判断
〈相違点について〉
上記相違点について検討する。
引用例2記載の技術は、2本以上を1組とする電気良導体の各電気良導体間に帯状誘電体を配置し、前記電気良導体の外側に、前記帯状誘電体の誘電率より大きい誘電率の絶縁層(誘電体)を配置してストリップラインを形成することにより、ストリップラインを積重ねて使用する場合に問題となる層間の信号漏話や隣接ストリップとの線間漏話が軽減されるものであり、また、上記摘記事項e)に摘記したように、引用例2には「外側絶縁層の外表面に金属あるいは導電性ふっ素樹脂等よりなる電磁波遮蔽層等を設けてもよい」ことも記載されているが、当該絶縁層の外側に設けられる導体は電磁波遮蔽層等であり、グランド導体ではない。
したがって、引用例2記載の技術は、導体間に配置される誘電体の誘電率を導体の外側に配置される絶縁層の誘電率より小さくするものとはいい得るものの、2つの信号線間に設けられる誘電体の誘電率(比誘電率)を信号線とグランド導体間の誘電体の誘電率(比誘電率)より小さくするものではない。

したがって、引用例1記載の発明に引用例2記載の技術を採用したとしても、「第1の制御されたインピーダンス信号線路」と「第2の制御されたインピーダンス信号線路」間に設けられる「誘電体層」の誘電率を、「制御されたインピーダンス信号線路」と「グランドプレーンを形成するためのグランド層」間の「誘電体層」の誘電率より小さくするものとはならず、本願発明の上記相違点に係る構成を得ることはできない。
よって、引用例1記載の発明において相違点1に係る本願発明の構成を採用することは、当業者が容易になし得たこととはいえない。
以上のとおりであるから、本願発明は、引用例1記載の発明及び引用例2記載の技術に基づいて、当業者が容易に発明をすることができたとはいえない。

ほかに、引用例1記載の発明において、「第1の制御されたインピーダンス信号線路」と「第2の制御されたインピーダンス信号線路」間に設けられる「誘電体層」の誘電率を、「制御されたインピーダンス信号線路」と「グランドプレーンを形成するためのグランド層」間の「誘電体層」の誘電率より小さくする構成を採用することが当業者が容易になし得たことというべき理由は見当たらない。

本願の請求項2-7に係る発明は、本願発明をさらに限定したものであるので、本願発明と同様に、当業者が引用例1記載の発明及び引用例2記載の技術に基づいて容易に発明をすることができたとはいえない。

第6 むすび
以上のとおり、本願の請求項1-7に係る発明は、いずれも、当業者が引用例1記載の発明及び引用例2記載の技術に基づいて容易に発明をすることができたものではないから、原査定の理由によっては、本願を拒絶することはできない。
また、他に本願を拒絶すべき理由を発見しない。
よって、結論のとおり審決する。
 
審決日 2016-11-07 
出願番号 特願2012-125703(P2012-125703)
審決分類 P 1 8・ 121- WY (H01B)
最終処分 成立  
前審関与審査官 和田 財太  
特許庁審判長 和田 志郎
特許庁審判官 山田 正文
山澤 宏
発明の名称 積層型多芯ケーブル  
代理人 特許業務法人プロフィック特許事務所  
代理人 アセンド特許業務法人  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ