• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
審判 査定不服 特174条1項 取り消して特許、登録 H01L
審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H01L
管理番号 1321803
審判番号 不服2014-19152  
総通号数 205 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-01-27 
種別 拒絶査定不服の審決 
審判請求日 2014-09-25 
確定日 2016-12-12 
事件の表示 特願2012-533326「3次元インダクタ及び変圧器」拒絶査定不服審判事件〔平成23年 4月14日国際公開、WO2011/044392、平成25年 3月 4日国内公表、特表2013-507774、請求項の数(3)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は、2010年10月7日(パリ条約による優先権主張外国庁受理2009年10月8日、アメリカ合衆国)を国際出願日とするの出願であって、その手続の経緯は以下のとおりである。

平成24年 4月24日 審査請求
平成25年10月11日 拒絶理由通知(起案日)
平成26年 1月21日 意見書及び補正書の提出
平成26年 5月19日 拒絶査定(起案日)
平成26年 9月25日 審判請求及び補正書の提出
平成26年11月 5日 上申書の提出
平成27年 2月 3日 上申書の提出
平成27年 7月10日 拒絶理由通知(起案日)
平成27年12月24日 意見書及び補正書の提出
平成28年 2月 2日 最後の拒絶理由通知(起案日)
平成28年 8月 8日 意見書の提出


第2 本願発明
本願の請求項1ないし3に係る発明は、平成27年12月24日付けの手続補正で補正された特許請求の範囲の請求項1ないし3に記載された事項により特定されるものと認められるところ、本願の請求項1ないし3に係る発明(以下「本願発明1」ないし「本願発明3」という。)は以下のとおりである。
「 【請求項1】
第1オンチップインダクタ及び第2オンチップインダクタを含む第1オンチップ変圧器と、
第3オンチップインダクタ及び第4オンチップインダクタを含む第2オンチップ変圧器と、
ゲート、ドレイン、及びソースを含む第1オンチップトランジスタと、
前記第1、第2、第3、及び第4オンチップインダクタ、並びに前記第1オンチップトランジスタが配置されている基板と、を含む3次元オンチップ無線周波増幅器であって、
前記第1、第2、第3、及び第4オンチップインダクタのそれぞれが、前記基板の上面に配置された第1金属層における複数の直線状の第1セグメントと、前記基板の下面に配置された第2金属層における複数の直線状の第2セグメントと、第1インダクタ入力部と、第2インダクタ入力部とを含み、前記第1及び第2インダクタ入力部が前記第1金属層及び前記第2金属層の一方に配置され、複数の貫通シリコンビアが前記第1インダクタ入力部及び前記第2インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第1セグメント及び前記複数の第2セグメントを結合し、
前記パスは、基板上面視で蛇行形状または渦巻き形状を有しており、前記蛇行形状または前記渦巻き形状の各屈曲部に位置する前記貫通シリコンビアに結合された前記第1セグメントの延在方向と前記第2セグメントの延在方向とは直交しており、
前記第1オンチップインダクタは前記第2オンチップインダクタに誘導結合され、前記第3オンチップインダクタは前記第4オンチップインダクタに誘導結合され、前記第1、第2、第3、及び第4オンチップインダクタはアース端子でのみ互いに物理的に結合され、
前記第1オンチップインダクタの第1インダクタ入力部は前記オンチップ無線周波増幅器の入力部に結合され、前記第2オンチップインダクタの第1インダクタ入力部は前記第1オンチップトランジスタの前記ゲートに結合され、前記第3オンチップインダクタの第1インダクタ入力部は前記第1オンチップトランジスタの前記ドレインに結合され、前記第4オンチップインダクタの第1インダクタ入力部は前記オンチップ無線周波増幅器の出力部に結合され、前記第1、第2、第3、及び第4オンチップインダクタの前記第2インダクタ入力部はアース端子に結合され、前記第1オンチップトランジスタの前記ソースはアース端子に結合されている、3次元オンチップ無線周波増幅器。」

「 【請求項2】
第1オンチップインダクタ及び第2オンチップインダクタを含む第1オンチップ変圧器と、
第3オンチップインダクタ及び第4オンチップインダクタを含む第2オンチップ変圧器と、
第1インダクタ入力部及び第2インダクタ入力部を含む第5オンチップインダクタと、
第1インダクタ入力部及び第2インダクタ入力部を含む第6オンチップインダクタと、
ゲート、ドレイン、及びソースを含む第1オンチップトランジスタと、
ゲート、ドレイン、及びソースを含む第2オンチップトランジスタと、
前記第1、第2、第3、第4、第5、及び第6オンチップインダクタ、並びに前記第1及び第2オンチップトランジスタが配置されている基板と、を含む3次元オンチップ無線周波増幅器であって、
前記第1、第2、第3、及び第4オンチップインダクタのそれぞれが、前記基板の上面に配置された第1金属層における複数の直線状の第1セグメントと、前記基板の下面に配置された第2金属層における複数の直線状の第2セグメントと、第1インダクタ入力部及び第2インダクタ入力部とを含み、前記第1、第2、第3、及び第4オンチップインダクタのそれぞれの前記第1及び第2インダクタ入力部は前記第1金属層及び前記第2金属層の一方に配置され、複数の貫通シリコンビアが前記第1、第2、第3、及び第4オンチップインダクタのそれぞれの前記第1インダクタ入力部及び前記第2インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第1セグメント及び前記複数の第2セグメントを結合し、
前記パスは、基板上面視で蛇行形状または渦巻き形状を有しており、前記蛇行形状または前記渦巻き形状の各屈曲部に位置する前記貫通シリコンビアに結合する前記第1セグメントの延在方向と前記第2セグメントの延在方向とは直交しており、
前記第1オンチップインダクタは前記第2オンチップインダクタに誘導結合され、前記第3オンチップインダクタは前記第4オンチップインダクタに誘導結合され、前記第1、第2、第3、及び第4オンチップインダクタはアース端子でのみ互いに物理的に結合され、
前記第1オンチップインダクタの前記第1インダクタ入力部は前記オンチップ無線周波増幅器の入力部に結合され、前記第2オンチップインダクタの前記第1インダクタ入力部は前記第1オンチップトランジスタの前記ゲートに結合され、前記第3オンチップインダクタの前記第1インダクタ入力部は前記第2オンチップトランジスタの前記ドレインに結合され、前記第4オンチップインダクタの前記第1インダクタ入力部は前記オンチップ無線周波増幅器の出力部に結合され、前記第2オンチップトランジスタの前記ゲートは前記第1オンチップトランジスタの前記ドレインに結合され、前記第5及び第6オンチップインダクタの前記第1インダクタ入力部は供給電圧に結合され、前記第5オンチップインダクタの前記第2インダクタ入力部は前記第1オンチップトランジスタの前記ドレインに結合され、前記第6オンチップインダクタの前記第2インダクタ入力部は前記第2オンチップトランジスタの前記ドレインに結合され、前記第1、第2、第3、及び第4オンチップインダクタの前記第2インダクタ入力部はアース端子に結合され、前記第1及び第2オンチップトランジスタの前記ソースはアース端子に結合されている、3次元オンチップ無線周波増幅器。」

「 【請求項3】
前記第5オンチップインダクタは、第1金属層における複数の第1セグメントと、第2金属層における複数の第2セグメントと、前記第5オンチップインダクタの前記第1インダクタ入力部及び前記第2インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第1セグメント及び前記複数の第2セグメントを結合する複数の貫通シリコンビアと、を含み、前記第5オンチップインダクタの前記第1及び第2インダクタ入力部は前記第1金属層及び前記第2金属層の一方に配置され、
前記第6オンチップインダクタは、第1金属層における複数の第1セグメントと、第2金属層における複数の第2セグメントと、前記第6オンチップインダクタの前記第1インダクタ入力部及び前記第2インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第1セグメント及び前記複数の第2セグメントを結合する複数の貫通シリコンビアと、を含み、前記第6オンチップインダクタの前記第1及び第2インダクタ入力部は前記第1金属層及び前記第2金属層の一方に配置されている、請求項2に記載のオンチップ無線周波増幅器。」


第3 原査定の理由について
1 原査定の理由の概要
(1)拒絶理由通知の概要
原査定の根拠となった平成25年10月11日付けの拒絶理由通知の概要は以下のとおりである。
「(理由A)
この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。

(理由B)
この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

(理由C)
この出願は、特許請求の範囲の記載が下記の点で、特許法第36条第6項第2号に規定する要件を満たしていない。

(理由D)
この出願は、下記の点で特許法第37条に規定する要件を満たしていない。

記 (引用文献等については引用文献等一覧参照)
1.請求項1?4、6?8/理由A、B/引用文献1
引用文献1(段落【0008】?【0014】、図1等)には、上記請求項に記載の各発明が記載されている。

2.請求項5/理由B/引用文献1?2
上記引用文献1記載のインダクタの形状として対称のものを採用することは、引用文献2(図6?8等)の記載に基づき当業者が容易に想到しうる。

3.請求項9/理由B/引用文献1、3?4
上記引用文献1記載のインダクタにおいて周囲をシールドすることは、引用文献3(図2等)?4(段落【0077】、図13等)の記載に基づき当業者が容易に想到しうる。

4.請求項2?4/理由C
上記請求項に記載の「チップのバックエンドオブライン部分」及び「チップの再配分層部分」は、日本語として明確ではないため、チップにおけるどの部分を特定しようとしているのか明確ではない。

5.請求項9/理由C
上記請求項に記載の「ペリメータ」は日本語として明確ではないため、どのような構成を特定しようとしているのか明確ではない。

6.理由D
(1)特別な技術的特徴に基づく審査対象の決定
請求項1?2に係る発明は、引用文献1により新規性が欠如しており、特別な技術的特徴を有しない。したがって、それまでに特別な技術的特徴の有無を判断した請求項1?2に係る発明を、審査対象とする。

(2)審査の効率性に基づく審査対象の決定
請求項3?9に係る発明は、特別な技術的特徴に基づいて審査対象となった発明と、まとめて審査を行うことが効率的である発明であり、審査対象に加える。
……(中略)……
したがって、請求項10?20に係る発明は、発明の単一性の要件以外の要件についての審査対象としない。
……(中略)……
引 用 文 献 等 一 覧
1.特開2006-173525号公報
2.特開平7-272932号公報
3.米国特許第4729510号明細書
4.特開2006-173145号公報」

(2)拒絶査定の概要
原査定の理由の概要は以下のとおりである。
「この出願については、平成25年10月11日付け拒絶理由通知書に記載した理由によって、拒絶をすべきものです。
……(中略)……
しかしながら、先記引用文献1には、複数の配線パターン(本願請求項1の「セグメント」に相当。)を基板の表面及び裏面に形成したインダクタについて記載されているところ、基板の表裏面に「金属層を含むBEOL」と「RDL」とを備えた層構成は、特開2009-146940号公報(段落【0023】?【0027】、図3等)や、特開2009-76899号公報(段落【0024】、図2等)にも記載されているように慣用技術と認められるから、上記「前記第1金属層がチップのBEOL部分に配置され、前記第2金属層がチップのRDL部分に配置されている」構成は、当業者が先記引用文献1の記載を基に想定する一態様にすぎず、先記引用文献1に対する特段の差異点とは認められない。
……(中略)……
(なお、この出願は、先記拒絶理由と同様の理由により、依然として特許法第37条に規定する要件を満たしていないから、請求項7?12に係る発明は審査対象としていない。)」

2 原査定の拒絶の理由についての判断
平成25年10月11日付けの拒絶理由通知は、「特許法第37条に規定する要件を満たしていない。」ことを理由とする「(理由D)」も通知しており、このため、一部の請求項は拒絶理由の対象とされなかった。したがって、原査定は、上記のとおり、平成26年1月21日に提出された手続補正書で補正された請求項1ないし請求項6のみに対してなされたものである。
これに対して、本願発明1ないし本願発明3は、審判請求書の「〔3〕補正」の項に「本審判請求人は……補正前の請求項1?9を削除し、補正前の請求項10?12を本願請求項1?3とする補正を行った。」と記載されるとおり、原査定の対象とされなかった前記「補正前の請求項10?12」を平成27年12月24日付けの手続補正によって補正した請求項1ないし請求項3に係る発明である。
したがって、原査定の拒絶の理由の内容を検討するまでもなく、原査定の理由によっては本願を拒絶することはできない。


第4 当審拒絶理由1について
1 当審拒絶理由1の概要
当審より平成27年7月10日付けで通知した拒絶理由の概要は以下のとおりである。
「1.本件出願の下記の請求項に係る発明は、その出願前日本国内または外国において頒布された下記の刊行物に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
2.本件出願は、明細書、特許請求の範囲及び図面の記載が下記の点で不備のため、特許法第36条第6項第1号及び第2号に規定する要件を満たしていない。

記 (引用文献等については引用文献等一覧参照)
●理由1について
・請求項 1
・引用文献等 1,2
……(中略)……
以上検討したとおりであるから、本願発明と引用発明との相違点は、周知技術を勘案すれば、引用発明から当業者が容易になし得た範囲に含まれる程度のものである。
したがって、本願発明は、周知技術を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものである。

・請求項 2,3
・引用文献等 1-3
・備考:
トランジスタを複数段接続して増幅回路を構成する技術、及び、増幅回路の負荷としてコイルを用いる技術は、例えば引用文献3(第1図等を参照)に記載されているように周知であるから、係る周知技術を引用発明に適用することは、当業者であれば容易に想到したものと認められる。このとき、増幅回路の負荷のコイルとして、引用発明における「螺旋状インダクタ」を採用することに格別の困難性は認められない。

●理由2について
・請求項 1
・備考:
請求項1は、「3次元オンチップ無線周波増幅器」という物の発明であるが、「BEOL部分」との記載は、半導体基板の表面に配線を形成する工程において、配線が形成された部分、を指し示すものと認められる。したがって、当該「BEOL部分」との記載は、単に状態を示すことにより構造を特定したものとは認められず、製造に関して経時的な要素の記載がある場合に該当するため、当該請求項にはその物の製造方法が記載されているといえる。
ここで、物の発明に係る特許請求の範囲にその物の製造方法が記載されている場合において、当該特許請求の範囲の記載が特許法第36条第6項第2号にいう「発明が明確であること」という要件に適合するといえるのは、出願時において当該物をその構造又は特性により直接特定することが不可能であるか、又はおよそ実際的でないという事情(以下「不可能・非実際的事情」という)が存在するときに限られると解するのが相当である(最高裁第二小法廷平成27年6月5日 平成24年(受)第1204号、平成24年(受)第2658号)。
しかしながら、本願明細書等には不可能・非実際的事情について何ら記載がなく、合議体に不可能・非実際的事情が明らかであるとも言えない。
したがって、請求項1に係る発明は明確でない。

・請求項 2
・備考:
(ア)請求項2には「前記第5及び第6オンチップインダクタ」なる記載があるが、係る記載以前には「第5インダクタ」及び「第6インダクタ」なる記載はあるものの、「第5オンチップインダクタ」及び「第6オンチップインダクタ」なる記載は無く、「前記第5及び第6オンチップインダクタ」の「前記」が何を指し示すのか不明である。

(イ)請求項2には、「前記第2オンチップトランジスタの前記ゲートは前記第1オンチップトランジスタの前記ドレインに結合され、前記第2オンチップトランジスタの前記ドレインは前記第3オンチップインダクタの前記第1インダクタ入力部に結合され」と記載されており、請求項2が引用する請求項1には、「前記第3オンチップインダクタの第1インダクタ入力部は前記第1オンチップトランジスタの前記ドレインに結合され」と記載されている。係る記載によると、「第2オンチップトランジスタ」の「ゲート」は、「第2オンチップトランジスタ」の「ドレイン」と「第3オンチップインダクタ」の「第1インダクタ入力部」に結合されるものである。
ところで、FETのゲートとドレインと出力負荷が直結された状態で、ゲートに入力信号を印加してもFETが増幅素子として機能しないことは明らかである。したがって、請求項2に記載された「第2オンチップトランジスタ」は増幅素子として機能しないものと認められる。
以上より、請求項2に記載された発明は、発明を特定するための事項に技術的な不備があるため、請求項2に記載された発明は不明確である。
また、出願当初の明細書等には、【0050】に「第1トランジスタ1606のドレイン1664は第1インダクタ1610を通って供給電圧VDDに結合され、第2トランジスタ1608のドレイン1684は第2インダクタ1612を通って供給電圧VDDに結合される。」と、【0052】に「第2トランジスタ1608のゲート1682は、第1トランジスタ1606のドレイン1664に結合される。」とのみ記載されており、「第2トランジスタ1608」の「ゲート1682」と「ドレイン1684」を直結することは記載されていない。
したがって、発明の詳細な説明に開示された内容を、上記請求項2に記載された事項にまで、拡張ないし一般化できるものとは認められない。
よって、請求項2に係る発明は、発明の詳細な説明に記載されたものとは認められない。

(ウ)請求項2には、「前記第5及び第6オンチップインダクタの第1インダクタ入力部は供給電圧に結合され、前記第5オンチップインダクタの第2インダクタ入力部は前記第1オンチップトランジスタの前記ドレインに結合され」と記載されており、請求項2が引用する請求項1には、「前記第3オンチップインダクタの第1インダクタ入力部は前記第1オンチップトランジスタの前記ドレインに結合され」、及び、「前記第1、第2、第3、及び第4オンチップインダクタの前記第2インダクタ入力部はアース端子に結合され」と記載されている。係る記載によると、「供給電圧」は、「第5オンチップインダクタ」を介して「第1オンチップトランジスタ」の「ドレイン」と「第3オンチップインダクタ」の「第1インダクタ入力部」に接続され、さらに、「第3オンチップインダクタ」を介して「アース端子」に結合されるものである。
ところで、「インダクタ」は直流に対して0Ωとみなすこと、及び、増幅回路のバイアスは直流電圧であることは技術常識である。
したがって、請求項2に記載された発明において、「供給電圧」は、「第5オンチップインダクタ」及び「第3オンチップインダクタ」を介して「アース端子」に接続されるものとなる。すなわち、請求項2に記載された発明は、「供給電圧」と「アース端子」が短絡されたものであるから、「オンチップ無線周波増幅器」として正常に機能しないことは明らかである。ゆえに、発明を特定するための事項に技術的な不備があるため、請求項2に記載された発明は不明確である。
また、出願当初の明細書等には、【0050】に「第1トランジスタ1606のドレイン1664は第1インダクタ1610を通って供給電圧VDDに結合され」と、【0052】に「第2トランジスタ1608のゲート1682は、第1トランジスタ1606のドレイン1664に結合される。」とのみ記載されており、「第1トランジスタ1606」の「ドレイン1664」を「第1インダクタ1640」の「第1入力部1644」に結合することは記載されていない。
したがって、発明の詳細な説明に開示された内容を、上記請求項2に記載された事項にまで、拡張ないし一般化できるものとは認められない。
よって、請求項2に係る発明は、発明の詳細な説明に記載されたものとは認められない。

(エ)請求項2には、「前記第2オンチップトランジスタの前記ドレインは前記第3オンチップインダクタの前記第1インダクタ入力部に結合され」、「前記第5及び第6オンチップインダクタの第1インダクタ入力部は供給電圧に結合され」、及び、「前記第6オンチップインダクタの第2インダクタ入力部は前記第2オンチップトランジスタの前記ドレインに結合されている」と記載されており、請求項2が引用する請求項1には、「前記第1、第2、第3、及び第4オンチップインダクタの前記第2インダクタ入力部はアース端子に結合され」と記載されている。係る記載によると、「供給電圧」は、「第6オンチップインダクタ」を介して「第2オンチップトランジスタ」の「ドレイン」と「第3オンチップインダクタ」の「第1インダクタ入力部」に接続され、さらに、「第3オンチップインダクタ」を介して「アース端子」に結合されるものである。
ところで、上記(ウ)に記載したとおり、「インダクタ」は直流に対して0Ωとみなすこと、及び、増幅回路のバイアスは直流電圧であることは技術常識である。
したがって、請求項2に記載された発明において、「供給電圧」は、「第6オンチップインダクタ」及び「第3オンチップインダクタ」を介して「アース端子」に接続されるものとなる。すなわち、請求項2に記載された発明は、「供給電圧」と「アース端子」が短絡されたものであるから、「オンチップ無線周波増幅器」として正常に機能しないことは明らかである。ゆえに、発明を特定するための事項に技術的な不備があるため、請求項2に記載された発明は不明確である。
また、出願当初の明細書等には、【0050】に「第2トランジスタ1608のドレイン1684は第2インダクタ1612を通って供給電圧VDDに結合される。」と、【0053】に「第1インダクタ1640の第1入力部1644は、第2キャパシタ1636を通って第2トランジスタ1608のドレイン1684に結合される。」とのみ記載されており、「第2トランジスタ1608」の「ドレイン1684」を「第1インダクタ1640」の「第1入力部1644」に結合することは記載されていない。
したがって、発明の詳細な説明に開示された内容を、上記請求項2に記載された事項にまで、拡張ないし一般化できるものとは認められない。
よって、請求項2に係る発明は、発明の詳細な説明に記載されたものとは認められない。

<引用文献等一覧>
1.特開2006-173525号公報
2.特開平10-126164号公報(周知技術を示す文献)
3.特開平4-196582号公報(周知技術を示す文献)」

2 当審拒絶理由1についての判断
(1)理由1(進歩性)について
ア 各引用文献の記載事項
(ア)引用文献1の記載
当審よりの平成27年7月10日付けの拒絶理由通知に引用された刊行物である特開2006-173525号公報(以下「引用文献1」という。)の段落【0008】?【0011】、段落【0013】?【0014】、段落【0020】?【0022】、段落【0028】、及び図7A?Cから、引用文献1には、次の発明(以下「引用発明」という。)が記載されていると認められる。
「巻回軸を一致させて設けた螺旋状インダクタ16及び螺旋状インダクタ17とを含むトランスと、
前記螺旋状インダクタ16及び前記螺旋状インダクタ17が形成され、シリコン基板を用いた半導体基板10と、を含む半導体装置1であって、
前記螺旋状インダクタ16及び前記螺旋状インダクタ17のそれぞれは、
前記半導体基板10の表面11側に平行かつ一列に配列され、銅、金、銀、錫、インジウム、アルミニウム、ニッケル、クロム等の導電体で形成される複数の表面側の配線パターンと、
前記半導体基板10の裏面12側に平行かつ一列に配列され、前記導電体で形成される複数の裏面側の配線パターンと、
前記表面側の配線パターン及び前記裏面側の配線パターンのそれぞれの端部に形成され、前記半導体基板10の表面11側から裏面12側に貫通する貫通電極と、を有することで、
前記貫通電極は、前記表面側の配線パターンと前記裏面側の配線パターンとを互いに鋭角をなすように接続することで、前記螺旋状インダクタ16及び前記螺旋状インダクタ17は、前記表面側の配線パターン→前記貫通電極→前記裏面側の配線パターン→前記貫通電極→前記表面側の配線パターンの繋がりが繰り返されることによって、前記貫通電極を両端とする構造を備え、
各前記螺旋状インダクタ16,17を構成している前記表面11側及び前記裏面12側の各配線パターンが、前記螺旋状インダクタ16,17ごとに交互に繰り返し配列されることで、前記半導体基板10にトランスを形成する半導体装置1。」

(イ)引用文献2の記載
当審よりの平成27年7月10日付けの拒絶理由通知に引用された刊行物である特開平10-126164号公報(以下「引用文献2」という。)には、以下の事項が記載されている。
a 「【0001】
【発明の属する技術分野】本発明は、移動体通信機器に用いる高効率電力増幅器に関する。
【0002】
【従来の技術】近年、携帯電話機は小型・軽量かつ低コスト化が急速に進んでいる。そこで、携帯電話機に用いる電池の制約から、電力増幅器は低電圧動作とともに高効率化が要求されている。
【0003】図10に従来の電力増幅器の構成の一例を示す。図10において、94は入力端子、95は出力端子、96はトランジスタ、97はゲートバイアス端子、98はドレインバイアス端子、99は入力整合回路、100は出力整合回路、101,102は第1,第2の直流阻止コンデンサである。」
b 図10 には、入力整合回路99の出力とトランジスタ96のゲートを結合し、トランジスタ96のソースを接地し、トランジスタ96のドレインと出力整合回路100の入力を結合することが記載されている。
c 「【0049】(実施の形態7)図9は、本発明の実施の形態7における高効率電力増幅器を示し、図9において81は入力端子、82は出力端子、83,84は第1,第2の個別の電力増幅器、85,86は第1,第2の個別の電力増幅器83,84のバイアスをオン・オフさせる第1,第2のスイッチ回路、87,88は第3,第4のスイッチ回路、89,90は第3,第4のスイッチ回路87,88のバイアス部、91,92は第1,第2のインピーダンス変換回路、93は第1?第4のスイッチ回路85,86,87,88および第1,第2のインピーダンス変換回路91,92の制御を行う制御回路である。
……(中略)……
【0053】第1のインピーダンス変換回路91は、個別の電力増幅器を2個接続する場合は、巻数比が1:2-1/2(=1:0.707)となる位置に設けたスイッチをオンにし、一方、1個のみ接続する場合は同スイッチをオフにすることで、インピーダンスの変換を行う。同様に、第2のインピーダンス変換回路92は、個別の電力増幅器を2個接続する場合は、巻数比が2-1/2:1(=0.707:1)となる位置に設けたスイッチをオンにし、一方、1個のみ接続する場合は同スイッチをオフにすることで、インピーダンスの変換を行う。このように制御を行うことにより、実施の形態1と同様の効果を得る。」
d 図9には、第1のインピーダンス変換回路91と第2のインピーダンス変換回路92をそれぞれトランスで構成し、各トランスを構成する2つのコイルの一端を接地し、第1のインピーダンス変換回路91を構成するトランスの1次コイルの他端を入力端子81に結合し、第2のインピーダンス変換回路92を構成するトランスの2次コイルの他端を出力端子82に結合することが記載されている。


(ウ)引用文献3の記載
当審よりの平成27年7月10日付けの拒絶理由通知に引用された刊行物である特開平4-196682号公報(以下「引用文献3」という。)には、以下の事項が記載されている。
a 第1図には、トランジスタを複数段接続して増幅回路を構成する技術、及び、増幅回路の負荷としてコイルを用いる技術が記載されている。

イ 本願発明1と引用発明との対比
本願発明1と引用発明とを対比する。
(ア)引用発明の「螺旋状インダクタ16及び螺旋状インダクタ17」は、どちらも「半導体基板10」に形成されているから、オンチップインダクタと云いうるものである。したがって、引用発明の「螺旋状インダクタ16」及び「螺旋状インダクタ17」は、それぞれ、本願発明1の「第1オンチップインダクタ」及び「第2オンチップインダクタ」に相当する。
そして、引用発明の「巻回軸を一致させて設けた螺旋状インダクタ16及び螺旋状インダクタ17とを含むトランス」も、「半導体基板10」に形成されているから、本願発明1の「第1オンチップ変圧器」に相当する。

(イ)引用発明の「前記螺旋状インダクタ16及び前記螺旋状インダクタ17が形成され、シリコン基板を用いた半導体基板10」と、本願発明1の「前記第1、第2、第3、及び第4オンチップインダクタ、並びに前記第1オンチップトランジスタが配置されている基板」とは、「前記第1、第2」「オンチップインダクタ」が「配置されている基板」である点で共通する。

(ウ)本願明細書には以下の記載がある。
a 「【0006】
図1……従来、オンチップインダクタは通常、BEOL部分106での1つ又は複数の金属層M1-Mnにおける2次元形状を用いて製造される。」
b 「【0015】
貫通シリコンビア(TSV)を用いた3次元オンチップインダクタは、集積回路及び変圧器で使用することができる。3次元オンチップインダクタは、より狭い空間においてより高いインダクタンスを作り出すことができ、故に多くの利用可能なオンチップの源を解放することができる。」
c 「【0019】
3次元オンチップ変圧器がまた開示される。3次元オンチップ変圧器は、第1オンチップインダクタ及び第2オンチップインダクタを含む。」
d 「【0020】
3次元オンチップ無線周波増幅器がまた開示される。3次元オンチップ無線周波増幅器は、第1オンチップ変圧器と、第2オンチップ変圧器と、第1オンチップトランジスタとを含む。第1オンチップ変圧器は、第1オンチップインダクタ及び第2オンチップインダクタを含む。」
そうすると、本願発明1の「3次元オンチップ無線周波増幅器」が「3次元オンチップ」構造を有するのは、当該「3次元オンチップ無線周波増幅器」が、従来の基板平面上に形成されるという2次元構造のインダクタとは異なり、「基板」の「上面」及び「下面」に配置された「セグメント」を「貫通シリコンビア」によって接続するという立体的な「3次元オンチップ」構造を有する「インダクタ」を有するからであると認められる。
これに対して、引用発明の前記「螺旋状インダクタ16」及び前記「螺旋状インダクタ17」も、「半導体基板10の表面11側」に配列された「表面側の配線パターン」と「前記半導体基板10の裏面12側」に配列され「裏面側の配線パターン」とを、「前記半導体基板10の表面11側から裏面12側に貫通する貫通電極」で「接続する」という構造を有しているから、3次元オンチップインダクタと云いうると認められる。
そうすると、引用発明の「前記螺旋状インダクタ16及び前記螺旋状インダクタ17が形成され、シリコン基板を用いた半導体基板10と、を含む半導体装置1」と、本願発明1の「前記第1、第2、第3、及び第4オンチップインダクタ、並びに前記第1オンチップトランジスタが配置されている基板と、を含む3次元オンチップ無線周波増幅器」とは、「前記第1、第2」「オンチップインダクタ」が「配置されている基板と、を含む3次元オンチップ」装置である点で共通する。

(エ)引用発明の「前記螺旋状インダクタ16及び前記螺旋状インダクタ17のそれぞれ」が「前記半導体基板10の表面11側に平行かつ一列に配列され、銅、金、銀、錫、インジウム、アルミニウム、ニッケル、クロム等の導電体で形成される複数の表面側の配線パターン」と「前記半導体基板10の裏面12側に平行かつ一列に配列され、前記導電体で形成される複数の裏面側の配線パターン」と「前記表面側の配線パターン及び前記裏面側の配線パターンのそれぞれの端部に形成され、前記半導体基板10の表面11側から裏面12側に貫通する貫通電極」とを有することで「前記貫通電極は、前記表面側の配線パターンと前記裏面側の配線パターンとを、互いに鋭角をなすように接続することで、前記表面側の配線パターン→前記貫通電極→前記裏面側の配線パターン→前記貫通電極→前記表面側の配線パターンの繋がりが繰り返されることによって、前記貫通電極を両端とする構造を備え」ていることと、本願発明1の「前記第1、第2、第3、及び第4オンチップインダクタのそれぞれが、前記基板の上面に配置された第1金属層における複数の直線状の第1セグメントと、前記基板の下面に配置された第2金属層における複数の直線状の第2セグメントと、第1インダクタ入力部と、第2インダクタ入力部とを含み、前記第1及び第2インダクタ入力部が前記第1金属層及び前記第2金属層の一方に配置され、複数の貫通シリコンビアが前記第1インダクタ入力部及び前記第2インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第1セグメント及び前記複数の第2セグメントを結合し」ていることとは、「前記第1、第2」「オンチップインダクタのそれぞれが、前記基板の上面に配置された第1金属層における複数の直線状の第1セグメントと、前記基板の下面に配置された第2金属層における複数の直線状の第2セグメントと、第1インダクタ入力部と、第2インダクタ入力部とを含み、前記第1及び第2インダクタ入力部が前記第1金属層及び前記第2金属層の一方に配置され、複数の貫通シリコンビアが前記第1インダクタ入力部及び前記第2インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第1セグメント及び前記複数の第2セグメントを結合し」ている点で共通する。

(オ)引用発明においては、「前記螺旋状インダクタ16及び前記螺旋状インダクタ17のそれぞれの「前記貫通電極は、前記表面側の配線パターンと前記裏面側の配線パターンとを、互いに鋭角をなすように接続することで、前記表面側の配線パターン→前記貫通電極→前記裏面側の配線パターン→前記貫通電極→前記表面側の配線パターンの繋がりが繰り返されることによって、前記貫通電極を両端とする構造を備え」ているから、引用発明の「半導体基板10」を上面視すると、「各前記螺旋状インダクタ16,17」の「前記表面側の配線パターン」と「前記貫通電極」と「前記裏面側の配線パターン」とで形成される電流経路(すなわち「パス」)は蛇行形状を有しているものと認められる。
したがって、引用発明の「前記螺旋状インダクタ16及び前記螺旋状インダクタ17のそれぞれ」の「前記貫通電極は、前記表面側の配線パターンと前記裏面側の配線パターンとを、互いに鋭角をなすように接続することで、前記表面側の配線パターン→前記貫通電極→前記裏面側の配線パターン→前記貫通電極→前記表面側の配線パターンの繋がりが繰り返される」ことと、本願発明1の「前記パスは、基板上面視で蛇行形状または渦巻き形状を有しており、前記蛇行形状または前記渦巻き形状の各屈曲部に位置する前記貫通シリコンビアに結合された前記第1セグメントの延在方向と前記第2セグメントの延在方向とは直交して」いることとは、「前記パスは、基板上面視で蛇行形状を有しており、前記蛇行形状の各屈曲部に位置する前記貫通シリコンビアに結合された前記第1セグメントの延在方向と前記第2セグメントの延在方向とは」所定の角度をなす点で共通する。

(カ)引用発明の「螺旋状インダクタ16」と「螺旋状インダクタ17」とで、「トランス」が形成されている。したがって、前記「螺旋状インダクタ16」は前記「螺旋状インダクタ17」と誘導結合していると認められる。
よって、引用発明の「螺旋状インダクタ16」と「螺旋状インダクタ17」とで「トランス」を形成することは、本願発明1の「前記第1オンチップインダクタは前記第2オンチップインダクタに誘導結合され」ることに相当する。

(キ)以上から、本願発明1と引用発明とは、以下の点で一致し、以下の点で相違している。
<<一致点>>
「第1オンチップインダクタ及び第2オンチップインダクタを含む第1オンチップ変圧器と、
前記第1及び第2オンチップインダクタが配置されている基板と、を含む3次元オンチップ装置であって、
前記第1及び第2オンチップインダクタのそれぞれが、前記基板の上面に配置された第1金属層における複数の直線状の第1セグメントと、前記基板の下面に配置された第2金属層における複数の直線状の第2セグメントと、第1インダクタ入力部と、第2インダクタ入力部とを含み、前記第1及び第2インダクタ入力部が前記第1金属層及び前記第2金属層の一方に配置され、複数の貫通シリコンビアが前記第1インダクタ入力部及び前記第2インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第1セグメント及び前記複数の第2セグメントを結合し、
前記パスは、基板上面視で蛇行形状を有しており、前記蛇行形状の各屈曲部に位置する前記貫通シリコンビアに結合された前記第1セグメントの延在方向と前記第2セグメントの延在方向とは所定の角度をなしており、
前記第1オンチップインダクタは前記第2オンチップインダクタに誘導結合されている3次元オンチップ装置。」

<<相違点1>>
本願発明1は「第3オンチップインダクタ及び第4オンチップインダクタを含む第2オンチップ変圧器」を有するのに対して、引用発明は、そのような構成を有していない点。

<<相違点2>>
本願発明1は「ゲート、ドレイン、及びソースを含む第1オンチップトランジスタ」を有するのに対して、引用発明は、そのような構成を有していない点。

<<相違点3>
本願発明1は「前記第1、第2、第3、及び第4オンチップインダクタ、並びに前記第1オンチップトランジスタが配置されている基板」を有するのに対して、引用発明は「前記螺旋状インダクタ16及び前記螺旋状インダクタ17が形成される半導体基板10」を有する点。

<<相違点4>>
本願発明1は、「第3、及び第4オンチップインダクタのそれぞれ」も「前記基板の上面に配置された第1金属層における複数の直線状の第1セグメントと、前記基板の下面に配置された第2金属層における複数の直線状の第2セグメントと、第1インダクタ入力部と、第2インダクタ入力部とを含み、前記第1及び第2インダクタ入力部が前記第1金属層及び前記第2金属層の一方に配置され、複数の貫通シリコンビアが前記第1インダクタ入力部及び前記第2インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第1セグメント及び前記複数の第2セグメントを結合し」ているのに対して、引用発明は、そのような構成を有していない点。

<<相違点5>>
本願発明1の「各屈曲部に位置する前記貫通シリコンビアに結合された前記第1セグメントの延在方向と前記第2セグメントの延在方向とは直交して」いるのに対して、引用発明の「前記貫通電極は、前記表面側の配線パターンと前記裏面側の配線パターンとを、互いに鋭角をなすように接続する」点。

<<相違点6>>
本願発明1の「前記第3オンチップインダクタは前記第4オンチップインダクタに誘導結合され、前記第1、第2、第3、及び第4オンチップインダクタはアース端子でのみ互いに物理的に結合され」るのに対して、引用発明は、そのような構成を有していない点。

<<相違点7>>
本願発明1の「前記第1オンチップインダクタの第1インダクタ入力部は前記オンチップ無線周波増幅器の入力部に結合され、前記第2オンチップインダクタの第1インダクタ入力部は前記第1オンチップトランジスタの前記ゲートに結合され、前記第3オンチップインダクタの第1インダクタ入力部は前記第1オンチップトランジスタの前記ドレインに結合され、前記第4オンチップインダクタの第1インダクタ入力部は前記オンチップ無線周波増幅器の出力部に結合され、前記第1、第2、第3、及び第4オンチップインダクタの前記第2インダクタ入力部はアース端子に結合され、前記第1オンチップトランジスタの前記ソースはアース端子に結合されている」のに対して、引用発明は、そのような構成を有していない点。

<<相違点8>>
本願発明1は「3次元オンチップ無線周波増幅器」の発明であるのに対して、引用発明は「3次元オンチップ」構造を有する「半導体装置1」の発明である点。

ウ 本願発明1についての判断
上記各相違点のうち、相違点5について検討する。
(ア)引用文献1の段落【0009】には、「半導体基板10の表面11には、その長辺が上記裏面パターン14対して所定角度傾斜する平行四辺形の複数の配線パターン(以下、表面パターン13(1)?13(6)という)が、平行かつ一列に配列されて形成されている。」と記載されており、「貫通電極」で接続される前記「表面パターン13」と前記「裏面パターン14」とを直交させることは、引用文献1には記載も示唆もされていない。
そして、引用文献2ないし引用文献3には、インダクタの具体的形状については、何ら記載されていない。

(イ)また、引用文献1の前記段落【0009】の記載から、「表面パターン13の長辺」を「裏面パターン14」に対して90度の角度をなすように傾斜させた場合は、前記「表面パターン13」と前記「裏面パターン14」とで「螺旋状インダクタ」を形成できなくなると認められる。
したがって、引用発明においては、「貫通電極」で接続される前記「表面パターン13」と前記「裏面パターン14」とを単に直交させることには阻害要因があると認められる。

(ウ)したがって、引用文献1ないし引用文献3からでは、本願発明1の「各屈曲部に位置する前記貫通シリコンビアに結合された前記第1セグメントの延在方向と前記第2セグメントの延在方向とは直交して」いるという構成は、当業者が引用発明から容易に想到することができたとはいえない。

(エ)そして、本願発明1のように「前記蛇行形状または前記渦巻き形状の各屈曲部に位置する前記貫通シリコンビアに結合された前記第1セグメントの延在方向と前記第2セグメントの延在方向とは直交」させた場合、引用発明のように「前記貫通電極は、前記表面側の配線パターンと前記裏面側の配線パターンとを、互いに鋭角をなすように接続する」場合に比較して、「インダクタ」の「パス」がより長くなると認められる。
したがって、本願発明1は、相違点5に係る構成を備えることで、「インダクタ全体の金属長さを更に増加させ」て「より狭い空間においてより高いインダクタンスを作り出すことができ」るという、本願明細書の段落【0011】及び【0015】に記載された作用効果を奏すると認められる。

(オ)よって、他の相違点について検討するまでもなく、本願発明1は、当業者が引用発明に基づいて容易に発明をすることができたとは認められない。

エ 本願発明2と引用発明との対比
本願発明2と引用発明とを対比すると、上記イの検討から、本願発明2と引用発明とは、以下の点で一致し、以下の点で相違していると認められる。
<<一致点>>
「第1オンチップインダクタ及び第2オンチップインダクタを含む第1オンチップ変圧器と、
前記第1及び第2オンチップインダクタが配置されている基板と、を含む3次元オンチップ装置であって、
前記第1及び第2オンチップインダクタのそれぞれが、前記基板の上面に配置された第1金属層における複数の直線状の第1セグメントと、前記基板の下面に配置された第2金属層における複数の直線状の第2セグメントと、第1インダクタ入力部及び第2インダクタ入力部とを含み、前記第1及び第2オンチップインダクタのそれぞれの前記第1及び第2インダクタ入力部は前記第1金属層及び前記第2金属層の一方に配置され、複数の貫通シリコンビアが前記第1及び第2オンチップインダクタのそれぞれの前記第1インダクタ入力部及び前記第2インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第1セグメント及び前記複数の第2セグメントを結合し、
前記パスは、基板上面視で蛇行形状を有しており、前記蛇行形状の各屈曲部に位置する前記貫通シリコンビアに結合する前記第1セグメントの延在方向と前記第2セグメントの延在方向とは所定の角度をなしており、
前記第1オンチップインダクタは前記第2オンチップインダクタに誘導結合されている3次元オンチップ装置。」

<<相違点1>>
本願発明2は「第3オンチップインダクタ及び第4オンチップインダクタを含む第2オンチップ変圧器」と「第1インダクタ入力部及び第2インダクタ入力部を含む第5オンチップインダクタ」と「第1インダクタ入力部及び第2インダクタ入力部を含む第6オンチップインダクタ」とを有するのに対して、引用発明は、それらの構成を有していない点。

<<相違点2>>
本願発明2は「ゲート、ドレイン、及びソースを含む第1オンチップトランジスタ」と「ゲート、ドレイン、及びソースを含む第2オンチップトランジスタ」とを有するのに対して、引用発明は、それらの構成を有していない点。

<<相違点3>
本願発明2は「前記第1、第2、第3、第4、第5、及び第6オンチップインダクタ、並びに前記第1及び第2オンチップトランジスタが配置されている基板」を有するのに対して、引用発明は「前記螺旋状インダクタ16及び前記螺旋状インダクタ17が形成される半導体基板10」を有する点。

<<相違点4>>
本願発明2は、「第3、及び第4オンチップインダクタのそれぞれ」も「前記基板の上面に配置された第1金属層における複数の直線状の第1セグメントと、前記基板の下面に配置された第2金属層における複数の直線状の第2セグメントと、第1インダクタ入力部と、第2インダクタ入力部」を含むとともに、前記「第3、及び第4オンチップインダクタのそれぞれの前記第1及び第2インダクタ入力部が前記第1金属層及び前記第2金属層の一方に配置され」、「複数の貫通シリコンビア」が前記「第3、及び第4オンチップインダクタのそれぞれの前記第1インダクタ入力部及び前記第2インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第1セグメント及び前記複数の第2セグメントを結合し」ているのに対して、引用発明は、そのような構成を有していない点。

<<相違点5>>
本願発明2の「各屈曲部に位置する前記貫通シリコンビアに結合された前記第1セグメントの延在方向と前記第2セグメントの延在方向とは直交して」いるのに対して、引用発明の「前記貫通電極は、前記表面側の配線パターンと前記裏面側の配線パターンとを、互いに鋭角をなすように接続する」点。

<<相違点6>>
本願発明2の「前記第3オンチップインダクタは前記第4オンチップインダクタに誘導結合され、前記第1、第2、第3、及び第4オンチップインダクタはアース端子でのみ互いに物理的に結合され」るのに対して、引用発明は、そのような構成を有していない点。

<<相違点7>>
本願発明2の「前記第1オンチップインダクタの前記第1インダクタ入力部は前記オンチップ無線周波増幅器の入力部に結合され、前記第2オンチップインダクタの前記第1インダクタ入力部は前記第1オンチップトランジスタの前記ゲートに結合され、前記第3オンチップインダクタの前記第1インダクタ入力部は前記第2オンチップトランジスタの前記ドレインに結合され、前記第4オンチップインダクタの前記第1インダクタ入力部は前記オンチップ無線周波増幅器の出力部に結合され、前記第2オンチップトランジスタの前記ゲートは前記第1オンチップトランジスタの前記ドレインに結合され、前記第5及び第6オンチップインダクタの前記第1インダクタ入力部は供給電圧に結合され、前記第5オンチップインダクタの前記第2インダクタ入力部は前記第1オンチップトランジスタの前記ドレインに結合され、前記第6オンチップインダクタの前記第2インダクタ入力部は前記第2オンチップトランジスタの前記ドレインに結合され、前記第1、第2、第3、及び第4オンチップインダクタの前記第2インダクタ入力部はアース端子に結合され、前記第1及び第2オンチップトランジスタの前記ソースはアース端子に結合されている」のに対して、引用発明は、そのような構成を有していない点。

<<相違点8>>
本願発明2は「3次元オンチップ無線周波増幅器」の発明であるのに対して、引用発明は「3次元オンチップ」構造を有する「半導体装置1」の発明である点。

オ 本願発明2についての判断
上記各相違点のうち、相違点5について検討すると、上記ウと同じ理由により、本願発明2は、当業者が引用発明に基づいて容易に発明をすることができたとは認められない。

カ 本願発明3についての判断
本願発明3は、本願発明2をさらに限定したものであるので、本願発明2と同様に、当業者が引用発明に基づいて容易に発明をすることができたとは認められない。

(2)理由2(特許請求の範囲の記載要件)について
ア 請求項1について
平成27年12月24日付け手続補正書によって、請求項1における「BEOL部分」及び「RDL部分」との表現が削除され、これらの表現の代わりに「基板の上面」及び「基板の下面」との表現を用いて第1金属層及び第2金属層の配置位置を特定するように補正された。このことにより、請求項1に係る発明は明確となった。
よって、請求項1に対する当審拒絶理由2は解消した。

イ 請求項2の(ア)について
平成27年12月24日付け手続補正書によって、請求項2及び3における「第5インダクタ」及び「第6インダクタ」との記載をそれぞれ「第5オンチップインダクタ」及び「第6オンチップインダクタ」と補正し、用語が統一された。このことにより、請求項2及び3に係る発明は明確となった。
よって、請求項2に対する当審拒絶理由2(ア)は解消した。

ウ 請求項2の(イ)?(エ)について
平成27年12月24日付け手続補正書によって、請求項2を、本願の図16で示しているような3次元オンチップ無線周波増幅器の構成を特定する独立請求項となるように補正され、請求項2に係る発明が発明の詳細な説明に記載されたものとなるように補正された。
よって、請求項2に対する当審拒絶理由(イ)?(エ)は解消した。

(3)小括
したがって、本願発明1ないし本願発明3は、当業者が引用発明に基づいて容易に発明をすることができたものとはいえなくなった。
また、平成27年12月24日付けの手続補正によって、請求項1ないし請求項3は、特許請求の範囲の記載要件を満たすものとなった。
そうすると、もはや、当審で通知した拒絶理由1によって本願を拒絶することはできない。


第5 当審拒絶理由2について
1 当審拒絶理由2の概要
当審より平成28年2月2日付けで通知した最後の拒絶理由の概要は以下のとおりである。
「1.平成27年12月24日付けでした手続補正は、下記の点で願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてしたものでないから、特許法第17条の2第3項に規定する要件を満たしていない。
2.本件出願は、特許請求の範囲の記載が下記の点で不備のため、特許法第36条第6項第2号に規定する要件を満たしていない。

●理由1(新規事項)について
……(中略)……
しかしながら、当初明細書等には、基板上面視で蛇行形状または渦巻き形状のインダクタを構成すること(段落【0027】-【0031】、図7-10)、及び、基板上面視で直線形状を有するインダクタ同士が誘導結合すること(段落【0043】、【0047】-【0049】、図13、図15)は記載されているものの、基板上面視で蛇行形状または渦巻き形状のインダクタ同士が誘導結合することは記載されていない。そして、当該技術分野における技術常識を参酌しても、請求項1に記載の上記の構成が当初明細書等の記載から自明であるともいえない。
また、上記手続補正書の請求項2にも上記請求項1の記載と同様の記載があるが、当該請求項2の記載についても、当初明細書等には記載されておらず自明であるともいえない。

なお、当初明細書等には、基板上面視で蛇行形状または渦巻き形状のインダクタを構成した際、当該インダクタの周囲にどのような磁界が形成されるのか記載されていない。また、当該インダクタは特殊な形状であることから、その磁界分布が自明なものとも認められない。したがって、基板上面視で蛇行形状または渦巻き形状のインダクタ同士が適切に誘導結合するようにインダクタの配置等を決定することは、当業者に期待し得る程度を超える過度の試行錯誤を強いるものと認められる点にも留意されたい。

●理由2(明確性)について
・請求項 1-3
・備考:
請求項1には「複数の貫通シリコンビアが前記第1インダクタ入力部及び前記第2インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第1セグメント及び前記複数の第2セグメントを結合し、」と記載されていることから、請求項1に記載された発明は、パスが交差しないものと認められる。
また、請求項1には「前記パスは、基板上面視で蛇行形状または渦巻き形状をしており、」と記載されていることから、請求項1に記載された発明には、基板上面視で渦巻き形状のパスが含まれる。
他方、本願の段落【0009】には「らせん状の多重巻きインダクタ300はまた、その多重巻き部分302がリード310を横切ることにより重複領域312及び314を有するが、それらは層間の容量結合を引き起こし得る。」と記載されていることから、パスが基板上面視で渦巻き形状をしている場合の当該パスは「リード」部分を含むものであるから、当該パスは交差するものと認められる。
したがって、請求項1に係る発明の発明特定事項同士の関係が整合していないため、請求項1に係る発明は明確でない。
また、請求項1と同様の記載を含む請求項2、及び、請求項2を引用する請求項3も、請求項1と同様に明確でない。」

2 当審拒絶理由2についての判断
(1)理由1(新規事項)について
ア 本願明細書の段落【0027】?【0030】及び図7?9には、複数のセグメント及びTSVで形成される「パス」が「基板上面視で蛇行形状」を有しているインダクタ700が記載されている。
また、本願明細書の段落【0031】及び図10には、複数のセグメント及びTSVで形成される「パス」が「基板上面視」で「渦巻き形状」を有しているインダクタ1000が記載されている。
一方、本願明細書の段落【0034】、段落【0047】?【0049】、図13及び図15には、それぞれ複数のセグメント及びTSVで形成される「パス」が基板上面視で直線形状をなし「屈曲部」を有しない、2つのインダクタ1310と1320、2つのインダクタ1520と1522、あるいは、インダクタ1540と1542を、それぞれ、隣接させ対向させることで誘導結合させて変圧器を形成することが記載されている。

イ すなわち、複数のセグメント及びTSVで形成される「パス」が「基板上面視で蛇行形状または渦巻き形状を有しており、前記蛇行形状または前記渦巻き形状の各屈曲部に位置する前記貫通シリコンビアに結合された前記第1セグメントの延在方向と前記第2セグメントの延在方向とは直交して」いる2つのインダクタによって「変圧器」を形成することについて、本願明細書または図面には、明示の記載はない。

ウ ここで、それぞれ電流経路となっている2つの導電線路を「基板」上で隣接させ対向させた場合、両者が誘導結合することは、当業者の技術常識である。
そうすると、複数のセグメント及びTSVで形成される「パス」が「基板上面視で蛇行形状または渦巻き形状を有して」いる2つのインダクタを「基板」上で隣接させた場合、一方のインダクタの「パス」のうち、他方のインダクタの「パス」と隣接し対向する部分は、当該他方のインダクタの「パス」における隣接し対向する部分と誘導結合することは、平成28年8月8日付けの意見書において審判請求人が主張するとおり、出願時の技術常識に照らして、当業者であれば自明な事項といえる。

エ そして、複数のセグメント及びTSVで形成される「パス」が「基板上面視で蛇行形状または渦巻き形状を有して」いる2つのインダクタを「基板」上で隣接させた場合、上記のとおり、それぞれのインダクタの「パス」が互いに誘導結合する部分を有することが当業者に自明な事項である以上、この互いに誘導結合する部分が「変圧器」を構成することも、当業者には自明な事項であると認められる。

オ 以上から、請求項1及び請求項2に「前記パスは、基板上面視で蛇行形状または渦巻き形状を有しており、前記蛇行形状または前記渦巻き形状の各屈曲部に位置する前記貫通シリコンビアに結合」された「前記第1セグメントの延在方向と前記第2セグメントの延在方向とは直交しており」との事項を追加した平成27年12月24日付けでした手続補正は、本願明細書又は図面のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を追加しないものと認められる。
よって、当審拒絶理由2の理由1は解消した。

(2)理由2(明確性)について
ア 平成28年8月8日付け意見書において、審判請求人が主張するとおり、本願発明1ないし本願発明2において、「連続的で交差しないパス」の「入力」端は「前記第1インダクタ入力部及び前記第2インダクタ入力部」である。

イ 本願明細書には、「3次元オンチップインダクタ」の実施形態を開示する段落【0031】及び図10で明示されるように、「非対称ならせん形状」を有する「非対称インダクタ1000」の「インダクタ入力部1008、1010」から引き出されて、前記「非対称インダクタ1000」を「電気回路1018」に接続するリードが、前記「非対称インダクタ1000」の「パス」と交差していることが記載されている。
したがって、上面視すると「らせん形状」を有する前記「非対称インダクタ1000」は、その「パス」は連続する外部の「パス」と交差しているが、当該「非対称インダクタ1000」自体は、上記アによれば「インダクタ入力部1008、1010」を「入力」端とするから、「連続的で交差しないパス」を有するものである。

ウ そうすると、本願発明1及び本願発明2における発明特定事項である、「複数の貫通シリコンビア」が「前記第1インダクタ入力部及び前記第2インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第1セグメント及び前記複数の第2セグメントを結合」することと、「前記パスは、基板上面視で蛇行形状または渦巻き形状を有して」いることとは、本願明細書の発明の実施形態に関する記載に裏付けられているから、発明特定事項同士の関係が整合しており、したがって、本願発明1ないし本願発明2は明確であると認められる。
本願発明3も、同様の理由から、明確である。
よって、当審拒絶理由2の理由2は解消した。

(3)小括
したがって、平成27年12月24日付けでした手続補正は、本願明細書又は図面のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を追加しないものと認められる。
また、本願発明1ないし本願発明3は明確である。
そうすると、当審で通知した拒絶理由2によっては、本願を拒絶することはできない。

第6 むすび
以上のとおりであるから、原査定の理由によっては、本願を拒絶することはできない。
また、他に本願を拒絶すべき理由を発見しない。
よって、結論のとおり審決する。
 
審決日 2016-11-29 
出願番号 特願2012-533326(P2012-533326)
審決分類 P 1 8・ 121- WY (H01L)
P 1 8・ 537- WY (H01L)
P 1 8・ 55- WY (H01L)
最終処分 成立  
前審関与審査官 樫本 剛  
特許庁審判長 鈴木 匡明
特許庁審判官 飯田 清司
河口 雅英
発明の名称 3次元インダクタ及び変圧器  
代理人 黒田 晋平  
代理人 村山 靖彦  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ