• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H01L
管理番号 1321862
審判番号 不服2015-15762  
総通号数 205 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-01-27 
種別 拒絶査定不服の審決 
審判請求日 2015-08-26 
確定日 2016-12-06 
事件の表示 特願2013-532673「Ga2O3系半導体素子」拒絶査定不服審判事件〔平成25年 3月14日国際公開、WO2013/035845、請求項の数(4)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は,平成24年9月7日を国際出願日(国内優先権主張 優先日:平成23年9月8日)とする出願であって,その手続の経緯は以下のとおりである。
平成27年 1月 7日 審査請求
平成27年 2月19日 拒絶理由通知
平成27年 4月24日 意見書・手続補正
平成27年 5月18日 拒絶査定(以下,「原査定」という)
平成27年 8月26日 審判請求・手続補正
平成28年 7月29日 上申書
平成28年 8月25日 拒絶理由通知(以下,「当審拒絶理由」という)
平成28年10月11日 意見書・手続補正

第2 本願発明
本願の請求項1ないし4に係る発明は,平成28年10月11日付けの手続補正で補正された特許請求の範囲の請求項1ないし4に記載された事項により特定されるものと認められる。
そして,本願の請求項1に係る発明(以下,「本願発明」という。)は以下のとおりである。
「【請求項1】
第1の導電型を有するβ-Ga_(2)O_(3)基板と,
前記β-Ga_(2)O_(3)基板上に直接または他の膜を介して形成されたβ-Ga_(2)O_(3)単結晶膜と,
前記β-Ga_(2)O_(3)単結晶膜上に形成されたソース電極と,
前記β-Ga_(2)O_(3)基板の前記β-Ga_(2)O_(3)単結晶膜と反対側の面上に形成されたドレイン電極と,
前記β-Ga_(2)O_(3)単結晶膜中に形成され,前記ソース電極が接続された,第1の濃度に制御された前記第1の導電型のドーパントを含み,前記第1の導電型を有するコンタクト領域と,
前記β-Ga_(2)O_(3)単結晶膜上に第1のゲート絶縁膜を介して形成された,又は第2のゲート絶縁膜に覆われて前記β-Ga_(2)O_(3)単結晶膜中に埋め込まれたゲート電極と,
を含み,
前記β-Ga_(2)O_(3)基板は,(100)面から50°以上90°以下の角度だけ回転させた面を主面とし,
前記ゲート電極が前記β-Ga_(2)O_(3)単結晶膜上に前記第1のゲート絶縁膜を介して形成されている場合の前記β-Ga_(2)O_(3)単結晶膜は,前記第1の濃度よりも低く制御された第2の濃度の前記第1の導電型のドーパントを含む前記第1の導電型を有する膜であって,前記コンタクト領域を囲む前記第1の導電型と異なる第2の導電型又はi型(真性)のボディ領域を有し,
前記ゲート電極が前記第2のゲート絶縁膜に覆われてβ-Ga_(2)O_(3)単結晶膜中に埋め込まれている場合の前記β-Ga_(2)O_(3)単結晶膜は,前記第1の導電型と異なる第2の導電型を有する膜,又はドーパントを含まない膜である,Ga_(2)O_(3)系半導体素子。」

第3 原査定の理由の概要
本願発明は,その出願前に日本国内又は外国において,頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。

<引用文献一覧>
引用文献1 特開2009-111004号公報
引用文献2 特開2008-118011号公報
引用文献3 特開2006-269924号公報
引用文献4 特開2010-219130号公報
引用文献5 Min-Ying Tsai et al,β-Ga2O3 growth by plasma-assisted molecular beam epitaxy,J. Vac. Sci. Technol. A,2010年 3月,Vol.28, No.2,p.354-359
引用文献6 K.Iwaya et al,Atomically resolved silicon donor states of β-Ga2O3,Appl. Phys. Lett.,2011年 4月 4日,Vol.98, No.14,pp.142116
引用文献7 特開2009-126764号公報

・引用文献1-7
・備考
引用文献1(特に,【0014】,【0032】-【0065】,【図1】-【図11】),引用文献2(特に,【0001】,【0005】,【0024】-【0030】,【図1】),引用文献3(特に,【0002】,【0014】,【図1】)のいずれにも,SiC基板上に形成されたSiCエピタキシャル層を用いた縦型パワーMOSトランジスタの発明が記載されている。また,引用文献4(特に,【0002】,【0003】,【0025】-【0034】,【0036】,【図1】,【図2】)には,GaN基板上に形成されたGaNエピタキシャル層を用いた縦型パワーMOSトランジスタの発明が記載されている。本願発明と引用文献1-4に記載された発明と対比すると,基板,及び,単結晶膜の材料が,本願発明においては,β-Ga_(2)O_(3)であるのに対し,引用文献1-4のいずれにもその旨記載されていない点で相違する。
引用文献5(特に,I. INTRODUCTION,II. EXPERIMENT),引用文献6(特に,Abstract)に記載されているように,β-Ga_(2)O_(3)が広いバンドギャップを有する半導体(Eg=4.8eV)であること自体は周知であり,β-Ga_(2)O_(3)基板上にβ-Ga_(2)O_(3)膜をホモエピタキシャル成長させることも記載されている。また,引用文献1-4には,材料としてSiC,GaN等を採用するのは,これらが広いバンドギャップを有しているために耐圧に優れているからである旨記載されており,そもそも,引用文献7(特に,【0003】)に記載されているように, β-Ga_(2)O_(3)をトランジスタに用いたいという発想自体は知られている。
よって,引用文献1-4に記載された発明においても,SiC,GaN同様に,広いバンドギャップを有する材料であるβ-Ga_(2)O_(3)を引用文献5,6に記載された発明同様に採用し,基板,及び,単結晶膜の材料を,β-Ga_(2)O_(3)とすることは,当業者が容易になし得ることである。

第4 原査定の理由の判断
1 引用発明1を主引用発明とする理由について
(1)引用文献1の記載
ア 引用文献1
原査定の拒絶の理由で引用された,本願優先日前に日本国内において頒布された刊行物である,特開2009-111004号公報(以下,「引用文献1」という。)には,図面とともに以下の記載がある。
(ア)「【0014】
上記半導体層を構成する半導体にワイドバンドギャップ半導体を採用することにより,絶縁ゲート型電界効果トランジスタの耐圧を向上させるとともに,オン抵抗を低減して低損失化することが可能となる。なお,ワイドバンドギャップ半導体としては,たとえば炭化珪素(SiC),窒化ガリウム(GaN),窒化アルミニウム(AlN),ダイヤモンドなどが挙げられる。」
(イ)「【0032】
(実施の形態1)
図1は,本発明の一実施の形態である実施の形態1における絶縁ゲート型電界効果トランジスタ(MISFET)の構成を示す概略断面図である。図1を参照して,実施の形態1におけるMISFETについて説明する。
【0033】
図1を参照して,実施の形態1におけるMISFET1は,ワイドバンドギャップ半導体であるSiCからなり,導電型がn型(第1導電型)の基板であるn^(+)SiC基板10と,導電型がn型(第1導電型)の半導体層としてのn^(-)SiC層20と,導電型がp型(第2導電型)の第2導電型領域としての一対のpウェル21と,導電型がn型(第1導電型)の高濃度第1導電型領域としてのn^(+)ソース領域22とを備えている。n^(+)SiC基板10は,六方晶SiCからなり,高濃度のn型不純物(導電型がn型である不純物)を含んでいる。n^(-)SiC層20は,n^(+)SiC基板10の一方の主面上に形成され,n型不純物を含むことにより導電型がn型となっている。n^(-)SiC層20に含まれるn型不純物は,たとえばN(窒素)であり,n^(+)SiC基板10に含まれるn型不純物よりも低い濃度で含まれている。
【0034】
一対のpウェル21は,n^(-)SiC層20において,n^(+)SiC基板10側の主面である第1の主面20Aとは反対側の主面である第2の主面20Bを含むように互いに分離して形成され,p型不純物(導電型がp型である不純物)を含むことにより,導電型がp型(第2導電型)となっている。pウェル21に含まれるp型不純物は,たとえばアルミニウム(Al),硼素(B)などであり,n^(+)SiC基板10に含まれるn型不純物よりも低い濃度で含まれている。
【0035】
n^(+)ソース領域22は,第2の主面20Bを含み,かつpウェル21に取り囲まれるように,一対のpウェル21のそれぞれの内部に形成されている。n^(+)ソース領域22は,n型不純物,たとえばP,Asなどをn^(-)SiC層20に含まれるn型不純物よりも高い濃度で含んでいる。
【0036】
さらに,図1を参照して,MISFET1は,絶縁膜としてのゲート絶縁膜30と,電極としてのゲート電極40と,一対のソースコンタクト電極80と,層間絶縁膜50と,ソース電極60と,第2の電極としてのドレイン電極70とを備えている。
【0037】
ゲート絶縁膜30は,第2の主面20Bに接触し,一方のn^(+)ソース領域22の上部表面から他方のn^(+)ソース領域22の上部表面にまで延在するようにn^(-)SiC層20の第2の主面20B上に形成され,ダイヤモンドライクカーボン(DLC)からなっている。また,ゲート絶縁膜30を構成するDLCは,50原子%以上65原子%以下の水素を含んでいる。ここで,ゲート-ソース間の絶縁を十分に確保する観点から,ゲート絶縁膜30の厚みは20nm以上であることが好ましい。一方,ゲート電圧によりFETのオン/オフ動作を容易に行なうことを可能とする観点から,ゲート絶縁膜30の厚みは100nm以下であることが好ましい。また,ゲート絶縁膜30を構成するDLCに含まれる水素の濃度は,たとえばERDA(Elastic Recoil Detection Analysis;弾性反跳粒子検出),EELS(Electron Energy-Loss Spectroscopy;電子エネルギー損失分光),SIMS(Secondary Ion Mass Spectrometry;2次イオン質量分析)などの方法により測定することができる。
【0038】
ゲート電極40は,一方のn^(+)ソース領域22上から他方のn^(+)ソース領域22上にまで延在するように,ゲート絶縁膜30に接触して配置されている。また,ゲート電極40は,Al,ポリシリコンなどの導電体からなっている。
【0039】
ソースコンタクト電極80は,一対のn^(+)ソース領域22上のそれぞれから,ゲート絶縁膜30から離れる向きに延在するとともに,第2の主面20Bに接触して配置されている。また,ソースコンタクト電極80は,たとえばNiSi(ニッケルシリサイド)など,n+ソース領域22とオーミックコンタクト可能な材料からなっている。
・・・
【0042】
ドレイン電極70は,n^(+)SiC基板10においてn^(-)SiC層20が形成される側とは反対側の主面に接触して形成されている。このドレイン電極70は,たとえばNiSiなど,n+SiC基板10とオーミックコンタクト可能な材料からなっており,n+SiC基板10と電気的に接続されている。」
(ウ)「【0050】
次に,図2を参照して,工程(S20)としてエピタキシャル成長工程が実施される。この工程(S20)では,n^(+)SiC基板10上に第1導電型の半導体層が形成される。具体的には,図3を参照して,エピタキシャル成長によりn^(+)SiC基板10上にn^(-)SiC層20が形成される。エピタキシャル成長は,たとえば原料ガスとしてSiH_(4)(シラン)とC_(3)H_(8)(プロパン)との混合ガスを採用して実施することができる。このとき,n型不純物として,たとえば窒素を導入する。これにより,n^(+)SiC基板10に含まれるn型不純物よりも低い濃度のn型不純物を含むn^(-)SiC層20を形成することができる。」
イ 引用発明1
前記アより,引用文献1には次の発明(以下,「引用発明1」という。)が記載されていると認められる。
「n^(+)SiC基板と,n^(+)SiC基板の一方の主面上に形成されたn^(-)SiC層と,n^(-)SiC層において第2の主面があり,第2の主面に接触して配置され,n^(+)ソース領域上から延在するソースコンタクト電極と,n^(+)SiC基板においてn^(-)SiC層が形成される側とは反対側の主面に接触して形成されているドレイン電極と,第2の主面を含み,n型不純物をn^(-)SiC層に含まれるn型不純物よりも高い濃度で含んでいるn^(+)ソース領域と,n^(-)SiC層において形成されn^(+)ソース領域を取り囲み導電型がp型のpウェルと,第2の主面に接触したゲート絶縁膜に接触して配置されているゲート電極と,を含むMISFET。」
(2)引用文献2の記載
ア 引用文献2
原査定の拒絶の理由で引用された,本願優先日前に日本国内において頒布された刊行物である,特開2008-118011号公報(以下,「引用文献2」という。)には,図面とともに以下の記載がある。
(ア)「【技術分野】
【0001】
この発明は,縦型MOSFETおよびその製造方法に関わるもので,特にシリコンカーバイド(以下SiCと呼ぶ)や窒化ガリウム(以下GaNと記す)を代表とするバンドギャップが3eV程度と,シリコン半導体の1.08eVより広いワイドバンドギャップ半導体を主たる半導体基板の構成材料とするものである。」
(イ)「【0025】
図1-1?図1-3に示す(a)?(g)では,本発明にかかる縦型MOSFETの製造プロセスを順に示す。(a)において,n型高不純物濃度のワイドバンドギャップ半導体材料としてはSiCやGaNのいずれでもよいが,ここではSiCとして以下の説明を進める。理解し易くするために,以下の製造プロセスではMOSFETの主電流が流れる活性部と活性部を取り巻く周辺部に位置し,耐圧の信頼性を確保するための耐圧構造とに分けて説明する。まず,SiC-n^(+)半導体基板1の上に,SiCエピタキシャル成長により形成されるn型高不純物濃度のバッファ層2,さらにその上に,n^(-)ドリフト層3がSiCエピタキシャル成長により,耐圧の維持可能を考慮した不純物濃度と厚さを有するように形成される,さらにその上にSiCエピタキシャル成長またはイオン注入により所定の不純物濃度と厚さに形成されるpベース層4,最後に高不純物濃度n^(+)ソース層5をSiCエピタキシャル成長またはイオン注入により順次成膜する。ただし,GaN半導体を用いる場合は,イオン注入法は困難であるので,エピタキシャル成長により形成することが好ましい。それぞれの層は設計により異なる値をとり得るが,一例を挙げると,n^(+)バッファ層2は,不純物濃度1×10^(19)?1×10^(21)cm-^(3)で,厚さは1?5μmが好ましい。n^(-)ドリフト層3は,不純物濃度5×10^(15)?1×10^(17)cm^(-3)で,厚さは5?15μmが好ましい。pベース層4は,不純物濃度5×10^(17)?1×10^(21)cm^(-3)で,厚さ0.5?2μm程度にする。n^(+)ソース層5は,不純物濃度1×10^(19)?1×10^(21)cm^(-3)で,厚さ0.2?1μm程度が好ましい。この工程を本発明にかかる製造方法における第一工程とする。
【0026】
(b)では,トレンチゲート構造部分を形成するために,まず,異方性のドライエッチング,たとえば,RIE(Reactive Ion Etching)エッチング法などの公知技術により,トレンチ状にエッチングしトレンチ100を形成する。このトレンチ100の深さも設計により異なるが,少なくともpベース層4より深くする必要がある。トレンチ100の表面幅は0.5?2μm程度とする。この工程を本発明にかかる製造方法における第二工程とする。
・・・
【0028】
(d)では,前述と同様の異方性のドライエッチングを用いて,前記(c)で形成したp型のSiCエピタキシャル半導体層6aの,基板主面に平行な層部分を除去して,トレンチ100の側壁部分のp型チャネル形成層6のみを残すようにする。
(e)では,表面に熱酸化またはCVD法によりゲート絶縁膜7となるSiO2膜やSi3N4膜を形成する。SiCでは熱酸化によりSiO2膜を形成することも可能である。
【0029】
(f)ではゲート電極8とするために,ゲート電極材料を充填し,ゲートのパターンにエッチングして形成する。ゲート電極材料は通常は導電性ポリシリコンが用いられる。好ましくはトレンチ100を完全に埋めるようにしたほうがよい。完全に埋め込まれない場合には,表面に溝が残るために,その後の工程において,フォトレジストを塗布したりするときに正常に膜が塗られないなど,工程トラブルが発生し易くなる。前記(c)から(f)までの説明における工程を本発明にかかる製造方法における第三工程とする。
【0030】
(g)においては,pベース領域4およびn^(+)ソース領域5の表面に共通にオーミック接触するソース電極10およびSiC-n^(+)半導体基板1の裏面にオーミック接触するドレイン電極9を形成する。これらの金属電極にはNi,Ti,Alなどの積層膜が用いられる。」
(ウ)図1-3には,トレンチ100内にゲート絶縁膜7を介してゲート電極8が充填されることが記載されている。
イ 前記アより,引用文献2には次の発明(以下,「引用発明2」という。)が記載されていると認められる。
「SiC-n^(+)半導体基板の上に,n型高不純物濃度のバッファ層,さらにその上に,n^(-)ドリフト層,さらにその上にpベース層,最後に高不純物濃度n^(+)ソース層をSiCエピタキシャル成長により順次成膜し,pベース層より深いトレンチ内にゲート絶縁膜を介してゲート電極が充填され,pベース層およびn^(+)ソース層の表面にオーミック接触するソース電極10およびSiC-n^(+)半導体基板の裏面にオーミック接触するドレイン電極を形成してなる縦型MOSFET。」
(3)引用文献3の記載と引用発明3
ア 引用文献3
原査定の拒絶の理由で引用された,本願優先日前に日本国内において頒布された刊行物である,特開2006-269924号公報(以下,「引用文献3」という。)には,図面とともに以下の記載がある。
(ア)「【背景技術】
【0002】
炭化珪素半導体は,バンドギャップが4H-SiCで3.25eVとSiの1.12eVに対して3倍程度大きく,電界強度がSi(0.3MV/cm)より1桁近く大きくなる(2?4MV/cm)という特徴を持つ。電力用半導体素子においては,素子がオン状態におけるオン抵抗が,以下の式のように電界強度の3乗に逆比例して減少,また移動度の逆数に比例して減少する。R_(DRIFT)=(4BV^(2))/(μεE_(CR)^(3)) ・・式(1)ここで,BVは絶縁耐圧,μはキャリアの移動度,εは半導体の誘電率,E_(CR)は半導体の臨界電界強度である。このR_(DRIFT)がユニポーラデバイスの最小オン抵抗であり,このオン抵抗と絶縁耐圧との関係がユニポーラリミットと呼ばれる。
従って,移動度がSiより低いことと考え合わせても,Siと比べて数100分の1にオン抵抗を低減することができ,次世代の電力用半導体素子として期待されている。現在までに,ダイオード,トランジスタ,サイリスタなど様々な構造のデバイスが試作され,その一部が実用化されている。
【0003】
その中で図3にトランジスタの一形態であるトレンチゲート構造を持つUMOSFETの1セルの断面図を示す。n型低抵抗基板1上にn型ドリフト層2をエピタキシャル成長させ,さらにp型ベース領域3をエピタキシャル成長させる。その後,窒素(N)あるいは燐(P)のイオン注入によりソース領域4を形成する。その後,Reactive Ion Etching法により,トレンチ11を形成し,そのトレンチ11を覆うようにゲート酸化膜6をそしてゲート酸化膜6上にゲート電極7を形成する。このゲート電極7を層間絶縁膜10で覆った後,ベース層3とソース領域4にソース電極が接触できるように層間絶縁膜10をエッチングして窓開けし,ソース電極8を形成する。最後にドレイン電極9をウェハ裏面に形成してnチャネル型UMOSFETが完成する。」
(イ)図3には,p型ベース領域3内にソース領域4が形成されること,及びトレンチ11がn型ドリフト層2に達する深さで形成されること,ソース電極8がp型ベース領域3上に形成されること,ソース領域4がn^(+)であること,が記載されている。
イ 引用発明3
前記アより,引用文献3には次の発明(以下,「引用発明3」という。)が記載されていると認められる。
「炭化珪素半導体素子であって,n型低抵抗基板上にn型ドリフト層をエピタキシャル成長させ,さらにp型ベース領域をエピタキシャル成長させ,その後,p型ベース領域内にソース領域を形成し,その後,n型ドリフト層に達する深さでトレンチを形成し,そのトレンチを覆うようにゲート酸化膜をそしてゲート酸化膜上にゲート電極を形成し,ソース領域にソース電極が接触できるように形成し,最後にドレイン電極9をウェハ裏面に形成してなるnチャネル型UMOSFET。」
(4)引用文献4の記載
ア 引用文献4
原査定の拒絶の理由で引用された,本願優先日前に日本国内において頒布された刊行物である,特開2010-219130号公報(以下,「引用文献4」という。)には,図面とともに下記の記載がある。
(ア)「【技術分野】
【0001】
本発明は,半導体装置およびその製造方法に関し,より特定的には,GaN(窒化ガリウム)を含む半導体層を備える半導体装置およびその製造方法に関する。
【背景技術】
【0002】
GaNは,紫外光領域のバンドギャップを有しているため,青色や紫外光などの短波長の光を発振するレーザ装置などの光デバイスの材料としての応用が進められてきた。そして,GaNを用いた光デバイスにおいては,外部の配線(ワイヤなど)を接続するためのパッド電極として,低抵抗であるAuが採用されていた。
【0003】
広いバンドギャップを有している性質や,高いキャリア移動度および破壊電界強度を有している性質に鑑みて,近年,GaNを光デバイスとしての用途のみならず,ショットキーバリアダイオード(SBD)やトランジスタなどのパワー半導体デバイスにも適用しようという試みが活発化している。GaNを用いたパワー半導体デバイスにおいては,大電流を流す必要性から,パワー半導体デバイスと外部装置との間の接続には,通常Alよりなる200μm以上の大径の配線(ワイヤ)が用いられる。」
(イ)「【0025】
(実施の形態2)
図2は,本発明の実施の形態2における半導体装置の構成を模式的に示す断面図である。図1を参照して,本実施の形態における半導体装置としての縦型nチャネルMOSFET101は,半導体層11と,電極としてのゲート電極12と,ソース電極13と,ドレイン電極14とを備えている。半導体層11の上面にはトレンチ11aが形成されており,トレンチ11aの内壁面およびトレンチ11a付近の半導体層11の上面には,ゲート絶縁膜19を挟んでゲート電極12が形成されている。また,半導体層11の上面におけるトレンチ11aおよびゲート絶縁膜19が形成されていない部分には,ソース電極13が形成されている。半導体層11の下面にはドレイン電極14が形成されている。
【0026】
半導体層11は,基板15と,n型ドリフト層16と,p型ボディ層17と,n型層18とを含んでいる。基板15上にはn型ドリフト層16が形成されており,n型ドリフト層16上にはp型ボディ層17が形成されており,p型ボディ層17上にはn型層18が形成されている。トレンチ11aはn型層18およびp型ボディ層17を貫通し,n型ドリフト層16にまで達している。基板15,n型ドリフト層16,p型ボディ層17,n型層18は,いずれもGaNを含んでおり,たとえばGaNよりなっている。n型ドリフト層16のn型不純物濃度は,基板15およびn型層18のn型不純物濃度よりも低くなっている。
【0027】
ゲート電極12は,電極本体6と,バリア層7と,接続用電極(パッド電極)8とを含んでいる。電極本体6はゲート絶縁膜19上に形成されており,電極本体6上にはバリア層7が形成されており,バリア層7上には接続用電極8が形成されている。接続用電極8は,MOSFET101のゲート電極12と外部機器とを電気的に接続するための配線が直接接続される部分である。電極本体6,バリア層7,および接続用電極8の構成は,実施の形態1における電極本体,バリア層,および接続用電極の構成と同様であるので,その説明は繰り返さない。
【0028】
ソース電極13はオーミック電極13aとオーミック電極13bとを有している。オーミック電極13aはトレンチ11aの周囲を取り囲むように形成されており,たとえばTi/Alの積層膜よりなっている。オーミック電極13bはオーミック電極13aの周囲を取り囲むように形成されており,p型ボディ層17およびオーミック電極13aと電気的に接続されている。オーミック電極13bはたとえばNi/Auの積層膜よりなっている。また,ドレイン電極14は基板15の下面全面に形成されており,たとえばTi/Alよりなっている。」
(ウ)図2には,オーミック電極13bがp型ボディ層17上に形成されることが記載されていると認められる。
イ 引用発明4
前記アより,引用文献4には次の発明(以下,「引用発明4」という。)が記載されていると認められる。
「GaNを用いた半導体デバイスにおいて,n型の基板上にn型ドリフト層が形成されており,n型ドリフト層上にはp型ボディ層が形成されており,p型ボディ層上にはn型層が形成されているGaNからなる半導体層を備え,p型ボディ層を貫通しn型ドリフト層にまで達しているトレンチの内壁面にはゲート絶縁膜を挟んでゲート電極が形成されており,p型ボディ層上にはソース電極が形成されており,基板の下面全面にドレイン電極が形成されている縦型nチャネルMOSFET。」
(5)引用文献5の記載
ア 引用文献5
原査定の拒絶の理由で引用された,本願優先日前に外国において頒布された刊行物である,Min-Ying Tsai et al, β-Ga_(2)O_(3) growth by plasma-assisted molecular beam epitaxy, J. Vac. Sci. Technol. A, 2010年3月, Vol.28, No.2, p.354-359(以下,「引用文献5」という。)には,図面とともに下記の記載がある。(訳は当審で作成した。)
(ア)「The authors demonstrate the heteroepitaxial and homoepitaxial growth of single crystalline β-Ga_(2)O_(3) by plasma-assisted molecular beam epitaxy. Phase-pure(-201) and (100)β-Ga_(2)O_(3) thin films were grown on c-plane sapphire and (100) β-Ga_(2)O_(3) substrates, respectively.」(354頁上段1-3行)
(訳:本著者は,プラズマアシスト分子線エピタキシーによる単結晶β-Ga_(2)O_(3)のヘテロエピタキシャル及びホモエピタキシャル成長を示す。相純粋な(-201)及び(100)のβ-Ga_(2)O_(3)薄膜がサファイアのc面及びβ-Ga_(2)O_(3)基板の(100)面上に成長した。)
(イ)「I.INTRODUCTION
Transparent conductive oxides (TCOs) with relatively wide band gaps such as ZnO, SnO_(2), andβ-Ga_(2)O_(3) have generated much interest due to their important electrical and optical properties. Among those TCOs, beta-gallium oxide,β-Ga_(2)O_(3) is highly transparent from the visible to ultraviolet due to its wide band gap, Eg=4.8 eV. For many years, a large effort for the development of (Al,Ga)N based devices, especially UV light emitting diodes and laser diodes, has been made to replace low-efficiency mercury lamps and gas lasers.」(354頁左下欄1-11行)
(訳:1.導入
ZnO, SnO_(2) 及びβ-Ga_(2)O_(3) のような,比較的大きなバンドギャップを有する透明で導電性の酸化物(TCO)は,その重要な電気的光学的特性のゆえに大きな関心を惹起してきた。このようなTCOの中で,ベータ酸化ガリウムは,その4.8eVという大きなバンドギャップのゆえに可視光から紫外光まで高度に透明である。長年の間,効率の悪い水銀灯やガスレーザーを置き換えるために,窒化アルミニウム/ガリウムに基づくデバイス,特に紫外光LEDやレーザーダイオード,の開発に多大な努力が払われてきた。)
イ 引用発明5
前記アより,引用文献5には,次の発明(以下,「引用発明5」という。)が記載されていると認められる。
「β-Ga_(2)O_(3)は,4.8eVという大きなバンドギャップを有し,β-Ga_(2)O_(3)薄膜をβ-Ga_(2)O_(3)基板の(100)面上に成長させること。」
(6)引用文献6の記載
ア 引用文献6
原査定の拒絶の理由で引用された,本願優先日前に外国において頒布された刊行物である,K. Iwaya et al, Atomically resolved silicon donor states of ,Appl. Phys. Lett., 2011年4月7日, Vol. 98, No.14 , p. 142116(以下,「引用文献6」という。)には,図面とともに下記の記載がある。(訳は当審で作成した。)
(ア)「The electronic states of silicon donors in a wide gap semiconductor, β-Ga_(2)O_(3)(100), have been studied using low-temperature scanning microscopy.」(142116-1頁上段1-2行)
(訳:大きなバンドギャップを有する半導体であるβ-Ga_(2)O_(3)(100)面内のシリコンドナーの電子の状態について,低温トンネル走査顕微鏡を用いて研究されてきた。)
(イ)「Beta-type gallium oxide(β-Ga_(2)O_(3)) has attracted considerable interest because of its transparency well into the ultraviolet region, along with high electrical conductivity. A variety of applications utilizing these properties have been studied, such as optoelectronic devises and semiconducting lasers.」(142116-1頁左下欄1-6行)
(訳:ベータ型の酸化ガリウム(β-Ga_(2)O_(3))は,その紫外光領域まで十分に及ぶ透明性と,高い導電性のゆえに,かなりの関心を惹起してきた。これらの特性を利用した,光電子デバイスや半導体レーザーなどの多様な応用が研究されてきた。)
イ 引用発明6
前記アより,引用文献6には次の発明(以下,「引用発明6」という。)が記載されていると認められる。
「大きなバンドギャップを有する半導体であるβ-Ga_(2)O_(3)の透明性と,高い導電性を利用して応用すること。」
(7)引用文献7の記載
ア 引用文献7
原査定の拒絶の理由で引用された,本願優先日前に日本国内において頒布された刊行物である,特開2009-126764号公報(以下,「引用文献7」という。)には,図面とともに下記の記載がある。
「【背景技術】
【0002】
酸化ガリウム(Ga_(2)O_(3))は,酸化アルミニウム(Al_(2)O_(3))と同様に結晶多形が存在し,結晶構造の異なるα,β,γ,δ,εの5つが知られている(非特許文献1参照)。このうち,安定構造であるベータ型の酸化ガリウム(β-Ga_(2)O_(3))は単斜晶系に属し,β-gallia構造と呼ばれる結晶構造をとる。一方,β-Ga_(2)O_(3)以外は低温で準安定であり,アルファ型の酸化ガリウム(α-Ga_(2)O_(3))は三方晶系に属してサファイアと同じcorundum構造をとる。また,ガンマ型の酸化ガリウム(γ-Ga_(2)O_(3))はγ-Al_(2)O_(3)と同様にspinel構造をとる。
【0003】
安定構造であるβ-Ga_(2)O_(3)については,既に酸素センサー,電界効果型トランジスター(FET),深紫外受光素子,透明導電膜,GaN系FETのゲート材料,GaN薄膜成長用基板等の各種応用が検討されている。また,α-Ga_(2)O_(3)については蛍光体への応用が研究されている。」
イ 引用発明7
前記アより,引用文献7には,次の発明(以下,「引用発明7」という。)が記載されていると認められる。
「安定構造であるβ-Ga_(2)O_(3)については,電界効果型トランジスターへの応用が検討されること。」
(8)本願発明と引用発明1との対比
ア 前記(1)ア(ア)及び(6)イより,本願発明における「β-Ga_(2)O_(3)」と引用発明1における「SiC」とは,「ワイドバンドギャップ半導体」という点で共通すると認められる。そして,引用発明1の「n」は,本願発明の「第1の導電型」に相当すると認められる。すると,本願発明の「第1の導電型を有するβ-Ga_(2)O_(3)基板」と引用発明1の「n^(+)SiC基板」とは,「第1の導電型を有するワイドバンドギャップ半導体基板」という点で共通すると認められる。
イ 引用発明1の「n^(-)SiC層」は,前記(1)ア(ウ)のとおり,エピタキシャル成長により形成されるから「単結晶膜」であり,本願発明の「β-Ga_(2)O_(3)単結晶膜」と,「ワイドバンドギャップ半導体単結晶膜」という点で共通すると認められる。
すると,本願発明の「前記β-Ga_(2)O_(3)基板上に直接形成されたβ-Ga_(2)O_(3)単結晶膜」と引用発明1の「n^(+)SiC基板の一方の主面上に形成されたn^(-)SiC層」とは,「前記ワイドバンドギャップ半導体基板上に直接形成されたワイドバンドギャップ半導体単結晶膜」という点で共通すると認められる。
ウ 本願発明の「前記β-Ga_(2)O_(3)単結晶膜上に形成されたソース電極」と引用発明1の「n^(-)SiC層において第2の主面があり,第2の主面に接触して配置され・・・るソースコンタクト電極」とは,「前記ワイドバンドギャップ半導体単結晶膜上に形成されたソース電極」という点で共通すると認められる。
エ 本願発明の「前記β-Ga_(2)O_(3)基板の前記β-Ga_(2)O_(3)単結晶膜と反対側の面上に形成されたドレイン電極」と,引用発明1の「n^(+)SiC基板においてn^(-)SiC層が形成される側とは反対側の主面に接触して形成されているドレイン電極」とは,「前記ワイドバンドギャップ半導体基板の前記ワイドバンドギャップ半導体単結晶膜と反対側の面上に形成されたドレイン電極」という点で共通すると認められる。
オ 引用発明1の「n^(+)ソース領域」は,「第2の主面を含む」もので「第2の主面」は「n^(-)SiC層における」ものであるから,「n^(+)ソース領域」はn^(-)SiC層中にあり,また「ソースコンタクト電極」が「n^(+)ソース領域上から延在する」から,「n^(+)ソース領域」は「ソースコンタクト電極」と接続するものであり,「n^(+)ソース領域」は「n型不純物をn^(-)SiC層に含まれるn型不純物よりも高い濃度で含んでいる」からn型不純物すなわちドーパントの濃度が制御されているものである。してみると,引用発明1の「n^(+)ソース領域」は,「前記ワイドバンドギャップ半導体単結晶膜中に形成され,前記ソース電極が接続された,第1の濃度に制御された前記第1の導電型のドーパントを含み,前記第1の導電型を有するコンタクト領域」ということができる。すると,本願発明の「前記β-Ga_(2)O_(3)単結晶膜中に形成され,前記ソース電極が接続された,第1の濃度に制御された前記第1の導電型のドーパントを含み,前記第1の導電型を有するコンタクト領域」と,「前記ワイドバンドギャップ半導体単結晶膜中に形成され,前記ソース電極が接続された,第1の濃度に制御された前記第1の導電型のドーパントを含み,前記第1の導電型を有するコンタクト領域」という点で共通すると認められる。
カ 引用発明1の「ゲート電極」は,「第2の主面に接触したゲート絶縁膜に接触して配置されている」ものであり,ここで「第2の主面」は「n^(-)SiC層」におけるものであるから,「前記ワイドバンドギャップ半導体単結晶膜上に第1のゲート絶縁膜を介して形成されたゲート電極」ということができる。すると,本願発明の「前記β-Ga_(2)O_(3)単結晶膜上に第1のゲート絶縁膜を介して形成されたゲート電極」と,「前記ワイドバンドギャップ半導体単結晶膜上に第1のゲート絶縁膜を介して形成されたゲート電極」という点で共通すると認められる。
キ 前記オのとおり,引用発明1の「n^(+)ソース領域」は「n型不純物をn^(-)SiC層に含まれるn型不純物よりも高い濃度で含んでいる」から,「n^(-)SiC層」のn型不純物の濃度は「n^(+)ソース領域」の濃度すなわち「前記第1の濃度」より低いものであり,してみると引用発明1において「前記ワイドバンドギャップ半導体単結晶膜は,前記第1の濃度よりも低く制御された第2の濃度の前記第1の導電型のドーパントを含む前記第1の導電型を有する膜である」ということができる。すると,本願発明の「前記β-Ga_(2)O_(3)単結晶膜は,前記第1の濃度よりも低く制御された第2の濃度の前記第1の導電型のドーパントを含む前記第1の導電型を有する膜である」と,「前記ワイドバンドギャップ半導体単結晶膜は,前記第1の濃度よりも低く制御された第2の濃度の前記第1の導電型のドーパントを含む前記第1の導電型を有する膜である」という点で共通すると認められる。
ク 引用発明1の「n^(+)ソース領域を取り囲み導電型がp型のpウェル」は,本願発明の「コンタクト領域を囲む前記第1の導電型と異なる第2の導電型のボディ領域」に相当すると認められる。
ケ 引用発明1の「MISFET」と本願発明の「Ga_(2)O_(3)系半導体素子」は,「ワイドバンドギャップ半導体素子」という点で共通すると認められる。
コ してみると,本願発明と引用発明1とは,下記(ア)の点で一致し,下記(イ)の点で相違すると認められる。
(ア)一致点
「第1の導電型を有するワイドバンドギャップ半導体基板と,
前記ワイドバンドギャップ半導体基板上に直接形成されたワイドバンドギャップ半導体単結晶膜と,
前記ワイドバンドギャップ半導体単結晶膜上に形成されたソース電極と,
前記ワイドバンドギャップ半導体基板の前記ワイドバンドギャップ半導体単結晶膜と反対側の面上に形成されたドレイン電極と,
前記ワイドバンドギャップ半導体単結晶膜中に形成され,前記ソース電極が接続された,第1の濃度に制御された前記第1の導電型のドーパントを含み,前記第1の導電型を有するコンタクト領域と,
前記ワイドバンドギャップ半導体単結晶膜上に第1のゲート絶縁膜を介して形成されたゲート電極と,
を含み,
前記ゲート電極が前記ワイドバンドギャップ半導体単結晶膜上に前記第1のゲート絶縁膜を介して形成されている場合の前記ワイドバンドギャップ半導体単結晶膜は,前記第1の濃度よりも低く制御された第2の濃度の前記第1の導電型のドーパントを含む前記第1の導電型を有する膜であって,前記コンタクト領域を囲む前記第1の導電型と異なる第2の導電型のボディ領域を有する,ワイドバンドギャップ半導体素子。」
(イ)相違点
a 相違点1
本願発明の「ワイドバンドギャップ半導体」は「β-Ga_(2)O_(3)」であるのに対し,引用発明1の「ワイドバンドギャップ半導体」は「SiC」である点。
b 相違点2
本願発明においては「前記β-Ga_(2)O_(3)基板は,(100)面から50°以上90°以下の角度だけ回転させた面を主面」とするのに対し,引用発明1においてはβ-Ga_(2)O_(3)基板の主面について何らの開示もない点。
(9)相違点についての判断
相違点2について検討すると,「前記β-Ga_(2)O_(3)基板は,(100)面から50°以上90°以下の角度だけ回転させた面を主面」とする点について,引用発明2ないし7には開示も示唆もない。
引用発明2ないし4は,そもそもβ-Ga_(2)O_(3)基板を用いるものではなく,前提からして異なるものであり,β-Ga_(2)O_(3)基板の主面について開示又は示唆の余地はない。
引用発明5には,β-Ga_(2)O_(3)基板の(100)面を主面とすることが開示されているのみであり,(100)面を主面として相純粋なβ-Ga_(2)O_(3)薄膜が得られたことが開示されているから,他の面を主面とすることは示唆されない。
引用発明6にはβ-Ga_(2)O_(3)の透明性と,高い導電性を利用して応用することやβ-Ga_(2)O_(3)(100)面内のシリコンドナーの電子の状態について開示されているが,(100)面以外のβ-Ga_(2)O_(3)基板の主面についての開示はない。
引用発明7にはβ-Ga_(2)O_(3)について電界効果型トランジスターへの応用可能性が抽象的に開示されているのみで,β-Ga_(2)O_(3)基板の主面について開示は一切ない。
そして,本願発明において「前記β-Ga_(2)O_(3)基板は,(100)面から50°以上90°以下の角度だけ回転させた面を主面」とすることで,「n型β-Ga_(2)O_(3)基板上にβ-Ga_(2)O_(3)系結晶をエピタキシャル成長させるときに,β-Ga_(2)O_(3)系結晶の原料のn型β-Ga_(2)O_(3)基板からの再蒸発を効果的に抑えることができる。」(本願明細書段落0019)という格別の効果を奏するものである。
(10)小括
したがって,その余の相違点について検討するまでもなく,本願発明は,引用発明1及び2ないし7に基づいて,当業者が容易に発明をすることができたとはいえない。
2 引用発明2を主引用発明とする理由について
(1)引用文献1ないし7の記載
引用文献1ないし7には,前記1(1)ないし(7)のとおり,それぞれ引用発明1ないし7が記載されていると認められる。
(2)本願発明と引用発明2との対比
本願発明の「β-Ga_(2)O_(3)」と引用発明2の「SiC」とは「ワイドバンドギャップ半導体」という点で共通すると認められる。
そして,本願発明と引用発明2とは,下記アの点で一致し,下記イの点で相違すると認められる。
ア 一致点
「第1の導電型を有するワイドバンドギャップ半導体基板と,
前記ワイドバンドギャップ半導体基板上に他の膜を介して形成されたワイドバンドギャップ半導体単結晶膜と,
前記ワイドバンドギャップ半導体単結晶膜上に形成されたソース電極と,
前記ワイドバンドギャップ半導体基板の前記ワイドバンドギャップ半導体単結晶膜と反対側の面上に形成されたドレイン電極と,
前記ソース電極が接続された,第1の濃度に制御された前記第1の導電型のドーパントを含み,前記第1の導電型を有するコンタクト領域と,
第2のゲート絶縁膜に覆われて前記ワイドバンドギャップ半導体単結晶膜中に埋め込まれたゲート電極と,
を含み,
前記ゲート電極が前記第2のゲート絶縁膜に覆われてワイドバンドギャップ半導体単結晶膜中に埋め込まれている場合の前記ワイドバンドギャップ半導体単結晶膜は,前記第1の導電型と異なる第2の導電型を有する膜である,ワイドバンドギャップ半導体素子。」
イ 相違点
a 相違点1
本願発明の「ワイドバンドギャップ半導体」は「β-Ga_(2)O_(3)」であるのに対し,引用発明2の「ワイドバンドギャップ半導体」は「SiC」である点。
b 相違点2
本願発明の「コンタクト領域」は「前記β-Ga_(2)O_(3)単結晶膜中に形成」されるのに対し,引用発明2の「n^(+)ソース層」は「pベース層」の上にエピタキシャル成長される点。
c 相違点3
本願発明においては「前記β-Ga_(2)O_(3)基板は,(100)面から50°以上90°以下の角度だけ回転させた面を主面」とするのに対し,引用発明2においてはβ-Ga_(2)O_(3)基板の主面について何らの開示もない点。
(3)相違点についての判断
相違点3について検討すると,「前記β-Ga_(2)O_(3)基板は,(100)面から50°以上90°以下の角度だけ回転させた面を主面」とする点について,引用発明1及び3ないし7には開示も示唆もない。
引用発明1,3及び4は,そもそもβ-Ga_(2)O_(3)基板を用いるものではなく,前提からして異なるものであり,β-Ga_(2)O_(3)基板の主面について開示又は示唆の余地はない。
引用発明5には,β-Ga_(2)O_(3)基板の(100)面を主面とすることが開示されているのみであり,(100)面を主面として相純粋なβ-Ga_(2)O_(3)薄膜が得られたことが開示されているから,他の面を主面とすることは示唆されない。
引用発明6にはβ-Ga_(2)O_(3)の透明性と,高い導電性を利用して応用することやβ-Ga_(2)O_(3)(100)面内のシリコンドナーの電子の状態について開示されているが,(100)面以外のβ-Ga_(2)O_(3)基板の主面についての開示はない。
引用発明7にはβ-Ga_(2)O_(3)について電界効果型トランジスターへの応用可能性が抽象的に開示されているのみで,β-Ga_(2)O_(3)基板の主面について開示は一切ない。
そして,本願発明において「前記β-Ga_(2)O_(3)基板は,(100)面から50°以上90°以下の角度だけ回転させた面を主面」とすることで,「n型β-Ga_(2)O_(3)基板上にβ-Ga_(2)O_(3)系結晶をエピタキシャル成長させるときに,β-Ga_(2)O_(3)系結晶の原料のn型β-Ga_(2)O_(3)基板からの再蒸発を効果的に抑えることができる。」(本願明細書段落0019)という格別の効果を奏するものである。
(4)小括
したがって,その余の相違点について検討するまでもなく,本願発明は,引用発明2並びに1及び3ないし7に基づいて,当業者が容易に発明をすることができたとはいえない。
3 引用発明3を主引用発明とする理由について
(1)引用文献1ないし7の記載
引用文献1ないし7には,前記1(1)ないし(7)のとおり,それぞれ引用発明1ないし7が記載されていると認められる。
(2)本願発明と引用発明3との対比
本願発明の「β-Ga_(2)O_(3)」と引用発明3の「炭化珪素半導体」とは「ワイドバンドギャップ半導体」という点で共通すると認められる。
そして,本願発明と引用発明3とは,下記アの点で一致し,下記イの点で相違すると認められる。
ア 一致点
「第1の導電型を有するワイドバンドギャップ半導体基板と,
前記ワイドバンドギャップ半導体基板上に他の膜を介して形成されたワイドバンドギャップ半導体単結晶膜と,
前記ワイドバンドギャップ半導体単結晶膜上に形成されたソース電極と,
前記ワイドバンドギャップ半導体基板の前記ワイドバンドギャップ半導体単結晶膜と反対側の面上に形成されたドレイン電極と,
前記β-Ga_(2)O_(3)単結晶膜中に形成され,前記ソース電極が接続された,第1の濃度に制御された前記第1の導電型のドーパントを含み,前記第1の導電型を有するコンタクト領域と,
第2のゲート絶縁膜に覆われて前記ワイドバンドギャップ半導体単結晶膜中に埋め込まれたゲート電極と,
を含み,
前記ゲート電極が前記第2のゲート絶縁膜に覆われてワイドバンドギャップ半導体単結晶膜中に埋め込まれている場合の前記ワイドバンドギャップ半導体単結晶膜は,前記第1の導電型と異なる第2の導電型を有する膜である,ワイドバンドギャップ半導体素子。」
イ 相違点
a 相違点1
本願発明の「ワイドバンドギャップ半導体」は「β-Ga_(2)O_(3)」であるのに対し,引用発明3の「ワイドバンドギャップ半導体」は「炭化珪素」である点。
b 相違点2
本願発明においては「前記β-Ga_(2)O_(3)基板は,(100)面から50°以上90°以下の角度だけ回転させた面を主面」とするのに対し,引用発明3においてはβ-Ga_(2)O_(3)基板の主面について何らの開示もない点。
(3)相違点についての判断
相違点2について検討すると,「前記β-Ga_(2)O_(3)基板は,(100)面から50°以上90°以下の角度だけ回転させた面を主面」とする点について,引用発明1,2及び4ないし7には開示も示唆もない。
引用発明1,2及び4は,そもそもβ-Ga_(2)O_(3)基板を用いるものではなく,前提からして異なるものであり,β-Ga_(2)O_(3)基板の主面について開示又は示唆の余地はない。
引用発明5には,β-Ga_(2)O_(3)基板の(100)面を主面とすることが開示されているのみであり,(100)面を主面として相純粋なβ-Ga_(2)O_(3)薄膜が得られたことが開示されているから,他の面を主面とすることは示唆されない。
引用発明6にはβ-Ga_(2)O_(3)の透明性と,高い導電性を利用して応用することやβ-Ga_(2)O_(3)(100)面内のシリコンドナーの電子の状態について開示されているが,(100)面以外のβ-Ga_(2)O_(3)基板の主面についての開示はない。
引用発明7にはβ-Ga_(2)O_(3)について電界効果型トランジスターへの応用可能性が抽象的に開示されているのみで,β-Ga_(2)O_(3)基板の主面について開示は一切ない。
そして,本願発明において「前記β-Ga_(2)O_(3)基板は,(100)面から50°以上90°以下の角度だけ回転させた面を主面」とすることで,「n型β-Ga_(2)O_(3)基板上にβ-Ga_(2)O_(3)系結晶をエピタキシャル成長させるときに,β-Ga_(2)O_(3)系結晶の原料のn型β-Ga_(2)O_(3)基板からの再蒸発を効果的に抑えることができる。」(本願明細書段落0019)という格別の効果を奏するものである。
(4)小括
したがって,その余の相違点について検討するまでもなく,本願発明は,引用発明3並びに1,2及び4ないし7に基づいて,当業者が容易に発明をすることができたとはいえない。
4 引用発明4を主引用発明とする理由について
(1)引用文献1ないし7の記載
引用文献1ないし7には,前記1(1)ないし(7)のとおり,それぞれ引用発明1ないし7が記載されていると認められる。
(2)本願発明と引用発明4との対比
本願発明の「β-Ga_(2)O_(3)」と引用発明2の「GaN」とは「ワイドバンドギャップ半導体」という点で共通すると認められる。
そして,本願発明と引用発明4とは,下記アの点で一致し,下記イの点で相違すると認められる。
ア 一致点
「第1の導電型を有するワイドバンドギャップ半導体基板と,
前記ワイドバンドギャップ半導体基板上に他の膜を介して形成されたワイドバンドギャップ半導体単結晶膜と,
前記ワイドバンドギャップ半導体単結晶膜上に形成されたソース電極と,
前記ワイドバンドギャップ半導体基板の前記ワイドバンドギャップ半導体単結晶膜と反対側の面上に形成されたドレイン電極と,
前記ソース電極が接続された,第1の濃度に制御された前記第1の導電型のドーパントを含み,前記第1の導電型を有するコンタクト領域と,
第2のゲート絶縁膜に覆われて前記ワイドバンドギャップ半導体単結晶膜中に埋め込まれたゲート電極と,
を含み,
前記ゲート電極が前記第2のゲート絶縁膜に覆われてワイドバンドギャップ半導体単結晶膜中に埋め込まれている場合の前記ワイドバンドギャップ半導体単結晶膜は,前記第1の導電型と異なる第2の導電型を有する膜である,ワイドバンドギャップ半導体素子。」
イ 相違点
a 相違点1
本願発明の「ワイドバンドギャップ半導体」は「β-Ga_(2)O_(3)」であるのに対し,引用発明4の「ワイドバンドギャップ半導体」は「GaN」である点。
b 相違点2
本願発明の「コンタクト領域」は「前記β-Ga_(2)O_(3)単結晶膜中に形成」されるのに対し,引用発明4の「n型層」は「p型ボディ層」の上にエピタキシャル成長される点。
c 相違点3
本願発明においては「前記β-Ga_(2)O_(3)基板は,(100)面から50°以上90°以下の角度だけ回転させた面を主面」とするのに対し,引用発明4においてはβ-Ga_(2)O_(3)基板の主面について何らの開示もない点。
(3)相違点についての判断
相違点3について検討すると,「前記β-Ga_(2)O_(3)基板は,(100)面から50°以上90°以下の角度だけ回転させた面を主面」とする点について,引用発明1ないし3及び5ないし7には開示も示唆もない。
引用発明1ないし3は,そもそもβ-Ga_(2)O_(3)基板を用いるものではなく,前提からして異なるものであり,β-Ga_(2)O_(3)基板の主面について開示又は示唆の余地はない。
引用発明5には,β-Ga_(2)O_(3)基板の(100)面を主面とすることが開示されているのみであり,(100)面を主面として相純粋なβ-Ga_(2)O_(3)薄膜が得られたことが開示されているから,他の面を主面とすることは示唆されない。
引用発明6にはβ-Ga_(2)O_(3)の透明性と,高い導電性を利用して応用することやβ-Ga_(2)O_(3)(100)面内のシリコンドナーの電子の状態について開示されているが,(100)面以外のβ-Ga_(2)O_(3)基板の主面についての開示はない。
引用発明7にはβ-Ga_(2)O_(3)について電界効果型トランジスターへの応用可能性が抽象的に開示されているのみで,β-Ga_(2)O_(3)基板の主面について開示は一切ない。
そして,本願発明において「前記β-Ga_(2)O_(3)基板は,(100)面から50°以上90°以下の角度だけ回転させた面を主面」とすることで,「n型β-Ga_(2)O_(3)基板上にβ-Ga_(2)O_(3)系結晶をエピタキシャル成長させるときに,β-Ga_(2)O_(3)系結晶の原料のn型β-Ga_(2)O_(3)基板からの再蒸発を効果的に抑えることができる。」(本願明細書段落0019)という格別の効果を奏するものである。
(4)小括
したがって,その余の相違点について検討するまでもなく,本願発明は,引用発明4並びに1ないし3及び5ないし7に基づいて,当業者が容易に発明をすることができたとはいえない。
5 請求項2ないし4について
本願の請求項2ないし4に係る発明は,本願発明の発明特定事項をすべて含みさらに別の発明特定事項を付加したものに相当するから,本願発明が前記1ないし4のとおり,引用文献1ないし7に記載された発明に基づいて,当業者が容易に発明をすることができたとはいえない以上,請求項2ないし4に係る発明も同様の理由で,引用文献1ないし7に記載された発明に基づいて,当業者が容易に発明をすることができたとはいえない。
6 まとめ
よって,原査定の理由によっては,本願を拒絶することはできない。

第5 当審拒絶理由について
1 当審拒絶理由の概要
本件出願は,特許請求の範囲の記載が下記の点で不備のため,特許法第36条第6項第1号に規定する要件を満たしていない。

(1)請求項1に係る発明は,β-Ga_(2)O_(3)単結晶膜上に形成されたゲート電極を含み,かつ,β-Ga_(2)O_(3)単結晶膜は第2の導電型を含む又はドーパントを含まない膜である構成,或いは,β-Ga_(2)O_(3)単結晶膜に形成された溝内に形成されたゲート電極を含み,かつ,β-Ga_(2)O_(3)単結晶膜は第1の導電型のドーパントを含む膜である構成を有するが,そのような構成は本願の発明の詳細な説明には記載も示唆もされていない。
(2)請求項1には,発明の詳細な説明に記載された「ボディ領域」に相当する構成が記載されておらず,課題解決手段が反映されていない。
(3)請求項1を引用して記載した請求項2ないし4についても同様である。
2 当審拒絶理由の判断
平成28年10月11日付け手続補正書によって,本願の特許請求の範囲は次のように補正(以下,「本件補正」という。)された。(下線は補正個所を示すものとして,当審で付加した。)
「【請求項1】
第1の導電型を有するβ-Ga_(2)O_(3)基板と,
前記β-Ga_(2)O_(3)基板上に直接または他の膜を介して形成されたβ-Ga_(2)O_(3)単結晶膜と,
前記β-Ga_(2)O_(3)単結晶膜上に形成されたソース電極と,
前記β-Ga_(2)O_(3)基板の前記β-Ga_(2)O_(3)単結晶膜と反対側の面上に形成されたドレイン電極と,
前記β-Ga_(2)O_(3)単結晶膜中に形成され,前記ソース電極が接続された,第1の濃度に制御された前記第1の導電型のドーパントを含み,前記第1の導電型を有するコンタクト領域と,
前記β-Ga_(2)O_(3)単結晶膜上に第1のゲート絶縁膜を介して形成された,又は第2のゲート絶縁膜に覆われて前記β-Ga_(2)O_(3)単結晶膜中に埋め込まれたゲート電極と,
を含み,
前記β-Ga_(2)O_(3)基板は,(100)面から50°以上90°以下の角度だけ回転させた面を主面とし,
前記ゲート電極が前記β-Ga_(2)O_(3)単結晶膜上に前記第1のゲート絶縁膜を介して形成されている場合の前記β-Ga_(2)O_(3)単結晶膜は,前記第1の濃度よりも低く制御された第2の濃度の前記第1の導電型のドーパントを含む前記第1の導電型を有する膜であって,前記コンタクト領域を囲む前記第1の導電型と異なる第2の導電型又はi型(真性)のボディ領域を有し,
前記ゲート電極が前記第2のゲート絶縁膜に覆われてβ-Ga_(2)O_(3)単結晶膜中に埋め込まれている場合の前記β-Ga_(2)O_(3)単結晶膜は,前記第1の導電型と異なる第2の導電型を有する膜,又はドーパントを含まない膜である,Ga_(2)O_(3)系半導体素子。
【請求項2】
前記ソース電極は第1及び第2のソース電極を含み,
前記ゲート電極は,前記β-Ga_(2)O_(3)単結晶膜上の前記第1のソース電極と前記第2のソース電極との間の領域に前記第1のゲート絶縁膜を介して形成され,
前記β-Ga_(2)O_(3)単結晶膜は前記第1の導電型を有し,
前記コンタクト領域は,前記第1及び第2のソース電極がそれぞれ接続される第1及び第2のコンタクト領域を含み,
前記ボディ領域は,前記第1及び第2のコンタクト領域をそれぞれ囲む第1及び第2のボディ領域を含む,
請求項1に記載のGa_(2)O_(3)系半導体素子。
【請求項3】
前記β-Ga_(2)O_(3)単結晶膜は,前記β-Ga_(2)O_(3)基板上に前記第1の導電型を有する他のβ-Ga_(2)O_(3)単結晶膜を介して形成され,
前記β-Ga_(2)O_(3)単結晶膜は,前記第1の導電型と異なる第2の導電型を有するか,又はドーパントを含まず,
前記ゲート電極は,前記第2のゲート絶縁膜に覆われて前記β-Ga_(2)O_(3)単結晶膜中に埋め込まれ,
前記コンタクト領域は,前記ゲート電極の両側にそれぞれ位置する第1及び第2のコンタクト領域を含む,
請求項1に記載のGa_(2)O_(3)系半導体素子。
【請求項4】
前記第1及び第2の導電型は,それぞれn型及びp型である,
請求項1?3のいずれか1項に記載のGa_(2)O_(3)系半導体素子。」
本件補正により,請求項1ないし4の記載は発明の詳細な説明(本願明細書段落0014-0027,0053-0058,0066-0071)の記載と整合するものとなった。
したがって,当審拒絶理由は解消した。

第6 むすび
以上のとおり,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。
 
審決日 2016-11-24 
出願番号 特願2013-532673(P2013-532673)
審決分類 P 1 8・ 537- WY (H01L)
P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 行武 哲太郎棚田 一也  
特許庁審判長 鈴木 匡明
特許庁審判官 深沢 正志
河口 雅英
発明の名称 Ga2O3系半導体素子  
代理人 岩永 勇二  
代理人 伊藤 浩行  
代理人 伊藤 浩行  
代理人 岩永 勇二  
代理人 遠藤 和光  
代理人 平田 忠雄  
代理人 遠藤 和光  
代理人 平田 忠雄  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ