• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1322064
審判番号 不服2015-300  
総通号数 205 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-01-27 
種別 拒絶査定不服の審決 
審判請求日 2015-01-07 
確定日 2016-11-30 
事件の表示 特願2010- 62206「複数の集積半導体構成素子の製造方法」拒絶査定不服審判事件〔平成22年10月14日出願公開、特開2010-232655〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成22年3月18日(パリ条約による優先権主張2009年3月26日、ドイツ)の外国語書面出願であって、平成26年4月15日付けの拒絶理由通知に対して、同年7月18日に意見書及び手続補正書が提出されたが、同年9月5日付けで拒絶査定がなされ、これに対して、平成27年1月7日に拒絶査定を不服とする審判の請求がなされるとともに手続補正書が提出されたものである。


第2 平成27年1月7日に提出された手続補正書でなされた手続補正について
1 補正の内容
前記平成27年1月7日に提出された手続補正書でなされた手続補正(以下「本件補正」という。)は、特許請求の範囲を補正するものであり、補正前後の特許請求の範囲の記載は以下のとおりである。

(補正前)
「【請求項1】
複数の集積される半導体構成素子(8)を担体(2)に製造するための方法であって、
- 能動基礎構造部(4)が、担体(2)へ製造されるべき半導体構成素子(8)の境界(10)の少なくとも一部を越えて連続して導入され、
- 半導体構成素子(8)の領域が、担体(2)に画定され、
- 夫々の半導体構成素子(8)の領域にのみマスク(12)を用いて構造化された被覆層(14)が担体(2)に塗布され、
- 担体(2)が、半導体構成素子(8)を形成するためにこれらの境界(10)で切断される方法。
【請求項2】
面上に並んで配されている同じ構造部素子(18、20、22)が、基礎構造部(4)として担体(2)へ導入される、請求項1に記載の方法。
【請求項3】
孔構造部或いは溝構造部が、構造部素子(18、20、22)として担体(2)へ導入される、請求項2に記載の方法。
【請求項4】
担体(2)の切断前に、少なくとも基礎構造部(4)の一部が境界(10)の領域で取り除かれる、請求項1?3のうちのいずれか一項に記載の方法。
【請求項5】
基礎構造部(4)が補助最上層(22)を有し、この補助層(22)が基礎構造部(4)の部分として境界(10)の領域で取り除かれる、請求項4に記載の方法。
【請求項6】
補助層(22)としてポリシリコンが用いられる、請求項5に記載の方法。
【請求項7】
補助層(22)が、TMAH(24)を用いて取り除かれる、請求項5又は6に記載の方法。
【請求項8】
被覆層(14)が、マスク(12)として遮蔽マスクを用いて製造される、請求項1?7のうちのいずれか一項に記載の方法。
【請求項9】
被覆層(14)として金属化層が塗布される、請求項1?8のうちのいずれか一項に記載の方法。
【請求項10】
担体(2)としてシリコンウェハが用いられる、請求項1?9のうちのいずれか一項に記載の方法。
【請求項11】
半導体構成素子(8)として回路構成素子が半導体をベースにして製造される、請求項1?10のうちのいずれか一項に記載の方法。
【請求項12】
半導体構成素子(8)として3Dスナバ回路が製造される、請求項11に記載の方法。」

(補正後)
「 【請求項1】
複数の集積される半導体構成素子(8)を担体(2)に製造するための方法であって、
- 能動基礎構造部(4)が、担体(2)へ製造されるべき半導体構成素子(8)の境界(10)の少なくとも一部を越えて連続して導入され、
- 半導体構成素子(8)の領域が、担体(2)に画定され、
- 夫々の半導体構成素子(8)の領域にのみマスク(12)を用いて構造化された被覆層(14)が担体(2)に塗布され、
- 担体(2)が、半導体構成素子(8)を形成するためにこれらの境界(10)で切断される方法であって、
面上に並んで配されている同じ構造部素子(18、20、22)が、基礎構造部(4)として担体(2)へ導入され、
孔構造部或いは溝構造部が、構造部素子(18、20、22)として担体(2)へ導入される方法。
【請求項2】
担体(2)の切断前に、少なくとも基礎構造部(4)の一部が境界(10)の領域で取り除かれる、請求項1に記載の方法。
【請求項3】
基礎構造部(4)が補助最上層(22)を有し、この補助層(22)が基礎構造部(4)の部分として境界(10)の領域で取り除かれる、請求項2に記載の方法。
【請求項4】
補助層(22)としてポリシリコンが用いられる、請求項3に記載の方法。
【請求項5】
補助層(22)が、TMAH(24)を用いて取り除かれる、請求項3又は4に記載の方法。
【請求項6】
被覆層(14)が、マスク(12)として遮蔽マスクを用いて製造される、請求項1?5のうちのいずれか一項に記載の方法。
【請求項7】
被覆層(14)として金属化層が塗布される、請求項1?6のうちのいずれか一項に記載の方法。
【請求項8】
担体(2)としてシリコンウェハが用いられる、請求項1?7のうちのいずれか一項に記載の方法。
【請求項9】
半導体構成素子(8)として回路構成素子が半導体をベースにして製造される、請求項1?8のうちのいずれか一項に記載の方法。
【請求項10】
半導体構成素子(8)として3Dスナバ回路が製造される、請求項9に記載の方法。」

2 補正の適否
(1)本件補正の目的について
ア 本件補正後の請求項1についてする補正は、補正前の請求項1及び2を削除することで、補正前の請求項2を引用して間接的に補正前の請求項1を引用していた補正前の請求項3を、補正後の請求項1に繰り上げるものである。
そして、本件補正後の請求項2ないし10についてする補正は、前記補正前の請求項1及び2の削除に伴って、請求項の項番と引用する請求項を補正するものである。

イ したがって、本件補正は、特許法第17条の2第5項第1号で掲げる請求項の削除を目的とする補正であると認められる。

(2)新規事項追加の有無及び発明の特別な技術的特徴の変更の有無
ア 上記のように、本件補正は、請求項の削除を目的とする補正であるから、本願の願書に最初に添付した明細書、特許請求の範囲または図面に記載した事項の範囲内においてなされたものであり、また、発明の特別な技術的特徴を変更しないことは明らかである。

イ したがって、本件補正は、特許法第17条の2第3項及び第4項の規定に適合すると認められる。

3 小括
以上のとおりであるから、本件補正は、特許法第17条の2第3項、第4項及び第5項の規定に適合する。


第3 本願発明に対する判断
1 本願発明
したがって、本願の請求項1ないし請求項10に係る発明は、平成27年1月7日に提出された手続補正書により補正された特許請求の範囲の記載からみて、その特許請求の範囲の請求項1ないし請求項10に記載されている事項によって特定されるものであって、そのうち、請求項1に係る発明(以下「本願発明」という。)は、再掲すると以下のとおりのものである。

「複数の集積される半導体構成素子(8)を担体(2)に製造するための方法であって、
- 能動基礎構造部(4)が、担体(2)へ製造されるべき半導体構成素子(8)の境界(10)の少なくとも一部を越えて連続して導入され、
- 半導体構成素子(8)の領域が、担体(2)に画定され、
- 夫々の半導体構成素子(8)の領域にのみマスク(12)を用いて構造化された被覆層(14)が担体(2)に塗布され、
- 担体(2)が、半導体構成素子(8)を形成するためにこれらの境界(10)で切断される方法であって、
面上に並んで配されている同じ構造部素子(18、20、22)が、基礎構造部(4)として担体(2)へ導入され、
孔構造部或いは溝構造部が、構造部素子(18、20、22)として担体(2)へ導入される方法。」

2 引用例の記載事項と引用発明
(1)引用例1
ア 引用例1の記載事項
本願の優先権主張の日の前に日本国内において頒布され、原査定の根拠となった拒絶理由通知において「引用文献1」として引用された刊行物である、特開平05-198741号公報(以下「引用例1」という。)には、「コンデンサを備えた回路パターンおよびその製造方法」(発明の名称)に関して、図1?図3とともに、以下の事項が記載されている(下線は、参考のため、当審において付したものである。以下同じ。)。

a 「【特許請求の範囲】
……(中略)……
【請求項13】 nドーピングされた単結晶シリコンから成る基板(1)内に多数の穴(3)が基板(1)を電解セルのアノードとして接続したフッ化物含有の酸性電解液内での電気化学的エッチングによってエッチングされ、穴(3)の表面には誘電体膜(4)が設けられ、この誘電体膜(4)は穴(3)の表面の形状と同一形状に析出され、穴(3)の直径の半分よりも小さい厚みであり、気相成長法によって誘電体膜(4)上に導電膜(5)が形成されることを特徴とするコンデンサを備えた回路パターンの製造方法。」

b 「【0001】
【産業上の利用分野】本発明は、少なくとも1つのコンデンサを備えた回路パターンおよびその製造方法に関する。」

c 「【0002】
【従来の技術】
……(中略)……
【0006】半導体メモリ回路においてはトレンチコンデンサが知られている。トレンチコンデンサは、シリコン基板内に作られた溝の表面に配置された導電膜と、この導電膜上に配置された誘電体膜と、対向電極とから形成される。シリコン内の溝はプラズマエッチングによって作られるので、溝穴に対する溝深さの比は10に制限される。従って、溝エッチングによる表面拡大は15倍に制限される。
【0007】ドイツ連邦共和国特許第2328090号明細書によれば、単結晶シリコンから成る基板表面に結晶方位に依存するエッチングによって条溝が設けられるようにした半導体コンデンサの製造方法が知られている。エッチングは50%の水酸化カリウム・水混合液を用いて85゜Cで行われる。500μmの深さと5μmの幅とを有する条溝が形成され、これらの条溝は10μmの間隔で配置されている。このようにして表面は100倍まで拡大され得る。従って、得ることのできる最大比容量はこのようにして製造されたコンデンサの場合には2.3μFV/mm^(3)に制限される。
【0008】
【発明が解決しようとする課題】本発明は、比容量が電解コンデンサの比容量に匹敵するが、電解コンデンサの欠点が回避されているような少なくとも1つのコンデンサを備えた回路パターンを提供することを課題とする。
【0009】さらに、本発明はこのような回路パターンの製造方法を提供することを課題とする」

d 「【0010】
【課題を解決するための手段】このような課題を解決するために、本発明の回路パターンにおいては、ドーピングされた単結晶シリコンから成る基板に第1の表面が設けられ、第1の表面の少なくとも一部分には、基板がアノードとして接続されたフッ化物含有の酸性電解液内での電気化学的エッチングによって深さが直径よりも大きい穴が設けられ、第1の表面上には誘電体膜が配置され、この誘電体膜は少なくとも穴の領域の第1の表面をこの第1の表面の形状と同じ形状にて被覆し、その膜厚は穴の直径の半分よりも小さく、誘電体膜上には導電膜が配置され、基板と導電膜とにはそれぞれコンタクトが設けられる。
……(中略)……
【0020】本発明による製造方法はnドーピングされたシリコンから成る基板から出発する。市販の基板が使用される。それゆえコンデンサの製造が安価になる。基板上に同時に多数のコンデンサを製造することができ、これらのコンデンサは最後のステップで分離される。コンデンサは機械的に安定である。コンデンサを回路パターン内に他のスイッチング素子と共に集積することが可能である。市販のシリコンウエハを用いて0.5mmの高さが得られ、それゆえSMD(表面実装デバイス)用のコンデンサが理想的に使用可能となる。
……(中略)……
【0024】本発明の枠内で、SiO_(2)の誘電体膜を陽極酸化、特に酢酸含有の電解液内で形成することができる。陽極酸化の酸化シリコンは熱的酸化の酸化シリコンに比較して室温で作成し得るという利点を有している。それゆえ、機械的応力が回避される。さらに、陽極酸化における酸化物形成は自己回復プロセスである。というのは、酸化物の希薄個所では電界強度を高めることによって酸化が強められるからである。それによって希薄個所が厚くされて、欠陥が治される。
【0025】酸化チタンの気相成長によって誘電体膜を作成すると、コンデンサができあがったとき誘電体膜の膜厚が等しいときより大きい容量が得られる。」
……(中略)……
【0030】多数のコンデンサを作るために、ウエハ状基板には全面に亘って穴が設けられる。誘電体膜と、導電膜と、コンタクトとを全面に亘って設けた後、個々のコンデンサは従来のホトリトグラフィーを用いて区画される。誘電体膜上までエッチングを行うことによって個々のコンデンサがパターン化される。その後、コンデンサはチップ製造において知られているような切断および折りによってばらばらにされる。」

e 「【0031】
【実施例】次に本発明の実施例を図面に基づいて詳細に説明する。
【0032】nドーピングされた単結晶シリコンから成る基板1は5Ω×cmの抵抗率を有しており、第1の表面2に多数の穴3が設けられている。穴3は例えば2μmの直径と例えば200μmの深さとを有している(図1参照。但し、図1においては穴深さ方向には穴直径方向とは異なった尺度が使用されている。)。この第1の表面2はこの第1の表面2の形状と同じ形状を持つ誘電体膜4によって被覆されている。誘電体膜4は例えばSiO_(2)から構成され、例えば60nmの厚みを有している。誘電体膜4上には導電膜5が配置されている。導電膜5は例えばnドーピングされたポリシリコンから構成されている。導電膜5は誘電体膜4を完全に被覆している。
【0033】導電膜5は第1のコンタクト6によって電気的に接触される。第1のコンタクト6は例えばアルミニウムから成る。アルミニウムの表面張力に基づいて第1のコンタクト6は連続膜から構成されており、この連続膜は穴3の領域においては導電膜5の上側部分だけと電気的に接触している。穴3の領域におけるパターンに基づいて構成された、導電膜5の隣接する表面間の隙間には、第1のコンタクトは充填されていない。コンデンサの機能のためにはこのことは同様に必要ではない。というのは、導電膜5は対向電極として作用するからである。基板1の第1の表面2とは反対側に位置する表面上には例えばアルミニウムから成る第2のコンタクト7が設けられている。コンデンサが耐高温度性であるべき場合、例えばタングステンから成る第1のコンタクト6と第2のコンタクト7とが設けられる。」

f 「【0037】図1に示されたコンデンサを製造するために、シリコン基板には表面トポロジーが施される。このことは例えば従来ではホトリトグラフィーを用いて行われるかまたは同様に基板表面が電解液と接触しかつ電流密度が図2の特性曲線のハッチング部分の下側範囲に保持される間この基板表面の照射によって行われる。
【0038】その後、電気化学的エッチングを用いて穴3の形成が行われる。電解液として例えば6%のフッ化水素酸(HF)が使用される。nドーピングされた基板はアノードとして3ボルトの電位を与えられる。基板は背面側から照射される。10mA/cm^(2)の電流密度に調節される。約150分のエッチング時間の後、穴は2μmの直径と200μmの深さとを有するようになる。
【0039】その後、基板は例えば50%のエチレンジアミンを含むアルカリ溶液内で5分間例えば10ボルトの正電位を与えられながら洗浄される。その際、電気化学的エッチングの際に基板の表面に形成された多孔性シリコンが除去される。
【0040】水を用いた基本的な洗浄後、基板1上には誘電体膜4が陽極酸化によって形成される。
【0041】このために基板1は例えば2%の酢酸を含む電解液内で例えば10μA/cm^(2)の電流密度にて酸化される。この際に形成されたSiO_(2)の誘電体膜4の厚みは酸化時間によって制御される。60nmの厚みは例えば16時間で得られる。
【0042】誘電体膜4を製造するための別の製造方法としては穴3の表面の熱的酸化がある。しかしながらその場合には基板1内に大きな機械的応力が作用するのを覚悟しなければならない。というのは、熱的SiO_(2)は室温では作ることができないからである。導電膜5は標準CVD法によって誘電体膜4上にnドーピングされたポリシリコンから析出される。
【0043】電気的接触を良好にするために第1のコンタクト6と第2のコンタクト7とは例えばアルミニウムを用いた蒸着によって形成される。
【0044】従来のホトリトグラフィーを用いてウエハ表面上に個々のコンデンサが画成される。アルミニウムから成る第1のコンタクトとポリシリコンから成る導電膜5とはその際誘電体膜4上までエッチングされる。切断および折曲げによってその後コンデンサがばらばらにされる。」

g 「【0045】nドーピングされた単結晶シリコンから成る基板11は5Ω×cmの抵抗率を有しており、第1の表面12に多数の穴13が設けられている。穴13は例えば1μmの直径と例えば400μmの深さとを有している(図3参照。但し、尺度通りに示されていない。)。穴13はフッ化物含有の酸性電解液内で電気化学的エッチングによって基板11に図1および図2と同様にして製造される。なお、フッ化物含有の酸性電解液内では基板11はアノードとして接続される。
【0046】第1の表面12はこの第1の表面12の形状と同じ形状を持つ誘電体膜14によって被覆されている。誘電体膜14は例えばSiO_(2)、Si_(3)N_(4)およびSiO_(2)の組合わせ堆積によって製造され、60nmの厚みを有している。誘電体膜14上には導電膜15が配置されている。導電膜15は例えばnドーピングされたポリシリコンから構成されている。
【0047】誘電体膜14と導電膜15とは側方が制限されている。誘電体膜14は導電膜15よりも突出している。導電膜15は第1のコンタクト16によって電気的に接触される。第1のコンタクト16は例えばアルミニウムから成る。アルミニウムの表面張力に基づいて第1のコンタクト16は連続膜から構成されており、この連続膜は穴13の領域において導電膜15の上側部分だけと電気的に接触している。第1のコンタクト16は側方を制限された導電膜15上にのみ配置されるようにパターン化される。
……(中略)……
【0049】誘電体膜14と導電膜15との側方では露出した第1の表面12上に第2のコンタクト17が配置されている。第2のコンタクト17は高ドーピング領域18に直接電気的に接触している。第1の表面12上に第2のコンタクト17を配置することによって装置の直列抵抗ESRが低減し、それゆえコンデンサは1MHｚの限界周波数まで使用可能である。さらに、図3に基づいて示されているコンデンサは第1の表面12上に第1のコンタクト16および第2のコンタクト17が配置されるためにシリコンチップ内への集積に適している。」

イ 引用例1に記載された発明
(ア)第3の2(1)アaで摘記した【請求項13】の「nドーピングされた単結晶シリコンから成る基板(1)内に……コンデンサを備えた回路パターンの製造方法。」、同dで摘記した段落【0020】の「本発明による製造方法は……基板上に同時に多数のコンデンサを製造することができ」、同gで摘記した段落【0049】の「図3に基づいて示されているコンデンサは第1の表面12上に第1のコンタクト16および第2のコンタクト17が配置されるためにシリコンチップ内への集積に適している。」という記載から、引用例1には、多数の集積に適しているコンデンサを、nドーピングされた単結晶シリコンから成る基板内に製造するための方法が記載されている。

(イ)第3の2(1)アaで摘記した【請求項13】の「基板(1)内に多数の穴(3)が基板(1)を電解セルのアノードとして接続したフッ化物含有の酸性電解液内での電気化学的エッチングによってエッチングされ」、同dで摘記した段落【0030】の「多数のコンデンサを作るために、ウエハ状基板には全面に亘って穴が設けられる。」、同fで摘記した段落【0038】の「電気化学的エッチングを用いて穴3の形成が行われる。電解液として例えば6%のフッ化水素酸(HF)が使用される。nドーピングされた基板はアノードとして3ボルトの電位を与えられる。基板は背面側から照射される。10mA/cm^(2)の電流密度に調節される。約150分のエッチング時間の後、穴は2μmの直径と200μmの深さとを有する」という記載から、引用例1には、電気化学的エッチングを用いて、2μmの直径と200μmの深さとを有する多数の穴を基板の全面に亘って設けることが記載されている。
そして、第3の2(1)アaで摘記した【請求項13】の「穴(3)の表面には誘電体膜(4)が設けられ、この誘電体膜(4)は穴(3)の表面の形状と同一形状に析出され」、同dで摘記した段落【0030】の「ウエハ状基板には全面に亘って穴が設けられる。誘電体膜と、導電膜と、コンタクトとを全面に亘って設けた」、同fで摘記した段落【0040】の「基板1上には誘電体膜4が陽極酸化によって形成される。」という記載から、引用例1には、陽極酸化によって、前記多数の穴を設けた基板表面の全面に亘って誘電体膜を形成することが記載されている。
したがって、引用例1には、電気化学的エッチングを用いて、2μmの直径と200μmの深さとを有する多数の穴を基板の全面に亘って設け、陽極酸化によって、前記多数の穴を設けた基板表面の全面に亘って誘電体膜を形成することが記載されている。

(ウ)第3の2(1)アaで摘記した【請求項13】の「穴(3)の直径の半分よりも小さい厚みであり、気相成長法によって誘電体膜(4)上に導電膜(5)が形成される」、同eで摘記した段落【0032】の「誘電体膜4上には導電膜5が配置されている。導電膜5は例えばnドーピングされたポリシリコンから構成されている。導電膜5は誘電体膜4を完全に被覆している。」という記載から、引用例1には、前記誘電体膜上に、nドーピングされたポリシリコンから構成されて前記誘電体膜を完全に被覆している導電膜を形成することが記載されている。

(エ)第3の2(1)アeで摘記した段落【0033】の「導電膜5は第1のコンタクト6によって電気的に接触される。第1のコンタクト6は例えばアルミニウムから成る。アルミニウムの表面張力に基づいて第1のコンタクト6は連続膜から構成されており……導電膜5の上側部分だけと電気的に接触している。」、同fで摘記した段落【0043】の「電気的接触を良好にするために第1のコンタクト6と第2のコンタクト7とは例えばアルミニウムを用いた蒸着によって形成される。」という記載から、引用例1には、前記導電膜の上側に、アルミニウムから成る連続膜から構成されて、電気的接触を良好にするための第1のコンタクトを蒸着によって形成することが記載されている。

(オ)第3の2(1)アdで摘記した段落【0030】の「個々のコンデンサは従来のホトリトグラフィーを用いて区画される。」、同eで摘記した段落【0044】の「従来のホトリトグラフィーを用いてウエハ表面上に個々のコンデンサが画成される。アルミニウムから成る第1のコンタクトとポリシリコンから成る導電膜5とはその際誘電体膜4上までエッチングされる。」、同fで摘記した段落【0047】の「第1のコンタクト16は側方を制限された導電膜15上にのみ配置されるようにパターン化される。」という記載から、引用例1には、ホトリトグラフィーを用いてアルミニウムから成る第1のコンタクトとポリシリコンから成る導電膜とを誘電体膜上までエッチングして、前記第1のコンタクトをパターン化して個々のコンデンサを区画することによって、前記基板表面上に個々のコンデンサを画成することが記載されている。

(カ)第3の2(1)アdで摘記した段落【0030】の「個々のコンデンサがパターン化される。その後、コンデンサはチップ製造において知られているような切断および折りによってばらばらにされる。」、同fで摘記した段落【0044】の「切断および折曲げによってその後コンデンサがばらばらにされる。」という記載から、引用例1には、前記パターン化された個々のコンデンサを、前記基板の切断および折曲げによってばらばらにすることが記載されている。

(キ)以上の(ア)?(カ)から、引用例1には、次の発明(以下「引用発明」という。)が記載されているといえる。

「多数の集積に適しているコンデンサを、nドーピングされた単結晶シリコンから成る基板内に製造するための方法であって、
電気化学的エッチングを用いて、2μmの直径と200μmの深さとを有する多数の穴を前記基板の全面に亘って設け、陽極酸化によって、前記多数の穴を設けた基板表面の全面に亘って誘電体膜を形成し、
前記誘電体膜上に、nドーピングされたポリシリコンから構成されて前記誘電体膜を完全に被覆している導電膜を形成し、
前記導電膜の上側に、アルミニウムから成る連続膜から構成されて、電気的接触を良好にするための第1のコンタクトを蒸着によって形成し、
ホトリトグラフィーを用いて前記アルミニウムから成る第1のコンタクトと前記ポリシリコンから成る導電膜とを前記誘電体膜上までエッチングして、前記第1のコンタクトをパターン化して個々のコンデンサを区画することによって、前記基板表面上に個々のコンデンサを画成し、
前記パターン化された個々のコンデンサを、前記基板の切断および折曲げによってばらばらにする、
ことを特徴とするコンデンサの製造方法。」

(2)引用例2
ア 引用例2の記載事項
本願の優先権主張の日の前に日本国内において頒布され、原査定の根拠となった拒絶理由通知において「引用文献2」として引用された刊行物である、特開2004-068005号公報(以下「引用例2」という。)には、「銅の拡散に対するバリア効果を有する誘電体」(発明の名称)に関して、図1?図2とともに、以下の事項が記載されている。

a 「【0137】
(実施例28:ポリマー1の誘電率の測定)
誘電率を決定するために使用される試験設定は、図1に示される。このポリマーは、NMP(25%の強度の溶液)中に溶解され、そしてこの溶液を、0.2μmの細孔を有する膜にわたる圧力下で濾過した。この溶液を、スピンコーティングによって、600nm厚のTi層2が既に存在する基板1に塗布する。層3を、ホットプレート上において、120℃および200℃で、各々の場合2分間乾燥し、次いで窒素雰囲気下で430℃で1時間加熱する。次いで、チタン電極4が、図2に示されるシャドウマスクを介してスパッタリングすることによって、この層3に塗布される。この目的のために、図2に示されるシャドウマスクは、それらの寸法および配置において、チタン電極4に対応する開口部5を備える。この誘電率は、インピーダンス分析計6を使用して測定され、そして100Hｚ?1MHｚの範囲の周波数で、2.41として決定する。」

b 図1には、Ti層2を下部電極とし、層3を誘電体層とし、複数のチタン電極4をそれぞれ上部電極とする複数のコンデンサが、基板1上に形成されていることが、図示されている。

3 対比
(1)本願発明と引用発明との対比
ア 担体における素子と構造部について
(ア)引用発明の「nドーピングされた単結晶シリコンから成る基板」は、本願発明の「担体(2)」に相当する。

(イ)本願発明の「半導体構成素子(8)」は、その字義とおりに解すれば、「半導体」を「構成」する「素子」である。また、本願発明によれば、前記「半導体構成素子(8)」は、「担体(2)に製造」されるものであり、前記「担体(2)」を「切断」することで「形成」される。
これに対して、引用発明の「コンデンサ」も、前記「nドーピングされた単結晶シリコンから成る基板内に製造」されるから、「半導体」から構成されるものということができ、また、「集積に適している」ように、「前記基板の切断および折曲げによってばらばらにする」ことで「素子」としているものといえる。
したがって、引用発明の「コンデンサ」は、本願発明の「半導体構成素子(8)」に相当する。

(ウ)a まず、本願発明の「能動基礎構造部(4)」と「基礎構造部(4)」の関係について検討する。
第3の1によれば、本願の特許請求の範囲の請求項1には、本願発明の発明特定事項として「能動基礎構造部(4)」と「基礎構造部(4)」とが記載されているが、本願の請求項1の記載のみからでは、両者の関係を一義的に理解することは困難である。そこで、両者の関係について、本願明細書の発明の詳細な説明の記載を参酌して検討する。
本願明細書には、段落【0010】に「ここから、本発明は、最初に能動基礎構造部が、実際に後から生じる構成部分の境界を考慮せずに連続して断続しないで間隙無く或いは面上につまり境界がなく或いは留保のための部分領域がなく、担体全体に製造されるように、担体に構成素子を製造するという概念から出発している。換言すると、基礎構造部は、後から生じる構成素子の領域で個々のチップに応じて構造化されないため、所望する構成部分の大きさに限定されない。従って、構成部分が後で分離され、後から生じる構成部分の境界或いは部分領域は、最初は考慮されないままである。」と記載されている。この記載によれば、「能動基礎構造部」は「後から生じる構成部分の境界を考慮せずに連続」して「境界がなく」「担体全体に製造」されるものであり、「基礎構造部」は「後から生じる構成素子の領域で個々のチップに応じて構造化されないため、所望する構成部分の大きさに限定」されないものである。すなわち、これらの記載によれば、「能動基礎構造部」と「基礎構造部」とに、実質的な差異があるとは認められない。
したがって、本願発明の「能動基礎構造部(4)」と「基礎構造部(4)」は、「担体(2)へ製造されるべき半導体構成素子(8)の境界(10)の少なくとも一部を越えて連続して導入され」る点で同じである「基礎構造部」を指していると認められる。
b 次に、前記「能動基礎構造部(4)」ないし前記「基礎構造部(4)」に関する、本願発明の構成と引用発明の構成とを対比する。
本願発明の前記「基礎構造部(4)」について、本願明細書の段落【0032】には、「基礎構造部4は構造部素子18と誘電体層20とから成っており、これらの構造部素子18は、上面6から担体2へ垂直にエッチングされ異方性の多孔構造部或いは溝構造部或いは孔構造部の形態をしており、誘電体層20は、上面6と多孔即ち担体2全体とを被覆している。」と、また、本願明細書の段落【0034】には、「図3は、半導体構成素子8の代替実施形態を示しており、誘電体層20へ塗布される更なる層22が更に基礎構造部4の一部となっている。この更なる層22は、ドープされたポリシリコン層の形態で追加された上部電極として担体2に面上に被覆して堆積された。しかし、層22は担体2を後で切断した後境界10の領域で絶縁区間を短くするため、絶縁破壊は半導体構成素子8において発生する可能性があり、金属化部16の塗布後、層22は、基礎構造部の部分として境界10の領域でTMAH24の作用により層20が露出されるまで取り除かれる。」と記載されている。
一方、引用発明において「2μmの直径と200μmの深さとを有する多数の穴を前記基板の全面に亘って設け」ることは、前記「多数の穴」を、「基板内に製造」する個々の「コンデンサ」の「製造」領域を超えて「形成」することである。
そして、「前記基板の全面に亘って設け」られた「多数の穴」の「表面」には、「誘電体膜」が「基板表面の全面に亘って」形成されているとともに、「nドーピングされたポリシリコンから構成されて前記誘電体膜を完全に被覆している導電膜」が設けられている。
そうすると、本願明細書の前記各記載を参酌すれば、引用発明の「前記基板の全面に亘って設け」られる「2μmの直径と200μmの深さとを有する多数の穴」は、本願発明の「面上に並んで配されている同じ構造部素子(18、20、22)」、及び、当該「構造部素子(18、20、22)」として担体(2)へ導入される「孔構造部」に相当する。
そして、引用発明の「前記基板の全面に亘って設け」られる前記「多数の穴」と、当該「多数の穴を設けた基板表面の全面に亘って」形成される「誘電体膜」及び「nドーピングされたポリシリコンから構成されて前記誘電体膜を完全に被覆している導電膜」を併せたものは、本願発明の「担体(2)へ製造されるべき半導体構成素子(8)の境界(10)の少なくとも一部を越えて連続して導入され」る「能動基礎構造部(4)」及び「基礎構造部(4)」に相当する。

イ 半導体構成素子を製造する手順について
(ア)引用発明の「多数の集積に適しているコンデンサを、nドーピングされた単結晶シリコンから成る基板内に製造するための方法」は、本願発明の「複数の集積される半導体構成素子(8)を担体(2)に製造するための方法」に相当する。

(イ)引用発明の「2μmの直径と200μmの深さとを有する多数の穴を前記基板の全面に亘って設け」、「前記多数の穴を設けた基板表面の全面に亘って誘電体膜を形成」するとともに「前記誘電体膜上に、nドーピングされたポリシリコンから構成されて前記誘電体膜を完全に被覆している導電膜を形成」することは、本願発明の「能動基礎構造部(4)が、担体(2)へ製造されるべき半導体構成素子(8)の境界(10)の少なくとも一部を越えて連続して導入され」ることに相当する。

(ウ)引用発明の「ホトリトグラフィーを用いて前記アルミニウムから成る第1のコンタクトと前記ポリシリコンから成る導電膜とを前記誘電体膜上までエッチングして、前記第1のコンタクトをパターン化して個々のコンデンサを区画することによって、前記基板表面上に個々のコンデンサを画成」する手順は、「前記基板表面上」に「前記個々のコンデンサ」の領域を「画成」する手順であるが、これは、「前記導電膜の上側に、アルミニウムから成る連続膜から構成されて、電気的接触を良好にするための第1のコンタクトを蒸着によって形成し」た後に行うものである。
これに対して、本願発明は、「半導体構成素子(8)の領域が、担体(2)に画定され」ることに基づいて、「夫々の半導体構成素子(8)の領域にのみマスク(12)を用いて構造化された被覆層(14)が担体(2)に塗布され」るものである。
そうすると、引用発明の「前記導電膜の上側に、アルミニウムから成る連続膜から構成されて、電気的接触を良好にするための第1のコンタクトを蒸着によって形成」することと、本願発明の「夫々の半導体構成素子(8)の領域にのみマスク(12)を用いて構造化された被覆層(14)が担体(2)に塗布され」ることとは、「被覆層(14)が担体(2)に」形成される点で共通する。

(エ)引用発明の「前記パターン化された個々のコンデンサを、前記基板の切断および折曲げによってばらばらにする」ことは、本願発明の「担体(2)が、半導体構成素子(8)を形成するためにこれらの境界(10)で切断される」ことに相当する。

(カ)第3の3(1)ア(ウ)で指摘したように、引用発明の「前記基板の全面に亘って設け」られる「2μmの直径と200μmの深さとを有する多数の穴」は、本願発明の「面上に並んで配されている同じ構造部素子(18、20、22)」、及び、当該「構造部素子(18、20、22)」として担体(2)へ導入される「孔構造部」に相当し、そして、引用発明の「前記基板の全面に亘って設け」られる前記「多数の穴」と、当該「多数の穴を設けた基板表面の全面に亘って」に形成される「誘電体膜」及び「nドーピングされたポリシリコンから構成されて前記誘電体膜を完全に被覆している導電膜」を併せたものは、本願発明の「能動基礎構造部(4)」及び「基礎構造部(4)」に相当する。
そうすると、引用発明の「電気化学的エッチングを用いて、2μmの直径と200μmの深さとを有する多数の穴を前記基板の全面に亘って設け」ることは、本願発明の「面上に並んで配されている同じ構造部素子(18、20、22)が、基礎構造部(4)として担体(2)へ導入され」ることに相当するとともに、本願発明の「孔構造部」が「構造部素子(18、20、22)として担体(2)へ導入される」ことに相当する。

(2)一致点及び相違点
以上から、本願発明と引用発明とは、以下の点で一致するとともに、以下の点で相違する。<<一致点>>
「複数の集積される半導体構成素子(8)を担体(2)に製造するための方法であって、
- 能動基礎構造部(4)が、担体(2)へ製造されるべき半導体構成素子(8)の境界(10)の少なくとも一部を越えて連続して導入され、
- 被覆層(14)が担体(2)に形成され、
- 担体(2)が、半導体構成素子(8)を形成するためにこれらの境界(10)で切断される方法であって、
面上に並んで配されている同じ構造部素子(18、20、22)が、基礎構造部(4)として担体(2)へ導入され、
孔構造部が、構造部素子(18、20、22)として担体(2)へ導入される方法。」
<<相違点>>
一致点における「被覆層(14)が担体(2)に形成され」るとの構成について、本願発明においては、「半導体構成素子(8)の領域が、担体(2)に画定され」てから「夫々の半導体構成素子(8)の領域にのみマスク(12)を用いて構造化された被覆層(14)が担体(2)に塗布され」るのに対して、引用発明においては、「アルミニウムから成る連続膜から構成されて、電気的接触を良好にするための第1のコンタクトを蒸着によって形成し」てから「ホトリトグラフィーを用いて前記アルミニウムから成る第1のコンタクトと前記ポリシリコンから成る導電膜とを前記誘電体膜上までエッチングして、前記第1のコンタクトをパターン化して個々のコンデンサを区画することによって、前記基板表面上に個々のコンデンサを画成」する点。

4 当審の判断
(1)相違点について
ア 第3の2(2)アa及びbで指摘したように、引用例2には、チタン電極4に対応する開口部5を有することで前記チタン電極4の寸法および配置を画定するシャドウマスクを介して、コンデンサの上部電極となる前記チタン電極4を、複数個、基板1の表面に連続して設けられた下部電極となるTi層2の上に形成された誘電体層3上に、スパッタリングにより塗布するという技術が記載されている。
引用例2に記載の技術は、複数個の前記チタン電極4を塗布形成しているから、複数のコンデンサを形成していると認められる。ここで、個々のコンデンサは、基板1の表面に連続して設けられた下部電極となるTi層2と、誘電体層3と、上部電極となる個々のチタン電極4とからなるものであることを考慮すれば、当該個々のチタン電極4の寸法および配置を画定するシャドウマスクは、前記個々のコンデンサの寸法および配置を画定していると認められる。

イ また、コンデンサの上部電極の寸法・形状・配置を画定する遮蔽マスクを用いて、前記上部電極を、誘電体層上にスパッタリングや蒸着により堆積することは、引用例2に加え、以下の周知例1?4にも記載され、本願の優先権主張の時点において既に常套手段であった。
そして、この常套手段において、コンデンサの上部電極の寸法・形状・配置を画定する遮蔽マスクを作成するためには、この遮蔽マスクの作成の前に、当該遮蔽マスクを用いて形成しようとする上部電極の寸法・形状・配置を決定しておくことが必要なことは明らかである。
なお、周知例1には、以下で指摘するように、遮蔽マスクを使用して上部電極パターンを形成する方法として、移動可能なメタルマスクを使用してスパッタリングによりパターン化する方法や、エッチングレジストによりマスクを形成してエッチングによってパターン化する方法があることが記載されている。

(ア)周知例1
本願の優先権主張の日の前に日本国内において頒布された刊行物である、特開2006-140136号公報には、「誘電体薄膜、薄膜誘電体素子およびその製造方法」(発明の名称)に関して、図1?図4とともに、以下の事項が記載されている。
a 「【0056】
たとえば、上述した実施形態では、本発明に係る薄膜誘電体素子として、図1に示す薄膜誘電体素子1を例示したが、本発明に係る薄膜誘電体素子は上記の形態に限定されず、上述した誘電体薄膜を有するものであれば何でも良い。なお、上述した薄膜誘電体素子としては、具体的には、薄膜コンデンサなどが例示される。
【0057】
また、上述した実施形態では、上部電極6は、図1のように誘電体薄膜5の上面全体に形成してあるが、図2に示すように誘電体薄膜5aの上面のうち一部に形成しても良い。なお、図2のように誘電体薄膜5aの上面にパターン状に上部電極を形成する方法としては、たとえば、遮蔽マスクを使用する方法が挙げられる。遮蔽マスクを使用する方法としては、移動可能なメタルマスクを使用し、パターン化する方法や、エッチングレジストによりマスクを形成し、エッチングによってパターン化する方法などが使用できる。」
b 「【0062】
次に、熱酸化処理を行ったシリコン単結晶基板上に、白金下部電極を形成した。白金下部電極は、白金(Pｔ)をターゲットとしてスパッタリング法により形成した。形成した白金下部電極の厚みを、SEM観測により計測したところ、200nmであった。」
c 「【0065】
最後に、上記にてアニール処理を行った積層体の誘電体薄膜上に、白金上部電極を形成することにより、図2に示す薄膜コンデンサの試料1?9を得た。なお、白金上部電極の形成は、白金(Pｔ)をターゲットとし、スパッタリング法により行い、パターンの形成は、メタルマスクを使用する方法により行った。形成した白金下部電極の厚みを、SEM観測により計測したところ、200nmであった。また、各コンデンサ試料は、10×10mmの範囲に複数の上部電極を作製して、複数の薄膜コンデンサ試料とし、各試料について比誘電率およびリーク電流密度の測定を行い、その測定結果の平均値を求めることにより評価を行った。」
d 図2には、シリコン基板2aの上方の全面にわたり形成した白金下部電極4aと誘電体薄膜5aの積層構造上に、複数の白金上部電極6aを作製することが示されている。

(イ)周知例2
本願の優先権主張の日の前に日本国内において頒布された刊行物である、特開平8-340084号公報には、「誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜」(発明の名称)に関して、図1?図22とともに、以下の事項が記載されている。
a 「【0013】よって、キャパシタ全体の膜厚を薄くして高集積化を図るためには、誘電体薄膜または強誘電体薄膜は、従来よりも少しでも低温かつ短時間の熱処理で良好な特性が得られることが望ましい。
【0014】本発明は、上記課題を解決するためになされたものであり、従来よりも成膜温度の低温化及び短時間化、リーク電流の低減、製造プロセスの簡略化を実現するための製造方法、およびその製造方法によって製造された緻密な誘電体薄膜あるいは強誘電体薄膜を提供することを目的とする。」
b「【0028】その後、第1焼成としてRTA法を用いて、酸素雰囲気中の500℃?750℃で、30秒?1時間の熱処理を行い(ステップ19)、EB(elecｔｒｏn beam)蒸着法により、膜厚200nmのPｔ上部電極6をマスク蒸着した(ステップ20)。電極の大きさはマスク径に依存し、強誘電体特性評価用の電極サイズとして100μmφの電極を作製した。」

(ウ)周知例3
本願の優先権主張の日の前に日本国内において頒布された刊行物である、特開平7-73732号公報には、「誘電体薄膜素子及びその製造方法」(発明の名称)に関して、図1?図13bとともに、以下の事項が記載されている。
a 「【0017】まず、図1に示した誘電体薄膜素子の製造方法について説明する。まず、n型シリコン基板1の表面を熱酸化法により熱酸化し、膜厚が2000Åの熱酸化シリコン膜2を形成した。そして、その上に、スパッタ法を用いて、膜厚が300ÅのTi膜3と、膜厚が2000ÅのPｔ下部電極4とを順次形成した。その後、後述するように、PEZT誘電体薄膜5を形成した後、真空蒸着法またはリフトオフにより、膜厚が2000Åで60μm×60μmのサイズに分離した複数のPｔ上部電極6を形成した。上記の真空蒸着法は、マスクを介して行うものである。」

(エ)周知例4
本願の優先権主張の日の前に日本国内において頒布された刊行物である、特開平7-45475号公報には、「薄膜コンデンサ及びその製造方法」(発明の名称)に関して、図1?図9とともに、以下の事項が記載されている。
a 「【0028】熱処理後、炉管11から取り出し、マスクを用いて抵抗加熱蒸着法でAｕを200nm成膜しこれを上部電極とした(図2(e))。これにより、図1(a)の薄膜コンデンサが得られる。」
b 「【0035】上記実施例では単純なプレーナ型のコンデンサ構造を示したが、この構造に限定されるものではなく、基板1に溝を掘りその表面をコンデンサとするトレンチ型(図7)や、基板1上に、3次元構造で作製するスタックト型(図8)にも適用できる。」

ウ 第3の2(1)アeによれば、引用発明における「第1のコンタクト」について、引用例1の段落【0033】には、「導電膜5は第1のコンタクト6によって電気的に接触される。第1のコンタクト6は例えばアルミニウムから成る。アルミニウムの表面張力に基づいて第1のコンタクト6は連続膜から構成されており、この連続膜は穴3の領域においては導電膜5の上側部分だけと電気的に接触している。穴3の領域におけるパターンに基づいて構成された、導電膜5の隣接する表面間の隙間には、第1のコンタクトは充填されていない。コンデンサの機能のためにはこのことは同様に必要ではない。というのは、導電膜5は対向電極として作用するからである。」と記載されている。
してみれば、引用発明において、「導電膜」が対向電極として作用できる構成をとることを妨げない限り、「第1のコンタクト」の構成として、「アルミニウムからなる連続膜」以外の構成を採用できることは、引用例1の上記記載に接した当業者には自明であるということができ、引用発明において、「導電膜」が対向電極として作用できる構成をとりながら「第1のコンタクト」の構成を変更することは、引用例1の上記の記載から、当業者が普通に行い得るものと認められる。
そして、上記イ及びウのとおり、コンデンサの上部電極の寸法・形状・配置を画定する遮蔽マスクを用いて前記上部電極を誘電体層上にスパッタリングや蒸着により堆積することは、引用例2に記載されていると認められ、また、引用例2及び周知例1ないし3にみられるように常套手段とも認められる。
そうすると、「多数の集積に適しているコンデンサを、nドーピングされた単結晶シリコンから成る基板内に製造するための方法」であって、「2μmの直径と200μmの深さとを有する多数の穴を前記基板の全面に亘って設け」て「前記多数の穴を設けた基板表面の全面に亘って誘電体膜を形成し」、「前記誘電体膜上に、nドーピングされたポリシリコンから構成されて前記誘電体膜を完全に被覆している導電膜を形成し」てから、「コンデンサ」の上部電極として「前記導電膜の上側に、アルミニウムから成る連続膜から構成されて、電気的接触を良好にするための第1のコンタクトを蒸着によって形成」する引用発明において、前記「コンデンサ」の上部電極である前記「第1のコンタクト」を、「連続膜」として形成することに代えて、引用例2に記載の技術または前記常套手段を適用して、前記上部電極の寸法・形状・配置を画定する遮蔽マスクを用いて前記「コンデンサ」毎の「膜」として「前記誘電体層」上にスパッタリングや蒸着により堆積するとともに、前記「多数の穴」それぞれの内部に堆積して前記「導電膜」の隙間に充填するように形成することで、前記「第1のコンタクト」を前記「導電膜」に電気的に接触させるとともに、前記「導電膜」を対向電極として作用させることに、阻害要因があるとはいえず、当業者が容易に想到し得たものと認められる。
そして、引用発明における前記「第1のコンタクト」の形成に、引用例2に記載の技術または前記常套手段を適用することで、個々の「コンデンサ」が前記「基板」上に画定され、前記個々の「コンデンサ」が形成される領域にのみマスクを用いて構造化された前記「第1のコンタクト」が、スパッタリングや蒸着により堆積されると認められる。

エ ところで、本願の請求項1には、「- 夫々の半導体構成素子(8)の領域にのみマスク(12)を用いて構造化された被覆層(14)が担体(2)に塗布され」と記載されているだけで、「塗布」方法の内容について特定されていない。
そして、本願明細書の発明の詳細な説明にも、「夫々の領域には、後で半導体構成素子を配することになっており、次にマスク或いはマスキング方法を用いて被覆層が担体へ或いは能動基礎構造部へ塗布される。最後に、担体は半導体構成素子を形成するために境界で切断される。」(段落【0013】)との記載、及び「 第2ステップでは、上面6或いは担体2に半導体構成素子8或いはこれらの境界10が予定される或いは画定される或いは特定される。これに応じて、マスク12が製造される、つまり、次に半導体構成素子8夫々の領域に例えば遮蔽マスクのようなマスク12を用いて、例えば金属である被覆層14が基礎構造部4へ塗布される。これは、境界10を考慮して基礎構造部4の塗布とは対照的に行われる、即ち、被覆層14は半導体構成素子8の領域にだけ選択的に塗布される。境界の領域では、担体は被覆層14の無い状態で在り続ける。」(段落【0030】)との記載があるだけで、「塗布」方法の具体的な内容は記載されておらず、また、「図2では、最上被覆層14もまた金属化部として上部電極の形態で見られるが、この電極は半導体構成素子8に限定されて堆積された。」(段落【0032】)との記載もある。
そうすると、本願発明の「被覆層(14)」の「塗布」には、慣用手段であるスパッタリングや蒸着により「被覆層(14)」を「堆積」することも含まれ得ると解される。

オ なお、「被覆層」の形成手法について、本願の外国語書面には、項目“7. Preferred Embodiments of the Invention”の第3段落目に“In a second step, semiconductor components 8 or boundaries 10 thereof are then planned, identified or defined on the surface 6 or the carrier 2. A mask 12 is accordingly produced: in the region of each semiconductor component 8, a covering layer 14, metal in the example here, is then applied to the basic structure 4 with the aid of the mask 12, a shadow casting mask in the example.”(当審訳:「第2ステップでは、表面6或いは担体2が画定される或いは定義されることで、半導体構成素子8或いは境界10が設計される。これに応じてマスク12が製造され、半導体構成素子8の夫々の領域内に、たとえば金属である被覆層14が、たとえば遮蔽マスクのようなマスク12を用いて基礎構造部4に適用される。」、当審注:本願明細書には、前記“a covering layer 14, metal in the example here, is then applied to the basic structure 4”との記載について、「例えば金属である被覆層14が基礎構造部4へ塗布される」と記載されている。)と、また、同第5段落目に“Figure 2 shows a cross section through carrier 2 and a single semiconductor component 8. …… In Figure 2, the topmost covering layer 14 can also be seen as metallization in the form of a top electrode, which, however, was deposited in a manner delimited to the semiconductor component 8.”(当審訳:図2は、担体2及び半導体構成素子8の横断面を示している。……図2では、最上層の被覆層14もまた金属化部として上部電極の形態で見られるが、この上部電極は半導体構成素子8が決定されるように堆積された。)と、それぞれ、記載されている。
上記の記載より本願の外国語書面には、「被覆層14」は「マスク12」を用いて「基礎構造部4」に適用されるものであり、その一態様として、前記「被覆層14」が堆積されることが記載されていると認められる。
そうすると、本願発明の「被覆層(14)」の「塗布」が上記エのように解されることは、本願の外国語書面に記載によっても裏付けられるといえる。

カ 以上から、引用発明において、相違点に係る構成とすることは、引用例2に記載の技術、または、引用例2及び周知例1ないし3にみられるような常套手段に基づいて、当業者が容易に想到し得たものと認める。

キ さて、審判請求人は、審判請求書において、「本願発明に係る複数の集積される半導体構成素子を担体に製造するための方法よれば、被覆層或いはマスキング方法に基づいて、構成素子のサイズ或いは形状或いは位置を担体に画定できます。そのため、製造し集積される半導体構成素子は、この1つのステップに基づいて、簡潔に画定できます。」と主張している。
しかし、引用例2に記載の技術、または、引用例2及び周知例1ないし3にみられるような常套手段においても、コンデンサの上部電極となる電極の寸法および配置を画定するシャドウマスクを介して、複数個の前記電極を誘電体層上に塗布堆積するという、基板に対する1回の処理ステップに基づいて、製造しようとするコンデンサの寸法および配置を画定するものである。
したがって、審判請求人が主張する本願発明の効果は、引用例2に記載の技術、または、引用例2及び周知例1ないし3にみられるような常套手段が有する効果であると認められる。
そうすると、本願発明の効果は、引用発明、及び、引用例2に記載の技術、または、引用例2及び周知例1ないし3にみられるような常套手段から、当業者が予期し得たものと認められる。

(2)判断のまとめ
以上検討したとおり、相違点は、引用例2に記載の技術、または、引用例2及び周知例1ないし3にみられるような常套手段を参酌すれば、引用発明から当業者が容易に想到し得た範囲に含まれる程度のものである。
そして、本願発明の効果も、引用発明、及び、引用例2に記載の技術、または、引用例2及び周知例1ないし3にみられるような常套手段から、当業者が予期し得たものである。


第4 結言
以上のとおり、本願発明は、引用例1に記載された発明、及び、引用例2に記載の技術、または、引用例2及び周知例1ないし3にみられるような常套手段に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。
したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。

よって、結論のとおり審決する。
 
審理終結日 2016-06-30 
結審通知日 2016-07-05 
審決日 2016-07-19 
出願番号 特願2010-62206(P2010-62206)
審決分類 P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 宇多川 勉  
特許庁審判長 河口 雅英
特許庁審判官 加藤 浩一
鈴木 匡明
発明の名称 複数の集積半導体構成素子の製造方法  
代理人 今井 秀樹  
代理人 藤田 アキラ  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ