• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1323909
審判番号 不服2015-11311  
総通号数 207 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-03-31 
種別 拒絶査定不服の審決 
審判請求日 2015-06-16 
確定日 2017-01-12 
事件の表示 特願2010-240612「ワイドバンドギャップ半導体装置」拒絶査定不服審判事件〔平成24年 5月17日出願公開、特開2012- 94683〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成22年10月27日の出願であって、その手続の経緯は以下のとおりである。

平成25年 9月13日 審査請求
平成26年 8月22日 拒絶理由通知
平成26年10月23日 意見書・手続補正書
平成27年 3月12日 拒絶査定
平成27年 6月16日 審判請求・手続補正書
平成28年 6月30日 拒絶理由通知(当審)
平成28年 9月 2日 意見書・手続補正書

第2 本願発明の進歩性の有無について
1 本願発明
本願の請求項1ないし5に係る発明は、平成28年9月2日に提出された手続補正書により補正された特許請求の範囲の請求項1ないし5に記載された事項により特定されるものであり、そのうちの請求項1に係る発明(以下「本願発明」という。)は、次のとおりのものと認める。

「【請求項1】
第1導電型の高濃度ワイドバンドギャップ半導体基板と、該第1導電型の高濃度ワイドバンドギャップ半導体基板上に形成された第1導電型の低濃度のワイドバンドギャップ半導体堆積膜と、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜上に形成され、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜に接してショットキー界面領域を構成する金属膜と、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜に上記金属膜の端部に対して外側から内側にかけて形成された第2導電型の領域とを含み、上記ショットキー界面領域は、上記第2導電型の領域に四方から囲まれた四方に複数個の周期的な島領域を構成し、上記第2導電型の領域は、一様な深さの1つの領域であって、外周から上記島領域の最も外側までの幅が上記島領域と上記島領域の間の幅よりも広く、かつ隔てられた第2導電型のフローティングリミッティングリング構造、ジャンクションターミネーションエクステンション構造又はフローティングプレート構造で囲まれており、
上記金属膜と上記島領域との接触面積をS1、上記第1導電型の低濃度のワイドバンドギャップ半導体堆積膜の不純物濃度をN1、上記金属膜と上記第2導電型の領域との接触面積をS2、上記第2導電型の領域の不純物濃度をN2とした場合、S2×N2≧S1×N1を満たし、上記島領域の幅が1μm以上4μm以下であることを特徴とするワイドバンドギャップ半導体装置。」

2 当審拒絶理由の概要
平成28年6月30日付けで当審より通知した拒絶理由(以下「当審拒絶理由」という。)の概要は、次のとおりである。
「1.(進歩性)この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
……(中略)……
記(引用文献等については引用文献等一覧参照)

●理由1(進歩性)について
・請求項 1
・引用文献 1-4
・備考
引用文献1の段落[0022]、[0036]、[図1]等には、n型の低抵抗Si基板2の上に、n型シリコン領域3を、エピタキシャル成長法により形成する旨の記載がある。また、引用文献1の段落[0036]、[図1]等には、低抵抗Si基板2の不純物密度がn型シリコン領域3よりも高い旨の記載がある。また、引用文献1の段落[0048]等には、シリコン以外の半導体材料として、ガリウムヒ素(GaAs)や炭化珪素(SiC)などの化合物半導体材料を用いることについて記載されている。これらの記載を総合すると、引用文献1には、n型の不純物を高濃度で含むガリウムヒ素(GaAs)や炭化珪素(SiC)などの化合物半導体材料からなる基板2の上に、n型の不純物を低濃度で含むガリウムヒ素(GaAs)や炭化珪素(SiC)などの化合物半導体材料からなる領域3を、エピタキシャル成長法により形成することについて記載されているものと認められる。引用文献1に記載された発明の『n型』は、本願発明の『第1導電型』に相当するといえる。また、引用文献1に記載された発明の『ガリウムヒ素(GaAs)や炭化珪素(SiC)などの化合物半導体材料からなる領域3』は、基板上にエピタキシャル成長法により形成されるものであり、基板上に堆積される膜状をなす半導体と認められるから、本願発明の『半導体堆積膜』に相当するといえる。また、ガリウムヒ素(GaAs)や炭化珪素(SiC)などの化合物半導体材料が、シリコンよりも広いバンドギャップを有することは当業者にとっては明らかであるから、上記『ガリウムヒ素(GaAs)や炭化珪素(SiC)などの化合物半導体材料』は、本願発明の『ワイドバンドギャップ半導体』に相当するといえる。そうすると、本願発明と引用文献1に記載された発明とは、『第1導電型の高濃度ワイドバンドギャップ半導体基板と、該第1導電型の高濃度ワイドバンドギャップ半導体基板上に形成された第1導電型の低濃度のワイドバンドギャップ半導体堆積膜』を備える点において共通するといえる。
引用文献1の段落[0022]、[0025]-[0027]、[0040]-[0041]、[図1]等には、n型シリコン領域3の表面にタングステン膜及びアルミニウム膜を蒸着し、選択的にエッチング除去することによってショットキー電極(7,8)を形成すること、ショットキー電極(7,8)はn型シリコン領域3に対する一定のショットキ障壁を有すること、n型シリコン領域3の表面がショットキー接合界面となっていることについて記載されている。技術常識を参酌すれば、引用文献1に記載された発明のショットキー接合界面は、『n型シリコン領域3』と『ショットキー電極(7,8)』との界面において構成されていることは明らかである。また、引用文献1に記載された発明の『ショットキー電極(7,8)』はタングステン膜及びアルミニウム膜をエッチング除去することにより形成されているから、本願発明の『金属膜』に相当するといえる。したがって、本願発明と引用文献1に記載された発明とは、『該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜上に形成され、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜との間でショットキー界面領域を構成する金属膜』を有する点において共通するといえる。
引用文献1の段落[0036]-[0038]、[図1]等には、n型シリコン領域3の表面からアクセプタ不純物となるイオンを選択的に注入し、p型シリコン領域5を形成することについて記載されている。また、引用文献1の段落[0025]、[図1]、[図3]等の記載から、p型シリコン領域5が形成される領域は、ショットキー電極(7,8)の周辺部であると認められる。引用文献1に記載された発明の『p型』は、本願発明の『第2導電型』に相当するといえる。したがって、本願発明と引用文献1に記載された発明とは、『該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜の金属膜周辺部に対応する領域に形成された第2導電型の領域』を有する点において共通するといえる。
引用文献1の段落[0024]、[図3]等には、n型シリコン領域3における、p型シリコン領域5で囲まれるn型シリコン領域3Aは島状領域である旨の記載がある。また、引用文献1の[図2]、[図3]、[図8]等の記載から、上記島状領域は複数個の周期的な島状領域であると認められる。したがって、本願発明と引用文献1に記載された発明とは、『該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜における該ショットキー界面領域は、第2導電型の領域に囲まれて複数個の周期的な島領域を構成し』という点において共通するといえる。
引用文献1の段落[0023]等には、p型シリコン領域5が連続した一体のパターンとして、所定深さ寸法まで形成される旨の記載がある。当該記載と、引用文献1の段落[0023]、[0036]-[0038]、[図1]、[図3]等の記載から、p型シリコン領域5が一様な深さを有するものであることは明らかである。したがって、本願発明と引用文献1に記載された発明とは、『上記第2導電型の領域は、一様な深さの1つの領域であって、』という点において共通するものといえる。
引用文献1の段落[0028]、[図1]等には、n型シリコン領域3の表面にp型のガードリング領域10を開口縁に沿うように環状に形成する旨の記載があり、当該ガードリング領域10がp型シリコン領域を囲っていることは明らかである。引用文献1に記載された発明の『p型のガードリング領域』と、本願発明の『第2導電型のフローティングリミッティングリング構造』とは、『第2導電型のリング構造』である点において共通するといえる。したがって、本願発明と引用文献1に記載された発明とは、『上記第2導電型の領域は、第2導電型のリング構造で囲まれている』という点において共通するものといえる。
以上から、本願発明と引用発明1との一致点及び相違点は、以下のとおりであると認められる。

(一致点)
『第1導電型の高濃度ワイドバンドギャップ半導体基板と、該第1導電型の高濃度ワイドバンドギャップ半導体基板上に形成された第1導電型の低濃度のワイドバンドギャップ半導体堆積膜と、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜上に形成され、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜との間でショットキー界面領域を構成する金属膜と、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜の金属膜周辺部に対応する領域に形成された第2導電型の領域とを含み、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜における該ショットキー界面領域は、第2導電型の領域に囲まれて複数個の周期的な島領域を構成し、上記第2導電型の領域は、一様な深さの1つの領域であって、かつ第2導電型のリング構造で囲まれていることを特徴とするワイドバンドギャップ半導体装置。』

(相違点1)
本願発明では、第2導電型の領域の外周から島領域の最も外側までの幅が、島領域と島領域の間の幅よりも広いのに対し、引用文献1に記載された発明では、p型シリコン領域5の外周から島状領域の最も外側までの幅が、島状領域と島状領域の間の幅よりも広いのか否かが明らかでない点。

(相違点2)
本願発明では、第2導電型の領域が、第2導電型のフローティングリミッティングリング構造、ジャンクションターミネーションエクステンション構造又はフローティングプレート構造で囲まれているのに対し、引用文献1に記載された発明では、p型シリコン領域5が、p型のガードリング領域10で囲まれている点。

上記相違点1について検討する。引用文献2の段落[0167]-[0205]等にはJBSの製造工程について記載されており、段落[0168]-[0170]等にはN-型エピタキシャル層2上にトレンチを形成することについて、段落[0170]、[図1]等には半導体チップの活性領域の中央部A1のトレンチ(4a、4b、4c)の幅寸法よりも外周部A2のトレンチ(4d)の幅寸法を大きくすることについて、段落[0175]等にはトレンチ内にP+ポリシリコン層を形成することについて、段落[0183]-[0184]、[図3]等には活性領域の中央部A1及び周縁部A2にバリアメタル10及びアノード電極メタル11を形成することについて、段落[0186]、[図4]等には活性領域の中央部A1及び周縁部A2においてバリアメタル10とN-型エピタキシャル層2によるショットキー接合界面が存在することについて、それぞれ記載されている。引用文献2の[図4]の記載から、バリアメタル10とN-型エピタキシャル層2によるショットキー接合界面は、P型ポリシリコンの領域に囲まれた複数個の周期的な島状領域であると認められる。また、引用文献2の段落[0170]、[図1]、[図4]の記載から、P型ポリシリコンの領域の外周から一番外側の島状領域までの距離(トレンチ4dの幅寸法)は、島状領域と島状領域との距離(トレンチ4a,4b,4cの幅寸法)よりも大きいものと認められる。上記より、引用文献2には、JBSにおいて、金属電極とn型半導体との界面におけるショットキ接合界面をp型半導体領域に囲まれた複数の島状領域とし、p型半導体領域の外周から一番外側の島状領域までの距離を、島状領域と島状領域との距離よりも大きくする発明について記載されているものと認められる。
引用文献1、2に記載された発明は、ジャンクションバリアショットキに係るものである点において共通し、さらに、金属電極とn型半導体との界面におけるショットキ接合界面が、p型半導体に囲まれた複数の周期的な島状領域である点においても共通している。また、引用文献1に記載された発明に対して引用文献2に記載された発明を適用することによる格別の効果や、適用を阻害する格別の要因を見いだすこともできない。したがって、引用文献1に記載された発明に対して引用文献2に記載された発明を適用することにより、p型シリコン領域5の外周から一番外側の島状領域までの距離を、島状領域と島状領域との距離よりも大きくすることは、当業者であれば容易になし得たことである。
次に、上記相違点2について検討する。引用文献1の段落[0028]には、電界緩和と耐圧向上のためにガードリング領域10を設ける旨の記載があり、段落[0049]には、ガードリング領域10に代えて、ダブルガードリング構造、フィールドリング構造、VLD構造、SIPOS構造を設けてもよい旨の記載がある。また、JBSの電界緩和及び耐圧向上のために、フローティングリミッティングリング構造、ジャンクションターミネーションエクステンション構造又はフローティングプレート構造を設けることは、本願出願時において周知の技術であった(引用文献3の段落[0019]、[0024]、引用文献4の段落[0023]、[0153])。してみれば、引用文献1に記載された発明において、電界緩和と耐圧向上のために、ガードリング領域10に代えてフローティングリミッティングリング構造、ジャンクションターミネーションエクステンション構造又はフローティングプレート構造を設けることは、当業者であれば適宜なし得たことである。
したがって、本願の請求項1に係る発明は、引用文献1-2に記載された発明と、引用文献3-4に記載された周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

・請求項 2
・引用文献 1-4
・備考
引用文献1の段落[0013]、[0031]等には、n型シリコン領域3の不純物密度に対してp型シリコン領域5の不純物密度を十分に高くしておく旨の記載があり、『上記金属膜と上記島領域との接触面積をS1、上記第1導電型の低濃度のワイドバンドギャップ半導体堆積膜の不純物濃度をN1、上記金属膜と上記第2導電型の領域との接触面積をS2、上記第2導電型の領域の不純物濃度をN2とした場合、S2×N2≧S1×N1を満た』すようにすることは、当業者であれば適宜なし得たことである。
また、島領域の幅を1μm以上4μm以下とすることも、当業者であれば適宜なし得たことである。
その他の点については、上記備考欄に記載の通りである。
したがって、本願の請求項2に係る発明は、引用文献1-2に記載された発明と、引用文献3-4に記載された周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
……(中略)……
引 用 文 献 等 一 覧

1.特開2002-314098号公報
2.特開2009-130002号公報
3.特開2009-94433号公報
4.特開2003-158259号公報
5.特開2004-6723号公報
6.特開2007-281231号公報
7.特願2015-121187号(特開2015-207780号公報)」

3 引用文献の記載事項
(1)引用文献1の記載事項と引用発明1
ア 引用文献1の記載事項
当審拒絶理由に引用され、本願の出願の前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開2002-314098号公報(以下「引用文献1」という。)には、図面とともに、次の事項が記載されている(当審注.下線は、参考のために当審において付したものである。以下において同じ。)。
(ア)「【請求項1】 第1導電型の第1半導体領域と、
前記第1半導体領域の表面に形成され、且つ前記第1半導体領域をその内部に島状に露出させるための複数の開口部を有する第2導電型の第2半導体領域と、
前記複数の開口部に露出した前記第1半導体領域の表面に、前記第1半導体領域とショットキ接合をなすように形成されたショットキ電極層とを備えたことを特徴とする半導体装置。
【請求項2】 前記第2半導体領域は、前記第1半導体領域よりも高不純物密度であり、前記ショットキ電極層は、前記第2半導体領域に対してオーミック接触をなすことを特徴とする請求項1記載の半導体装置。
【請求項3】 前記複数の開口部は、同一ピッチで2次元的に配列されていることを特徴とする請求項1又は2記載の半導体装置。
【請求項4】 前記開口部は円形で、その直径は、ゼロバイアスにおいて内部に中性領域が残存するように設定されていることを特徴とする請求項1?3のいずれか1項記載の半導体装置。
・・・
【請求項7】 前記 ショットキ電極層は、
前記第1半導体領域に対してショットキ障壁を有し、且つ前記第1半導体領域との金属学的反応性が弱いバリアメタル層と、
前記バリアメタル層よりも高電導性の表面電極層との2層構造からなることを特徴とする請求項1?6のいずれか1項記載の半導体装置。」
(イ)「【0001】
【発明の属する技術分野】この発明は半導体装置に関し、更に詳しくは、例えばパワーエレクトロニクス機器・システム、情報関連機器の電源、各種モータの制御などに用いることが出来るショットキバリアダイオード(以下において、「SBD」と言う。)に関する。
【0002】
【従来の技術】一般に、SBDはオン電圧(順方向電圧降下)は小さいものの、逆方向のリーク電流が大きい欠点を有する。電力用半導体装置(パワーデバイス)の一つに、ジャンクション・バリア・制御型SBD(以下において、「JBSダイオード」と言う。)がある。このJBSダイオードは、図9に示すように、通常のn型SBDにおいてショットキー電極104下に複数個のp型半導体領域102を埋め込んだ構造を有している。JBSダイオードの特長は、逆方向特性において各p型半導体領域102から空乏層aが伸びてピンチオフすることによりショットキー界面に加わる電界を緩和し、逆方向のリーク電流の抑制や逆方向降伏電圧特性の改良を図ったものである。図10は、半導体基板101の一方の主面に露出する円形状の複数のp型半導体領域102の配置を示す平面図である。なお、p型半導体領域102は、図11に示すように、矩形状のものを均一に配置する場合もある。
・・・
【0005】
【発明が解決しようとする課題】しかし、図9に示した幾何学的形状(トポロジー)のSBD100では、島状のp型半導体領域102の外側に空乏層aを延ばして、p型半導体領域102間のチャネル領域となるn型半導体基板101全体に空乏層aを隈無く形成させるには、比較的強い電界をかける必要があった。例えば、図10に示すような円形の島状パターンに配置されたp型半導体領域102の場合は、逆方向バイアスを印加することにより、図13に示すように、それぞれのp型半導体領域102から放射状に(外側に)空乏層aを延びる。図13は、隣接する空乏層aの先端面同士がピンチオフした状態を示す。この図13に示す中性の間隙領域bを、更に隈無く空乏層aで埋め尽くす状態に至るまでには、更に強い逆方向バイアスを印加する必要がある。即ち、逆方向の漏れ電流を小さくするために、より大きな逆方向バイアスが必要である。
・・・
【0009】本発明は上記課題を解決するためになされたものである。そこで、本発明の目的は、順方向電圧降下(オン抵抗)が低く、逆方向特性の優れたショットキバリア半導体装置を提供することにある。」
(ウ)「【0010】
【課題を解決するための手段】上記課題を解決するために、本発明の特徴は、第1導電型の第1半導体領域と、第1半導体領域の表面に形成され且つ第1半導体領域をその内部に島状に露出させるための複数の開口部を有する第2導電型の第2半導体領域と、複数の開口部に露出した第1半導体領域の表面に形成された第1半導体領域とショットキ接合をなすショットキ電極層とを備えた半導体装置であることを要旨とする。即ち、ショットキ電極層は、第1半導体領域に対して所定のショットキ障壁を有する金属が選定されている。ここで、「第1導電型」と「第2導電型」とは互いに反対導電型である。即ち、第1導電型がn型であれば、第2導電型はp型であり、第1導電型がp型であれば、第2導電型はn型である。
【0011】本発明の特徴において、「第2半導体領域」は、「第1半導体領域」よりも高不純物密度の半導体領域にしておくことが好ましい。第2半導体領域を高不純物密度領域とすることで、ショットキ電極層は、第2半導体領域に対してオーミック接触をなし、第1半導体領域に対してのみショットキ接合をなす。例えば、第1半導体領域に対して、ショットキ電極層にショットキ接合の順方向となるバイアスを印加すれば、キャリアは障壁の高さの低いショットキ接合を介して第1半導体領域に注入される。第1半導体領域と第2半導体領域とはpn接合をなすが、通常pn接合の接触電位(ビルトイン電位)は、ショットキ障壁よりも高いので、第2半導体領域を介してのキャリアの注入は、順方向バイアスを高くしないと生じない。例えば、シリコンの場合は、第1半導体領域の不純物密度を、不純物密度1x10^(15)cm^(-3)?1x10^(17)cm^(-3)程度とすれば、pn接合の接触電位(ビルトイン電位)は0.87V?1.0V程度である。一方、n型シリコンに対するタングステン(W)のショットキ障壁0.65?0.67eV程度である。
【0012】開口部は、例えば円形とし、その直径は、第1半導体領域と第2半導体領域となすpn接合がゼロバイアスにおいて、円形の第2半導体領域の内部に中性領域が残存するように設定しておけば良い。「中性領域」とは、空乏層化していない半導体領域の意味である。第1半導体領域と第2半導体領域とのなすpn接合が順バイアスとなる極性の電圧を印加した状態では、ショットキ接合を介してキャリアが注入されるので、第1半導体領域の中性領域をチャネル領域として、ショットキバリアの順方向電流が流れる。開口部を円形とした場合は、チャネル領域は、円柱形状になる。
【0013】一方、第1半導体領域と第2半導体領域とのなすpn接合において逆バイアスとなる極性の電圧を印加するとpn接合界面から空乏層が拡がる。ここで、第1半導体領域の不純物密度を第2半導体領域の不純物密度に比較して十分低い、片側階段接合の構造にしておけば、空乏層は主に第1半導体領域側へ拡がる。例えば、第1半導体領域の不純物密度を、不純物密度1x10^(15)cm^(-3)?1x10^(17)cm^(-3)程度とし、第2半導体領域の不純物密度を、不純物密度5x10^(17 )cm^(-3)?1x10^(21)cm^(-3)程度とすれば良い。」
(エ)「【0018】本発明の特徴において、複数の開口部は、同一ピッチで2次元的に配列されている半導体装置とすることことが好ましい。上述したように、第1半導体領域に対して、ショットキ電極層にショットキ接合の順方向となるバイアスを印加すれば、キャリアは障壁の高さの低いショットキ接合を介して第1半導体領域に注入され、柱状の第1半導体領域がチャネル領域となる。したがって、複数の開口部を同一ピッチで2次元的に配列することにより、マルチチャネル構造が実現され、大電流を流すことが可能になる。複数の開口部は、定格電流を考慮して決めれば良い。又、同一ピッチで2次元的に配列することにより、電流分布の均一化を図ることが出来る。」
(オ)「【0021】
【発明の実施の形態】次に、図面を参照して、本発明に係る半導体装置をJBS構造のSBDを例に説明する。但し、図面は模式的なものであり、各層の厚みや厚みの比率などは現実のものとは異なることに留意すべきである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。
【0022】図1に示すように、本発明の実施の形態に係る半導体装置は、第1導電型の第1半導体領域(n型シリコン領域)3,3Aと、第1半導体領域3,3Aの表面に形成され、且つ第1半導体領域3Aをその内部に島状に露出させるための複数の開口部を有する第2導電型の第2半導体領域(p型シリコン領域)5と、複数の開口部に露出した第1半導体領域3Aの表面に、第1半導体領域3Aとショットキ接合をなすように形成されたショットキ電極層(7,8)とを備えている。第2半導体領域5は、第1半導体領域3,3Aよりも高不純物密度であり、ショットキ電極層(7,8)は、第2半導体領域5に対してオーミック接触をなす金属が選択されている。ショットキ電極層(7,8)は、第1半導体領域3,3Aに対してショットキ障壁を有し、且つ第1半導体領域3,3Aとの金属学的反応性が弱いバリアメタル層7と、バリアメタル層7よりも高電導性の表面電極層8との2層構造からなる。第1半導体領域(n型シリコン領域)3は、オーミックコンタクト層となるn型の低抵抗Si基板2の上に形成されている。第1半導体領域(n型シリコン領域)3の表面が、ショットキ接合界面となっているJBS構造のSBD1である。
【0023】第2半導体領域(p型シリコン領域)5は、図2に斜線のハッチングで示すような連続した一体のパターンとして、略網目状に形成されている。p型シリコン領域5に形成されている複数の開口部は、図2に示すように、同一ピッチで2次元的に配列されている。開口部は円形で、その直径は、p型シリコン領域5とn型シリコン領域3A間にゼロバイアス印加時において、n型シリコン領域3Aの内部に中性領域が残存するように設定されている。p型シリコン領域5は、n型シリコン領域3の表面から、所定深さ寸法まで形成されている。p型シリコン領域5で囲まれる円形の開口部にn型シリコン領域3Aの表面が露出している。
【0024】図3は、本発明の実施の形態に係るSBD1の幾何学的形状を理解し易くするため模式的に描いた分解斜視図である。図3に示すように、n型シリコン領域3における、p型シリコン領域5で囲まれるn型シリコン領域3Aは円柱形状の島状領域として表現出来る。円柱形状のn型シリコン領域3Aの直径は、ゼロバイアスにおける拡散電位(ビルトイン電位)で、n型シリコン領域3Aの内部に中性領域が残るように、n型シリコン領域3の不純物密度を考慮して設定する。
【0025】又、図1及び図3に示すように、n型シリコン領域3の表面にはフィールド酸化膜6が形成されている。そして、フィールド酸化膜6のn型シリコン領域3の表面を露出する開口部が活性領域6Aを定義している。このフィールド酸化膜6により定義された活性領域の内部において、p型シリコン領域5と、p型シリコン領域5で囲まれるn型シリコン領域3が配置されている。そして、活性領域6Aの表面に露出したn型シリコン領域3の表面にショットキー電極(7,8)が形成されている。ショットキー電極(7,8)は、活性領域6Aの全域、更には活性領域6Aの周辺のフィールド酸化膜6上にまで延長形成されている。
【0026】ショットキー電極(7,8)は、n型シリコン領域3に対する一定のショットキー障壁を有するバリアメタル層7及び表面電極層8の2層構造である。バリアメタル層7は、n型シリコン領域3との金属学的反応性が弱く、且つn型シリコン領域3に対する一定のショットキー障壁を有する金属である。例えば、タングステン(W)、白金(Pt)、パラジウム(Pd)、モリブデン(Mo)などが、バリアメタル層7として採用可能である。このバリアメタル層7は、n型シリコン領域3と表面電極層8を構成する金属との金属学的反応を抑制する金属である。例えば、表面電極層8としてアルミニウム(Al)を用いた場合は、Alとn型シリコン領域3との合金反応や、Alのn型シリコン領域3に対するスパイクを阻止するための金属である。そして、バリアメタル層7は、更に実質的なショットキバリア金属層としての機能を果たしている。
【0027】表面電極層8は、n型シリコン領域3に対する一定のショットキー障壁を有し、且つバリアメタル層よりも高電導性の金属である。例えばアルミニウム(Al)、アルミニウム合金(Al-1%Si)、金(Au)、銅(Au)、銀(Ag)などが表面電極層8として使用可能である。バリアメタル層7が実質的なショットキバリア金属層としての機能を果たしているので、表面電極層8のn型シリコン領域3に対するショットキー障壁は低くても構わない。実用的には、加工の容易なAl若しくはアルミニウム合金(Al-1%Si)が好適である。更に、シリコン基板4の他方の主面、即ち、オーミックコンタクト層2の裏面には、裏面電極層(オーミック電極層)9が形成されている。
【0028】なお、このSBD1においては、フィールド酸化膜6の下部のn型シリコン領域3の表面には、p型のガードリング領域10が開口縁に沿うように環状に形成されている。ガードリング領域10は、p型シリコン領域5とは独立したパターンとして形成されている。このガードリング領域10は、ガードリング領域10から拡がる空乏層とp型シリコン領域5から拡がる空乏層とが合成された曲率半径の大きな空乏層により、ショットキ接合界面における電界を緩和し、活性領域6Aにおけるショットキバリア耐圧を向上させている。
・・・
【0031】そして、逆方向バイアスを更に高くすると、図5に示すように、p型シリコン領域5とn型シリコン領域3、3Aとからなるpn接合界面から拡がる空乏層aは、n型シリコン領域3、3A側に拡がる。即ち、n型シリコン領域3、3Aの不純物密度に比して、p型シリコン領域5の不純物密度を十分高くしておけば、片側階段接合とみなせるので、pn接合界面から拡がる空乏層aは、主にn型シリコン領域3、3A側に拡がる。このため、円柱形状の島状領域であるn型シリコン領域3Aの中央では、円柱の側面から拡がった空乏層aが同時に中心軸に沿ってピンチオフし、中性領域がなくなる。したがって、シリコン基板4の表面に接触するバリアメタル層7の下側の円柱形状の島状領域は完全に空乏層aが分布した領域となる。すべての円柱形状の島状領域からなる経路が空乏層aで完全に、且つ一様にピンチオフした状態となる。」
(カ)「【0035】又、n型シリコン領域3Aの半径を変えることにより耐圧を適宜設定することが出来るため、SBD1の用途に応じて耐圧制御を容易に行うことが可能となる。」
(キ)「【0036】図1に示す本発明の実施の形態に係るSBD1の製造方法説明する:
(イ)最初に、図1に示すように、不純物密度1x10^(19)cm^(-3)、厚さ300?600μmのn型低抵抗Si基板2上に、エピタキシャル成長法により不純物密度1x10^(15)cm^(-3)?1x10^(17)cm^(-3)程度、好ましくは3x10^(16)cm^(-3)程度、厚さ5?50μm程度、好ましくは10μm?20μm程度のn型シリコン領域3を形成する。
・・・
【0040】(ホ)次に、n型シリコン領域3の表面の熱酸化膜の上にレジストをスピン塗布する。そして、フォトリソグラフィ技術により、レジストをパターニングし、エッチングマスクを形成する。そして、このエッチングマスクを用いて、緩衝フッ酸溶液等のエッチング液で、選択的にn型シリコン領域3の表面の熱酸化膜を除去し、活性領域にn型シリコン領域3の表面を露出させる。そして、直ちに、n型シリコン領域3の表面に約200nmの厚さでW膜7を、更に約1?2μmの厚さでAl膜8を順次蒸着する。
【0041】(ヘ)そして、Al膜8の上にレジストをスピン塗布する。そして、フォトリソグラフィ技術により、レジストをパターニングし、エッチングマスクを形成する。そして、このエッチングマスクを用いて、選択的にAl膜8及びW膜7をエッチング除去し、ショットキー電極(7,8)を形成してSBD1を完成する。」
(ク)「【0047】又、第1導電型としてn型を、第2導電型としてp型を用いた場合を説明したが、導電型を全く反対にしても良いことは勿論である。p型シリコンに対するショットキー障壁を有する金属としては、Alの他、鉛(Pb),Ag、ニッケル(Ni)等が使用可能である。
【0048】又、本発明では、シリコン以外の半導体材料として、ガリウムヒ素(GaAs)や炭化珪素(SiC)などの化合物半導体材料を用いることも可能である。
【0049】更に、上記の実施の形態では、活性領域6Aの近傍のフィールド酸化膜6の下部に沿って、ガードリング領域10を備える構成としたが、これに代えてダブルガードリング構造や、フィールドリング構造、VLD構造、SIPOS構造などを設ける構成としても勿論良い。」
イ 引用発明1
上記アの引用文献1の記載と当該技術分野における技術常識より、引用文献1には、次の発明(以下「引用発明1」という。)が記載されていると認められる。
「不純物密度1x10^(19 )cm^(-3)のn型低抵抗Si基板2と、
前記n型低抵抗Si基板2上にエピタキシャル成長法により形成された不純物密度1x10^(15 )cm^(-3)?1x10^(17)cm^(-3)のn型シリコン領域3と、
前記n型シリコン領域3の表面に形成され、且つ前記n型シリコン領域3をその内部に島状に露出させるための複数の開口部を有するp型シリコン領域5と、
前記p型シリコン領域5とは独立したパターンとして形成されたp型のガードリング領域10と、
前記複数の開口部に露出した前記n型シリコン領域3の表面に、前記n型シリコン領域3とショットキ接合をなすように形成されたショットキ電極層(7,8)であって、前記n型シリコン領域3に対してショットキ障壁を有するバリアメタル層7と、前記バリアメタル層7よりも高電導性の表面電極層8との2層構造からなる、ショットキ電極層(7,8)とを備え、
前記露出したn型シリコン領域3の表面がショットキ接合界面となっており、
前記複数の開口部は同一ピッチで二次元的に配列されていることを特徴とする、
JBSダイオード。」

(2)引用文献2の記載事項と引用発明2
ア 引用文献2の記載事項
当審拒絶理由に引用され、本願の出願の前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開2009-130002号公報(以下「引用文献2」という。)には、図面とともに、次の事項が記載されている。
「【0167】
以下、本発明の第1の実施形態について説明する。図1?図3は第1の実施形態のJBSの製造工程を示した断面図、図4は第1の実施形態のJBSを示した図である。詳細には、図4(A)は第1の実施形態のJBSの一部を示した平面図、図4(B)は第1の実施形態のJBSの一部を示した断面図である。図5は第1の実施形態のJBSの右半分の一部を透視して見た平面図である。
【0168】
第1の実施形態のJBSの製造時には、まず最初に、図1(A)に示すように、N-型エピタキシャル層2がN+型基板1上に形成される。次いで、酸化膜(フィールド酸化膜)3がN-型エピタキシャル層2の表面全体に形成される。次いで、図1(B)に示すように、トレンチ形成用開口3a,3b,3cが活性領域の中央部(セル領域)A1の酸化膜3に形成され、トレンチ形成用開口3dが活性領域の周縁部A2の酸化膜3に形成され、トレンチ形成用開口3e,3fがガードリング領域A3の酸化膜3に形成される。
【0169】
第1の実施形態のJBSの製造時には、次いで、図1(C)に示すように、トレンチ形成用開口3a,3b,3c(図1(B)参照)を介して活性領域の中央部(セル領域)A1にトレンチ4a,4b,4cが、例えばリアクティブイオンエッチング法などによって形成される。また、トレンチ形成用開口3d(図1(B)参照)を介して活性領域の周縁部A2にトレンチ4dが、例えばリアクティブイオンエッチング法などによって形成される。更に、トレンチ形成用開口3e,3f(図1(B)参照)を介してガードリング領域A3にトレンチ4e,4fが、例えばリアクティブイオンエッチング法などによって形成される。
【0170】
第1の実施形態のJBSでは、図1(C)に示すように、半導体チップの活性領域の外周部A2のトレンチ4dの幅寸法(図1(C)の左右方向寸法)が、半導体チップの活性領域の中央部(セル領域)A1のトレンチ4a,4b,4cの幅寸法(図1(C)の左右方向寸法)よりも大きくされている。また、第1の実施形態のJBSでは、図1(C)および図5に示すように、半導体チップのガードリング領域A3に2本の環状のトレンチ4e,4fが形成されている。
・・・
【0175】
第1の実施形態のJBSの製造時には、次いで、図3(A)に示すように、ポリシリコンを各トレンチ4a,4b,4c,4d,4e,4f(図1(C)参照)の内部に充填すると共に、各トレンチ4a,4b,4c,4d,4e,4fの内部に充填されたポリシリコンに対してP型不純物をドープすることによって、濃度が10^(18)/cm^(3)オーダー以上のP+型ポリシリコン層7a,7b,7c,7d,7e,7fが、各トレンチ4a,4b,4c,4d,4e,4fの内部に形成される。
【0176】
詳細には、第1の実施形態のJBSの製造時には、ポリシリコンが各トレンチ4a,4b,4c,4d,4e,4f(図1(C)参照)の内部に選択的に充填されるのではなく、図3(A)に示すように、半導体チップの表面全体にポリシリコンを堆積させ、次いで、図3(B)に示すように、各トレンチ4a,4b,4c,4d,4e,4f(図1(C)参照)の内部にのみポリシリコンが残るように、余分なポリシリコンをエッチバックすることにより、ポリシリコンが各トレンチ4a,4b,4c,4d,4e,4fの内部に充填される。
・・・
【0182】
第1の実施形態のJBSの製造時には、次いで、図3(C)に示すように、バリアメタル形成用開口3hが活性領域の中央部(セル領域)A1および活性領域の周縁部A2の酸化膜3に形成され、フィールドプレート用開口3i,3jがガードリング領域A3のP+型ポリシリコン層7e,7f上の酸化膜3に形成される。
【0183】
第1の実施形態のJBSの製造時には、次いで、図3(C)に示すように、バリアメタル形成用開口3hを介して活性領域の中央部(セル領域)A1および活性領域の周縁部A2にバリアメタル10が、例えばスパッタリング法、蒸着法などによって形成される(例えばパターニングされる)。
【0184】
また、第1の実施形態のJBSの製造時には、図3(C)に示すように、アノード電極メタル11が例えばスパッタリング法、蒸着法などによってバリアメタル10上に形成され(例えばパターニングされ)、フィールドプレート用開口3i,3jを介して半導体チップのガードリング領域A3のP+型ポリシリコン7e,7f層上にフィールドプレート12a,12b,12cが例えばスパッタリング法、蒸着法などによって形成され(例えばパターニングされ)、EQR電極メタル13が例えばスパッタリング法、蒸着法などによって半導体チップの周縁部A4にN+型層9上に形成される(例えばパターニングされる)。
・・・
【0186】
つまり、第1の実施形態のJBSでは、図4(B)に示すように、半導体チップの活性領域の中央部(セル領域)A1および活性領域の周縁部A2において、バリアメタル10とN-型エピタキシャル層2とによるショットキー接合界面C1と、P型層5a,5b,5c,5dとN-型エピタキシャル層2とによるPN接合界面C2とが、並存している。更に、ガードリング領域A3が活性領域の周縁部A2の外側に配置されている。
【0187】
詳細には、第1の実施形態のJBSでは、図4(B)に示すように、半導体チップの活性領域の周縁部A2のトレンチ4dと、半導体チップの活性領域の外側のガードリング領域A3のトレンチ4e,4fと、ガードリング領域A3の外側のN-型エピタキシャル層2と、半導体チップの周縁部A4のN+型層9とによって耐圧維持構造が形成されている。」
イ 引用発明2
(ア)上記アの引用文献2の記載(段落[0175]、[0183]及び[0186])並びに引用文献2の[図4]の記載より、引用文献2には、P+ポリシリコン層7aないし7d(以下、「P型領域」という。)が一つの領域をなし、当該P型領域がバリアメタルの端部に対して外側から内側にかけて形成されることが記載されていると認められる。
(イ)上記アの引用文献2の記載(段落[0186])並びに引用文献2の[図4]及び[図5]の記載より、引用文献2には、上記バリアメタルとN-型エピタキシャル層とによるショットキー接合界面を、上記P型領域に四方から囲まれた四方に複数個の周期的な島領域とすることが記載されていると認められる。
(ウ)上記アの引用文献2の記載(段落[0170])並びに引用文献2の[図1]及び[図4]の記載より、引用文献2には、上記P型領域の外周から上記島領域の最も外側までの幅を、上記島領域と上記島領域の間の幅よりも広くすることが記載されていると認められる。
(エ)上記アの引用文献2の記載、上記(ア)ないし(ウ)、及び当該技術分野における技術常識より、引用文献2には、次の発明(以下「引用発明2」という。)が記載されていると認められる。
「JBSであって、
P型領域をバリアメタルの端部に対して外側から内側にかけて形成し、
上記バリアメタルとN-型エピタキシャル層とによるショットキー接合界面を、上記P型領域に四方から囲まれた四方に複数個の周期的な島領域とし、
上記P型領域の外周から上記島領域の最も外側までの幅を、上記島領域と上記島領域の間の幅よりも広くした、
JBS。」

(3)引用文献3及び4の記載事項並びに周知技術
ア 引用文献3の記載事項
当審拒絶理由に引用され、本願の出願の前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開2009-94433号公報(以下「引用文献3」という。)には、図面とともに、次の事項が記載されている。
「【0019】
図4のA?Fは、本発明の実施例に示したJBS構造のダイオードの製造工程を示した断面構造図である。
・・・
【0024】
本実施例では、炭化珪素(0001)面基板上の炭化珪素に製造されたショットキーバリアダイオードの構造について説明したが、(000-1)面基板にも、同様に適用できる。また、炭化珪素基板上に製造されたショットキーバリアダイオードのショットキー界面を形成する金属をチタンを例として説明したが、チタンに限らずシリコンと化合してシリサイドを形成し炭化物を形成しやすいIVa、Va、VIa族金属であれば同様に適用できる。また、電界緩和構造としてp型で形成された不純物領域4、p型で形成された不純物領域5は、フローティングリミッティングリング(FLR)構造を構造例としてあげたが、ジャンクションターミネーションエクステンション(JTE)構造、フローティングプレート構造等のような電界緩和構造でも本発明の効果は得られることはいうまでもない。また、n型の炭化珪素基板にp型の電界緩和領域を形成した構造を構造例としてあげたが、p型の炭化珪素基板にn型の電界緩和領域を形成した構造等のような異なる伝導型を利用した構造でも本発明の効果は得られることはいうまでもない。」
イ 引用文献4の記載事項
当審拒絶理由に引用され、本願の出願の前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開2003-158259号公報(以下「引用文献4」という。)には、図面とともに、次の事項が記載されている。
「【0023】(第1の実施の形態)
<JBSダイオードの構成及び動作>第1の実施の形態に係る半導体装置は、通常の第1導電型ショットキーダイオードにおいて、ショットキー電極(アノード電極)の下の第1導電型半導体領域に複数の第2導電型の不純物領域が形成されたJBSダイオードである。
・・・
【0153】また更に、デバイスの高耐圧化を図る為の接合終端構造の例として、第1乃至第5の実施の形態においてはガードリング(8、43、58)、ジャンクション・ターミネーション・エクステンション(JTE)構造78を示し、第2の実施の形態においてはガードリング電極23を示したが、本発明はこれらに限定されるものではない。ガードリング8、JTE構造78或いはガードリング電極23の代わりに、フィールドリミッティングリング(FLR)、またはフィールドプレート(FP)等の他の構造を用いても構わない。」
ウ 周知技術
上記ア及びイより、JBSダイオードの電界緩和及び耐圧向上のために、フローティングリミッティングリング構造、ジャンクションターミネーションエクステンション構造又はフローティングプレート構造を設けることは、引用文献3及び4にみられるように、本願の出願の前に当該技術分野において周知の技術と認められる。

4 本願発明と引用発明1との対比
(1)本願発明と引用発明1とを対比する。
ア 引用発明1における「n型」、「p型」はそれぞれ、本願発明における「第1導電型」、「第2導電型」に相当するといえる。
また、引用発明1における「n型低抵抗Si基板2」の不純物密度は1x10^(19)cm^(-3)であり、「n型シリコン領域3」の不純物密度(1x10^(15 )cm^(-3)?1x10^(17)cm^(-3))よりも高いから、相対的に「高濃度」であるといえる。
そうすると、引用発明1における「n型低抵抗Si基板2」と本願発明における「第1導電型の高濃度ワイドバンドギャップ半導体基板」は、「第1導電型の高濃度半導体基板」である点で共通するといえる。
イ 上記アのとおり、引用発明1における「n型」は、本願発明における「第1導電型」に相当するといえる。
また、引用発明1における「n型シリコン領域3」の不純物密度は1x10^(15 )cm^(-3)?1x10^(17)cm^(-3)であり、「n型低抵抗Si基板2」の不純物密度(1x10^(19)cm^(-3))よりも低いから、相対的に「低濃度」であるといえる。
また、引用発明1における「n型シリコン領域3」は、「n型低抵抗Si基板2上にエピタキシャル成長法により形成され」たものであるから、「堆積膜」であるといえる。
そうすると、引用発明1における「n型シリコン領域3」と本願発明における「第1導電型の低濃度のワイドバンドギャップ半導体堆積膜」は、「第1導電型の高濃度半導体基板上に形成された第1導電型の低濃度の半導体堆積膜」である点で共通するといえる。
ウ 上記3(1)ア(オ)及び(キ)の引用文献1の記載(段落[0026]、[0040]及び[0041])並びに引用文献1の図1及び図3の記載より、引用発明1における「バリアメタル層7」は「金属膜」であるといえる。
また、引用発明1における「ショットキ接合界面」は、後述する相違点に係る構成を除き、本願発明における「ショットキー界面領域」に相当するといえる。
また、引用発明1における「バリアメタル層7」は「n型シリコン領域3に対してショットキ障壁を有」するから、「n型シリコン領域3に接してショットキー界面領域を構成する」ものといえる。
そうすると、引用発明1における「バリアメタル層7」と本願発明における「金属膜」は、「第1導電型の低濃度の半導体堆積膜上に形成され、該第1導電型の低濃度の半導体堆積膜に接してショットキー界面領域を構成する金属膜」である点で共通するといえる。
エ 上記アのとおり、引用発明1における「p型」は、本願発明における「第2導電型」に相当するといえる。
また、上記3(1)ア(オ)の引用文献1の記載(段落[0023])並びに引用文献1の図1及び図3の記載より、引用発明1における「p型シリコン領域5」は、「n型シリコン領域3」上に形成されたものといえる。
そうすると、引用発明1における「p型シリコン領域5」と本願発明の「第2導電型の領域」は、「第1導電型の低濃度の半導体堆積膜に形成された第2導電型の領域」である点で共通するといえる。
オ 上記ウのとおり、引用発明1における「ショットキ接合界面」は、後述する相違点に係る構成を除き、本願発明における「ショットキー界面領域」に相当するといえる。
また、上記3(1)ア(オ)の引用文献1の記載(段落[0023])並びに引用文献1の[図2]及び[図3]の記載より、引用発明1における「ショットキ接合界面」の少なくとも一部は、「p型シリコン領域5」に四方から囲まれた四方に周期的な島領域を構成するといえる。
そうすると、本願発明と引用発明1は、「ショットキー界面領域の少なくとも一部は、上記第2導電型の領域に四方から囲まれた四方に複数個の周期的な島領域を構成」する点において共通するといえる。
カ 上記3(1)ア(オ)の引用文献1の記載(段落[0023])並びに引用文献1の図1及び図3の記載より、引用発明1における「p型シリコン領域5」は、一様な深さの一つの領域であるといえる。
そうすると、本願発明と引用発明1は、「第2導電型の領域は、一様な深さの1つの領域であ」る点において共通するといえる。
キ 引用発明1における「JBSダイオード」と本願発明における「ワイドバンドギャップ半導体装置」は、「半導体装置」である点において共通するといえる。

(2)以上から、本願発明と引用発明1とは、下記アの点で一致し、下記イの点で相違すると認める。
ア 一致点
「第1導電型の高濃度半導体基板と、該第1導電型の高濃度半導体基板上に形成された第1導電型の低濃度の半導体堆積膜と、該第1導電型の低濃度の半導体堆積膜上に形成され、該第1導電型の低濃度の半導体堆積膜に接してショットキー界面領域を構成する金属膜と、該第1導電型の低濃度の半導体堆積膜に形成された第2導電型の領域とを含み、上記ショットキー界面領域の少なくとも一部は、上記第2導電型の領域に四方から囲まれた四方に複数個の周期的な島領域を構成し、上記第2導電型の領域は、一様な深さの1つの領域であることを特徴とする半導体装置。」
イ 相違点
・相違点1
本願発明は、「第1導電型の高濃度半導体基板」、「第1導電型の低濃度の半導体堆積膜」及び「半導体装置」がいずれも「ワイドバンドギャップ」であるのに対し、引用発明1は、「第1導電型の高濃度半導体基板」(n型低抵抗Si基板2)、「第1導電型の低濃度の半導体堆積膜」(n型シリコン領域3)及び「半導体装置」(JBSダイオード)が「ワイドバンドギャップ」であるとは特定されていない点。
・相違点2
本願発明は、「第2導電型の領域」が「金属膜の端部に対して外側から内側にかけて形成され」るのに対し、引用発明1は、「第2導電型の領域」(p型シリコン領域5)が「金属膜」(バリアメタル層7)の端部に対して外側から内側にかけて形成されるとは特定されていない点。
・相違点3
本願発明は、「ショットキー界面領域」が「第2導電型の領域に四方から囲まれた四方に複数個の周期的な島領域を構成」するのに対し、引用発明1は、「ショットキー界面領域」(ショットキ接合界面)の一部が「第2導電型の領域」(p型シリコン領域5)に四方から囲まれた四方に複数個の周期的な島領域を構成するものの、「ショットキー界面領域」(ショットキ接合界面)の端部においては、「第2導電型の領域」(p型シリコン領域5)に四方から囲まれた島領域を構成しない点。
・相違点4
本願発明は、「第2導電型の領域」が「外周から上記島領域の最も外側までの幅が上記島領域と上記島領域の間の幅よりも広」いのに対し、引用発明1は、当該構成について特定されていない点。
・相違点5
本願発明は、「第2導電型の領域」が「隔てられた第2導電型のフローティングリミッティングリング構造、ジャンクションターミネーションエクステンション構造又はフローティングプレート構造で囲まれ」ているのに対し、引用発明1は、当該構成について特定されていない点。
・相違点6
本願発明は、「上記金属膜と上記島領域との接触面積をS1、上記第1導電型の低濃度のワイドバンドギャップ半導体堆積膜の不純物濃度をN1、上記金属膜と上記第2導電型の領域との接触面積をS2、上記第2導電型の領域の不純物濃度をN2とした場合、S2×N2≧S1×N1を満た」すのに対し、引用発明1は、当該構成について特定されていない点。
・相違点7
本願発明は、島領域の幅が1μm以上4μm以下であるのに対し、引用発明1は、当該構成について特定されていない点。

5 相違点についての検討
(1)相違点1について
ア 上記3(1)ア(ク)のとおり、引用文献1の段落[0048]には、シリコン以外の半導体材料として炭化珪素(SiC)を用いることが記載されているから、引用発明1において、「n型低抵抗Si基板2」、「n型シリコン領域3」及び「p型シリコン領域5」の半導体材料を炭化珪素(SiC)とすることは、当業者であれば容易になし得たことである。
イ そして、本願明細書の段落[0004]及び[0018]の記載より、本願発明における「ワイドバンドギャップ半導体基板」、「ワイドバンドギャップ半導体堆積膜」及び「ワイドバンドギャップ半導体装置」との用語は、それぞれ、半導体材料として炭化珪素(SiC)を用いた半導体基板、半導体堆積膜及び半導体装置を包含するものと認められるから、引用発明1において、「n型低抵抗Si基板2」、「n型シリコン領域3」及び「p型シリコン領域5」の半導体材料を炭化珪素(SiC)としたものは、相違点1に係る構成を有するものと認められる。
ウ 以上より、引用発明1において「n型低抵抗Si基板2」、「n型シリコン領域3」及び「p型シリコン領域5」の半導体材料を炭化珪素(SiC)とし、相違点1に係る構成とすることは、当業者であれば容易になし得たことである。

(2)相違点2ないし4、6及び7について
ア 相違点2ないし4について
(ア)上記3(2)イ(エ)のとおり、引用文献2には、
「JBSであって、
P型領域をバリアメタルの端部に対して外側から内側にかけて形成し、
上記バリアメタルとN-型エピタキシャル層とによるショットキー接合界面を、上記P型領域に四方から囲まれた四方に複数個の周期的な島領域とし、
上記P型領域の外周から上記島領域の最も外側までの幅を、上記島領域と上記島領域の間の幅よりも広くした、
JBS。」(引用発明2)
が記載されていると認められる。
(イ)引用発明1と引用発明2は、JBSに係るものである点において共通し、さらに、ショットキ接合界面の少なくとも一部が、p型の領域に四方から囲まれた四方に複数個の周期的な島領域を構成する点においても共通している。
(ウ)また、引用発明1に対して引用発明2を適用することを阻害する要因を見いだすこともできない。
(エ)したがって、引用発明1に対して引用発明2を適用し、「p型シリコン領域5」を「バリアメタル層7」の端部に対して外側から内側にかけて形成し、「ショットキ接合界面」が「p型シリコン領域5」に四方から囲まれた四方に複数個の島領域を構成するようにし、「p型シリコン領域5」の外周から上記島領域の最も外側までの幅を上記島領域と上記島領域の間の幅よりも広くすることにより、相違点2ないし4に係る構成とすることは、当業者であれば容易になし得たことである。
イ 相違点6について
(ア)上記3(1)ア(ウ)及び(オ)のとおり、引用文献1の段落[0013]及び[0031]には、pn接合界面から広がる空乏層がn側シリコン領域3側に広がるようにするために、n型シリコン領域3の不純物密度に対してp型シリコン領域5の不純物密度を十分に高くしておくことが記載されている。
(イ)したがって、引用発明1に対して引用発明2を適用する際に、空乏層が「n型シリコン領域3」側に広がるようにするために、「n型シリコン領域3」の不純物密度に対して「p型シリコン領域5」の不純物密度を十分に高くしておくことは、当業者であれば容易になし得たことである。
(ウ)他方、引用文献1の段落[0022]ないし[0025](上記3(1)ア(オ))の記載及び[図1]ないし[図3]の記載より、引用発明1における「バリアメタル層7」と「n型シリコン領域3」との接触面積は、「バリアメタル層7」と「p型シリコン領域5」との接触面積よりも小さいか、同程度であると認められる。また、引用文献2の段落[0186](上記3(2)ア)の記載並びに[図4]及び[図5]の記載より、引用発明2における「バリアメタル」と「N-型エピタキシャル層2」との接触面積は、「バリアメタル」と「P型領域」との接触面積よりも小さいか、同程度であると認められる。
そうすると、引用発明1に対して引用発明2を適用する際に、「バリアメタル層7」と「n型シリコン領域3」との接触面積を、「バリアメタル層7」と「p型シリコン領域5」との接触面積よりも小さいか、同程度とすることは、当業者であれば当然になし得たことである。
(エ)そして、「バリアメタル層7」と「n型シリコン領域3」との接触面積(本願発明の「S1」に相当)を「バリアメタル層7」と「p型シリコン領域5」との接触面積(本願発明の「S2」に相当)よりも小さいか、同程度とし、「n型シリコン領域3」の不純物密度(本願発明の「N1」に相当)に対して「p型シリコン領域5」の不純物密度(本願発明の「N2」に相当)を十分に高くした場合に、相違点6に係る要件(S2×N2≧S1×N1)を充足することは明らかである。
(オ)また、本願明細書の記載からは、S2×N2がS1×N1以上の場合と、S1×N1よりわずかに小さい場合とで、作用効果の点で格別の相違があるとは認められないから、S2×N2≧S1×N1とすることに臨界的意義があるとは認められない。
(カ)以上より、引用発明1に対して引用発明2を適用する際に、「バリアメタル層7」と「n型シリコン領域3」との接触面積を、「バリアメタル層7」と「p型シリコン領域5」との接触面積よりも小さいか、同程度とし、「n型シリコン領域3」の不純物密度に対して「p型シリコン領域5」の不純物密度を十分に高くすることによって、相違点6に係る構成とすることは、当業者であれば容易になし得たことである。
ウ 相違点7について
(ア)上記3(1)ア(イ)の引用文献1の記載(段落[0009])より、引用発明1の目的は、順方向電圧降下(オン抵抗)が低く、逆方向特性の優れたショットキバリア半導体装置を提供することにあるものと認められる。
(イ)そして、引用発明1のJBSダイオードにおいて、順方向電圧降下(オン抵抗)を低くするためには、ショットキー界面を形成する島領域の面積を大きくする必要があり、逆方向特性を向上するためには、ショットキー界面を形成する島領域の面積を小さくする必要があることは、当業者にとって明らかである。
(ウ)さらに、上記3(1)ア(ウ)及び(カ)のとおり、引用文献1の段落[0012]及び[0035]には、開口部の直径をゼロバイアスにおいて第2半導体領域の内部に中性領域が残存するように設定すること、及び、n型シリコン領域3Aの半径を変えることにより耐圧を適宜設定することが出来ることが記載されている。
(エ)上記(ア)ないし(ウ)より、引用発明1に対して引用発明2を適用する際に、順方向電圧降下と逆方向特性を望ましいものとするために、島領域の幅を適宜設定することは、当業者が当然に行い得たことであるといえる。
(オ)また、本願明細書には、島領域の幅を1μm未満とした場合、又は4μmよりも大きくした場合のオン抵抗及び耐圧のデータが示されておらず、島領域の幅が1μm以上4μm以下の場合と、当該範囲外の場合との間で作用効果の点で格別の相違があるとは認められないから、島領域の幅を1μm以上4μm以下とした点に臨界的意義があるとは認められない。
(カ)以上より、引用発明1に対して引用発明2を適用する際に、順方向電圧降下と逆方向特性を望ましいものとするために、島領域の幅の下限及び上限を適宜設定し、相違点7に係る構成とすることは、当業者であれば容易になし得たことである。

(3)相違点5について
ア 上記3(1)ア(オ)のとおり、引用文献1の段落[0028]には、電界緩和と耐圧向上のためにガードリング領域10を設けることが記載されている。また、上記3(1)ア(ク)のとおり、引用文献1の段落[0049]には、ガードリング領域10に代えて、ダブルガードリング構造、フィールドリング構造、VLD構造又はSIPOS構造を設けてもよいことが記載されている。
上記の各記載より、引用発明1における「ガードリング領域10」を、電界緩和及び耐圧向上の効果を有する他の構造に置き換えてもよいことは、当業者にとって明らかであるといえる。
イ 他方、上記3(3)ウのとおり、JBSダイオードの電界緩和及び耐圧向上のために、フローティングリミッティングリング構造、ジャンクションターミネーションエクステンション構造又はフローティングプレート構造を設けることは、本願出願時において周知の技術であった(以下、当該技術を「周知技術」という。)。
ウ そうすると、引用発明1において、電界緩和と耐圧向上のために、上記周知技術を適用し、「ガードリング領域10」に代えて「フローティングリミッティングリング構造、ジャンクションターミネーションエクステンション構造又はフローティングプレート構造」(以下、「フローティングリミッティングリング構造等」という。)を設けることは、当業者であれば容易になし得たことである。また、その際に、「p型シリコン領域5」と「フローティングリミッティングリング構造等」とを隔てる必要があること、及び「p型シリコン領域5」を「フローティングリミッティングリング構造等」によって囲む必要があることは、当業者には自明の事項といえる。
エ 以上より、引用発明1に対して上記周知技術を適用し、相違点5に係る構成とすることは、当業者であれば容易になし得たことである。

6 本願発明の作用効果について
相違点1ないし7を総合的に勘案しても、本願発明の奏する作用効果は引用発明1及び引用発明2並びに周知技術の奏する作用効果から予測される範囲内のものにすぎず、格別顕著なものということはできない。

7 請求人の主張について
(1)請求人は、平成28年9月2日提出の意見書において、下記の主張をしている。(当審注.下線は、参考のために当審において付したもの。)
「[引用文献の説明]
補正前の請求項1?5に対する引用文献は、引用文献1?4であります。
引用文献1には、シリコンのSBDで、図1にn型シリコン領域3にp型シリコン領域(第2半導体領域)5とp型ガードリング領域10が記載されております。バリアメタル層(ショットキバリア用金属層)7は端部でp型ガードリング領域10と接し、p型ガードリング領域10が外周へ延びています。ここで、ガードリング領域であるため、p型ガードリング領域10とp型シリコン領域(第2半導体領域)5は接っしず離れております。
引用文献2には、シリコンのJBSで、図4にN-型エピタキシャル層2に活性領域の中央部(セル領域)A1、活性領域の周縁部A2、ガードリング領域A3が記載されております。バリアメタル10上のアノード電極メタル11は、活性領域の周縁部A2を越え、ガードリング領域A3まで延びてフィールドプレートとなっています(段落0183,0184に記載)。
……(中略)……
[引用文献との対比]
本願の効果は、段落0013に記載のように『本発明によれば、ワイドバンドギャップ半導体上に形成されたショットキー界面を有する装置において、金属堆積膜と第1導電型の界面がショットキー界面である領域の周囲を第2導電型の領域に囲まれている構造で周期的に配置されているJBS構造を持つダイオードを設計することで、第2導電型の領域によって増加するオン抵抗の増加を回避できるとともに、リーク電流の抑えられた装置を製造できる。さらに、低ショットキーバリアハイトを持つショットキー界面を形成することや第1導電型半導体の不純物濃度を上げることでオン抵抗低減の効果を増加させることができる。』そして、この作用は、段落0016にて『JBS構造では第1導電型の領域を空乏化するときの電圧が低いほどリーク電流は低くなる。第2導電型の領域をストライプ状に配置されたJBS構造では、一次元モデルで示されるように空乏層の広がり方が第1導電型半導体の不純物濃度と、第2導電型半導体の不純物濃度によって決まってしまう。
しかし、第2導電型の領域をストライプ状ではなく、第1導電型の領域を囲む形にすることにより、四方から第1導電型の領域を空乏化することができる。このため、同じ面積の第1導電型の領域を空乏化するための電圧が低くなるためリーク電流が抑えられる効果や、第1導電型の不純物濃度を上げてオン抵抗の低減する効果が期待できる。』と記載しております。
この第1導電型の領域を四方から囲むことは、引用文献1,3および4には記載されておりません。
引用文献2では、バリアメタル10上のアノード電極メタル11は、活性領域の周縁部A2を越え、ガードリング領域A3まで延びてフィールドプレートとなっており、これも構成が相違します。
よって、これら引用文献1?4を単に組み合わせる動機付けがなく、また、単に組み合わせても本願の第2導電型の領域の構成とはなりません。
以上のように、本願は引用文献とは構成が相違し、この構成の相違によって引用文献ではそうすることのできない作用効果を奏しますので、この点をご考慮のうえ再度のご審査をお願いします。」

(2)しかしながら、下記の理由により、請求人の主張は採用できない。
ア 本願発明と引用発明2は、金属膜(引用発明2における「バリアメタル」)が第1導電型の領域(引用発明2における「N-型エピタキシャル層」)に接することにより構成されるショットキー界面領域が、第2導電型の領域(引用発明2における「P型領域」)に四方から囲まれた四方に複数個の島領域をなす点において相違しないから、請求人の主張する「第2導電型の領域をストライプ状ではなく、第1導電型の領域を囲む形にすることにより、四方から第1導電型の領域を空乏化することができる。このため、同じ面積の第1導電型の領域を空乏化するための電圧が低くなるためリーク電流が抑えられる効果や、第1導電型の不純物濃度を上げてオン抵抗の低減する効果が期待できる。」との効果は、引用発明2の構成から予測される範囲内のものにすぎない。
イ また、請求人は「引用文献2では、バリアメタル10上のアノード電極メタル11は、活性領域の周縁部A2を越え、ガードリング領域A3まで延びてフィールドプレートとなっており、これも構成が相違します。」と主張しているが、本願発明は「金属膜」の上の構造について特定しておらず、本願発明における「金属膜」の上に電極を設け、活性領域の外にまで延ばしてフィールドプレートとしたものも本願発明に包含されるものと認められるから、上記主張は本願発明と引用発明2との構成上の相違に基づくものではなく、採用することができない。

8 まとめ
以上のとおり、本願発明は、引用発明1及び引用発明2並びに周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができないものである。

第3 むすび
以上のとおり、本願発明は、引用発明1及び引用発明2並びに周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。

したがって、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
 
審理終結日 2016-11-14 
結審通知日 2016-11-15 
審決日 2016-11-29 
出願番号 特願2010-240612(P2010-240612)
審決分類 P 1 8・ 121- WZ (H01L)
最終処分 不成立  
前審関与審査官 河合 俊英  
特許庁審判長 鈴木 匡明
特許庁審判官 河口 雅英
須藤 竜也
発明の名称 ワイドバンドギャップ半導体装置  
代理人 阪本 朗  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ