• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1324460
審判番号 不服2016-5162  
総通号数 207 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-03-31 
種別 拒絶査定不服の審決 
審判請求日 2016-04-07 
確定日 2017-02-21 
事件の表示 特願2011-236849「半導体装置の製造方法」拒絶査定不服審判事件〔平成25年 5月20日出願公開、特開2013- 98203、請求項の数(4)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は、平成23年10月28日の出願であって、平成26年9月12日付で審査請求がなされ、平成27年8月5日付で拒絶理由が通知され、同年10月13日付で意見書が提出されるとともに、同日付で手続補正がなされたが、平成28年1月4日付で拒絶査定がなされたものである。
これに対して、平成28年4月7日付で審判請求がなされるとともに、同日付で手続補正がなされたものである。

第2 補正の適否について
1 補正の内容
平成28年4月7日付の手続補正書により特許請求の範囲に以下の補正(以下、「本件補正」という。)が行われた。
(a)本件補正前の請求項1ないし4を削除し,同請求項5ないし8の項番を繰り上げ、同請求項5ないし7を引用する請求項の引用項番を変更する補正。
(b)補正前の請求項5の「前記層間絶縁膜上にアルミニウムを主成分とする材料でできている第2電極を2μm以上の厚さで形成し、前記第1開口部および前記第2開口部を介して前記第2導電型半導体領域と前記第2電極とを接続させる工程」について、補正後の請求項1において「前記層間絶縁膜上にアルミニウムを主成分とする材料でできている第2電極を途中でエッチングを行うことなく2μm以上の厚さで形成し、前記第1開口部および前記第2開口部を介して前記第2導電型半導体領域と前記第2電極とを接続させる工程」とする補正。

2 補正の適否
(a)補正事項(a)について検討すると、補正事項(a)は、本願の願書に最初に添付した明細書、特許請求の範囲又は図面(以下「当初明細書等」という。)に記載した事項の範囲内においてされたものであることは明らかであり、請求項の削除を目的とするものであるから、特許法17条の2第3項に規定する要件を満たし、特許法第17条の2第4項の規定に適合し、また、特許法第17条の2第5項第1号に掲げる請求項の削除を目的とするものに該当する。
(b)補正事項(b)について検討すると、補正事項(b)により加えられた部分は、当初明細書等に記載されているものと認められるから、補正事項(b)は当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではない。したがって、補正事項(b)は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第17条の2第3項に規定する要件を満たす。
また、補正事項(b)は、補正前の「第2電極を2μm以上の厚さで形成」することについて、「途中でエッチングを行うことなく」との限定を加え「第2電極を途中でエッチングを行うことなく2μm以上の厚さで形成」するとしたものであるから、特許法第17条の2第5項第2号に掲げる、特許請求の範囲の減縮を目的とするものに該当する。そうすると、補正事項(b)は、特許法第17条の2第4項の規定に適合することは明らかである。
そして、補正後の請求項1に係る発明は、下記第5のとおり、独立特許要件を満たすから、特許法第17条の2第6項で準用する同法第126条第7項の規定に適合する。

3 小括
したがって、本件補正は、特許法第17条の2第5項第1号に掲げる請求項の削除および同法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当し、また、同法第17条の2第3項、第4項及び第6項のそれぞれの規定に適合するから、適法にされたものである。

第3 本願発明
本願の請求項1に係る発明は、本件補正によって補正された特許請求の範囲の請求項1に記載された事項により特定される、以下のとおりのものである(以下「本願発明」という。なお、下線は、補正の箇所を示すものとして審判請求人が付加したものである。)。

「【請求項1】
第1導電型の半導体基板のおもて面の表面層に、第2導電型半導体領域を形成する工程と、
前記第2導電型半導体領域を貫通し前記半導体基板からなる第1導電型半導体領域に達するトレンチを形成する工程と、
前記トレンチの内部にゲート絶縁膜を介して第1電極を埋め込む工程と、
前記第2導電型半導体領域の表面に層間絶縁膜を0.5μm以上の厚さで形成する工程と、
前記層間絶縁膜の表面にレジストを形成し、前記レジストを選択的に開口する工程と、
前記レジストをマスクとして等方性エッチングを行い、前記層間絶縁膜に、前記層間絶縁膜の厚さよりも浅い深さの第1開口部を形成する工程と、
前記レジストをマスクとして異方性エッチングを行い、前記層間絶縁膜に、前記第1開口部に連結され、かつ前記半導体基板のおもて面を露出する第2開口部を形成する工程と、
前記層間絶縁膜上にアルミニウムを主成分とする材料でできている第2電極を途中でエッチングを行うことなく2μm以上の厚さで形成し、前記第1開口部および前記第2開口部を介して前記第2導電型半導体領域と前記第2電極とを接続させる工程と、
を含み、
前記層間絶縁膜の厚さを、前記第1開口部の、前記トレンチが並ぶ方向の第1開口幅の0.28倍以下に形成し、前記第1開口部の、前記トレンチが並ぶ方向の第2開口幅の0.6倍以上に形成することを特徴とする半導体装置の製造方法。」

第4 査定の理由について
1 原査定の理由の概要
原査定の理由の概要は、次のとおりである。
「この出願については、平成27年 8月 5日付け拒絶理由通知書に記載した理由によって、拒絶をすべきものです。
なお、意見書及び手続補正書の内容を検討しましたが、拒絶理由を覆すに足りる根拠が見いだせません。

備考

●理由(特許法第29条第2項)について

・請求項1-8
・引用文献等1-5
出願人は意見書において、補正後の本願発明は、(1)層間絶縁膜の厚さが、0.5μm以上である点、(2)第2電極が、アルミニウムを主成分とする材料でできており、厚さが2μm以上である点、(3)層間絶縁膜の厚さが、第1開口部の第1開口幅の0.28倍以下であり、第1開口部の第2開口幅の0.6倍以上である点を主張している。
上記主張について検討する。
主張点(1)について
引用文献2には「およそ200nmの膜厚のTEOS(テトラエキシシラン)膜2及びおよそ400nmの膜厚のBPSG膜3」[0003]と、
層間絶縁膜(TEOS膜2及びBPSG膜3)の厚さが、0.5μm以上であることが記載されている。
主張点(2)について
引用文献4には「複数回のスパッタリングにより、合わせて3μm以上の厚さのAl系合金(ここではアルミニウム-シリコン合金、以下Al-Siと略記)電極膜9を被着する。」[0021]と、
第2電極(電極膜9)が、アルミニウムを主成分とする材料でできており、厚さが2μm以上であることが記載されている。
主張点(3)について
引用文献2には「およそ200nmの膜厚のTEOS(テトラエキシシラン)膜2及びおよそ400nmの膜厚のBPSG膜3」[0003]、「このときのコンタクトホール径は、およそ0.73μmであった。そして、テーパー上部の径は、およそ3.19μmであった。」[0010]と、
層間絶縁膜(TEOS膜2及びBPSG膜3)の厚さが、第1開口部の第1開口幅(テーパー上部の径)の0.28倍以下であり、第1開口部の第2開口幅(コンタクトホール径)の0.6倍以上であることが記載されている。
したがって、主張点(1)-(3)に係る構成は、いずれも格別なものとは認められないので、出願人の上記主張は、採用できない。

また、出願人は意見書において、補正後の本願発明は、層間絶縁膜の厚さt1が、0.5μm以上と厚く、かつ、第2電極の厚さt2が2μm以上と厚いものですが、このような場合であっても、第2電極にボイドは発生しない旨を主張している。
しかしながら、引用文献4に記載されたものにおいても、第2電極(電極膜9)の厚さt2が2μm以上と厚いが、ボイドが発生しないことが記載されており[0028]、
引用文献1,2,4に記載のものは、層間絶縁膜を有する半導体装置に関する技術であり、引用文献1に、引用文献2,4記載の技術を適用することに、格別な困難性は認められないので、出願人の上記主張は、採用できない。

以上のように、出願人の主張はいずれも採用できないので、請求項1-8に係る発明は、先の拒絶理由通知書に記載された理由に基づいて、当業者が容易になし得たものと認める。

<引用文献等一覧>
1.特開2007-149867号公報
2.特開平11-40514号公報
3.特開2003-109970号公報
4.特開2011-3726号公報
5.特開2010-129585号公報」

また、平成27年8月5日付け拒絶理由通知の概要は、次のとおりである。
「(進歩性)この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)

●理由(進歩性)について

・請求項1-3、9-12
・引用文献等1,2
・備考
引用文献1(図7)には、コンタクトホールが、第1開口部と第2開口部からなる半導体装置が記載されている。
そして、引用文献2(図9、[0003]、[0010])に記載されているように、層間絶縁膜の厚さを、第1開口幅の0.28倍以下とすることは、格別なことではない。

・請求項4、5、13、14
・引用文献等1-3
・備考
引用文献3(図1)には、コンタクトホールを、ストライプ状に配置することが記載されている。

・請求項6、7、15,16
・引用文献等1-4
・備考
引用文献4[0021]に記載されているように、第2電極の厚さを2μm以上とすることは、格別なことではない。

・請求項8、17
・引用文献等1-5
・備考
引用文献5[0025]には、第2電極の表面に、無電解めっきを施すことが記載されている。

<引用文献等一覧>
1.特開2007-149867号公報
2.特開平11-40514号公報
3.特開2003-109970号公報
4.特開2011-3726号公報
5.特開2010-129585号公報」

第5 原査定の理由についての当審の判断
1 引用文献
(1)引用例1について
ア.引用例1の記載
原査定の拒絶の理由に引用された、原出願の出願日前に日本国内で頒布された刊行物である特開2007-149867号公報(以下、「引用例1」という。)には、図面とともに、以下のことが記載されている。(なお、下線は、当審において付与した。以下、同じ。)
(ア)「【0002】
図4は、既存の半導体装置を示す図である。
図4に示す半導体装置40は、例えば、Nチャンネルの縦型トレンチゲートMOSFET(Metal Oxide Semiconductor Field Effect Transistor)であって、半導体基板の表面にストライプ状に形成される各トレンチ内にそれぞれ絶縁膜を介してゲート電極41が形成されている。また、各ゲート電極41の端部は、それぞれ、ゲート電極41と直交する方向に形成され、外部電極と電気的に接続されるゲート引出し用電極42に接続されている。また、半導体基板の表面上には、ゲート電極41などを覆う絶縁膜が形成され、その絶縁膜には、半導体基板の表面付近に形成されるN+型の半導体領域及びP型の半導体領域とソース電極とを接触させるためのコンタクトホール43がゲート電極41のストライプ幅方向と直交する方向に沿って設けられている。なお、ソース電極及びドレイン電極は、図4に示していない。
【0003】
図5(a)は、図4に示す破線枠Aを示す図である。また、図5(b)は、図5(a)に示す半導体装置40のB-B断面図である。
図5(a)及び図5(b)に示すように、N型の半導体領域44の上面には、P型の半導体領域45が形成され、その半導体領域45の表面付近には、N+型の半導体領域46が形成されている。また、トレンチ47は、半導体領域46の表面から半導体領域44までのびるように形成され、トレンチ47の内部には、ゲート絶縁膜49を介してゲート電極41が形成されている。また、ゲート電極41の上面には絶縁膜48が形成されている。
【0004】
ところで、近年、半導体装置の高集積化に伴い、コンタクトホールの微細化が進んでいる。このため、コンタクトホールにおける金属配線膜のステップカバレージ(段差被覆性)が悪化し、断線等が生じるおそれがある。そこで、コンタクトホールの段差部分にテーパー形状を施すことによって断線等を防止する製造方法が導入されている。
【0005】
しかし、微細なコンタクトホールに対して良好なテーパー形状を得るために等方性エッチング量を増加させると、図6に示すように、絶縁膜とレジスト膜との接触面積が小さくなってしまう。このため、図6の左側に示すレジスト膜のように、絶縁膜から剥れてしまうおそれがある。そして、もし、エッチング工程の途中でレジスト膜が剥れてしまうと、最終的に残る絶縁膜の形状が目標形状と異なってしまう。すなわち、コンタクトホールの形状が崩れてしまう。
【0006】
特許文献1には、コンタクトホールにテーパー形状を設ける一般的な方法が記載されている。すなわち、特許文献1に記載の方法においては、まず、図7に示すように、半導体基板(Si)の上面に絶縁膜を形成し、さらにその絶縁膜の上面にレジスト膜を選択的に形成する。続いて、そのレジスト膜を利用して絶縁膜に対して等方性エッチングを行う。このとき、コンタクトホールを形成する領域の絶縁膜を少しだけ残しておく。そして、コンタクトホールを形成する領域に残っている絶縁膜を異方性エッチングで除去する。これにより、良好なテーパー形状が得られる。」
(イ)「【0019】
また、図2(a)及び図2(b)に示す絶縁膜48は、コンタクトホール43が複数のブロックに分割されていることにより、格子状に形成されている。なお、図2(b)において、絶縁膜48が厚く描かれているが、実際には、十分に薄く形成される。例えば、絶縁膜48は、減圧CVD法などにより形成され、その厚さは、数100nm?数μm程度である。」
(ウ)「【0024】
(5)半導体領域45、半導体領域46、及び絶縁膜48の各表面にアルミニウム等でソース電極を形成する。この方法で製造された半導体装置1は、コンタクトホール43の段差部分がテーパー形状なので、ステップカバレージが良好であり、断線等が生じ難くなっている。」

イ.引用例1発明について
上記ア.の記載から、引用例1には、実質的に次の発明(以下、「引用例1発明」という。)が記載されているものと認められる。
「N型の半導体領域44の上面に、P型の半導体領域45が形成され、
半導体領域45の表面付近に、N+型の半導体領域46が形成され、
半導体領域46の表面から半導体領域44までのびるようにトレンチ47が形成され、
トレンチ47の内部には、ゲート絶縁膜49を介してゲート電極41が形成され、
半導体領域45の表面上には、ゲート電極41などを覆う厚さ数100nm?数μm程度の絶縁膜48が形成され、
絶縁膜の上面にレジスト膜を選択的に形成し、
レジスト膜を利用して絶縁膜に対して等方性エッチングを行い、コンタクトホールを形成する領域の絶縁膜を少しだけ残しておき、
コンタクトホールを形成する領域に残っている絶縁膜を異方性エッチングで除去することにより、半導体領域45の表面付近に形成されるN+型の半導体領域46及びP型の半導体領域45とソース電極とを接触させるためのコンタクトホール43を設け、
半導体領域45、半導体領域46、及び絶縁膜48の各表面にアルミニウム等でソース電極を形成する、
半導体装置の製造方法。」

(2)引用例2について
ア.引用例2の記載
当審の拒絶の理由に引用された本願の優先権主張日前に日本国内で頒布された刊行物である特開平11-40514号公報(以下、「引用例2」という。)には、図面とともに、以下のことが記載されている。
(ア)「【0017】
【発明の実施の形態】次に、本発明の半導体装置の製造方法に係る実施の形態を図面を参照しながら説明する。尚、本実施の形態では、コンタクトホール径がおよそ0.7μmで、深さがおよそ0.7μmのコンタクトホールを形成する形成方法について説明する。
【0018】図1において、半導体基板11上に減圧CVD法により、およそ200nmの膜厚のTEOS膜12及びおよそ400nmの膜厚のBPSG膜13から成る絶縁膜を形成し、ホトリソグラフィー法により、コンタクトホール形成領域上に開口部14を有するホトレジスト膜15を形成する。そして、前記半導体基板11に対しておよそ150℃で30分のオーブンベークを行う。更に、前記ホトレジスト膜14のスカムを除去するためにO2プラズマ処理を行う。
【0019】次に、図2において、前記ホトレジスト膜15をマスクとして、BPSG膜13の途中までを等方性エッチングする。本工程では、例えば、液温26℃のフッ酸(HF)溶液を用いて、前記BPSG膜3をおよそ60nmエッチングするウェット処理を行う。そして、およそ120℃で30分のオーブンベークを行う。続いて、CDE型のエッチング装置を使用して、およそ210sccmの流量のCF4ガスとおよそ90sccmの流量のO_(2)ガスから成るエッチングガスを用いて、真空度80Pa、RFパワー700Wの条件で、前記BPSG膜3をおよそ200nmプラズマエッチングするドライ処理を行う。トータルのエッチング量は、260nmであり、後述するコンタクトホール17のテーパー16が形成される。
【0020】本工程は、本発明の特徴となる工程であり、コンタクトホール17にテーパー16を形成する等方性エッチングをウェット処理とドライ処理とを組み合せて行うことで、従来のウェット処理によるテーパー6a(図7参照)よりホール径が小さく、深いテーパー16が得られ、更に従来のドライ処理によるテーパー6b(図9参照)よりホール径が大きく、BPSG膜13表面がオーバーハング形状とならないテーパー16が得られる。即ち、先ずウェット処理でホトレジスト膜15の開口部14下の内側までBPSG膜13がエッチングされているため(図2中の点線参照)、続くドライ処理開示時に、斜め入射イオンが前記ホトレジスト膜15の下面に入り込むため従来のドライ処理だけの場合(図2中の一点鎖線参照)に比べて横方向に広がりを持った良好なコンタクトホールを形成できる。
【0021】以上説明した方法により、等方性エッチングされた後の残存した絶縁膜(残りのBPSG13膜及びTEOS膜12)を図3に示すように異方性エッチングにより完全に除去し、コンタクトホール17を形成している。本工程は、RIEエッチング装置を使用し、およそ60sccmの流量のCF_(4)ガス、およそ60sccmの流量のCHF_(3)ガス及びおよそ900sccmの流量のArガスから成るエッチングガスを用いて、真空度173.3Pa、RFパワー850Wの条件で、プラズマエッチングをしている。
【0022】以下、このようにして形成したコンタクトホール17へのアルミニウムから成る金属配線膜を形成した際のステップカバレッジを測定した結果、このときのステップカバレッジは、図4に示すようにコンタクトホール17底部の中心から開口部上方の絶縁膜に接する接線(一点鎖線)を引いた際にできる角度θ3(従来のθ1、θ2より角度が緩い)を反映して両側の平均でおよそ15%であった。このときのコンタクトホール径は、およそ0.73μmである。そして、テーパー16上部の径は、およそ1.79μmであった。」

イ.引用例2記載事項について
上記ア.の記載から、引用例2には、実質的に次の事項(以下、「引用例2記載事項」という。)が記載されているものと認められる。
「半導体装置の製造方法において、
半導体基板11上に、およそ200nmの膜厚のTEOS膜12及びおよそ400nmの膜厚のBPSG膜13から成る絶縁膜を形成し、
前記絶縁膜上に、ホトリソグラフィー法により、コンタクトホール形成領域上に開口部14を有するホトレジスト膜15を形成し、
前記ホトレジスト膜15をマスクとして、BPSG膜13の途中までを等方性エッチングを行い、
等方性エッチングされた後の残存した絶縁膜(残りのBPSG13膜及びTEOS膜12)を異方性エッチングにより完全に除去し、コンタクトホール17を形成し、
前記コンタクトホール17へのアルミニウムから成る金属配線膜を形成し、
このときのコンタクトホール径は、およそ0.73μmであり、また、テーパー16上部の径は、およそ1.79μmであること。」

(3)引用例3について
ア.引用例3の記載
当審の拒絶の理由に引用された本願の優先権主張日前に日本国内で頒布された刊行物である特開2003-109970号公報(以下、「引用例3」という。)には、図面とともに、以下のことが記載されている。
(ア)「【0029】<トレンチゲート構造>図12は、図1で示したトレンチゲート型IGBTの平面形状を示す平面図である。同図に示すように、幅Wc間隔で溝13が隣接形成される。
【0030】なお、図12?17では、p^(+)半導体基板1、n^(-)半導体層2、p半導体層3及びn^(+)半導体層4を一括して半導体からなる1つの基体50として示す。さらに、シリコン酸化膜7の図示を省略している。
【0031】図13は、図12のA-A断面を示す断面図である。同図に示すように、基体50の表面から裏面にかけて形成される溝13が形成され、この溝13の内壁面から基体50の表面にかけて、シリコン酸化膜14が形成され、このシリコン酸化膜14を介してドープドポリシリコン5が溝13内に充填されるとともに、基体50の表面の一部上に延びて形成される。そして、ドープドポリシリコン5上にCVD酸化膜12が形成され、CVD酸化膜12上にBPSG膜10が形成される。BPSG膜10が基体50の表面から高さtcapで形成され、ドープドポリシリコン5が基体50の表面から高さtgateで形成される。
【0032】図14は図12のB-B断面を示す断面図である。この断面が図1の断面図に相当し、溝13上にBPSG膜10が基体50の表面から高さtcapで形成されていることがかる。
【0033】図15は図13のC-C断面を示す断面図である。同図に示すように、ドープドポリシリコン5がシリコン酸化膜14を介して溝13内に充填されるとともに、基体50の表面上にも延びて形成され、基体50の表面からの形成高さtgateの厚みを有している。一方、このドープドポリシリコン5上にCVD酸化膜12及びBPSG膜10が形成される。
【0034】図16は図13のD-D断面を示す断面図である。同図に示すように、基体50の表面上にシリコン酸化膜14を介して、ドープドポリシリコン5が形成され、ドープドポリシリコン5上にCVD酸化膜12及びBPSG膜10が形成される。ドープドポリシリコン5の基体50の表面からの高さtgateを有している。」
(イ)「【0038】<製造方法>図2?図10はキャップ部30の形成方法を示す断面図である。以下、これらの図を参照して、各溝13の上部にあるキャップ部30の形成方法についてて説明する。
【0039】まず、既存の製造技術を用いて図2示す構造を得る。すなわち、p^(+)半導体基板1の一方主面上にn^(-)半導体層2を形成し、n^(-)半導体層2上にp半導体層3を形成し、p半導体層3上にn^(+)半導体層4を形成して基体50を得、n^(+)半導体層4の表面からn^(+)半導体層4及びp半導体層3を貫通してn^(-)半導体層2の表面に達する複数の溝13をY字型で底の丸い溝を反応性イオンエッチング(以下、RIE)技術により形成し、各溝13の内壁部を含む基体50の表面に熱酸化法によりシリコン酸化膜14を形成する。
【0040】そして、ドープドポリシリコン5を各溝13内に充填するとともに、図13及び図15に示すように、シリコン酸化膜14を介して基体50の表面の一部上にも延ばして形成する。そして、溝13内に充填されたドープドポリシリコン5を溝13の深さ方向にある程度エッチングをした後、CVD法等を用いてドープドポリシリコン5の表面を酸化させて、図2に示すように、シリコン酸化膜12を形成する。
【0041】次に、図3に示すように、層間絶縁膜であるBPSG膜10をCVD(Chemiccul Vapour Deposition )法により、1?2μmの厚みで厚く堆積する。
【0042】そして、このBPSG膜10に対し、酸素もしくは水蒸気(酸素,水素混合燃焼)を含む酸化雰囲気中で800?1000℃の熱処理を数分?数時間加える。この時、BPSG膜10は軟化点が800℃近傍にあるために、上記熱処理により軟化し、いわゆるリフロー(reflow)現象を起こし、図3に溝上部のくぼみ24へBPSG膜10の他の部分が流れ込むのため、図4に示すようにBPSG膜10の表面を平坦化できる。この際、BPSG膜10中からのリンあるいはボロンが溝内部のドープドポリシリコン5中に拡散する悪影響をシリコン酸化膜12により確実に防ぐことができる。
【0043】さらに、図5に示すように、平坦化の完了したBPSG膜10を後述の異方性エッチングにより基体50を露出させてコンタクトホール形成を容易となるような膜厚にまでエッチダウンさせる。エッチダウンさせる際、例えばHFを含む水溶液を用いてBPSG膜10の膜厚dを3000?8000オンク゛ストロ-ム 程度にする。
【0044】続いて、図6に示すように、ポジ型のフォトレジストとの密着性がBPSG膜10より優れたシリコン酸化膜7をBPSG膜10上に堆積し、シリコン酸化膜7上にポジ型のフォトレジストであるレジスト11を形成する。シリコン酸化膜7はレジスト11に対する密着性が優れているため、後述するレジスト11のパターング処理及びパターニングされたレジスト11をマスクとしたエッチング処理を精度よく行うことができる。
【0045】そして、図7に示すように、写真製版技術を用いてレジスト11をパターングする。次に、図8に示すように、パターニングされたレジスト11をマスクとして、HFを含む水溶液等を用いてサイドエッチングを生じるエッチング処理をシリコン酸化膜7及びBPSG膜10に対し行い、シリコン酸化膜7及びBPSG膜10中にアンダーカットを生じさせることにより、テーパー部TPを形成する。
【0046】その後、レジスト11のマスク寸法通りの異方性エッチングを行って、図9に示すように、コンタクトホール25および溝13のキャップ部となるシリコン酸化膜7及びBPSG膜10を形成する。ここで、キャップ部30の上部に位置するシリコン酸化膜7及びBPSG膜10にテーパー部TPが形成されているため、図9で示す形状のBPSG膜10及びシリコン酸化膜7からなるキャップ部上にAl合金からなる電極配線層6を形成した場合でも、従来に比べ電極配線層6の被覆性が改善できる。」

イ.引用例3記載事項について
上記ア.の記載から、引用例3には、実質的に次の事項(以下、「引用例3記載事項」という。)が記載されているものと認められる。
「トレンチゲート型IGBTにおいて、
p^(+)半導体基板1の一方主面上にn^(-)半導体層2を形成し、n^(-)半導体層2上にp半導体層3を形成し、p半導体層3上にn^(+)半導体層4を形成して基体50を得、
n^(+)半導体層4の表面からn^(+)半導体層4及びp半導体層3を貫通してn^(-)半導体層2の表面に達する複数の溝13をY字型で底の丸い溝を幅Wc間隔で、反応性イオンエッチング技術により形成し、
各溝13の内壁部を含む基体50の表面に熱酸化法によりシリコン酸化膜14を形成し、
ドープドポリシリコン5を各溝13内に充填し、
層間絶縁膜であるBPSG膜10を1?2μmの厚みで厚く堆積し、
シリコン酸化膜7をBPSG膜10上に堆積し、シリコン酸化膜7上にレジスト11を形成し、
レジスト11をパターニングし、エッチングを行うことにより、
コンタクトホール25および溝13のキャップ部となるシリコン酸化膜7及びBPSG膜10を形成する、
こと。」

(4)引用例4について
ア.引用例4の記載
当審の拒絶の理由に引用された本願の優先権主張日前に日本国内で頒布された刊行物である特開2011-3726号公報(以下、「引用例4」という。)には、図面とともに、以下のことが記載されている。
(ア)「【0008】
しかしながら、トレンチゲートIGBTのような周知のパワー半導体装置は、図3に示すように、シリコン基板1表面にデバイスの設計条件に従って形成される所要のトレンチ2、p型ベース領域3、n^(+)型エミッタ領域4、ポリシリコンゲート電極5、ゲート絶縁膜6、PSG膜などの層間絶縁膜7、層間絶縁膜に開口されるコンタクトホール8などの半導体機能領域を備えている。裏面側には図3(c)のように、n^(+)型バッファ層10、p型コレクタ層11、コレクタ電極12を備えている。前述のシリコン基板1の表面の半導体機能領域の上にスパッタリング法で形成されるAl電極膜9aは全面に被覆されるので、前記基板1の表面の層間絶縁膜7パターン上にも共通に被覆される。しかし、パワー半導体装置では、前記層間絶縁膜7の厚さは0.2μm?1.0μm程度と厚く、さらに、Al電極膜9aの膜厚についても、0.5μm?5μm程度に厚く被着される。ところが、このような厚いAl電極膜9aで、前述のようなコンタクトホールや層間絶縁膜段差が形成されている半導体基板表面を被覆すると、Al電極膜9aには表面に開口したボイドが形成されることが多くなる。特に、図3(b)に示すように、このボイド9xはコンタクトホール8や絶縁膜段差のような凹部上に形成され易い。このボイド9xの発生は厚膜のAl電極膜9aに特有の問題である。このようなボイド9xがAl電極膜9a中に多く形成されると、電極膜としての導電率が低下し、また、均一な膜としての信頼性の低下に繋がる。さらに、複数の前記ボイド9xがAl電極膜9aの表面に多く開口している場合は、図4に示すように、後工程のウエハプロセスに用いられる各種の処理液、洗浄液の浸透、残存により、図4(a)の符号9y、図4(b)の9zのように拡大され、2次的な汚染の発生という問題もある。」

イ.引用例4記載事項について
上記ア.の記載から、引用例4には、実質的に次の事項(以下、「引用例4記載事項」という。)が記載されているものと認められる。
「トレンチゲートIGBTのようなパワー半導体装置は、
シリコン基板1表面に、トレンチ2、p型ベース領域3、n^(+)型エミッタ領域4、ポリシリコンゲート電極5、ゲート絶縁膜6、PSG膜などの層間絶縁膜7、層間絶縁膜に開口されるコンタクトホール8などの半導体機能領域を備え、
シリコン基板1の表面の半導体機能領域の上にAl電極膜9aが0.5μm?5μm程度の厚さで被覆されること。」

(5)引用例5について
ア.引用例5の記載
当審の拒絶の理由に引用された本願の優先権主張日前に日本国内で頒布された刊行物である特開2010-129585号公報(以下、「引用例5」という。)には、図面とともに、以下のことが記載されている。
(ア)「【0018】
次に、IGBT10の製造方法について説明する。図4は、IGBT10の製造工程を示すフローチャートである。IGBT10は、n型の半導体ウエハ100から製造される。1枚の半導体ウエハ100から複数のIGBT10が製造される。
【0019】
ステップS2では、半導体ウエハ100の上面に、上側IGBT構造(すなわち、ボディ層20、エミッタ領域22、ボディコンタクト領域24、リサーフ層26、トレンチ30、ゲート絶縁膜40、ゲート電極42、ゲート配線及び層間絶縁膜44)を形成する。上側IGBT構造の形成方法は従来公知の方法であるので、詳細な説明は省略する。
【0020】
ステップS4では、上側電極(すなわち、エミッタ電極46とゲート配線のパッド)のチタン層46aとアルミニウム層46bを形成する。
すなわち、まず、スパッタリングにより半導体ウエハ100の上面全域にチタン層46aを形成する。次に、チタン層46aを選択的にエッチングして、チタン層46aを上側電極に対応した形状にパターニングする。
次に、スパッタリングにより半導体ウエハ100の上面全域にアルミニウム層46bを形成する(チタン層46aが存在する箇所では、チタン層46a上にアルミニウム層46bが形成される)。次に、アルミニウム層46bを選択的にエッチングして、チタン層46aと同様にアルミニウム層46bをパターンニングする。これによって、半導体ウエハ100の上面に、チタン層46aとアルミニウム層46bを積層したオーミック金属層46e(図2参照)が形成される。
【0021】
ステップS6では、半導体ウエハ100の下面を研磨して、半導体ウエハ100を薄型化する。このとき、半導体ウエハ100のうちの中央部(IGBT10を形成する範囲)を研磨し、半導体ウエハ100の外周部(IGBT10を形成しない範囲、すなわち、ダイシング後に破棄する範囲)は研磨しない。すなわち、半導体ウエハ100の中央部だけを薄型化し、外周部は薄型化しない。このように、半導体ウエハ100の外周部を厚くしておくことで、半導体ウエハ100の強度を保持したまま、IGBT10の形成範囲を薄型化することができる。
【0022】
ステップS8では、半導体ウエハ100の下面にp型不純物(ボロン等)を注入し、その後、半導体ウエハ100を熱処理する。これによって、半導体ウエハ100の下面に注入したp型不純物が活性化し、コレクタ層14が形成される。
【0023】
ステップS10では、コレクタ電極48のアルミニウム層48aとチタン層48bとアルミニウム層48cを形成する。最初に、スパッタリングにより、半導体ウエハ100の下面全域にアルミニウム層48aを形成する。次に、スパッタリングにより、アルミニウム層48aの表面全域にチタン層48bを形成する。次に、スパッタリングにより、チタン層48bの表面全域にアルミニウム層48cを形成する。これによって、半導体ウエハ100の下面全域に、アルミニウム層48aとチタン層48bとアルミニウム層48cを積層したオーミック金属層48f(図3参照)が形成される。
【0024】
ステップS12では、メッキにより、ニッケル層46c、金層46d、ニッケル層48d、及び、金層48eを形成する。図5は、ステップS12のメッキ処理の詳細を示すフローチャートである。
【0025】
最初に、ステップS30?S36のメッキ前処理を実施する。
ステップS30では、半導体ウエハ100をクリーニング液に浸漬して半導体ウエハ100を洗浄(脱脂)する。
ステップS32では、半導体ウエハ100をエッチング液に浸漬してアルミニウム層46bとアルミニウム層48cの表面をエッチングする。これによって、アルミニウム層46b、48cの表面の酸化膜等の被膜を除去し、その表面状態を整える。
ステップS34では、半導体ウエハ100を硝酸(HNO3)に浸漬して、前工程(ステップS32)の残渣を除去する。
ステップS36では、アルミニウム層46b、48cの表面に亜鉛メッキ(置換型無電解メッキ)を施す。置換型無電解メッキによれば、金属の表面(すなわち、アルミニウム層46b、48cの表面)にのみ亜鉛層が形成される。なお、ステップS36で形成する亜鉛メッキは、非常に薄い層である。この亜鉛メッキは、アルミニウム層46b、48cの表面にニッケル層46c、48dを好適に形成するためのものである。ステップS36では、最初に、半導体ウエハ100を亜鉛メッキ液に浸漬して、アルミニウム層46b、48cの表面に亜鉛層を形成する。次に、半導体ウエハ100を硝酸(HNO3)に浸漬して、形成した亜鉛層を除去する。次に、再度、半導体ウエハ100を亜鉛メッキ液に浸漬して、アルミニウム層46b、48cの表面に亜鉛層を形成する。このように、亜鉛層を除去した後に再度、亜鉛層を形成することで、好適な亜鉛層を得ることができる。」

イ.引用例5記載事項について
上記ア.の記載から、引用例5には、実質的に次の事項(以下、「引用例5記載事項」という。)が記載されているものと認められる。
「IGBT10の製造方法において、
半導体ウエハ100の上面に、上側IGBT構造(すなわち、ボディ層20、エミッタ領域22、ボディコンタクト領域24、リサーフ層26、トレンチ30、ゲート絶縁膜40、ゲート電極42、ゲート配線及び層間絶縁膜44)を形成し、
上側電極(すなわち、エミッタ電極46とゲート配線のパッド)のチタン層46aとアルミニウム層46bを形成し、
半導体ウエハ100の下面を研磨して、半導体ウエハ100を薄型化し、
半導体ウエハ100の下面にp型不純物(ボロン等)を注入し、その後、半導体ウエハ100を熱処理し、
コレクタ電極48のアルミニウム層48aとチタン層48bとアルミニウム層48cを形成し、
アルミニウム層46b、48cの表面に亜鉛メッキ(置換型無電解メッキ)を施すこと。」

2 対比
(1)本願発明と引用例1発明とを対比する。
(ア)引用例1発明の「N型の半導体領域44」「P型の半導体領域45」「トレンチ47」「ゲート絶縁膜49」「ゲート電極41」「絶縁膜48」「レジスト膜」「等方性エッチング」「異方性エッチング」「ソース電極」は、本願発明の「第1導電型の半導体基板」「第2導電型半導体領域」「トレンチ」「ゲート絶縁膜」「第1電極」「層間絶縁膜」「レジスト」「等方性エッチング」「異方性エッチング」「第2電極」に相当する。
(イ)引用例1発明の「N型の半導体領域44の上面に、P型の半導体領域45が形成」されることは、本願発明の「第1導電型の半導体基板のおもて面の表面層に、第2導電型半導体領域を形成する工程」に相当する。
(ウ)引用例1発明の「半導体領域46の表面から半導体領域44までのびるようにトレンチ47が形成」されることは、「半導体領域45の表面付近に、N+型の半導体領域46が形成」されていることから、「トレンチ47」は、「P型の半導体領域45」を貫通して「N型の半導体領域44」に達していると認められる。そうすると、引用例1発明の「半導体領域46の表面から半導体領域44までのびるようにトレンチ47が形成」されることは、本願発明の「前記第2導電型半導体領域を貫通し前記半導体基板からなる第1導電型半導体領域に達するトレンチを形成する工程」に相当する。
(エ)引用例1発明の「トレンチ47の内部には、ゲート絶縁膜49を介してゲート電極41が形成」されることは、本願発明の「前記トレンチの内部にゲート絶縁膜を介して第1電極を埋め込む工程」に相当する。
(オ)引用例1発明の「半導体領域45の表面上には、ゲート電極41などを覆う厚さ数100nm?数μm程度の絶縁膜48が形成され」ることは、本願発明の「前記第2導電型半導体領域の表面に層間絶縁膜を0.5μm以上の厚さで形成する工程」に相当する。
(カ)引用例1発明の「絶縁膜の上面にレジスト膜を選択的に形成」することは、本願発明の「前記層間絶縁膜の表面にレジストを形成」することに相当する。また、「レジスト膜を利用して絶縁膜に対して等方性エッチングを行」う際や「異方性エッチング」を行う際には、「レジスト膜」に選択的に開口を設けるとは、周知の事項であるから、引用例1発明と本願発明は「前記層間絶縁膜の表面にレジストを形成し、前記レジストを選択的に開口する工程」を有する点で共通する。
(キ)引用例1発明の「レジスト膜を利用して絶縁膜に対して等方性エッチングを行い、コンタクトホールを形成する領域の絶縁膜を少しだけ残してお」くことは、本願発明の「前記レジストをマスクとして等方性エッチングを行い、前記層間絶縁膜に、前記層間絶縁膜の厚さよりも浅い深さの第1開口部を形成する工程」に相当する。
(ク)引用例1発明の「コンタクトホールを形成する領域に残っている絶縁膜を異方性エッチングで除去することにより、半導体領域45の表面付近に形成されるN+型の半導体領域46及びP型の半導体領域45とソース電極とを接触させるためのコンタクトホール43を設け」ることは、本願発明の「前記レジストをマスクとして異方性エッチングを行い、前記層間絶縁膜に、前記第1開口部に連結され、かつ前記半導体基板のおもて面を露出する第2開口部を形成する工程」に相当する。
(ケ)引用例1発明の「半導体領域45、半導体領域46、及び絶縁膜48の各表面にアルミニウム等でソース電極を形成する」ことは、「アルミニウム等でソース電極を形成する」際に、エッチングを途中で行っていないから、引用例1発明の「半導体領域45、半導体領域46、及び絶縁膜48の各表面にアルミニウム等でソース電極を形成する」ことと、本願発明の「前記層間絶縁膜上にアルミニウムを主成分とする材料でできている第2電極を途中でエッチングを行うことなく2μm以上の厚さで形成し、前記第1開口部および前記第2開口部を介して前記第2導電型半導体領域と前記第2電極とを接続させる工程」は、「前記層間絶縁膜上にアルミニウムを主成分とする材料でできている第2電極を途中でエッチングを行うことなく」「形成し、前記第1開口部および前記第2開口部を介して前記第2導電型半導体領域と前記第2電極とを接続させる工程」である点で共通する。

以上(ア)?(ケ)のことから、本願発明と引用例1発明とは、以下の点で一致し、また、相違する。

[一致点]
「第1導電型の半導体基板のおもて面の表面層に、第2導電型半導体領域を形成する工程と、
前記第2導電型半導体領域を貫通し前記半導体基板からなる第1導電型半導体領域に達するトレンチを形成する工程と、
前記トレンチの内部にゲート絶縁膜を介して第1電極を埋め込む工程と、
前記第2導電型半導体領域の表面に層間絶縁膜を0.5μm以上の厚さで形成する工程と、
前記層間絶縁膜の表面にレジストを形成し、前記レジストを選択的に開口する工程と、
前記レジストをマスクとして等方性エッチングを行い、前記層間絶縁膜に、前記層間絶縁膜の厚さよりも浅い深さの第1開口部を形成する工程と、
前記レジストをマスクとして異方性エッチングを行い、前記層間絶縁膜に、前記第1開口部に連結され、かつ前記半導体基板のおもて面を露出する第2開口部を形成する工程と、
前記層間絶縁膜上にアルミニウムを主成分とする材料でできている第2電極を途中でエッチングを行うことなく形成し、前記第1開口部および前記第2開口部を介して前記第2導電型半導体領域と前記第2電極とを接続させる工程と、
を含む半導体装置の製造方法。」

[相違点1]
本願発明は「第2電極」を2μm以上の厚さで形成しているのに対して、引用例1発明は「ソース電極」の厚さについて記載されていない点。
[相違点2]
本願発明は「前記層間絶縁膜の厚さを、前記第1開口部の、前記トレンチが並ぶ方向の第1開口幅の0.28倍以下に形成し、前記第1開口部の、前記トレンチが並ぶ方向の第2開口幅の0.6倍以上に形成」しているのに対して、引用例1発明は対応する比率について記載されていない点。

3 当審の判断
上記[相違点2]について検討する。

引用例1には、「前記層間絶縁膜の厚さを、前記第1開口部の、前記トレンチが並ぶ方向の第1開口幅の0.28倍以下に形成し、前記第1開口部の、前記トレンチが並ぶ方向の第2開口幅の0.6倍以上に形成」することについて記載されておらず、また、引用例1の記載から、当業者が容易に想起することができたとは認められない。
また、引用例2には、「半導体基板11上に、およそ200nmの膜厚のTEOS膜12及びおよそ400nmの膜厚のBPSG膜13から成る絶縁膜を形成」し(本願発明の「層間絶縁膜」の厚さを0.6μmとすることに対応する。)、「コンタクトホール径」(本願発明の「第2開口幅」に相当する。)をおよそ0.73μmとし、「テーパー16上部の径」(本願発明の「第1開口幅」に相当する。)をおよそ1.79μmとすることが記載されている。このことは、「コンタクトホール径」について0.6/0.73=0.822>0.6(本願発明の「前記層間絶縁膜の厚さを、」「前記第1開口部の、前記トレンチが並ぶ方向の第2開口幅の0.6倍以上に形成すること」に相当する。)の関係を有するものの、「テーパー16上部の径」については0.6/1.79=0.335となるから、本願発明の「前記層間絶縁膜の厚さを、前記第1開口部の、前記トレンチが並ぶ方向の第1開口幅の0.28倍以下に形成」することは記載されていない。
加えて、引用例3ないし5にも、「前記層間絶縁膜の厚さを、前記第1開口部の、前記トレンチが並ぶ方向の第1開口幅の0.28倍以下に形成し、前記第1開口部の、前記トレンチが並ぶ方向の第2開口幅の0.6倍以上に形成」することは記載されていない。
そうすると、引用例2ないし5の記載から、引用例1発明において、上記[相違点2]について、本願発明の方法を採用することが容易であるとも言えない。
そして、本願発明は、特に[相違点2]を有することによって、「金属電極層8表面に一様に金属めっき膜9を形成することができ、半導体装置の信頼性が向上する。」(【0071】)という格別の効果を有するものである。
そうすると、[相違点2]に係る構成は、引用例1ないし5に記載された発明に基づいて当業者が容易に想到したものであるとは言えない。

したがって、本願発明は、他の相違点については検討するまでもなく、引用例1ないし5に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。
また、本願発明を引用する本願の請求項2ないし4に係る発明も同様に、引用例1ないし5に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。

4 原査定の理由についての当審の判断についてのまとめ
以上のとおり、原査定の理由によっては、本願を拒絶することはできない。

第5 結語
以上のとおり、原査定の理由によっては、本願を拒絶することはできない。
また、他に本願を拒絶するべき理由は発見しない。

よって、結論のとおり審決する。
 
審決日 2017-02-07 
出願番号 特願2011-236849(P2011-236849)
審決分類 P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 須原 宏光小川 将之  
特許庁審判長 深沢 正志
特許庁審判官 小田 浩
飯田 清司
発明の名称 半導体装置の製造方法  
代理人 阪本 朗  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ