• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 取り消して特許、登録 H05K
審判 査定不服 2項進歩性 取り消して特許、登録 H05K
管理番号 1326405
審判番号 不服2016-12742  
総通号数 209 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-05-26 
種別 拒絶査定不服の審決 
審判請求日 2016-08-24 
確定日 2017-04-11 
事件の表示 特願2012-100926「配線基板及び配線基板の製造方法」拒絶査定不服審判事件〔平成25年11月7日出願公開、特開2013-229465、請求項の数(8)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1.手続の経緯
本願は、平成24年4月26日の出願であって、平成27年11月27日付けで拒絶理由が通知され、平成28年1月29日に意見書及び手続補正書が提出されたが、同年6月23日付け(発送日:同年6月28日)で拒絶査定がなされ、これに対し、同年8月24日に拒絶査定不服審判が請求されると同時に明細書及び特許請求の範囲を補正する手続補正書が提出されたものである。

第2.平成28年8月24日付けの手続補正(以下、「本件補正」という。)の適否
1.本件補正の内容
本件補正は、本件補正により補正される前の(すなわち、平成28年1月29日の手続補正書により補正された)下記Aに示す請求項1及び6の記載を、下記Bに示す請求項1及び6の記載へと補正することを含むものである。
A 本件補正前の特許請求の範囲の請求項1及び6
「 【請求項1】
第1の主面と第2の主面とを有し、前記第1の主面と前記第2の主面とを貫通する開口部を有するコア基板と、
前記第1の主面に形成され、前記開口部を覆う第1の導電膜と、
前記第2の主面に形成され、前記開口部を覆う第2の導電膜と、
前記開口部内に配置され、前記第1の導電膜と接続された電子部品と、
前記開口部内に充填された絶縁材と、
前記コア基板の第1主面と前記第1の導電膜を覆い、絶縁層と配線層を積層して形成された第1の配線部と、
前記コア基板の第2主面と前記第2の導電膜を覆い、絶縁層と配線層を積層して形成された第2の配線部と、
を有し、
前記第1の導電膜は、前記開口部及び前記絶縁材を覆い、前記絶縁材から露出する前記電子部品の接続端子に接続された電極部と、前記電極部の周縁部を前記第1の主面に接続する接続部とを有し、
前記第2の導電膜は、前記開口部及び前記絶縁材を覆う被覆部と、前記被覆部の周縁部を前記第2の主面に接続する接続部とを有することを特徴とする配線基板。
【請求項6】
電子部品を内蔵するコア基板の両面にそれぞれ絶縁層と配線層を積層して形成された第1及び第2の配線部を有する配線基板の製造方法であって、
第1の主面と第2の主面とに第1導電層を有するコア基板に、前記第1の主面と前記第2の主面とを貫通する開口部を形成する工程と、
前記開口部を覆うフィルムを前記第1の主面に貼付する工程と、
前記開口部内に前記電子部品を配置し前記フィルムに固定する工程と、
前記開口部に絶縁材を充填する工程と、
前記フィルムを剥離する工程と、
前記絶縁材と前記第1導電層とを覆う第2導電層を形成する工程と、
前記第1導電層と前記第2導電層とをエッチングし、前記絶縁材を覆い前記絶縁材から露出する前記電子部品の接続端子に接続された電極部と、前記電極部の周縁部を前記コア基板の第1の主面に接続する接続部とを有する第1の導電膜と、前記絶縁材を覆う被覆部と、前記被覆部を前記コア基板の第2の主面に接続する接続部とを有する第2の導電膜を形成する工程と、
を含むことを特徴とする配線基板の製造方法。」

B 本件補正後の特許請求の範囲の請求項1及び6
「 【請求項1】
第1の主面と第2の主面とを有し、前記第1の主面と前記第2の主面とを貫通する開口部を有するコア基板と、
前記第1の主面に形成され、前記開口部を覆う第1の導電膜と、
前記第2の主面に形成され、前記開口部を覆う第2の導電膜と、
前記開口部内に配置され、前記第1の導電膜と接続された電子部品と、
前記開口部内に充填された絶縁材と、
前記コア基板の第1主面と前記第1の導電膜を覆い、絶縁層と配線層を積層して形成された第1の配線部と、
前記コア基板の第2主面と前記第2の導電膜を覆い、絶縁層と配線層を積層して形成された第2の配線部と、
を有し、
前記第1の導電膜は、前記開口部及び前記絶縁材を覆うとともに前記絶縁材から露出する前記電子部品の接続端子の表面全体を被覆し該接続端子に電気的に接続された電極部と、前記電極部の周縁部を前記第1の主面に接続する接続部とを有し、
前記第2の導電膜は、前記開口部及び前記絶縁材の全体を覆う被覆部と、前記被覆部の周縁部の全周を前記第2の主面に接続する接続部とを有することを特徴とする配線基板。

【請求項6】
電子部品を内蔵するコア基板の両面にそれぞれ絶縁層と配線層を積層して形成された第1及び第2の配線部を有する配線基板の製造方法であって、
第1の主面と第2の主面とに第1導電層を有するコア基板に、前記第1の主面と前記第2の主面とを貫通する開口部を形成する工程と、
前記開口部を覆うフィルムを前記第1の主面に貼付する工程と、
前記開口部内に前記電子部品を配置し前記フィルムに固定する工程と、
前記開口部に絶縁材を充填する工程と、
前記フィルムを剥離する工程と、
前記絶縁材と前記第1導電層とを覆う第2導電層を形成する工程と、
前記第1導電層と前記第2導電層とをエッチングし、前記開口部及び前記絶縁材を覆うとともに前記絶縁材から露出する前記電子部品の接続端子の表面全体を被覆し該接続端子に電気的に接続された電極部と、前記電極部の周縁部を前記コア基板の第1の主面に接続する接続部とを有する第1の導電膜と、前記開口部及び前記絶縁材の全体を覆う被覆部と、前記被覆部の周縁部の全周を前記コア基板の第2の主面に接続する接続部とを有する第2の導電膜を形成する工程と、
を含むことを特徴とする配線基板の製造方法。」
(上記アンダーラインは補正箇所を示すもので請求人が付したものである。)

2.本件補正の適否
本件補正は、請求項1に関して、「前記第1の導電膜は、前記開口部及び前記絶縁材を覆い、前記絶縁材から露出する前記電子部品の接続端子に接続された電極部と、前記電極部の周縁部を前記第1の主面に接続する接続部とを有し」を「前記第1の導電膜は、前記開口部及び前記絶縁材を覆うとともに前記絶縁材から露出する前記電子部品の接続端子の表面全体を被覆し該接続端子に電気的に接続された電極部と、前記電極部の周縁部を前記第1の主面に接続する接続部とを有し」と補正(以下、「補正事項1」という。)し、また、「前記第2の導電膜は、前記開口部及び前記絶縁材を覆う被覆部と、前記被覆部の周縁部を前記第2の主面に接続する接続部とを有する」を「前記第2の導電膜は、前記開口部及び前記絶縁材の全体を覆う被覆部と、前記被覆部の周縁部の全周を前記第2の主面に接続する接続部とを有する」と補正(以下、「補正事項2」という。)するものである。
まず、補正事項1について検討すると、「第1の導電膜」の「電極部」を「前記開口部及び前記絶縁材を覆うとともに前記絶縁材から露出する前記電子部品の接続端子の表面全体を被覆し該接続端子に電気的に接続された」と限定するものである。
次に、補正事項2について検討すると「第2の導電膜」の「被覆部」を「前記開口部及び前記絶縁材の全体を覆う」と限定し、「第2の導電膜」の「接続部」を「前記被覆部の周縁部の全周を前記コア基板の第2の主面に接続する」と限定するものである。
そして、補正前の請求項1に記載された発明と補正後の請求項1に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるから、請求項1に関する補正事項1及び補正事項2は、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。

また、本件補正は、請求項6に関して、「前記第1導電層と前記第2導電層とをエッチングし、前記絶縁材を覆い前記絶縁材から露出する前記電子部品の接続端子に接続された電極部と、前記電極部の周縁部を前記コア基板の第1の主面に接続する接続部とを有する第1の導電膜と、前記絶縁材を覆う被覆部と、前記被覆部を前記コア基板の第2の主面に接続する接続部とを有する第2の導電膜を形成する工程」を「前記第1導電層と前記第2導電層とをエッチングし、前記開口部及び前記絶縁材を覆うとともに前記絶縁材から露出する前記電子部品の接続端子の表面全体を被覆し該接続端子に電気的に接続された電極部と、前記電極部の周縁部を前記コア基板の第1の主面に接続する接続部とを有する第1の導電膜と、前記開口部及び前記絶縁材の全体を覆う被覆部と、前記被覆部の周縁部の全周を前記コア基板の第2の主面に接続する接続部とを有する第2の導電膜を形成する工程と」と補正(以下、「補正事項3」という。)するものである。
補正事項3について検討すると、形成される「第1の導電膜」を「前記開口部及び前記絶縁材を覆うとともに前記絶縁材から露出する前記電子部品の接続端子の表面全体を被覆し該接続端子に電気的に接続された電極部と、前記電極部の周縁部を前記コア基板の第1の主面に接続する接続部とを有する」ものと限定し、また、形成される「第2の導電膜」を「前記開口部及び前記絶縁材の全体を覆う被覆部と、前記被覆部の周縁部の全周を前記コア基板の第2の主面に接続する接続部とを有する」ものと限定するものである。
そして、補正前の請求項6に記載された発明と補正後の請求項6に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるから、請求項6に関する補正事項3は、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。

さらに、明細書の段落【0005】の補正に関しては、請求項1及び請求項6の補正と整合させるものである。

そして、本件補正は、特許法第17条の2第3項及び第4項に違反するところはない。

そこで、本件補正後の特許請求の範囲の請求項1に係る発明(以下、「本件補正発明1」という。)、本件補正後の特許請求の範囲の請求項6に係る発明(以下、「本件補正発明6」という。)、「本件補正発明1」を引用する請求項2ないし5に係る発明(以下、それぞれ「本件補正発明2」ないし「本件補正発明5」という。)、及び、「本件補正発明6」を引用する請求項7及び8(以下、それぞれ「本件補正発明7」及び「本件補正発明8」という。)に係る発明が特許法第17条の2第6項において準用する同法第126条第7項に規定に適合するか(特許出願の際独立して特許を受けることができるものであるか)について以下に検討する。

2-1.引用刊行物
(1)原査定の拒絶の理由に引用され、本願の出願日前に頒布された刊行物である米国特許出願公開第2009/0249618号明細書(以下、「刊行物1」という。)の段落[0029]ないし[0040]及び図8ないし図18の記載事項を総合し、本件補正発明1及び本件補正発明6に倣って整理するとすると、刊行物1には、「内部に埋め込み部品を持つ回路基板の製造方法(審決注:刊行物1における表記は、「METHOD FOR MANUFACTURING A CIRCUIT BOARD HAVING AN EMBEDDED COMPONENT THEREIN」以下、括弧内の英文は刊行物1における表記である。)」に関し、次の発明(以下、それぞれ「引用発明1」及び「引用発明2」という。)が記載されている。

ア.引用発明1
「底面 512b(lower surface 512b)と上面512a(upper surface 512a)とを有し、前記底面 512b(lower surface 512b)と前記上面512a(upper surface 512a)とを貫通する第一貫通孔511(first through hole 511)を有する第一絶縁体層512(first dielectric layer 512)と、
前記底面 512b(lower surface 512b)に形成され、前記第一貫通孔511(first through hole 511)を覆う第二パターン化回路層544'(second patterned circuit layer 544' )と、
前記上面512a(upper surface 512a)に形成され、前記第一貫通孔511(first through hole 511)を覆う第一パターン化回路層542'(first patterned circuit layer 544' )と、
前記第一貫通孔511(first through hole 511)内に配置され、前記第二パターン化回路層544'(second patterned circuit layer 544' )と接続された埋め込み部品530(embedded component 530)と、
前記第一貫通孔511(first through hole 511)内に充填された接着剤522(adhesive522)と、
前記第一絶縁体層512(first dielectric layer 512)の底面 512b(lower surface 512b)と前記第二パターン化回路層544'(second patterned circuit layer 544' )を覆い、第三絶縁体層564(third dielectric layer 564)と第二表面回路562'(second surface circuit 562')を積層して形成された第二積重ね層560(second stacking layer 560)と、
前記第一絶縁体層512(first dielectric layer 512)の上面512a(upper surface 512a)と前記第一パターン化回路層542'(first patterned circuit layer 544' )を覆い、第二絶縁体層554(second dielectric layer 554)と第一表面回路552'(first surface circuit 552')を積層して形成された第一積重ね層550(first stacking layer 550)とを有する回路基板(circuit board)。」

イ.引用発明2
「埋め込み部品530(embedded component 530)を内蔵する第一絶縁体層512(first dielectric layer 512)の両面に第三絶縁体層564(third dielectric layer 564)と第二表面回路562'(second surface circuit 562')及び第二絶縁体層554(second dielectric layer 554)と第一表面回路552'(first surface circuit 552')を積層して形成された第二積重ね層560(second stacking layer 560)及び第一積重ね層550(first stacking layer 550)を有する回路基板(circuit board)の製造方法であって、
底面 512b(lower surface 512b)と上面512a(upper surface 512a)とに第二金属層516(second metallic layers 516)と第一金属層514(first second metallic layers514)を有する第一絶縁体層512(first dielectric layer 512)に、前記底面 512b(lower surface 512b)と前記上面512a(upper surface 512a)とを貫通する第一貫通孔511(first through hole 511)を形成する工程と、
前記第一貫通孔511(first through hole 511)を覆う支持板520(supporting plate 520)を前記底面 512b(lower surface 512b)に貼付する工程と、
前記第一貫通孔511(first through hole 511)内に前記埋め込み部品530(embedded component 530)を配置し前記支持板520(supporting plate 520)に固定する工程と、
前記第一貫通孔511(first through hole 511)に接着剤522(adhesive522)を充填する工程と、
前記支持板520(supporting plate 520)を剥離する工程と、
第二金属層516(second metallic layers 516)と第一金属層514(first second metallic layers514)を除去する工程と、
前記接着剤522(adhesive522)を覆う第四金属層544(fourth metallic layers 544)と第三金属層542(third metallic layers 542)を形成する工程と、
前記第四金属層544(fourth metallic layers 544)と第三金属層542(third metallic layers 542)をエッチングし、第二パターン化回路層544'(second patterned circuit layer 544' )と、第一パターン化回路層542'(first patterned circuit layer 544' )を形成する工程と、
を含む回路基板(circuit board)の製造方法。」

(2)原査定の拒絶の理由に引用され、本願の出願日前に頒布された刊行物である特開2003-152317号公報(以下、「刊行物2」という。)には、「配線基板」に関し、図面(特に【図7】及び【図8】参照。)とともに次の事項(以下、刊行物2に記載された事項」という。)が記載されている。
「【0055】その後、膨潤液とKMnO_(4)溶液を用いて、埋め込み樹脂(6)の露出面(61)を粗化する。粗化面をPd触媒活性化した後、無電解メッキ、電解メッキの順番で銅メッキ(9)を施す。銅メッキ後の状態を図7に示す。メッキ面の上にレジスト(図示せず)を形成し、所定の配線パターンをパターニングする。不要な銅をNa_(2)S_(2)O_(8)/濃硫酸を用いてエッチング除去する。レジストを剥離して、配線(90)の形成を完了する。配線形成後の状態を図8に示す。」

(3)原査定の拒絶の理由に引用され、本願の出願日前に頒布された刊行物である特開2007-5768号公報(以下、「刊行物3」という。)には、「電子部品内蔵の印刷回路基板及びその製造方法」に関し、図面(特に【図5】及び【図12】参照。)とともに次の事項(以下、刊行物3に記載された事項」という。)が記載されている。
ア.「【0025】
図4は、本発明の別の実施例による電子部品内蔵の印刷回路基板の断面図である。電子部品43は、図4ないし図5に示されているように、一面にだけ外部電極431、433が形成されている。上記電極431、433は一つの接合層37と接する。この際、上記基材31の厚さは電子部品43の厚さと同じか大きいことができる。上記基材31は、図5のように銅箔積層板31によって形成されることができる。」

イ.「【0034】
図12は、上記接合層37に回路を形成する上記S50段階に応ずる断面図である。上記基材31の上部及び下部に形成された接合層37には、一般的な回路形成工程を通じて回路が形成される。そして、電子部品43が内蔵された部分には上記接合層37を選択的に残して電気的な接続が可能にする。以上のように形成された電子部品内蔵の印刷回路基板30を2層以上積層できる。」

(4)原査定の拒絶の理由に引用され、本願の出願日前に頒布された刊行物である特開2011-216740号公報(以下、「刊行物4」という。)には、「配線板及び配線板の製造方法」に関し、図面(特に【図9】参照。)とともに次の事項(以下、刊行物4に記載された事項」という。)が記載されている。
「【0037】
このラミネートの際、プリプレグを構成する樹脂が、スルーホール導体20の内部に充填される。また、プリプレグを構成する樹脂が、キャビティ21内における電子部品3と基板2の内壁との隙間に流入する。これにより、電子部品3と基板2の内壁との隙間は、樹脂材料で充填される。」

2-2.対比・判断
(1)本件補正発明1について
本件補正発明1と引用発明1とを対比すると、その技術的意義、機能または構造からみて、引用発明1における「底面 512b(lower surface 512b)」は、本件補正発明1における「第1の主面」に相当し、以下同様に、「上面512a(upper surface 512a)」は「第2の主面」に、「第一貫通孔511(first through hole 511)」は「開口部」に、「第一絶縁体層512(first dielectric layer 512)」は「コア基板」に、「第二パターン化回路層544'(second patterned circuit layer 544' )」は「第1の導電膜」に、「第一パターン化回路層542'(first patterned circuit layer 544' )」は「第2の導電膜」に、「埋め込み部品530(embedded component 530)」は「電子部品」に、「接着剤522(adhesive522)」は「絶縁材」に、「第三絶縁体層564(third dielectric layer 564)」は「絶縁層」に、「第二表面回路562'(second surface circuit 562')」は「配線層」に、「第二積重ね層560(second stacking layer 560)」は「第1の配線部」に、「第二絶縁体層554(second dielectric layer 554)」は「絶縁層」に、「第一表面回路552'(first surface circuit 552')」は「配線層」に、「第一積重ね層550(first stacking layer 550)」は「第2の配線部」に、「回路基板(circuit board)」は「配線基板」に、それぞれ相当する。

したがって、本件補正発明1と引用発明1とは、
「第1の主面と第2の主面とを有し、前記第1の主面と前記第2の主面とを貫通する開口部を有するコア基板と、
前記第1の主面に形成され、前記開口部を覆う第1の導電膜と、
前記第2の主面に形成され、前記開口部を覆う第2の導電膜と、
前記開口部内に配置され、前記第1の導電膜と接続された電子部品と、
前記開口部内に充填された絶縁材と、
前記コア基板の第1の主面と前記第1の導電膜を覆い、絶縁層と配線層を積層して形成された第1の配線部と、
前記コア基板の第2の主面と前記第2の導電膜を覆い、絶縁層と配線層を積層して形成された第2の配線部と、
を有する配線基板。」
の点で一致し、以下の点で相違している。

[相違点1]
本件補正発明1においては、「第1の導電膜は、前記開口部及び前記絶縁材を覆うとともに前記絶縁材から露出する前記電子部品の接続端子の表面全体を被覆し該接続端子に電気的に接続された電極部と、前記電極部の周縁部を前記第1の主面に接続する接続部とを有し、前記第2の導電膜は、前記開口部及び前記絶縁材の全体を覆う被覆部と、前記被覆部の周縁部の全周を前記第2の主面に接続する接続部とを有する」のに対し、引用発明1においては、「第二パターン化回路層544'(second patterned circuit layer 544' )」(本件補正発明1における「第1の導電膜」に相当。)及び「第一パターン化回路層542'(first patterned circuit layer 544' )」(本件補正発明1における「第2の導電膜」に相当。)が、かかる構成を有しない点。

上記相違点1について検討する。
本件補正発明1は、相違点1に係る発明特定事項を有することにより、「絶縁材39の熱膨張率と、コア基板31の熱膨張率の差による影響は、配線部22,23に影響し難い。従って、コア基板31や配線部22,23における亀裂の発生や剥離の発生を抑制することができる。」(本願明細書の段落【0027】参照。)いう効果を奏するものと解される。
一方、刊行物2ないし刊行物4には、第1の導電膜は、前記開口部及び前記絶縁材を覆うとともに前記絶縁材から露出する前記電子部品の接続端子の表面全体を被覆し該接続端子に電気的に接続された電極部と、前記電極部の周縁部を前記第1の主面に接続する接続部とを有し、前記第2の導電膜は、前記開口部及び前記絶縁材の全体を覆う被覆部と、前記被覆部の周縁部の全周を前記第2の主面に接続する接続部とを有することは、記載も示唆もされいない。
そうすると、引用発明1に刊行物2ないし刊行物4に記載された事項を適用したとしても、上記相違点1に係る本件補正発明1の構成に至ることが当業者に容易想到であるとはいえない。

よって、本件補正発明1は、特許法第17条の2第6項において準用する同法第126条第7項の規定に適合する。

(2)本件補正発明6について
本件補正発明6と引用発明2とを対比すると、その技術的意義、機能または構造からみて、引用発明2における「埋め込み部品530(embedded component 530)」は、本件補正発明6における「電子部品」に相当し、以下同様に、「第一絶縁体層512(first dielectric layer 512)」は「コア基板」に、「第三絶縁体層564(third dielectric layer 564)」は「絶縁層」に、「第二表面回路562'(second surface circuit 562')」は「配線層」に、「第二絶縁体層554(second dielectric layer 554)」は「絶縁層」に、「第一表面回路552'(first surface circuit 552')」は「配線層」に、「第二積重ね層560(second stacking layer 560)」は「第1の配線部]に、「第一積重ね層550(first stacking layer 550)は「第2の配線部」に、「回路基板(circuit board)」は「配線基板」に、「底面 512b(lower surface 512b)」は「第1の主面」に、「上面512a(upper surface 512a)」は「第2の主面」に、「第二金属層516(second metallic layers 516)と第一金属層514(first second metallic layers514)」は「第1導電層」に、「第一貫通孔511(first through hole 511)」は「開口部」に、「支持板520(supporting plate 520)」は「フィルム」に、「接着剤522(adhesive522)」は「絶縁材」に、「第四金属層544(fourth metallic layers 544)と第三金属層542(third metallic layers 542)」は「第2導電層」に、「第二パターン化回路層544'(second patterned circuit layer 544' 」は「第1の導電膜」に、「第一パターン化回路層542'(first patterned circuit layer 544' )」は「第2の導電膜」に、それぞれ相当する。

したがって、本件補正発明6と引用発明2とは、
「電子部品を内蔵するコア基板の両面にそれぞれ絶縁層と配線層を積層して形成された第1及び第2の配線部を有する配線基板の製造方法であって、
第1の主面と第2の主面とに第1導電層を有するコア基板に、前記第1の主面と前記第2の主面とを貫通する開口部を形成する工程と、
前記開口部を覆うフィルムを前記第1の主面に貼付する工程と、
前記開口部内に前記電子部品を配置し前記フィルムに固定する工程と、
前記開口部に絶縁材を充填する工程と、
前記フィルムを剥離する工程と、
前記絶縁材を覆う第2導電層を形成する工程と、
第2導電層をエッチングし、第1の導電膜と、第2の導電膜を形成する工程と、
を含む配線基板の製造方法。」
の点で一致し、以下の点で相違している。

[相違点2]
本件補正発明6においては、「前記第1導電層と前記第2導電層とをエッチングし、前記開口部及び前記絶縁材を覆うとともに前記絶縁材から露出する前記電子部品の接続端子の表面全体を被覆し該接続端子に電気的に接続された電極部と、前記電極部の周縁部を前記コア基板の第1の主面に接続する接続部とを有する第1の導電膜と、前記開口部及び前記絶縁材の全体を覆う被覆部と、前記被覆部の周縁部の全周を前記コア基板の第2の主面に接続する接続部とを有する第2の導電膜を形成する工程」を有するのに対し、引用発明2においては、「第二金属層516(second metallic layers 516)と第一金属層514(first second metallic layers514)」(本件補正発明6における「第1導電層」に相当。)を除去する工程を有するから、「第四金属層544(fourth metallic layers 544)と第三金属層542(third metallic layers 542)」(本件補正発明6における「第2導電層」に相当。)のみをエッチングするため、「第二パターン化回路層544'(second patterned circuit layer 544' )」(本件補正発明6における「第1の導電膜」に相当。)及び「第一パターン化回路層542'(first patterned circuit layer 544' )」(本件補正発明6における「第2の導電膜」に相当。)が、かかる構成を有しない点。

上記相違点2について検討するに、相違点2に係る本件補正発明6の構成は、言い換えると、「第1導電層と第2導電層とをエッチング」するため、「第1の導電膜」が「前記開口部及び前記絶縁材を覆うとともに前記絶縁材から露出する前記電子部品の接続端子の表面全体を被覆し該接続端子に電気的に接続された電極部と、前記電極部の周縁部を前記コア基板の第1の主面に接続する接続部」とを有し、「第2の導電膜」が「前記開口部及び前記絶縁材の全体を覆う被覆部と、前記被覆部の周縁部の全周を前記コア基板の第2の主面に接続する接続部とを有する」ものである。
本件補正発明6は、物(配線基板)の発明である本件補正発明1を、物(配線基板)の製造方法の発明としたものであって、本件補正発明6に係る「第1の導電膜」及び「第2の導電膜」に係る構成は、本件補正発明1に係るそれと同じである。
したがって、本件補正発明6も上記(1)で検討したのと同様の理由により、引用発明2に刊行物2ないし刊行物4に記載された事項を適用したとしても、上記相違点2に係る本件補正発明6の構成に至ることが当業者に容易想到であるとはいえない。
よって、本件補正発明6は、特許法第17条の2第6項において準用する同法第126条第7項の規定に適合する。

(3)本件補正発明2ないし5、7及び8について
本件補正発明2ないし5は、本件補正発明1を引用し、本件補正発明1を更に限定するものであるので、本件補正発明1と同様に、引用発明1及び刊行物2ないし刊行物4に記載された事項に基いて当業者が容易に発明をすることができたとはいえない。
また、本件補正発明7及び8は、本件補正発明2を引用し、本件補正発明2を更に限定するものであるので、本件補正発明2と同様に、引用発明2及び刊行物2ないし刊行物4に記載された事項に基いて当業者が容易に発明をすることができたとはいえない。
したがって、本件補正発明2ないし5、7及び8は、特許法第17条の2第6項において準用する同法第126条第7項の規定に適合する。

2-3 むすび
以上のことから、本件補正は、特許法第17条の2第3項ないし第6項の規定に適合する。

第3.本願の請求項1ないし8に係る発明
本件補正は上記のとおり、特許法第17条の2第3項ないし第6項の規定に適合するから、本願の請求項1ないし8に係る発明は、本件補正により補正された明細書及び特許請求の範囲並びに願書に最初に添付した図面の記載からみて、平成28年8月24日付けの手続補正書により補正された特許請求の範囲の請求項1ないし8に記載された事項により特定されるとおりのものである。
そして、上記第2.2-2(1)で検討したとおり、本願の請求項1に係る発明については、引用発明1及び刊行物2ないし刊行物4に記載された事項に基いて当業者が容易に発明をすることができたとはいえない。
さらに、上記第2.2-2(2)で検討したとおり、本願の請求項6に係る発明については、引用発明2及び刊行物2ないし刊行物4に記載された事項に基いて当業者が容易に発明をすることができたとはいえない。
また、本願の請求項2ないし5に係る発明については、本願の請求項1に係る発明の発明特定事項を全て含むものであるから、引用発明1及び刊行物2ないし刊行物4に記載された事項に基いて当業者が容易に発明をすることができたとはいえない。
さらに、本願の請求項7及び8に係る発明については、本願の請求項6に係る発明の発明特定事項を全て含むものであるから、引用発明2及び刊行物2ないし刊行物4に記載された事項に基いて当業者が容易に発明をすることができたとはいえない。
したがって、本願については、原査定の理由を検討してもその理由によって拒絶すべきものとすることはできない。
また、他に本願を拒絶すべき理由を発見しない。
よって、結論のとおり審決する。
 
審決日 2017-03-24 
出願番号 特願2012-100926(P2012-100926)
審決分類 P 1 8・ 575- WY (H05K)
P 1 8・ 121- WY (H05K)
最終処分 成立  
前審関与審査官 中島 昭浩  
特許庁審判長 阿部 利英
特許庁審判官 小関 峰夫
中川 隆司
発明の名称 配線基板及び配線基板の製造方法  
代理人 恩田 誠  
代理人 恩田 博宣  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ