• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1326618
審判番号 不服2015-9733  
総通号数 209 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-05-26 
種別 拒絶査定不服の審決 
審判請求日 2015-05-26 
確定日 2017-03-29 
事件の表示 特願2013- 79553「小型電子機器、その形成方法、およびシステム」拒絶査定不服審判事件〔平成25年 7月11日出願公開、特開2013-138260〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成16年9月17日(パリ条約により優先権主張外国庁受理2003年9月22日、アメリカ合衆国)に国際出願した特願2006-527074号の一部を平成22年7月30日に新たな特許出願とした特願2010-172138号の、さらにその一部を平成25年4月5日に新たな特許出願としたものであって、その手続の経緯は以下のとおりである。
平成26年 4月11日 拒絶理由通知(起案日)
平成26年 7月14日 意見書及び手続補正書の提出
平成27年 1月26日 拒絶査定(起案日)
平成27年 5月26日 審判請求書及び手続補正書の提出
平成28年 3月16日 当審より拒絶理由通知(起案日)
平成28年 6月16日 意見書及び手続補正書の提出


第2 本願発明に対する判断
1 本願発明
本願の請求項1ないし14に係る発明は、平成28年6月16日に提出された手続補正書により補正された特許請求の範囲の記載からみて、その特許請求の範囲の請求項1ないし14に記載される事項により特定されるとおりであって、そのうち、請求項13に係る発明(以下「本願発明」という。)は次のとおりのものである。

「基板上に形成されたパッシベーション層に開口を形成するステップと、
前記開口にベース層金属を形成するステップであって、前記ベース層金属は、接着層およびシード層を有し、前記接着層は、Ti、TiN、およびTiSiNからなる群から選定され、前記シード層は、NiVおよびCoからなる群から選定される、ステップと、
前記ベース層金属上にフォトレジスト層を成膜し、パターン化するステップと、
前記ベース層金属上に銅を含むバンプを形成するステップと、
前記バンプを形成した後、前記フォトレジスト層を除去するステップと、
前記バンプの周りに拡散バリアを形成するステップであって、前記拡散バリア層は、CoBP、CoWP、CoWB、CoWBP、NiBP、NiWP、NiWB、およびNiWBPからなる群から選定される、ステップと、
前記拡散バリア上にウェッティング層を形成するステップと、
を有する方法。」

2 当審よりの拒絶理由通知の概要
平成28年3月16日付けで当審より通知した拒絶理由通知の概要は、次のとおりである。
「1.本件出願の下記の請求項に係る発明は、その出願前日本国内または外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
2.本件出願は、特許請求の範囲の記載が下記の点で不備のため、特許法第36条第6項第1号に規定する要件を満たしていない。
3.本件出願は、特許請求の範囲の記載が下記の点で不備のため、特許法第36条第6項第2号に規定する要件を満たしていない。

●理由1(進歩性)について
……(中略)……
・請求項 10
・引用文献等 1、4-7
・備考:
引用文献1の段落[0017]、[0024]-[0025]、[0031]には次の発明(以下「引用発明10」という。)が記載されている。
……(中略)……
以上のとおりであるから、相違点1-3は、周知の事項を勘案すれば、引用発明10から当業者が容易に想到し得た範囲に含まれる程度のものである。
したがって、本願発明10は、引用発明10に基づいて当業者が容易に発明することができたものと認められる。
……(中略)……
・請求項 23
・引用文献等 1、4-7
・備考:
前記請求項10を参照。
……(以下、省略)」
(審決注:平成28年6月16日に提出された意見書の「2.補正について」に「前回の請求項1-9および12は、削除しました。」と記載されるとおり、平成28年3月16日付けの拒絶理由通知が対象とした請求項10及び請求項23は、それぞれ、前記意見書と同日付けで提出された手続補正書による補正後の請求項1及び請求項13に対応する。)

3 各引用例の記載について
(1)引用例1の記載事項と引用発明
ア 引用例1の記載事項
本願の優先権主張の日前に外国において頒布され、平成28年3月16日付けの拒絶理由通知において「引用文献1」として引用された刊行物である米国特許出願公開第2003/0136814号明細書(以下「引用例1」という。)には、“HIGH DENSITY RAISED STUD MICROJOINING SYSTEM AND METHODS OF FABRICATING THE SAME”に関して、FIG.1?FIG.4とともに、以下の事項が記載されている(下線は、参考のため当審において付したものであり、以下、同様である。なお、以下の日本語訳は、引用例1の日本語ファミリー文献である特開2003-273158号公報を基に当審で作成した。)。
(ア)“FIELD OF THE INVENTION
[0001] This invention pertains to the field of microelectronics, and more particularly to the field of fabricating extremely small semiconductor devices and current, commonly referred to as “chips.””
(訳:発明の属する技術分野
[0001] 本発明は、一般にマイクロエレクトロニクスの分野に関し、特に、通常は「チップ」と呼ばれている微小半導体デバイスを製造する分野に関する。)

(イ)“DESCRIPTION OF PREFERRED EMBODIMENT
[0016] Referring now to the Figures of the drawing, the device wafer process will first be described with several options or embodiments. Then, the carrier process flow is described to complete the structure being formed.
[0017] Above the last level of interconnect wiring layer 16 on the device chip wafers, a top passivation stack 12 dielectric layer is applied and contact holes, serving to house receptacles or sockets 14, are formed to provide access to the contact sites on the last metal level. Then, TaN/Ta layer 18 and Cu layer 20 are deposited on top of the structure and the copper is removed from the top surface of the carrier by CMP, stopping on the Ta. This results in Cu 20 being present only at the bottom and side walls of the receptacles, as shown in FIG.1. A photoresist layer 22 (FIG.2) is applied and patterned to have openings coincident with the contact holes. The size of these openings can be equal to or greater than the diameter of the contact holes. The thickness of the resist is chosen in accordance with the final height desired for the copper stud 24. A metal such as Cu is electroplated through the openings using the copper seed in the contact holes as the seeding area. After slight overplating to ensure all openings in the resist are filled, CMP of the Cu is done, stopping on the resist. As a result, the copper studs 24 with a predetermined height are realized.”
(訳:実施形態の説明
[0016] 次に図面を参照し、まず、いくつかの選択肢すなわち実施形態について、デバイスのウェーハ・プロセスを説明する。次いで、形成する構造体を完成させるキャリアのプロセス・フローを説明する。
[0017] デバイス・チップ・ウェーハ上に形成した最終レベルの配線層16上に、誘電体層である表面パッシベーションスタック12を被着したのち、配線層16上のコンタクト位置に達するコンタクト・ホールを形成する。このコンタクト・ホールは、レセプタクル(受け口)またはソケット14に使える。次いで、構造体の表面にTaN/Ta層18とCu層20を堆積したのち、構造体の表面からCuをCMPで除去する。このCMPは、Ta上で停止させる。この結果、図1に示すように、Cu20はレセプタクル14の底部および側壁だけに存在するようになる。次いで、全面にフォトレジスト層22を塗布したのち、パターニングしてコンタクト・ホールと一致する開口を形成する(図2)。これらの開口の寸法は、コンタクト・ホールの直径以上になるようにする。レジストの厚さは、銅スタッド24にとって望ましい最終高さに合致するように選択する。コンタクト・ホール内のシード層としての銅シードを使用して、開口内にCuなどの金属を電気めっきする。レジスト中のすべての開口が充填されるようにやや過めっきしたのち、CuのCMPを実行する。このCMPは、レジスト上で停止させる。この結果、所定の高さの銅スタッド24が完成する。)

(ウ)“[0018] At this point, the process can continue in different ways to produce slightly different end structures:
[0019] Option 1: Copper stud fully coated with a barrier layer
[0020] Strip resist, electroplate Ni, immersion Au (plating occurs only on Cu studs since Ta surface does not plate readily); electroplate solder or tin and etch TaNTa from the area between studs by wet or dry methods.
[0021] OR
[0022] Strip resist, deposit electroless Ni-P, immersion Au (plating occurs only on Cu since the electroless and immersion steps are selective for Cu), electroplate solder or Sn and etch TaN, Ta from the area between the studs by wet or dry methods, resulting in a structure shown in FIG.3a.
[0023] OR
[0024] Strip resist, etch TaN Ta, electroless Ni-P, immersion Au and Sn (same as above)
[0025] One can use an optional electroless CoWP layer as an added diffusion barrier between Cu and Ni if that is required.
[0026] Option 2: Copper stud capped only at the tips with a barrier layer
[0027] Electroplate Ni, immersion Au, electroplate solder or tin. Strip resist and etch TaN, Ta.
[0028] OR
[0029] Electroless Ni-P, immersion Au, electroplate solder or Sn. Strip resist and etch TaNTa.
[0030] This structure is desired if the joining materials need to be confined to the stud tip only, and the resulting structure is shown in FIG.3b.”
(訳:[0018] この時点で、プロセスは、次に示す様々な方法で継続してわずかに異なる最終構造体を構築する。
[0019] 選択肢1:バリア層で完全に被覆された銅スタッド
[0020] レジストを剥離し、Niを電気めっきし、Auに浸漬し(Ta表面は容易にめっきされないから、めっきはCuスタッド上のみに行なわれる)、次いで、はんだまたは錫を電気めっきしたのち、スタッド間の領域からTaN、Taをウエット・エッチングまたはドライ・エッチングで除去する。
[0021] または
[0022] レジストを剥離し、Ni-Pを無電解めっきし、Auに浸漬し(この無電解めっきとAu浸漬のステップはCuに対する選択性があるから、めっきはCu上のみに行なわれる)、はんだまたはSnを電気めっきしたのち、スタッド間の領域からTaN、Taをウエット・エッチングまたはドライ・エッチングで除去する。この結果、図3aに示す構造が得られる。
[0023] または
[0024] レジストを剥離し、TaN、Taをエッチングし、Ni-Pを無電解めっきし、AuとSnに浸漬する(この結果、上記と同じ構造が得られる)。
[0025] 必要な場合には、CuとNiの間に、追加の拡散バリアとしてCoWP層を無電解めっきしてもよい。
[0026] 選択肢2:先端のみがバリア層で被覆された銅スタッド
[0027] Niを電気めっきし、Auに浸漬し、はんだまたは錫を電気めっきする。次いで、レジストを剥離したのち、TaNとTaをエッチングする。
[0028] または
[0029] Ni-Pを無電解めっきし、Auに浸漬し、はんだまたはSnを電気めっきする。次いで、レジストを剥離し、TaN、Taをエッチングする。
[0030] この構造体が望ましいのは、接続材料をスタッドの先端のみに限定する必要のある場合である。結果として得られる構造体を、図3bに示す。)

(エ)“[0031] ……Other films such as Ti, W, TiN, WN, Cr or combinations thereof can be substituted for Ta and TaN, and Ni can be replaced by Co, Pt or Pd.”
(訳:[0031] …(中略)…Ti、W、TiN、WN、Cr、または、これらの組み合わせからなる他の薄膜を、Ta及びTaNの代わりに用いてもよい。さらに、Niを、Co、Pt、またはPdに置換できる。)

(オ)“[0032] The carrier process flow comprises:
……
[0035] 3. Deposit a liner/seed layer such as TaN-Ta (about 40 μm) and Cu (about 100 μm).”
(訳:[0032] キャリアのプロセス・フローは、次に示す工程を備えている。
……(中略)……
[0035] 3.たとえばTaN-Ta(約40μm厚)とCu(約100μm厚)のライナー/シード層を堆積する工程。)

イ 引用発明
(ア)第2の3(1)ア(エ)で摘記した“Other films such as Ti, W, TiN, WN, Cr or combinations thereof can be substituted for Ta and TaN”、及び、同(オ)で摘記した“Deposit a liner/seed layer such as TaN-Ta (about 40 μm) and Cu (about 100 μm).”の記載から、引用例1には、Ta及びTaNの代わりに、TiまたはTiNを、ライナー層として用いることが記載されている。

(イ)したがって、第2の3(1)ア(イ)及び(ウ)で摘記した記載事項から、引用例1には、「選択肢1」の「バリア層で完全に被覆された銅スタッド」を最終構造体として形成する方法(段落[0019]?[0025])として、次の発明(以下「引用発明」という。)が記載されているといえる。

「デバイス・チップ・ウェーハ上に形成した最終レベルの配線層16上に、誘電体層である表面パッシベーションスタック12を被着したのち、前記配線層16上のコンタクト位置に達し、レセプタクル14に使えるコンタクト・ホールを形成し、
次いで、構造体の表面にTiまたはTiNのライナー層、並びに、Cu層20を堆積したのち、前記構造体の表面からCuをCMPで除去する結果、前記Cu層20を前記レセプタクル14の底部および側壁だけに存在させ、
次いで、全面にフォトレジスト層22を塗布したのち、パターニングして前記コンタクト・ホールと一致する開口を形成し、
次いで、前記コンタクト・ホール内のシード層として前記Cu層20を使用して、前記開口内にCuを電気めっきして、所定の高さの銅スタッド24を完成させ、
前記レジストを剥離し、Niを電気メッキするかNi-Pを無電解めっきし、Auに浸漬したのちにSnを被覆する、
ことを特徴とする、バリア層で完全に被覆された銅スタッドを形成する方法であって、
前記Cuと前記Niの間に追加の拡散バリア層としてCoWP層を無電解めっきする方法。」

(2)引用例2の記載事項
本願の優先権主張の日前に日本国内において頒布され、平成28年3月16日付けの拒絶理由通知において「引用文献6」として引用された刊行物である特開2000-353703号公報(以下「引用例2」という。)には、「半導体装置の製造方法」(発明の名称)に関して、図1及び図2とともに、以下の事項が記載されている。
ア 「【0001】
【発明の属する技術分野】本発明は、半導体装置の製造方法に関し、詳しくは埋め込み配線を形成する際に確実に金属材料を埋め込む半導体装置の製造方法に関する。」

イ 「【0044】さらにまた、溝21および接続孔22に銅を埋め込む方法としては、上記説明した電解メッキ法、無電解メッキ法の他に、銅リフロー法、銅のCVD法等により成膜することもできる。また、銅のシード層の形成方法としては、無電解メッキ法により銅膜を成膜してもよく、またはニッケルの無電解メッキ法によりニッケル膜を成膜してもよい。すなわち、銅のシード層として銅膜の他にニッケル膜も用いることが可能である。」

(3)引用例3の記載事項
本願の優先権主張の日前に日本国内において頒布され、平成28年3月16日付けの拒絶理由通知において「引用文献7」として引用された刊行物である特開2003-124216号公報(以下「引用例3」という。)には、「配線用シード膜および半導体装置の配線方法」(発明の名称)に関して、図1?図8とともに、以下の事項が記載されている。
ア 「【請求項1】 銅を主成分とし、下地層上に埋め込み配線を形成する際の導体膜として用いられる配線用シード膜において、
前記銅よりもイオン化傾向が大きく、且つ2A族から8族または1B族から7族の範囲内にある元素のうち、何れか一つまたは2つ以上の金属を含有したことを特徴とする配線用シード膜。
【請求項2】 前記金属は、ニッケルまたは亜鉛であることを特徴とする請求項1記載の配線用シード膜。」

イ 「【0041】前記コンタクトホール底部に残存した自然酸化膜(上層絶縁膜65)をArスパッタリングにより除去した後、バリア膜形成工程S64にて、DCマグネトロンスパッタリングにより厚さ30nmのTaN膜を堆積してバリア膜67を形成した。次に、シード膜形成工程S65にて、DCマグネトロンスパッタリングにより銅にニッケルを30%含有した厚さ80nmのCu-Ni膜を堆積してシード膜68を形成した。」

ウ 「【0048】さらに、本発明によるシード膜の耐エレクトロマイグレーション性,耐拡散性,付着性が高いため、バリア膜はTaN膜に限らず、シード膜がCu-Ni膜(またはCu-Zn膜)である場合にはTa,TiN,W,WN,WSiNのうち何れか一つの膜を用いても良く、Cu-Zn-Ni膜(またはCu-Ni膜)の場合にはTiまたはCrの膜を用いても良い。」

エ 「【0050】なお、本実施の形態では、上層配線(銅)の埋め込みをメッキにより行ったが、例えばスパッタリングにより行っても良い。」

4.対比
(1)本願発明と引用発明との対比
本願発明と、引用発明とを対比する。

ア 引用発明の「デバイス・チップ・ウェーハ」、「誘電体層である表面パッシベーションスタック12」及び「レセプタクル14に使えるコンタクト・ホール」は、それぞれ、本願発明の「基板」、「パッシベーション層」及び「開口」に相当する。
したがって、引用発明の「デバイス・チップ・ウェーハ上に形成した最終レベルの配線層16上に、誘電体層である表面パッシベーションスタック12を被着したのち、前記配線層16上のコンタクト位置に達し、レセプタクル14に使えるコンタクト・ホールを形成」する工程は、本願発明の「基板上に形成されたパッシベーション層に開口を形成するステップ」に相当する。

イ 引用発明の「TiまたはTiNのライナー層」は、その直下の「最終レベルの配線層16」にとって「ライナー」となって、その直上の「Cu層20」を支持する「層」であるから、本願発明の「Ti、TiN、およびTiSiNからなる群から選定され」る「接着層」に相当する。
また、引用発明の「Cu層20」は、「前記コンタクト・ホール内のシード層」として「使用」される。したがって、引用発明の「Cu層20」と、本願発明の「NiVおよびCoからなる群から選定」される「シード層」とは、「シード層」である点で共通する。
そうすると、引用発明の「TiまたはTiNのライナー層、並びに、Cu層20」を併せた層と、本願発明の「Ti、TiN、およびTiSiNからなる群から選定され」る「接着層」と「NiVおよびCoからなる群から選定」される「シード層」とを有する「ベース層金属」とは、「Ti、TiN、およびTiSiNからなる群から選定され」る「接着層」と「シード層」とを有する「ベース層金属」である点で共通する。
以上から、引用発明の「次いで、構造体の表面にTiまたはTiNのライナー層、並びに、Cu層20を堆積したのち、前記構造体の表面からCuをCMPで除去する結果、前記Cu層20を前記レセプタクル14の底部および側壁だけに存在させ」る工程と、本願発明の「前記開口にベース層金属を形成するステップであって、前記ベース層金属は、接着層およびシード層を有し、前記接着層は、Ti、TiN、およびTiSiNからなる群から選定され、前記シード層は、NiVおよびCoからなる群から選定される、ステップ」とは、「前記開口にベース層金属を形成するステップであって、前記ベース層金属は、接着層およびシード層を有し、前記接着層は、Ti、TiN、およびTiSiNからなる群から選定される、ステップ」である点で共通する。

ウ 引用発明の「次いで、全面にフォトレジスト層22を塗布したのち、パターニングして前記コンタクト・ホールと一致する開口を形成」する工程は、本願発明の「前記ベース層金属上にフォトレジスト層を成膜し、パターン化するステップ」に相当する。

エ 引用発明の「次いで、前記コンタクト・ホール内のシード層として前記Cu層20を使用して、前記開口内にCuを電気めっきして、所定の高さの銅スタッド24を完成させ」る工程は、本願発明の「前記ベース層金属上に銅を含むバンプを形成するステップ」に相当する。

オ 引用発明の「前記レジストを剥離」する工程は、本願発明の「前記バンプを形成した後、前記フォトレジスト層を除去するステップ」に相当する。

カ 引用発明の「前記Cuと前記Niの間に追加の拡散バリア層としてCoWP層を無電解めっきする」工程において、「前記Ni」は「電気メッキ」した「Ni」を指すと認められ、「前記Cu」とは「Niを電気メッキする」前の「銅スタッド24」における「Cu」を指すと認められる。
そうすると、引用発明が「バリア層で完全に被覆された銅スタッドを形成する方法」であることを考慮すれば、引用発明の「前記Cuと前記Niの間に追加の拡散バリア層としてCoWP層を無電解めっきする」工程は、本願発明の「前記バンプの周りに拡散バリアを形成するステップであって、前記拡散バリア層は、CoBP、CoWP、CoWB、CoWBP、NiBP、NiWP、NiWB、およびNiWBPからなる群から選定される、ステップ」に相当する。

キ 第2の3(1)ア(ウ)で摘記した引用例1の、段落[0020]における“Strip resist, electroplate Ni, immersion Au (plating occurs only on Cu studs since Ta surface does not plate readily)”(訳:レジストを除去し、Niを電気めっきし、Auに浸漬し(Ta表面は容易にめっきされないから、めっきはCuスタッド上のみに行なわれる))、及び、段落[0022]における“Strip resist, deposit electroless Ni-P, immersion Au (plating occurs only on Cu since the electroless and immersion steps are selective for Cu)”(訳:レジストを除去し、Ni-Pを無電解めっきし、Auに浸漬し(この無電解めっきとAu浸漬のステップはCuに対する選択性があるから、めっきはCu上のみに行なわれる))という記載から、引用発明の「電気メッキ」された「Ni」あるいは「無電解めっき」された「Ni-P」は、「TiまたはTiNのライナー層」との濡れ性が良好な金属層であると認められるから、本願発明の「ウェッティング層」に相当する。
したがって、引用発明の「Niを電気メッキするかNi-Pを無電解めっき」する工程は、本願発明の「前記拡散バリア上にウェッティング層を形成するステップ」に相当する。

ク 以上のとおりであるから、引用発明の「バリア層で完全に被覆された銅スタッドを形成する方法」は、以下の相違点を除き、本願発明の「方法」に相当する。

(2)一致点及び相違点
以上から、本願発明と引用発明とは、以下の点で一致するとともに、以下の点で相違する。
<一致点>
「基板上に形成されたパッシベーション層に開口を形成するステップと、
前記開口にベース層金属を形成するステップであって、前記ベース層金属は、接着層およびシード層を有し、前記接着層は、Ti、TiN、およびTiSiNからなる群から選定される、ステップと、
前記ベース層金属上にフォトレジスト層を成膜し、パターン化するステップと、
前記ベース層金属上に銅を含むバンプを形成するステップと、
前記バンプを形成した後、前記フォトレジスト層を除去するステップと、
前記バンプの周りに拡散バリアを形成するステップであって、前記拡散バリア層は、CoBP、CoWP、CoWB、CoWBP、NiBP、NiWP、NiWB、およびNiWBPからなる群から選定される、ステップと、
前記拡散バリア上にウェッティング層を形成するステップと、
を有する方法。」

<相違点>
本願発明の「前記シード層は、NiVおよびCoからなる群から選定される」のに対して、引用発明の「シード層」は「Cu層20」である点。

5 当審の判断
(1)相違点について
ア 「銅を形成するためのシード層として、Ni、NiVおよびCoからなる群のいずれかを選択する技術」が周知技術であることは、「Ni」については、当審より平成28年3月16日付けで通知した拒絶理由通知において、「本願発明10」との相違点である「相違点2について」で指摘した。
今般、平成28年6月16日に提出された手続補正書で、「シード層は、NiVおよびCoからなる群から選定される」と補正された。
しかしながら、本願明細書の段落【0025】及び【0030】に記載される、Cu層を電気メッキ等で形成するためのシード層を、Ni、NiVおよびCoからなる群から選択する技術は、Niについては、第2の3(2)及び第2の3(3)で摘記した引用例2及び引用例3と、以下に挙げる周知例4にみられるように、NiVないしCoについては、以下に挙げる周知例1?4にみられるように、本願の優先権主張の時に既に周知技術であった。

イ 周知例1
本願の優先権主張の日前に日本国内において頒布された刊行物である特開平11-219946号公報には、「チタン・タングステン合金のエッチング方法およびエッチャント溶液」(発明の名称)に関して、図1?図5とともに、以下の事項が記載されている。
(ア)「【0001】
【発明の属する技術分野】本発明は、半導体の適用分野において、しばしば突出したフィーチャの存在下で、金属皮膜の湿式化学エッチングに関するものである。……(以下、省略)」

(イ)「【0013】この方法に使用する第1の層の例には、クロム(Cr)、チタンとタングステンの合金(TiW)、または用意した基板に良好に密着する他の金属などがある。この金属層は、ソルダ・ボールを電着させるシード層の一部として機能し、厚みは1/1000mm程度である。第1の層の上に第2の層を付着させることができるが、第2の層はクロムと銅の合金(CrCu)またはニッケルとバナジウムの合金(NiV)とすることができる。最後に、通常は純粋の銅である第3の層を他の層の上に付着させる。この層の厚みは変化させることが可能で、通常応力と厚みの積、拡散特性、および機械的強度を最適にするように選定する。」

ウ 周知例2
本願の優先権主張の日前に日本国内において頒布された刊行物である特開平8-203020公報には、「多層化された側磁極を含む薄膜磁気ヘッド及びその製造方法」(発明の名称)に関して、特に図2A及び2Bとともに、以下の事項が記載されている。
(ア)「【0014】
【実施例】以下、本発明による薄膜磁気ヘッド及びその製造方法の実施例を添付図面を用いて説明する。以下の各実施例においては、同一機能を有するものには同一符号を付してその重複説明を省略する。図2Aは、例えば、セラミック、アルミナまたは他の非導電性基板等の絶縁基板105上に位置する薄膜ヘッド100の一部分を示している。基板105は、対向面105A及び105Bを含んでいる。ブアイアホール(via hole)110は、基板105中に形成されると共に、電気的導電性材料で充填されて、図示の位置にて基板105を貫通する導電性経路を形成するようになっている。ブアイアホール110を形成するのに、レーザ穴あけまたは他の高精度ブアイアホール形成技術を用いることができる。ブアイアホール110は、例えば、めっきした銅、厚膜処理した金、または焼結したタングステン及び銅等の電気的導電性材料で充填されて、例えば、ブアイアホール接続部材112A,112B及び112Cを形成するようになっている。接続部材112A及び112Cは、コイル構造体の端部に十分に結合されると共に、接続部材112Bは、大地に結合されることとなる。
【0015】めっきに好適の電気的導電性材料から成るシード(seed)層115は、基板表面105A上にスパッタされる。例えば、シード層115は、Cr-NiV、即ち、クロムまたは他の接着性促進層に続いて非磁性ニッケル-バナジウム7%膜が形成されてなる層状体から作ることができる。ブアイアキャップ120は、フォトリソグラフィ技術を使用してパターニングされると共に、図2A及び2Bに示すようなブアイアホール110の頂部にてシード層115上にめっきされる。具体的に述べると、ブアイアキャップ120をパターニングするのに、フォトレジスト層(図示せず)が、シード層115上に被着され、パターニングされて、それぞれのブアイアキャップ120の形成が望まれる接続部材112A,112B及び112C上方の開口部を含むようになっている。次いで、シード層115をシードとして使用して、これらの開口部にめっきが行われる。次いで、フォトレジストが除去されて、パターニングしたブアイアキャップ120を残すこととなる。この書類で使用するように、「パターニング(patterning)」の用語は、例えば、前記ブアイアキャップ120の形成に関して説明したように、層状体が特定化されたパターンを示すように、特定の層状体の形成を意味する。」

エ 周知例3
本願の優先権主張の日前に日本国内において頒布された刊行物である特開平11-340229号公報には、「金属シ?ド層を挿入する構造の銅の相互接続」(発明の名称)に関して、図1?図10とともに、以下の事項が記載されている。
(ア)「【0018】本発明は、更に、電子デバイスとの電気的通信を与える相互接続構造を形成する方法に関する。方法は、最初に、電子デバイスの上面上に金属シード層を付着し、その金属シード層は、銅化合物を形成できないような銅に対する低い溶解度及び低い親和性を有する金属の付着により形成し、次に金属シード層と密接に接触してその層の上面に銅導電体本体を形成するステップにより、実行できる。その金属シード層は、Ag、Mo、W、又はCoから選択された金属の付着により形成される。」

オ 周知例4
本願の優先権主張の日前に日本国内において頒布された刊行物である特開2001-85390号公報には、「半導体装置の製造方法」(発明の名称)に関して、図1?図7とともに、以下の事項が記載されている。
(ア)「【0014】本発明においては、導電材料層を銅又は銀を用いて構成することができ、中でも銅の実用価値が高い。銅から成る導電材料層は、電解めっき法、無電解めっき法、スパッタ法、CVD法を単独で行うか、あるいは適宜組み合わせて行うことにより形成することができる。複数の方法を組み合わせて行う場合とは、例えば無電解めっき法、スパッタ法、又はCVD法によりシード層を形成し、その後、電解めっき法により銅から成る導電材料層を厚く形成する場合である。シード層は、電解めっき法で必要となる電流供給用の導電層としても機能し、その構成材料としては、Cu、Ni、Ni系合金(例えば、Ni-Co、Ni-Co-B、Ni-Co-P、Ni-Fe-P、Ni-W-P)、Pt、Ti、Cr、Co、Co系合金(例えば、Co-Fe-P、Co-W-P、Co-Sn-P、Co-Zn-P、Co-Mn-P)、Pd、Ag、Au、Zn、Sn、Rh、TiN/Ti、TiN/Rh、TiN/Pt、Zr、Hf、Ta、Mo、W、In、Ge及びPbを例示することができる。」

カ したがって、引用発明において、「前記開口内にCuを電気めっきして、所定の高さの銅スタッド24を完成させ」るための「前記コンタクト・ホール内のシード層」として、「前記Cu層20」を使用することに代えて、上記周知技術のように、NiVないしCoを使用することは、当業者であれば容易に想到し得たものと認められる。

キ そして、本願発明の効果は、上記周知技術を参酌すれば、引用発明から当業者が予期し得たものである。

(2)意見書の主張について
なお、審判請求人は、平成28年6月16日に提出した意見書において、
ア 「少なくとも、「銅を形成するためのシード層として、NiVおよびCoからなる群のいずれかを選択する技術は、周知の技術である」とは言えません。また、「引用発明10に上記周知の技術を適用して、銅スタッド24を形成するためのシード層を、Cu層20に代えて、NiVおよびCoからなる群のいずれかを選択することは、当業者であれば容易に想到し得た」とも、到底言えません。」
イ 引用文献1において「「Ni-Pは、Ti又はTiNをエッチングした後で形成されている」とは言えず、従って、CoWP層が「Ti又はTiNをエッチングした後で形成されている」とまでは言えません。」
と主張している。

しかしながら、
ウ 上記アの主張につき、「銅を形成するためのシード層として、NiVおよびCoからなる群のいずれかを選択する技術は、周知の技術である」ことは、第2の5(1)ア?オで示したとおりであり、「銅スタッド24を形成するためのシード層を、Cu層20に代えて、NiVおよびCoからなる群のいずれかを選択することは、当業者であれば容易に想到し得た」ことも、第2の5(1)で指摘したとおりである。

エ また、本願発明は「前記ベース層金属をエッチングするステップ」を有しておらず、上記イの主張は、本願の特許請求の範囲の請求項13の記載に基づくものではない。
したがって、上記イの主張は、採用することはできない。

6 小括
以上のとおりであるから、相違点は、周知技術を勘案すれば、引用発明から当業者が容易に想到し得た範囲に含まれる程度のものである。
そして、本願発明の効果も、引用発明、周知技術から、当業者が予期し得たものである。
したがって、本願発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものと認められる。


第3.結言
以上のとおり、本願発明は、引用例1に記載された発明、及び、周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。
したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。

よって、結論のとおり審決する。
 
審理終結日 2016-10-25 
結審通知日 2016-11-01 
審決日 2016-11-15 
出願番号 特願2013-79553(P2013-79553)
審決分類 P 1 8・ 121- WZ (H01L)
最終処分 不成立  
前審関与審査官 今井 拓也  
特許庁審判長 鈴木 匡明
特許庁審判官 河口 雅英
深沢 正志
発明の名称 小型電子機器、その形成方法、およびシステム  
代理人 伊東 忠重  
代理人 伊東 忠彦  
代理人 大貫 進介  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ