• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1326845
審判番号 不服2016-10729  
総通号数 209 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-05-26 
種別 拒絶査定不服の審決 
審判請求日 2016-07-14 
確定日 2017-04-28 
事件の表示 特願2011-228056「フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、及び、フリップチップ型半導体裏面用フィルムの製造方法」拒絶査定不服審判事件〔平成24年 6月28日出願公開、特開2012-124465、請求項の数(3)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯

本願は、平成23年10月17日(優先権主張 平成22年11月18日)に出願したものであって、手続きの概要は以下のとおりである。

拒絶理由通知 :平成26年12月 9日(起案日)
意見書 :平成27年 1月27日
手続補正 :平成27年 1月27日
拒絶理由通知(最後) :平成27年 8月25日(起案日)
意見書 :平成27年10月26日
手続補正 :平成27年10月26日
拒絶査定 :平成28年 4月15日(起案日)
拒絶査定不服審判請求 :平成28年 7月14日
手続補正 :平成28年 7月14日
上申書 :平成28年11月28日

第2 本願発明

本願の請求項1ないし3に係る発明は、平成28年7月14日付け手続補正により補正された特許請求の範囲の請求項1ないし3に記載された事項により特定されるとおりのものと認められるところ、請求項1に係る発明(以下「本願発明」という。)は、次のとおりのものである。

「 【請求項1】
被着体上にフリップチップ接続された半導体素子の裏面に形成するためのフリップチップ型半導体裏面用フィルムであって、
接着剤層と、電磁波シールド層とを有し、
前記電磁波シールド層は、導電率が10×10^(1)?10×10^(7)S/mの範囲にある導電層、又は、比誘電率が1.0?4000の範囲にある誘電体層であることを特徴とするフリップチップ型半導体裏面用フィルム。」

第3 原査定の理由の概要

本願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。



請求項1ないし3に対して引用文献1ないし5
引用文献1:特開2005-217222号公報
引用文献2:国際公開第2008/105315号
引用文献3:特開2010-245106号公報
引用文献4:特開平5-231924号公報
引用文献5:特開2010-199542号公報

第4 当審の判断

1.引用文献

原査定の拒絶の理由に引用された引用文献1(平成17年8月11日公開)には、図面と共に、以下の記載がある。(なお、下線は当審で付与した。)

(1)「【0001】
本発明は、アナログ素子とデジタル素子とを用いて構成される集積回路装置に関する。」

(2)「【0018】
また、デジタル素子2の主面上でかつ素子回路部12の上には、シールド層15が形成されている。シールド層15は、電磁波を吸収する性質を有するもので、例えば、Fe(鉄)やCo(コバルト)などを主成分とした軟磁性材料を用いた扁平状の粒構造となっている。より具体的には、金属よりも電気抵抗が大きい金属酸化物(非導電体)の軟磁性材料、さらに詳しくは、Mn(マンガン)-Zn(亜鉛)フェライト、Ni(ニッケル)-Znフェライトなどのソフトフェライトを用いてシールド層15が形成されている。このシールド層15は、デジタル素子2を平面的に見た場合に、上記複数の電極パッド13や上記複数の外部接続用パッド14の形成部位を除いて、素子回路部12のほぼ全域を覆うように、デジタル素子2の主面上に積層状態で形成されている。ちなみに、図1(B)及び図3においては、シールド層15の形成領域を破線で囲んで示している。」

(3)「【0023】
図4は本発明の第2実施形態に係る集積回路装置の構成を示すもので、図中(A)はその概略側断面図、(B)はその概略平面図である。なお、図4(A)は図4(B)のX’-X’部位の断面を示している。また、図4(B)においては、アナログ素子の中心線を境にしてデジタル素子を半分だけ表示し、残り半分の表示を省略している。図示した集積回路装置は、大きくは、デジタル素子21とアナログ素子22とを備えて構成されている。デジタル素子21とアナログ素子22とは、複数の半田ボール23を介して電気的かつ機械的に接続されている。アナログ素子22の外形寸法(平面的な縦、横の寸法)はデジタル素子21のそれよりも大きく設定されている。そして、アナログ素子22のほぼ中央部分にデジタル素子21がフリップチップ方式(チップオンチップ方式)で実装されている。」

(4)「【0025】
また、デジタル素子21の主面上には、電極パッド26の形成部位を除いて第1のシールド層27が形成され、その反対側の面(裏面)に第2のシールド層28が形成されている。これらのシールド層27,28は、上記第1実施形態で記述したシールド層15と同様の材料組成及び機能を有するものである。すなわち、各々のシールド層27,28は、FeやCoなどを主成分とした軟磁性材料、より詳しくは、金属酸化物(非導電体)の軟磁性材料であるMn(マンガン)-Zn(亜鉛)フェライト、Ni(ニッケル)-Znフェライトなどのソフトフェライトを用いて形成されるものである。このうち、第1のシールド層27は、デジタル素子21の素子回路部25のほぼ全域(パッド形成部を除く)を覆う状態で形成されている。また、第2のシールド層28は、デジタル素子21の裏面全域を覆う状態で形成されている。第2のシールド層28は必要に応じて設けるようにすればよい。」

(5)「【0026】
シールド層27,28は、デジタル素子21を作製する最終段階で、例えば、メッキ法、スピンコート、スプレーなどの塗布法、シルクスクリーンなどの印刷法、スパッタ、蒸着などの物理的成膜法、CVD(Chemical Vapor Deposition)などの化学的成膜法等を用いて形成することができる。例えば、ウエハ状態で素子回路部25の表層部に窒化シリコン等のパッシベーション膜を形成した後、フォトリソグラフィ技術を用いたパターニングにより電極パッド13と外部接続用パッド14の部分を露出させた段階で、例えば、酸化物ソフトフェライト微粒子を混合したインキを、スプレー法によりウエハの表面(パッシベーション膜上)に塗布することにより、素子回路部25のほぼ全域を第1のシールド層27で覆う。このとき、インキを塗布したくない部分(パッド形成部分など)をマスクで覆っておくことにより、所望の領域だけに第1のシールド層27を形成することができる。また、ウエハの裏面にもスプレー法によって上記同様のインキを塗布することにより、第2のシールド層28を形成する。各々のシールド層27,28の構成材料となる酸化物ソフトフェライト微粒子としては、Ni-Znフェライト(例えば、微粒子の平均粒径が5.5μmとされたBSN-355B:戸田工業株式会社の商品名)を用いることができる。その後は、インキを乾燥処理して硬化させた後、例えばダイシング装置を用いてウエハを個片に分割することにより、1枚のウエハを複数のデジタル素子(チップ)21に切り分けるとともに、予めウエハ状態で行われた素子ごとの検査結果にしたがって良品と不良品を選別する。そして、良品とされたデジタル素子21の電極パッド26の部分に、例えば導電性ペースト(半田ペースト等)を用いて半田ボール23を仮付けする。このとき、電極パッド26をAU(金)で形成している場合は、半田材料の組成がAu用に調整された半田ボール23を用いる。」

上記摘示事項及び図面の記載から以下のことがいえる。

(a)引用文献1には、「アナログ素子とデジタル素子とを用いて構成される集積回路装置」が記載されている(摘示事項(1))。

(b)アナログ素子22のほぼ中央部分にデジタル素子21がフリップチップ方式(チップオンチップ方式)で実装されている(摘示事項(3))。

(c)デジタル素子21の裏面に第2のシールド層28が形成されている(摘示事項(4))。第2のシールド層28は、電磁波を吸収する性質を有するものである(摘示事項(2)、(4))。第2のシールド層28は、FeやCoなどを主成分とした軟磁性材料を用いて形成されるものである。第2のシールド層28は、デジタル素子21の裏面全域を覆う状態で形成されている(摘示事項(4))。

(d)第2のシールド層28は、デジタル素子21を作製する最終段階で、例えば、メッキ法、スピンコート、スプレーなどの塗布法、シルクスクリーンなどの印刷法、スパッタ、蒸着などの物理的成膜法、CVD(Chemical Vapor Deposition)などの化学的成膜法等を用いて形成することができる(摘示事項(5))。

「第2のシールド層28」に着目して、以上を総合勘案すると、引用文献1には、次の発明(以下「引用発明」という。)が記載されているものと認める。

「アナログ素子22のほぼ中央部分にデジタル素子21がフリップチップ方式(チップオンチップ方式)で実装されている集積回路装置において、デジタル素子21の裏面に形成されている第2のシールド層28であって、
電磁波を吸収する性質を有するものであり、
FeやCoなどを主成分とした軟磁性材料を用いて形成されるものであり、
デジタル素子21の裏面全域を覆う状態で形成されており、
デジタル素子21を作製する最終段階で、例えば、メッキ法、スピンコート、スプレーなどの塗布法、シルクスクリーンなどの印刷法、スパッタ、蒸着などの物理的成膜法、CVD(Chemical Vapor Deposition)などの化学的成膜法等を用いて形成することができる第2のシールド層28。」

同じく、原査定の拒絶の理由に引用された引用文献2(2008年9月4日国際公開)には、図面と共に、以下の記載がある。(なお、下線は当審で付与した。)

(6)「[0001]
本発明は、アセンブリ段階において外部磁場から磁気メモリチップを保護することができる磁気メモリチップ装置の製造方法に関するものである。
背景技術
[0002]
MRAM(Magnetic Random Access Memory)は、ナノ磁性体特有のスピン依存伝導現象に基づく磁気抵抗効果を利用した磁気メモリチップであり、外部から電力を供給することなく記憶を保持できる不揮発性メモリである。しかし、MRAMは外部磁場の影響を受けやすく、チップ単体で10[Oe]以上の磁場を受けると、誤書き込みなどの誤動作を誘発する恐れがある。そこで、MRAMを内蔵する磁気メモリチップ装置において、外部磁場からMRAMを保護する磁気シールドを設ける技術が提案されている(例えば、特許文献1?9参照)。」

(7)「[0024]
次に、図7に示すように、ウェハ11をダイアタッチフィルム15に貼り付ける。図8に示すように、ウェハ11の外周に沿ってダイアタッチフィルム15を切り取る。そして、図9に示すように、ウェハ11の裏面に、ダイアタッチフィルム15を介して、厚さ100μmのNiFe板(高透磁率板)16を貼り付ける(ステップS6)。150℃に加熱してダイアタッチフィルム15を硬化させる。
[0025]
次に、図10に示すように、積層したウェハ11及びNiFe板16にダイアタッチフィルム17(接着層)を貼り付ける。そして、図11に示すように、ダイシングブレード18を用いてMRAMチップ12ごとにウェハ11をダイシングする(ステップS7)。その後、洗浄を行う。
[0026]
次に、図12に示すように、MRAMチップ12をダイパッド21上にダイアタッチフィルム17を介してダイボンドする(ステップS8)。150℃に加熱してダイアタッチフィルム17を硬化させる。MRAMチップ12と外部リード22とを金ワイヤ23によりワイヤボンドする(ステップS9)。そして、図13に示すように、MRAMチップ12及び金ワイヤ23を樹脂24により樹脂封止する(ステップS10)。」

上記摘示事項及び図面の記載から以下のことがいえる。

(e)引用文献2には、「アセンブリ段階において外部磁場から磁気メモリチップを保護することができる磁気メモリチップ装置の製造方法」に関して、「外部磁場からMRAMを保護する磁気シールドを設ける技術」が記載されている(摘示事項(6))。

(f)ウェハ11をダイアタッチフィルム15に貼り付け、ウェハ11の裏面に、ダイアタッチフィルム15を介して、厚さ100μmのNiFe板(高透磁率板)16を貼り付け、積層したウェハ11及びNiFe板16にダイアタッチフィルム17(接着層)を貼り付け、ダイシングブレード18を用いてMRAMチップ12ごとにウェハ11をダイシングし、MRAMチップ12をダイパッド21上にダイアタッチフィルム17を介してダイボンドする(摘示事項(7))。

以上を総合勘案すると、引用文献2には、次の技術事項(以下「技術事項」という。)が記載されているものと認める。

「アセンブリ段階において外部磁場から磁気メモリチップを保護することができる磁気メモリチップ装置の製造方法に関して、外部磁場からMRAMを保護する磁気シールドを設ける技術であって、
ウェハ11をダイアタッチフィルム15に貼り付け、ウェハ11の裏面に、ダイアタッチフィルム15を介して、厚さ100μmのNiFe板(高透磁率板)16を貼り付け、積層したウェハ11及びNiFe板16にダイアタッチフィルム17(接着層)を貼り付け、ダイシングブレード18を用いてMRAMチップ12ごとにウェハ11をダイシングし、MRAMチップ12をダイパッド21上にダイアタッチフィルム17を介してダイボンドすること。」

2.対比

そこで、本願発明と引用発明とを対比する。

(1)フリップチップ用半導体裏面用フィルム
引用発明の「第2のシールド層28」は、アナログ素子22のほぼ中央部分にデジタル素子21がフリップチップ方式(チップオンチップ方式)で実装されている集積回路装置において、デジタル素子21の裏面に形成されており、デジタル素子21を作製する最終段階で、例えば、メッキ法、スピンコート、スプレーなどの塗布法、シルクスクリーンなどの印刷法、スパッタ、蒸着などの物理的成膜法、CVD(Chemical Vapor Deposition)などの化学的成膜法等を用いて形成することができるから、「被着体上にフリップチップ接続された半導体素子の裏面に形成する膜」といえる。
したがって、本願発明と引用発明とは、「被着体上にフリップチップ接続された半導体素子の裏面に形成する膜」である点で一致する。
もっとも、本願発明は、膜を形成するための「フリップチップ型半導体裏面用フィルム」であるのに対し、引用発明は、「メッキ法、スピンコート、スプレーなどの塗布法、シルクスクリーンなどの印刷法、スパッタ、蒸着などの物理的成膜法、CVD(Chemical Vapor Deposition)などの化学的成膜法等を用いて形成された膜」である点で相違する。

(2)接着剤層と電磁波シールド層
引用発明の「第2のシールド層28」は、電磁波を吸収する性質を有するものであるから、「電磁波シールド層」といえる。
したがって、本願発明と引用発明とは、「電磁波シールド層」を有する点で一致する。
もっとも、本願発明は、「接着剤層」を有するのに対し、引用発明は、「接着剤層」を有しない点で相違する。

(3)電磁波シールド層の詳細
「電磁波シールド層」について、本願発明は、「導電率が10×10^(1)?10×10^(7)S/mの範囲にある導電層、又は、比誘電率が1.0?4000の範囲にある誘電体層である」のに対し、引用発明は、「FeやCoなどを主成分とした軟磁性材料を用いて形成されるもの」である点で相違する。

そうすると、本願発明と引用発明とは、次の点で一致する。

<一致点>

「被着体上にフリップチップ接続された半導体素子の裏面に形成する膜であって、
電磁波シールド層を有する膜。」の点。

そして、次の点で相違する。

<相違点>

(1)本願発明は、膜を形成するための「フリップチップ型半導体裏面用フィルム」であるのに対し、引用発明は、「メッキ法、スピンコート、スプレーなどの塗布法、シルクスクリーンなどの印刷法、スパッタ、蒸着などの物理的成膜法、CVD(Chemical Vapor Deposition)などの化学的成膜法等を用いて形成された膜」である点。

(2)本願発明は、「接着剤層」を有するのに対し、引用発明は、「接着剤層」を有しない点。

(3)「電磁波シールド層」について、本願発明は、「導電率が10×10^(1)?10×10^(7)S/mの範囲にある導電層、又は、比誘電率が1.0?4000の範囲にある誘電体層である」のに対し、引用発明は、「FeやCoなどを主成分とした軟磁性材料を用いて形成されるもの」である点。

3.判断

そこで、上記相違点(1)、(2)について検討する。

引用文献2に記載されている「技術事項」は、「磁気シールド」を設ける技術であって、「電磁波シールド」を設ける技術ではない。
また、ウェハ11の裏面に、順次、ダイアタッチフィルム15、NiFe板(高透磁率板)16及びダイアタッチフィルム17(接着層)を貼り付けるものであって、ウェハ11の裏面に用いる前に、ダイアタッチフィルム15及びNiFe板(高透磁率板)16を積層する、若しくは、ダイアタッチフィルム15、NiFe板(高透磁率板)16及びダイアタッチフィルム17(接着層)を積層するものではない。
さらに、MRAMチップ12をダイパッド21上にダイアタッチフィルム17を介してダイボンドするものであって、MRAMチップ12を被着体上にフリップチップ接続するものではない。
よって、引用文献2に記載されている「技術事項」を参酌したとしても、引用発明において、第2のシールド層28を、メッキ法、スピンコート、スプレーなどの塗布法、シルクスクリーンなどの印刷法、スパッタ、蒸着などの物理的成膜法、CVD(Chemical Vapor Deposition)などの化学的成膜法等を用いて形成することに代えて、接着剤層と、電磁波シールド層とを有するフリップチップ型半導体裏面用フィルムを用いて形成するようにすることは、当業者が容易に想到し得るとはいえない。引用文献3ないし5に記載された事項を参酌したとしても同様である。

したがって、上記相違点(3)について検討するまでもなく、本願発明は、引用発明及び引用文献2ないし5に記載された事項に基づいて、当業者が容易に発明をすることができたとはいえない。

請求項2に係る発明は、「ダイシングテープ一体型半導体裏面用フィルム」であって、本願発明の「フリップチップ型半導体裏面用フィルム」を含むものであるので、本願発明と同様に、引用発明及び引用文献2ないし5に記載された事項に基づいて、当業者が容易に発明をすることができたとはいえない。

請求項3に係る発明は、本願発明の「フリップチップ型半導体裏面用フィルム」の製造方法であるので、本願発明と同様に、引用発明及び引用文献2ないし5に記載された事項に基づいて、当業者が容易に発明をすることができたとはいえない。

第5 むすび

上記のとおり、本願については、原査定の拒絶理由を検討してもその理由によって拒絶すべきものとすることはできない。
また、他に本願を拒絶すべき理由を発見しない。

よって、結論のとおり審決する。
 
審決日 2017-04-18 
出願番号 特願2011-228056(P2011-228056)
審決分類 P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 井上 和俊太田 龍一金田 孝之  
特許庁審判長 井上 信一
特許庁審判官 國分 直樹
関谷 隆一
発明の名称 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、及び、フリップチップ型半導体裏面用フィルムの製造方法  
代理人 特許業務法人 ユニアス国際特許事務所  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ