• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1329526
審判番号 不服2015-22930  
総通号数 212 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-08-25 
種別 拒絶査定不服の審決 
審判請求日 2015-12-28 
確定日 2017-06-14 
事件の表示 特願2013- 92026「半導体イメージセンサー装置と方法」拒絶査定不服審判事件〔平成25年11月 7日出願公開、特開2013-229606〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成25年4月25日(パリ条約による優先権主張2012年4月25日、米国、2013年1月17日、米国)の出願であって、同日付で審査請求がなされ、平成26年2月24日付で拒絶理由が通知され、同年7月4日付で意見書が提出され、平成27年2月9日付で拒絶理由が通知され、同年6月29日付で意見書が提出されるとともに、同日付で手続補正がなされたが、同年8月28日付で拒絶査定がなされたものである。
これに対して、平成27年12月28日付で審判請求がなされるとともに、同日付で手続補正がなされ、当審において平成28年7月29日付で拒絶理由が通知され、同年10月28日付で意見書が提出されるとともに、同日付で手続補正がなされたものである。

第2 本願発明
本願の請求項1ないし7に係る発明は、平成28年10月28日付けの手続補正書により補正された特許請求の範囲1ないし7に記載される事項により特定されるとおりであって、そのうち請求項1に係る発明(以下、「本願発明」という。)は、次のとおりのものと認める。

「p型ドーパントを含むp型領域を有する半導体基板であって、前記半導体基板の背面は、入射光を受信するように構成されることと、
前記半導体基板の表面と近接する前記p型領域中の複数の放射線感知領域と、
前記複数の放射線感知領域と近接する前記p型領域に隣接する負に帯電した層と、を含む半導体イメージセンサー装置において、
前記負に帯電した層は、1E10/cm^(2)より大きい総負電荷量を有し、
前記負に帯電した層は、前記半導体基板の前記p型領域上のトランジスタゲートの側壁スペーサ、前記半導体基板の前記p型領域とサリサイドブロック層の間のバッファ層、サリサイドブロック層、または、トランジスタゲートスペーサ上のオフセットスペーサであることを特徴とする半導体イメージセンサー装置。」

第3 当審の判断
1.引用例について
(1)引用例1について
当審の拒絶の理由に引用された本願の優先権主張日前に日本国内で頒布された刊行物である特開2010-67736号公報(以下、「引用例1」という。)には、図面とともに、以下のことが記載されている。(なお、下線は、当審において付与した。以下、同じ。)
a.引用例1の記載について
(ア)「【0002】
CCDやCMOSイメージセンサ等の固体撮像装置においては、フォトダイオードからなるセンサ中の結晶欠陥や、センサ表面とその上層膜との界面における界面準位が、暗電流の発生源となることが知られている。このうち、界面準位に起因する暗電流の発生を抑制す手法として、HAD(Hole Accumulatet Diode:HAD)構造が知られている。
(イ)「【0015】
<第1実施の形態>
[固体撮像装置の構成]
図1(1)は、本発明の固体撮像装置をCMOSセンサに適用した場合の1画素分の要部断面図であり、図1(2)は図1(1)のA部拡大図である。これらの図に示す第1実施形態の固体撮像装置1Aは、次のような構成となっている。
【0016】
N型の単結晶シリコンからなる半導体基板101の表面側には、例えば溝型の素子分離101a(shallow trench isolation:STI)が設けられて各画素領域が分離されている。素子分離領域101aで分離された画素領域における半導体基板101の表面側にはPウェル拡散層102が設けられている。また半導体基板101上には、Pウェル拡散層102を横切る状態で、ゲート絶縁膜3を介して転送ゲート5がパターン形成されている。ゲート絶縁膜3は、例えば酸化シリコン膜からなるか、または酸化ハフニウム膜のような高誘電率膜を用いて構成されていても良い。さらにゲート電極5は、ポリシリコン膜からなるかまたは金属材料で構成されていても良い。このような構成の各転送ゲート5は、例えば絶縁性のサイドウォール7を備えて設けられている。尚、ここでの図示は省略したが、各画素領域のPウェル拡散層102上には、転送ゲート5の他にもリセットゲートやアンプゲートが併設されていることとする。
【0017】
以上のような転送ゲート5で仕切られた画素領域の一方側は、受光領域となる。この受光領域におけるPウェル拡散層102の表面側にはN型拡散層103が配置され、このPウェル拡散層102とN型拡散層103とでダイオード(センサ)Dが構成されている。このようなダイオードDにおいては、光電変換によって得られた電荷がN型拡散層103に蓄積される。したがって、N型拡散層103が電荷蓄積層となる。
【0018】
一方、転送ゲート5の他方の脇には、Pウェル拡散層102の表面側にN型の拡散層からなるフローティングディフュージョン105が設けられている。
【0019】
尚、以上のような構成の画素領域が配列されている撮像領域の周囲には、ここでの図示は省略した駆動回路が設けられた周辺領域が配置されている。この周辺領域には、駆動回路を構成するトランジスタ等が配置されていることとする。
【0020】
以上のような素子分離101a、転送ゲート5、ダイオードD、フローティングディフュージョン105、さらには駆動回路を構成するトランジスタが設けられた半導体基板101上は、酸化絶縁膜9Aで覆われている。この酸化絶縁膜9Aは、炭素を含有していることが特徴的で有り、これによって負の固定電荷を有する負電荷蓄積層として設けられている。」
(ウ)「【0043】
以上のようにして得られた図1の構成の固体撮像装置1Aでは、ダイオードD上に炭素を含有する酸化絶縁膜9Aを設けた構成である。炭素を含有する酸化絶縁膜9Aは、負の固定電荷を有する負電荷蓄積層として機能する。このため、この酸化絶縁膜9Aをセンサ上に配置したことで、酸化絶縁膜9Aにおける負のバンドベンディング効果によって半導体基板101の表面側に効果的に正電荷が引き寄せられ、この部分に正孔蓄積層107を形成して界面準位を補償することが可能になる。そして特に、酸化絶縁膜9A中の負の固定電荷量は、図2を用いて示したように炭素含有量によって制御されるため、十分なバンドベンディング効果により、半導体基板101の表面側には確実に正孔蓄積層107を形成することが可能になる。
【0044】
したがって、ダイオードD表面に高温での熱処理が必要な不純物拡散層からなる正孔蓄積層を設けることなく、HAD構造を構成して暗電流の発生を防止することが可能になる。この結果、半導体基板101の表面の浅い位置にダイオードDを設けることができ、このダイオードD脇に転送ゲート5を介して配置したフローティングディフュージョン105への電荷の転送効率を高めることが可能になる。」
b.引用例1発明について
上記a.の記載から、引用例1には、実質的に次の発明(以下、「引用例1発明」という。)が記載されているものと認められる。
「半導体基板101の表面側にPウェル拡散層102を設け、
半導体基板101上に、Pウェル拡散層102を横切る状態で、転送ゲート5がパターン形成され、
転送ゲート5で仕切られた画素領域の一方側のPウェル拡散層102の表面側にはN型拡散層103を配置しダイオード(センサ)Dを構成し、受光領域とし、
受光領域を複数有し、
ダイオードDが設けられた半導体基板101上を、負の固定電荷を有する酸化絶縁膜9Aで覆い、
負の固定電荷を有する酸化絶縁膜9Aによって半導体基板101の表面側に効果的に正電荷が引き寄せられ、この部分に正孔蓄積層107を形成して界面準位を補償することにより、センサ表面とその上層膜との界面における界面準位が、暗電流の発生源となることを防止する固体撮像装置。」

(2)引用例2について
当審の拒絶の理由に引用された本願の優先権主張日前に日本国内で頒布された刊行物である特開2009-266843号公報(以下、「引用例2」という。)には、図面とともに、以下のことが記載されている。
a.引用例2の記載について
(ア)「【0004】
図13及び図14に、従来のCMOS固体撮像装置における画素部及び周辺回路部の要部の概略構成を示す。この固体撮像装置101は、図13に示すように、半導体基板102に複数の画素が配列された画素部103と、画素部103の周辺に形成されたロジック回路からなる周辺回路104を有して構成される。画素部103では、第1導電型の半導体層122とその上の例えばシリコン酸化層などの絶縁層123とによる素子分離部121が形成される。この素子分離部121で区画されるように、光電変換素子となるフォトダイオード(PD)107と複数の画素トランジスタ108からなる画素110が複数、2次元的に配列される。図13では画素トランジスタ108を代表して示しており、ソース・ドレイン領域109と図示しないゲート絶縁膜及びゲート電極とを有して画素トランジスタ108が構成される。
【0005】
画素110の上方には、後述する周辺回路部104のCMOSトランジスタのシリサイド化の際に影響を受けないように、例えばシリコン窒化膜などによるシリサイドブロック膜111が画素部103全域に被着形成される(図13及び図14参照)。このシリサイドブロック膜111上に層間絶縁膜112を介して多層の配線113が形成された多層配線層114が形成される。さらに、その上にオンチップカラーフィルタ115及びオンチップマイクロレンズ116が形成される。図14に示す単位画素は、フォトダイオード(PD)107と、3つの画素トランジスタ、すなわち転送トランジスタTr1と、リセットトランジスタTr2と、増幅トランジスタTr3とで構成される。転送トランジスタTr1は、フォトダイオード107とフローティングディフージョン(FD)となるソース・ドレイン領域1091と、転送ゲート電極161とにより構成される。リセットトランジスタTr2は、対のソース・ドレイン領域1091、1092とリセットゲート電極162とにより構成される。増幅トランジスタTr3は、対のソース・ドレイン領域1092,1093と増幅ゲート電極163とにより構成される。」
b.引用例2記載事項について
上記a.の記載から、引用例2には、実質的に次の事項(以下、「引用例2記載事項」という。)が記載されているものと認められる。
「周辺回路部104のCMOSトランジスタのシリサイド化の際に影響を受けないように、例えばシリコン窒化膜などによるシリサイドブロック膜111が画素部103全域に被着形成されること。」

(2)引用例3について
当審の拒絶の理由に引用された本願の優先権主張日前に日本国内で頒布された刊行物である特開2011-151126号公報(以下、「引用例3」という。)には、図面とともに、以下のことが記載されている。
a.引用例3の記載について
(ア)「【0002】
近年、開口率を大幅に増大させる技術として、特許文献1に示されるような、配線層とは逆側の第2面側から光が入射する裏面照射型構造を、CMOSイメージセンサにも適用する技術が提案されている。裏面照射型構造は、半導体基板の第1面側に配線層、読み出しのためのトランジスタ等が形成され、第1面と反対の第2面側に、信号となる光を光電変換するフォトダイオードを備えたフォトダイオードアレイが形成され、第2面を光照射面としている。光照射面側には入射光波長を複数の波長域、例えばR(赤色)、G(緑色)、B(青色)に分離するカラーフィルタ等を形成し、更にその上部には、光を集光するためのマイクロレンズが形成される。」
(イ)「【0020】
固定電荷膜28aの電荷量については、固定電荷面密度が1×10^(12)cm^(-2)以上になると、光照射面側で正孔が蓄積され、界面の空乏化を防止し暗電流の抑制効果があることが計算より分かっている。固定電荷面密度が1×10^(12)cm^(-2)のとき、蓄積される正孔濃度は1×10^(17)cm^(-3)程度となる。1×10^(12)cm^(-2)より大きな固定電荷面密度を有する場合も、その固定電荷面密度に応じた正孔が蓄積されるため、空乏化を防止することが可能である。固定電荷膜28aの材料については、後に詳しく述べる。絶縁膜28b、28cの材料としては、SiO_(2)が好ましいが、他にも可視光波長を透過しかつ絶縁性を有する材料であれば用いることが可能である。」
b.引用例3記載事項について
上記a.(ア)の記載から、引用例3には、実質的に次の事項(以下、「引用例3記載事項-1」という。)が記載されているものと認められる。
「開口率を大幅に増大させるために、半導体基板の第1面側に配線層、読み出しのためのトランジスタ等が形成され、第1面と反対の第2面側に、信号となる光を光電変換するフォトダイオードを備えたフォトダイオードアレイが形成され、第2面を光照射面とすること。」
また、上記a.(イ)の記載から、引用例3には、実質的に次の事項(以下、「引用例3記載事項-2」という。)が記載されているものと認められる。
「固定電荷膜の固定電荷密度を1×10^(12)cm^(-2)以上とすると、正孔が蓄積され、界面の空乏化を防止し暗電流の抑制効果があること。」

2.対比・判断
(1)本願発明と引用例1発明とを対比する。
(ア)引用例1発明は「半導体基板101の表面側にPウェル拡散層102を設け」ているから、引用例1発明の「半導体基盤101」は、本願発明の「p型ドーパントを含むp型領域を有する半導体基板」と同様の構成を有していると認められる。
(イ)引用例1発明は「半導体基板101上に、Pウェル拡散層102を横切る状態で、転送ゲート5がパターン形成され、転送ゲート5で仕切られた画素領域の一方側のPウェル拡散層102の表面側にはN型拡散層103を配置しダイオード(センサ)Dを構成し、受光領域とし、受光領域を複数有し」ていることは、本願発明の「前記半導体基板の表面と近接する前記p型領域中の複数の放射線感知領域」を有することに相当する。
(ウ)引用例1発明は「ダイオードDが設けられた半導体基板101上を、負の固定電荷を有する酸化絶縁膜9Aで覆」うから、上記「負の固定電荷を有する酸化絶縁膜9A」は、「ダイオードD」周辺の「Pウェル拡散層102」も覆っていることは、当業者にとって自明である。そうすると、上記「負の固定電荷を有する酸化絶縁膜9A」は、本願発明の「前記複数の放射線感知領域と近接する前記p型領域に隣接する負に帯電した層」に相当する。
(エ)引用例1発明の「固体撮像装置」は、本願発明の「半導体イメージセンサー装置」に相当する。

そうすると、本願発明と引用例1発明とは、以下の点で一致し、また、相違する。

[一致点]
「p型ドーパントを含むp型領域を有する半導体基板であって、
前記半導体基板の表面と近接する前記p型領域中の複数の放射線感知領域と、
前記複数の放射線感知領域と近接する前記p型領域に隣接する負に帯電した層と、を含む半導体イメージセンサー装置。」

[相違点1]
本願発明は「前記半導体基板の背面は、入射光を受信するように構成され」ているのに対して、引用例1発明はそのようになっていない点。
[相違点2]
本願発明の「前記負に帯電した層は、1E10/cm^(2)より大きい総負電荷量を有し」ているのに対して、引用例1発明は、負に帯電した層の総負電荷量について記載されていない点。
[相違点3]
本願発明は「前記負に帯電した層は、前記半導体基板の前記p型領域上のトランジスタゲートの側壁スペーサ、前記半導体基板の前記p型領域とサリサイドブロック層の間のバッファ層、サリサイドブロック層、または、トランジスタゲートスペーサ上のオフセットスペーサである」のに対して、引用例1発明はそうでない点。

(2)以下、上記相違点について検討する。
[相違点1]について
引用例3記載事項-1にあるように、「開口率を大幅に増大させるために、半導体基板の第1面側に配線層、読み出しのためのトランジスタ等が形成され、第1面と反対の第2面側に、信号となる光を光電変換するフォトダイオードを備えたフォトダイオードアレイが形成され、第2面を光照射面とすること」は、公知の技術である。
そして、引用例1発明において、開口率を増大させることは当業者が考慮すべき自明の課題であるから、この課題を解決するために、上記公知技術を採用し、「前記半導体基板の背面は、入射光を受信するように構成」することは、当業者が適宜為し得る事項である。
[相違点2]について
引用例3記載事項-2にあるように、「固定電荷膜の固定電荷密度を1×10^(12)cm^(-2)以上とすると、正孔が蓄積され、界面の空乏化を防止し暗電流の抑制効果があること」は、公知の技術であるから、引用例1発明において、「負の固定電荷を有する酸化絶縁膜9Aによって半導体基板101の表面側に効果的に正電荷が引き寄せられ、この部分に正孔蓄積層107を形成して界面準位を補償することにより、センサ表面とその上層膜との界面における界面準位が、暗電流の発生源となることを防止する」際に、「正電荷」(「正孔」)を引き寄せる(「蓄積」)ために、「負の固定電荷を有する酸化絶縁膜9A」(「固定電荷膜」)の固定電荷密度を1×10^(12)cm^(-2)とすることは、当業者が容易に想到し得た事項である。
そうすると、引用例1発明において、本願発明と同様に、「前記負に帯電した層は、1E10/cm^(2)より大きい総負電荷量を有」することは、当業者が適宜為し得た事項である。
[相違点3について]
引用例2に記載されているように、「周辺回路部104のCMOSトランジスタのシリサイド化の際に影響を受けないように、例えばシリコン窒化膜などによるシリサイドブロック膜111が画素部103全域に被着形成されること」は公知の技術である。
そして、引用例1発明の固体撮像素子において画像信号を読み出すための周辺回路部を備えるべきことは自明のことであり、周辺回路部のCMOSトランジスタのシリサイド化の際に影響を受けないように、上記公知技術を採用し、シリサイドブロック膜(本願発明の「サリサイドブロック層」に相当する。)を画素部全域に被着形成することは、当業者が適宜為し得たものであると認められる。
その際に、引用例1発明の「負に帯電した層」も、シリサイド化の際に影響を受けないようにするために、シリサイドブロック膜は「負に帯電した層」上に形成されると認められる。そうすると、「負に帯電した層」はシリサイドブロック膜と半導体基板のp型領域との間に位置されると認められるから、引用例1発明において上記公知技術を採用した際に、「負に帯電した層」を「前記半導体基板の前記p型領域とサリサイドブロック層の間のバッファ層」とすることは、当業者が適宜為し得たものである。

3.請求人の主張について
請求人は、平成28年10月28日付の意見書において
「(ii)理由B(進歩性)について
補正された請求項1は、p型ドーパントを含むp型領域を有する半導体基板であって、前記半導体基板の背面は、入射光を受信するように構成されることと、前記半導体基板の表面と近接する前記p型領域中の複数の放射線感知領域と、前記複数の放射線感知領域と近接する前記p型領域に隣接する負に帯電した層と、を含み、前記負に帯電した層は、1E10/cm^(2)より大きい総負電荷量を有し、前記負に帯電した層は、前記半導体基板の前記p型領域上のトランジスタゲートの側壁スペーサ、前記半導体基板の前記p型領域とサリサイドブロック層の間のバッファ層、サリサイドブロック層、または、トランジスタゲートスペーサ上のオフセットスペーサであることを特徴とする半導体イメージセンサー装置を説明するものです。
・・・ 中 略 ・・・
審判官殿は、引用例1は、半導体基板101の表面上の負電荷蓄積層(例えば、酸化ハフニウム(HfO2)層の酸化絶縁膜9A)を開示すると主張されております。参考図1を参照すると、酸化絶縁膜9Aは、明らかに、入射光(上部から下部へ、レンズ19の位置参照)を受信するように構成された表面上にあるように見えます。したがって、酸化絶縁膜9Aは、半導体基板と入射層の間に設けられると考えます。
・・・ 中 略 ・・・
それゆえに、引用例1-4はいずれも、半導体基板の表面上の負電荷蓄積層(たとえば、半導体基板のp型領域上のトランジスタゲートの側壁スペーサ、半導体基板のp型領域とサリサイドブロック層の間のバッファ層、サリサイドブロック層、または、トランジスタゲートスペーサ上のオフセットスペーサなど)は開示しておらず、このような表面は、入射光を受信するように構成されてないと思料いたします。
したがって、補正された独立請求項1及び4は、引用例1-4に対して進歩性を有し、特許法第29条第2項の規定に該当しないものと思料されます。」
旨主張している。
しかしながら、引用例1に記載された発明は、
「【0043】
以上のようにして得られた図1の構成の固体撮像装置1Aでは、ダイオードD上に炭素を含有する酸化絶縁膜9Aを設けた構成である。炭素を含有する酸化絶縁膜9Aは、負の固定電荷を有する負電荷蓄積層として機能する。このため、この酸化絶縁膜9Aをセンサ上に配置したことで、酸化絶縁膜9Aにおける負のバンドベンディング効果によって半導体基板101の表面側に効果的に正電荷が引き寄せられ、この部分に正孔蓄積層107を形成して界面準位を補償することが可能になる。そして特に、酸化絶縁膜9A中の負の固定電荷量は、図2を用いて示したように炭素含有量によって制御されるため、十分なバンドベンディング効果により、半導体基板101の表面側には確実に正孔蓄積層107を形成することが可能になる。」
と記載されているように、半導体基板の表面側の界面準位を補償することを目的としている。そうすると、引用例1発明において、引用例3に記載された「引用例3記載事項-1」を採用した際に、酸化絶縁膜9Aは半導体基板の表面側に形成されると認められるから、請求人の上記主張は採用できない。

4.小括
そして、上記相違点を総合的に勘案しても、本願発明の奏する作用効果は、引用例1発明及び引用例2ないし3に記載された技術の奏する作用効果から予測される範囲内のものにすぎず、格別顕著なものということはできない。
よって、本願発明は、引用例1発明および引用例2ないし3記載の公知技術に基づいて当業者が容易に発明をすることができたものである。

第4 むすび
以上のとおり、本願発明は、引用例1発明および引用例2ないし3記載の公知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

したがって、本願は他の請求項について検討するまでもなく拒絶されるべきものである。

よって、結論のとおり審決する。
 
審理終結日 2017-01-16 
結審通知日 2017-01-17 
審決日 2017-01-30 
出願番号 特願2013-92026(P2013-92026)
審決分類 P 1 8・ 121- WZ (H01L)
最終処分 不成立  
前審関与審査官 加藤 俊哉中内 大介  
特許庁審判長 深沢 正志
特許庁審判官 飯田 清司
小田 浩
発明の名称 半導体イメージセンサー装置と方法  
代理人 田澤 英昭  
代理人 濱田 初音  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ