• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部申し立て 2項進歩性  H01L
管理番号 1330134
異議申立番号 異議2016-701188  
総通号数 212 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 2017-08-25 
種別 異議の決定 
異議申立日 2016-12-26 
確定日 2017-07-13 
異議申立件数 1 
事件の表示 特許第6024075号発明「半導体装置およびその製造方法」の特許異議申立事件について、次のとおり決定する。 
結論 特許第6024075号の請求項1ないし4に係る特許を維持する。 
理由 第1 手続の経緯
特許第6024075号(以下,「本件特許」という。)の請求項1ないし4に係る特許についての出願は,平成22年7月30日(以下,「本件出願日」という。)に特許出願され,平成28年10月21日に特許の設定登録がされ,その後,その特許について,特許異議申立人吉川大次郎により特許異議の申立てがされたものである。

第2 本件特許発明
本件特許の請求項1ないし4に係る発明(以下,それぞれ「本件特許発明1」ないし「本件特許発明4」という。)は,それぞれ,その特許請求の範囲の請求項1ないし4に記載された事項により特定される次のとおりのものである。
1 本件特許発明1
「【請求項1】
シリコン基板上に,AlN層と前記AlN層上に設けられたAlGaN層とからなるバッファ層を形成する工程と,
前記バッファ層上にMOCVD法によって炭素がドーピングされた第1のGaN層を形成する工程と,
前記第1のGaN層の上面に接してMOCVD法によって第2のGaN層を形成する工程と,
前記第2のGaN層上に,GaNよりもバンドギャップが大きい電子供給層を形成する工程と,を有し,
前記第1のGaN層を形成する工程のV/III比は,前記第2のGaN層を形成する工程のV/III比よりも低く,
前記第2のGaN層の厚さは,前記第1のGaN層の厚さよりも厚く,
前記第1のGaN層の厚さは,500nm以下であることを特徴とする半導体装置の製造方法。」
2 本件特許発明2
「【請求項2】
前記第1のGaN層と前記第2のGaN層とを,NH_(3)とTMGとを原料ガスに用いたMOCVD法によって形成することを特徴とする請求項1記載の半導体装置の製造方法。」
3 本件特許発明3
「【請求項3】
前記第1のGaN層を形成する工程のNH_(3)分圧は,前記第2のGaN層を形成する工程のNH_(3)分圧よりも低いことを特徴とする請求項2記載の半導体装置の製造方法。」
4 本件特許発明4
「【請求項4】
前記第2のGaN層に含まれる炭素の濃度は,1.0×10^(17)Aｔｏmｓ/cm^(3)以下であることを特徴とする請求項1から3のいずれか一項記載の半導体装置の製造方法。」

第3 申立理由の概要
1 特許異議申立人の主張
特許異議申立人は,下記2の証拠方法を提出し,本件特許発明1ないし3は,当業者が甲第1号証ないし甲第5号証に記載された発明に基づいて容易に発明をすることができたものであり,本件特許発明4は,当業者が甲第1号証ないし甲第6号証に記載された発明に基づいて容易に発明をすることができたものであるから,本件特許の請求項1ないし4に係る特許は特許法第29条第2項の規定に違反してされたものである旨主張している。
2 証拠方法
甲第1号証:特開2009-246045号公報
甲第2号証:特開2006-147663号公報
甲第3号証:特開2005-158889号公報
甲第4号証:特開2008-244036号公報
甲第5号証:特開2009-158804号公報
甲第6号証:特開2007-251144号公報

第4 甲号証の記載
1 甲第1号証の記載と甲1発明
(1)甲第1号証
甲第1号証は,本件出願日前に日本国内において頒布された刊行物であって,次のとおりの記載がある。(下線は当審において付加した。以下同じ。)
ア 「【技術分野】
【0001】
本発明は,窒化物(GaN)系化合物半導体による電界効果トランジスタ及びその製造方法に関し,特に,デバイス内で電界効果トランジスタにダイオードが直列接続された電界効果トランジスタとその製造方法に関する。」
イ 「【0033】
次に,上記したショットキーダイオードを接続した本電界効果トランジスタの製造方法について説明する。
【0034】
図5は,図3で示した第1の実施形態に係る本電界効果トランジスタの製造方法(その1)を説明するための図である。
【0035】
最初に,例えばSiC又はサファイア等の基板上に下部半導体層11を形成し,この下部半導体層11の上に電子走行層12と電子供給層13により形成される半導体動作層を形成し,その半導体動作層12,13の上に,図5(a)に示すような,半導体動作層12,13とオーミック接続するソース電極Sとドレイン電極Dを形成するのである。
【0036】
尚,図5(a)に至る工程は,当業者にとって公知であるが,以下,その一例を簡単に説明する。最初に,シリコン(Si),炭化シリコン(SiC)又はサファイア等からなる基板を,例えば有機金属気層成長(MOCVD:Metal Organic Chemical Vapor Deposition)装置にセットし,濃度がおよそ100%の水素ガスをキャリアガスとして用い,トリメチルガリウム(TMGa)と,トリメチルアルミニウム(TMAl)と,NH_(3)と,を,それぞれ58μmｏl/min,100μmｏl/min,12l/minの流量で導入し,成長温度1050℃で,上記基板上に,AlN層,バッファ層,アンドープ-GaNからなる下部半導体層11を,順次エピタキシャル成長により形成する。次に,TMGaとNH_(3)を,それぞれ19μmｏl/min,12l/minの流量で導入し,成長温度1050℃で,下部半導体層11上に,アンドープGaNからなる電子走行層15をエピタキシャル成長させる。そして,次に,TMAlと,TMGaと,NH_(3)と,を,それぞれ125μmｏl/min,19μmｏl/min,12l/minの流量で導入し,電子走行層12の上にAl組成が25%のアンドープ-AlGaNからなる電子供給層13をエピタキシャル成長させ,これによって半導体動作層12,13が形成されるのである。
【0037】
ここで,上記した下部半導体層11を構成するバッファ層は,例えば,厚さ200nm/20nmのGaN/AlN複合層を8層だけ積層したものとする。また,AlN層,下部半導体層,電子走行層12,電子供給層13の厚さは,それぞれ,100nm,50nm,100nm,20nm程度とする。」
(2)甲1発明
前記(1)より,甲第1号証には次の発明(以下,「甲1発明」という。)が記載されていると認められる。
「電界効果トランジスタの製造方法であって,シリコン基板をMOCVD装置にセットし,シリコン基板上に,AlN層,バッファ層,アンドープ-GaN層を,順次エピタキシャル成長により形成し,次にアンドープGaNからなる電子走行層をエピタキシャル成長させ,電子走行層上にアンドープ-AlGaNからなる電子供給層をエピタキシャル成長させるもので,アンドープ-GaN層は,TMGa,TMAl,NH_(3)を,それぞれ58μmｏl/min,100μmｏl/min,12l/minの流量で導入して成長させ,電子走行層は,TMGaとNH_(3)を,それぞれ19μmｏl/min,12l/minの流量で導入して成長させ,バッファ層は,厚さ200nm/20nmのGaN/AlN複合層を8層積層したものであり,アンドープ-AlGaN層と電子走行層の厚さは,それぞれ50nm,100nm程度とすること。」
2 甲第2号証の記載
(1)甲第2号証
甲第2号証は,本件出願日前に日本国内において頒布された刊行物であって,次のとおりの記載がある。
ア 「【技術分野】
【0001】
本発明は,GaNを含むバッファ層を有するトランジスタ構造の化合物半導体装置及びその製造方法に関する。」
イ 「【0023】
Ga空孔量及び炭素濃度を低減させる具体的な制御方法としては,電子走行層となるGaN層を例えばMOVPE法により成長形成する場合,上記のように炭素がGa原料のメチル基に含まれることを考慮し,炭素濃度を低減させればGa空孔量も低減することから,Ga原料を低減させ,GaNの高抵抗性を保ちつつGaNの成長速度を遅くする。例えば,0.1nm/秒?1nm/秒の範囲内の値が好ましい。成長速度が1nm/秒より速いと炭素濃度を十分に低減させることができず,成長速度が0.1nmより遅いと量産性の点で問題となる。更にこの場合,Ga原料を低減させるため,N原料となる例えばNH_(3)とGa原料のモル比(Nのモル数/Gaのモル数),いわゆるV/III比を10000?100000の範囲内の値に規定する。V/III比が10000より小さいと炭素濃度を十分に低減させることができず,V/III比が100000より大きいと使用後のNH_(3)の処理が困難となる点で問題となる。このように,GaNの成長速度及びV/III比を規定して,GaN層を形成することにより,500nm?600nm帯の発光ピーク強度(A)とGaNバンド端の発光強度(B)との比(A/B)を約0.2以下に制御することができ,電流ドリフトの回復時間を大幅に短縮することが可能となる。」
ウ 「【0030】
このGaN-HEMTは,先ず,サファイア,SiC,GaN或いはSi等,ここではSiC基板1上に,電子走行層を含むバッファ層11と,電子供給層となるAlGaN層13と,n型GaN層10とが積層されている。そして,GaN層10上にゲート電極6がパターン形成され,ゲート電極6の両側から離間するようにソース電極7及びドレイン電極8がパターン形成され,n型GaN層10上におけるソース電極7とドレイン電極8との間に保護絶縁膜としてSiN層9が積層されて,GaN-HEMTが構成される。
【0031】
バッファ層11は,AlN層2と,AlGaN層3と,GaN層4とが連続的に積層成長されて構成されている。
AlN層2は,膜厚が10nm?100nmの範囲内の値,ここでは20nm程度とされており,酸素濃度が1×10^(13)/cm^(3)?1×10^(19)/cm^(3)の範囲内の値に抑えられている。AlN層2においては,Gaを1%?80%の範囲内の値,例えば50%程度混入させるようにしても良い。これにより,酸素濃度が例えば1×10^(18)/cm^(3)程度まで減少し,電流ドリフトの回復時間が更に向上する。
【0032】
AlGaN層3は,GaN層4の成長時におけるSiの混入を抑制するために設けられており,膜厚が10nm?200nmの範囲内の値,ここでは30nm程度とされており,Si濃度が1×10^(16)/cm^(3)以下の値,ここでは(5×10^(14))/cm^(3)程度とされている。ここで,AlGaN層3は低Al組成とされており,Al_(x)Ga_((1-x))Nにおいて,0＜ｘ＜0.3,例えばｘ=0.05である。上述したように,AlN層2とGaN層4との間に言わばGaN層4の初期層としてAlGaN層3を形成することにより,AlGaN中のAlがAlGaNの横方向成長時にSiの混入が抑制される。
【0033】
なお,Si混入を抑制する層として,AlGaN層3の代わりに,AlGaInN層を形成しても良い。Inを含むAlGaInN層を形成することにより,(Siの混入抑制 )という利点がある。この場合,Al_(x)[Ga_(y)In_((1-y))]_((1-x))Nにおいて,例えば0＜ｘ＜0.3,0＜ｙ＜0.1である。
【0034】
GaN層4は,電子走行層として機能するものであり,少なくともその一部において,フォト・ルミネッセンス測定により,500nm?600nm帯の発光ピーク強度(A)とGaNバンド端の発光強度(B)との比(A/B)が0.2以下の値,ここでは例えば0.16程度を示すように形成されている。なお,フォト・ルミネッセンス測定の励起条件は,弱励起条件で500nm台の発光が最大となるように調整した励起条件であり,レーザダイオード測定用に用いられるような強励起条件ではない。
【0035】
GaN層4の膜厚は,500nm?5000nmの範囲内の値,ここでは1000nm程度とされている。この構成により,電流ドリフトの回復時間が上記の信頼度規格を十分満たす値を示す。これは,Ga空孔量及び炭素濃度が低値に抑えられているからである。GaN層4においては,具体的には,Ga空孔量が1×10^(12)/cm^(3)?1×10^(18)/cm^(3)での範囲内の値,例えば1×10^(14)/cm^(3)とされ,且つ炭素濃度が1×10^(13)/cm^(3)?1×10^(18)/cm^(3)の範囲内の値,例えば2×10^(14)/cm^(3)とされている。更にGaN層4は,そのSi濃度が例えば1×10^(14)/cm^(3)の低値に抑えられている。」
(2)甲2技術事項
前記(1)より,甲第2号証には次の事項(以下,「甲2技術事項」という。)が記載されていると認められる。
「GaN層をMOVPE法により成長形成する場合,V/III比が10000より小さいと炭素濃度を十分に低減させることができないこと。」
(3)甲2バッファ層発明
前記(1)より,甲第2号証には次の発明(以下,「甲2バッファ層発明」という。)が記載されていると認められる。
「SiC基板上のバッファ層は,AlN層とAlGaN層とGaN層とが連続的に積層成長されて構成され,AlGaN層はGaN層の成長時におけるSiの混入を抑制するために設けられており,GaN層は,電子走行層として機能するもので膜厚は1000nm程度であること。」
3 甲第3号証の記載
(1)甲第3号証
甲第3号証は,本件出願日前に日本国内において頒布された刊行物であって,次のとおりの記載がある。
ア 「【実施例1】
【0009】
図1は本発明の実施例1に従う半導体素子としてのHEMTの1部を概略的に示す。HEMTは周知のようにソース電極とドレイン電極との間を流れる電流を制御することが可能な半導体制御素子の1種である。HEMTを構成する板状基体1は,シリコンから成るサブストレート即ち基板2とバッファ領域3とHEMTの主要部を構成するための主半導体領域4とから成る。バッファ領域3は第1,第2及び第3の層L1,L2,L3から成る複合層領域5の複数の積層体即ち多層構造体からなる。HEMTを構成するための主半導体領域4はHEMTを構成するための電子走行層6と電子供給層7とを有している。第1の電極としてのソース電極8と第2の電極としてのドレイン電極9と制御電極としてのゲート電極10とが主半導体領域4の上に配置され,これ等は絶縁膜11で相互に絶縁されている。次に,図1の各部を詳しく説明する。
・・・
【0011】
バッファ領域3は基板2と主半導体領域4との間に配置されており,主半導体領域4の結晶性及び平坦性の改善に寄与せる。バッファ領域3を構成する第1,第2及び第3の層L1,L2,L3から成る複合層領域5は好ましくは2?200,より好ましくは20?80回繰返して配置される。この実施例1では20個の複合層領域5を有するが,図示の都合上一部のみが示されている。
【0012】
Si基板2の上及び第3の層L3の上に配置された第1の層L1のそれぞれは,Si基板2の線膨張係数と主半導体領域4の線膨張係数との間の線膨張係数を有する材料で形成することが望ましい。第1の層L1と主半導体領域4と間の線膨張係数の差が小さいと,窒化物系化合物半導体から成る主半導体領域4のクラックや転位が少なくなる。この効果を得るために第1の層L1は,
化学式 Al_(x)M_(y)Ga_(1-x-y)N
ここで,前記Mは,In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素,
前記ｘ及びｙは, 0＜ｘ≦1,
0≦ｙ＜1,
ｘ+ｙ≦1
を満足する数値,
で示される材料で形成される。即ち,第1の層L1は,Al(アルミニウム)を含む窒化物系化合物半導体であって,例えばAlN(窒化アルミニウム),AlInN(窒化インジウム,アルミニウム),AlGaN(窒化ガリウム アルミニウム),AlInGaN(窒化ガリウム インジウム アルミニウム),AlBN(窒化ボロン アルミニウム),AlBGaN(窒化ガリウム ボロン アルミニウム)及びAlBInGaN(窒化ガリウム インジウム ボロン アルミニウム)から選択された材料から成る。第1の層L1の好ましい材料は,前記式のAlの割合を示す値ｘが1とされた材料に相当するAlN(窒化アルミニウム)である。第1の層L1の格子定数及び熱膨張係数は第2の層L2よりもシリコン基板2に近い。なお,第1の層L1の格子定数が第2の層L2の格子定数よりも小さいことが望ましい。第1の層L1の好ましい厚みは,0.5nm?50nm即ち5?500オングストロ-ムである。第1の層L1の厚みが0.5nm未満の場合にはバッファ領域3の上面に形成される主半導体領域4の平坦性が良好に保てなくなる。第1の層L1の厚みが50nmを超えると,第1の層L1と第2の層L1との格子不整差,及び第1の層L1と基板2との熱膨張係数差に起因して第1の層L1内に発生する引っ張り歪みにより,第1の層L1内にクラックが発生する恐れがある。
【0013】
第1の層L1の上に配置された第2の層L2は,バッファ領域3の緩衝機能を更に高めるためのものであって,Alを含まないか又はAlの割合が第1の層L1のAlの割合よりも小さい窒化物系化合物半導体から成る。この条件を満足させることができる第2の層L2は
化学式 Al_(a)M_(b)Ga_(1-a-b)N
ここで,前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素,
前記a及びbは, 0≦a＜1,
0≦b＜1,
a+b≦1,
a＜ｘ
を満足させる数値,
で示される材料で形成される。即ち,第2の層L2は,例えばGaN(窒化ガリウム),AlInN(窒化インジウム,アルミニウム),AlGaN(窒化ガリウム アルミニウム),AlInGaN(窒化ガリウム インジウム アルミニウム),AlBN(窒化ボロン アルミニウム),AlBGaN(窒化ガリウム ボロン アルミニウム)及びAlBInGaN(窒化ガリウム インジウム ボロン アルミニウム)から選択された材料から成る。Al(アルミニウム)の増大により発生する恐れのあるクラックを防ぐためにAlの割合を示すaを0≦a＜0.2を満足する値,即ち0又は0よりも大きく且つ0.2よりも小さくすることが望ましい。また,第2の層L2のAlの割合を示すaを,第1の層L1のAlの割合を示すｘ及び第3の層L3のAlの割合を示すiよりも小さくすることが望ましい。なお,この実施例1の第2の層L2は,上記化学式におけるa=0に相当するGaNから成る。第2の層L2の好ましい厚みは,0.5nm?500nm即ち5?5000オングストロ-ムである。第2の層L2の厚みが0.5nm未満の場合には,この第2の層L2上の第1の層L1,及びバッファ領域3上の主半導体領域4の平坦性を良好に保つことが困難になる。また,第2の層L2の厚みが500nmを超えると,第2の層L2と第1の層L1との組合せによる応力緩和効果が損なわれ,クラックが発生するおそれがある。第2の層L2の厚みを第1の層L1の厚みより大きくするのが望ましい。このようにすれば,第1の層L1と第2の層L2との格子不整差及び第1の層L1と基板2との熱膨張係数差に起因して第1の層L1に歪が発生してこの第1の層L1にクラックが発生することを抑えることができる。
【0014】
第2の層L2の上に配置された第3の層L3は2次元電子ガスの発生を抑制又は阻止するための層であって,
化学式 Al_(i)B_(j)Ga_(1-i-j)N
ここで,i,jは, 0＜i＜1,
0≦j＜1,
i+j≦1,
a＜i＜ｘ
を満足させる数値,
で示される材料から成る。即ち,第3の層L3は,例えばAlGaN(窒化ガリウム アルミニウム),AlInN(窒化インジウム,アルミニウム),AlInGaN(窒化ガリウム インジウム アルミニウム),AlBN(窒化ボロン アルミニウム),AlBGaN(窒化ガリウム ボロン アルミニウム)及びAlBInGaN(窒化ガリウム インジウム ボロン アルミニウム)から選択された材料から成る。この第3の層L3は好ましくはAl_(i)Ga_(1-i)N(窒化ガリウム アルミニウム)で形成される。第3の層L3のAlの割合iは第1の層L1のAlの割合ｘよりも小さく且つ第2の層L2のAlの割合aよりも大きい。第3の層L3の格子定数及び熱膨張係数は第2の層L2よりもシリコン基板2に近い。第3の層L3の格子定数は第2の層L2の格子定数よりも小さいことが望ましい。第3の層L3の好ましい厚さは0.5?50nmである。第3の層L3の厚みが0.5nm未満の場合にはバッファ領域3の上面に形成される主半導体領域4の平坦性が良好に保てなくなる。第3の層L3の厚みが50nmを超えると,第3の層L3と第2の層L2との格子不整差,及び第3の層L3と基板2との熱膨張係数差に起因して第3の層L3内に発生する引っ張り歪みにより,第3の層L3内にクラックが発生する恐れがある。
・・・
【0016】
HEMT素子のための主半導体領域4は,不純物非ドープのGaNから成る電子走行層6・・・」
イ 「【実施例2】
【0029】
次に,図6及び図7を参照して実施例2のHEMTを説明する。但し,図6及び図7において,図1及び図2と実質的に同一の部分には同一の符号を付してその説明を省略する。
【0030】
図6の実施例2のHEMTは,図1のバッファ領域3に第4の層L4を付加したバッファ領域3を設け,この他は図1と同一に構成したものである。付加した第4の層L4は第1の層L1と第2の層L2との間に配置されている。この第4の層L4は零又は第2の層L2のAlの割合aと第1の層L1のAlの割合ｘとの間の割合でAlを含む窒化物系化合物半導体から成る。
この第4の層L4は,
化学式 Al_(m)M_(n)Ga_(1-m-n)N
ここで,前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素,
前記m及びnは 0＜m＜1,
0≦n＜1,
m+n≦1
a＜m＜ｘ
を満足させる任意の数値,
で示される材料から成ることが望ましい。即ち,第4の層L4は,第3の層L3と同様に例えばAlGaN(窒化ガリウム アルミニウム),AlInN(窒化インジウム,アルミニウム),AlInGaN(窒化ガリウム インジウム アルミニウム),AlBN(窒化ボロン アルミニウム),AlBGaN(窒化ガリウム ボロン アルミニウム)及びAlBInGaN(窒化ガリウム インジウム ボロン アルミニウム)から選択された材料から成ることが望ましい。この第4の層L4は好ましくはAl_(m)Ga_(1-m)N(窒化ガリウム アルミニウム)で形成される。第4の層L4のAlの割合mは第1の層L1のAlの割合ｘよりも小さく且つ第2の層L2のAlの割合aよりも大きい。第4の層L4の格子定数及び熱膨張係数は第2の層L2よりもシリコン基板2に近い。第4の層L4の格子定数は第2の層L2の格子定数よりも小さいことが望ましい。第4の層L4の好ましい厚さは0.5?50nmである。第4の層L4の厚みが0.5nm未満の場合にはバッファ領域3aの上面に形成される主半導体領域4の平坦性が良好に保てなくなる。第4の層L4の厚みが50nmを超えると,第4の層L4と第2の層L2との格子不整差,及び第4の層L4と基板2との熱膨張係数差に起因して第4の層L4内に発生する引っ張り歪みにより,第4の層L4内にクラックが発生する恐れがある。
【0031】
第4の層L4のAlの割合mは第4の層L4の厚み方向の全てにおいて同一でもよいが,好ましくは図3とは逆に基板2に最も近い第1の位置P1から基板2から最も遠い第2の位置P2に向かって徐々に又は階段状に減少していることが望ましい。また,第1の位置P1のAlの割合を第1の層L1のAlの割合ｘと同一とし,第2の位置P2のAlの割合を第2の層L2のAlの割合aと同一にすることが望ましい。第4の層L4のAlの割合mが図3とは逆に徐々に又は階段状に変化する場合における第4の層L4のAlの割合の平均値は第1の層L1のAlの割合ｘと第2の層L2のAlの割合aとの間の値となる。
【0032】
図6の第1,第4,第2及び第3の層L1,L4,L2,L3の積層された複合層領域5aを繰り返して配置することによってされバッファ領域3aが形成されている。第1,第4,第2及び第3の層L1,L4,L2,L3は周知のMOCVD装置を使用したエピタキシャル成長で順次に形成する。」
(2)甲3バッファ領域発明
前記(1)より,甲第3号証には次の発明(以下,「甲3バッファ領域発明」という。)が記載されていると認められる。
「シリコン基板とバッファ領域とGaNからなる電子走行層とから成るHEMTのバッファ領域であって,バッファ領域は,AlNの第1の層,AlGaNの第4の層,GaNの第2の層,AlGaNの第3の層の積層された複合層領域を20回繰り返して配置されていること。」
4 甲第4号証の記載
(1)甲第4号証
甲第4号証は,本件出願日前に日本国内において頒布された刊行物であって,次のとおりの記載がある。
ア 「【0019】
以下に,本発明を実施するための最良の形態を,バッファ層がGaNであり,チャネル層がInAlGaNであり,バリア層がInAlGaNまたはInAlNであるHEMT構造を例として説明するが,本発明は,これに限られるものではない。」
イ 「【0027】
ここでまずバッファ層については,上記のポテンシャル高さの関係を満たすのと同時にチャネル層に二次元電子ガスを発生させない事が求められる。そのため,自発分極やピエゾ分極が小さい組成領域を使用しなければならず,In_(a)Al_(b)Ga_(1-a-b)Nバッファ層(0≦a,0≦b,a+b＜1)においては,aおよびbが0≦a≦0.05かつ0≦b≦0.05の範囲で使用することが望ましい。究極的には特にGaNバッファ層(a=b=0)とする。」
ウ 「【0036】
Si(111)基板1をRCA法もしくはフッ酸溶液で洗浄し,清浄表面を得る。次に,MOCVD装置に洗浄済シリコン基板を装填し,水素雰囲気下で昇温してサーマルクリーニングを行う。クリーニング後,最初にAlNバッファ層2”を結晶成長し,次にAlGaNバッファ層2’をシリコン基板に近い方から順にAl組成を減らしていきながら成長し,次に成長するGaNバッファ層2とのつながりを良くする。次にGaNバッファ層2を1μm成長する。次に,In_(0.15)Al_(0.02)Ga_(0.83)Nチャネル層3を10nm成長した後,In_(0.17)Al_(0.83)Nバリア層4を30nm成長する。このとき,チャネル層をGaNで構成したときにシートキャリア密度は1.3×10^(13)cm^(-2)程度であったのが,それをIn_(0.15)Al_(0.02)Ga_(0.83)Nチャネル層とすることで2.1×10^(13)cm^(-2)まで向上した。このとき,通常のホール測定により測定した結果,移動度が900cm^(2)/ｖ・ｓ以上とGaNチャネルと同等の移動度であり高品質の結晶が得られたことがわかった。」
(2)甲4バッファ層発明
前記(1)より,甲第4号証には次の発明(以下,「甲4バッファ層発明」という。)が記載されていると認められる。
「シリコン基板上に,AlNバッファ層を結晶成長し,次にAlGaNバッファ層を成長し,次にGaNバッファ層を1μm成長し,次にInAlGaNチャネル層を成長させること。」
5 甲第5号証の記載
(1)甲第5号証
甲第5号証は,本件出願日前に日本国内において頒布された刊行物であって,次のとおりの記載がある。
ア 「【0005】
上記問題を解決するための手段としては,前記Si基板と窒化物半導体層との間にバッファ層を形成することで,クラックを抑制する技術が知られている。例えば,特許文献1に開示されているように,Si基板の上に,窒化物半導体からなる中間層を設け,組成的に勾配を付けたAl_(X)Ga_(1-X)N等からなるバッファ層を形成し,該転移層の上に窒化ガリウムを形成してなる半導体材料が挙げられる。」
イ 「【0050】
(比較例1)
比較例1は,図4に示すように,図1の半導体材料と同様の条件により,前記Si基板10上に,AlNからなる第一中間層20を形成し,その上にAlGaNからなる第二中間層21を形成し,その上に前記組成傾斜層30を形成することなく,AlNからなる高Al含有層41(膜厚5nm)とAl_(0.15)Ga_(0.85)Nからなる低Al含有層42(膜厚20nm)を交互に160層ずつ,計320層積層させた超格子複合層40を形成し,その上に厚さ1μmのGaN層と,Al_(0.26)Ga_(0.74)N層60とを順次形成することで,サンプルとなる半導体材料を作製した。」
(2)甲5バッファ層発明
前記(1)より,甲第5号証には,次の発明(以下,「甲5バッファ層発明」という。)が記載されていると認められる。
「Si基板上に,AlNからなる第一中間層を形成し,その上にAlGaNからなる第二中間層を形成し,その上にAlN層とAlGaN層を交互に計320層積層させた超格子複合層を形成し,その上に厚さ1μmのGaN層を形成すること。」
6 甲第6号証の記載
(1)甲第6号証
甲第6号証は,本件出願日前に日本国内において頒布された刊行物であって,次のとおりの記載がある。
「【0031】
(実施の形態1)
まず,本発明の実施の形態1にかかる半導体素子について説明する。図1は,本実施の形態1にかかる半導体素子としてのHEMT1の構成を示す断面図である。図1に示すように,HEMT1は,サファイア,SiまたはSiC等からなる基板2上に,バッファ層を介して積層された化合物半導体層を備える。具体的には,基板2上に,低温形成したGaNからなる低温バッファ層3と,GaNからなるバッファ層4と,GaNからなる電子走行層5と,AlGaNからなる電子供給層6とをこの順に積層して形成されたヘテロ接合構造を有する。
・・・
【0044】
以上のことから,本実施の形態1にかかるHEMT1では,バッファ層4は,ドーピングされた炭素濃度が1×10^(17)cm^(-3)以上,1×10^(20)cm^(-3)以下となるように形成され,電子走行層5は,層厚が0.05μm以上,1μm以下となるように形成されている。これによって,HEMT1では,バッファ層4が電流コラプスを悪化させることなく高抵抗化され,バッファ層4中に発生するリーク電流が低減されている。なお,電子走行層5は,この層の不純物濃度に起因して電流コラプスが発生しないように,高純度のGaNによって形成されており,具体的には,その炭素濃度は1×10^(17)cm^(-3)以下とされている。
【0045】
ここで,HEMT1の製造工程について説明する。HEMT1は,基板2上に,MOCVD(Metal Organic Chemical Vapor Deposition)法によって窒化物系化合物半導体層を積層して形成される。具体的には,まず,サファイア,Si,SiC等からなる基板2を設置したMOCVD装置内に,化合物半導体の原料となるトリメチルガリウム(TMGa)とアンモニア(NH_(3))とを,それぞれ14μmｏl/min,12l/minの流量で導入し,成長温度550℃で,層厚30nmのGaNからなる低温バッファ層3を基板2上にエピタキシャル成長させる。」
(2)甲6発明
前記(1)より,甲第6号証には,次の発明(以下,「甲6発明」という。)が記載されていると認められる。
「HEMTにおいて,GaNからなる低温バッファ層とGaNからなるバッファ層を有し,電子走行層は高純度のGaNによってMOCVD法によって形成されており,その炭素濃度は1×10^(17)cm^(-3)以下とされていること。」

第5 申立理由についての判断
1 本件特許発明1について
(1)本件特許発明1と甲1発明との対比
ア 甲1発明の「シリコン基板上に,AlN層,バッファ層・・・を,順次エピタキシャル成長により形成し」は,下記相違点1を除いて,本件特許発明1の「AlN層と前記AlN層上に設けられたバッファ層を形成する工程」に相当する。
イ 甲1発明は,「MOCVD装置」を用いるから,「MOCVD法によって形成する」ものであり,すると,甲1発明の「・・・バッファ層,アンドープ-GaN層を,順次エピタキシャル成長により形成し」は,下記相違点2を除いて,本件特許発明1の「前記バッファ層上にMOCVD法によって第1のGaN層を形成する工程」に相当する。
ウ 甲1発明の「次にアンドープGaNからなる電子走行層をエピタキシャル成長させ」は,前記イを考慮すると,本件特許発明1の「前記第1のGaN層の上面に接してMOCVD法によって第2のGaN層を形成する工程」に相当する。
エ 甲1発明の「電子走行層上にアンドープ-AlGaNからなる電子供給層をエピタキシャル成長させる」は,AlGaNはGaNよりもバンドギャップが大きいから,前記ウを考慮すると,本件特許発明1の「前記第2のGaN層上に,GaNよりもバンドギャップが大きい電子供給層を形成する工程」に相当する。
オ 甲1発明において,「アンドープ-GaN層は,TMGa,TMAl,NH_(3)を,それぞれ58μmｏl/min,100μmｏl/min,12l/minの流量で導入して成長させ,電子走行層は,TMGaとNH_(3)を,それぞれ19μmｏl/min,12l/minの流量で導入して成長させ」るから,両工程におけるV/III比を検討すると,分母は,アンドープ-GaN層の成長工程においては58μmｏl/minで,電子走行層の成長工程における19μmｏl/minより大きいから,V/III比については,アンドープ-GaN層の成長工程における方が低くなると認められる。してみると,前記イ及びウの関係を考慮すると,甲1発明においては本件特許発明1における「前記第1のGaN層を形成する工程のV/III比は,前記第2のGaN層を形成する工程のV/III比よりも低く」を満たすと認められる。
カ 甲1発明において,「アンドープ-AlGaN層と電子走行層の厚さは,それぞれ50nm,100nm程度とすること」から,前記イ及びウの関係を考慮すると,本件特許発明1の「前記第2のGaN層の厚さは,前記第1のGaN層の厚さよりも厚く,前記第1のGaN層の厚さは,500nm以下であること」を満たすと認められる。
キ 甲1発明の「電界効果トランジスタの製造方法」は,下記相違点1及び2を除いて,本件特許発明1の「半導体装置の製造方法」に相当する。
ク すると,本件特許発明1と甲1発明とは,下記ケの点で一致し,下記コの点で相違すると認められる。
ケ 一致点
「シリコン基板上に,AlN層と前記AlN層上に設けられたバッファ層を形成する工程と,
前記バッファ層上にMOCVD法によって第1のGaN層を形成する工程と,
前記第1のGaN層の上面に接してMOCVD法によって第2のGaN層を形成する工程と,
前記第2のGaN層上に,GaNよりもバンドギャップが大きい電子供給層を形成する工程と,を有し,
前記第1のGaN層を形成する工程のV/III比は,前記第2のGaN層を形成する工程のV/III比よりも低く,
前記第2のGaN層の厚さは,前記第1のGaN層の厚さよりも厚く,
前記第1のGaN層の厚さは,500nm以下であることを特徴とする半導体装置の製造方法。」
コ 相違点
(ア)相違点1
本件特許発明1の「バッファ層」は,「AlN層と前記AlN層上に設けられたAlGaN層とからなるバッファ層」であるのに対し,甲1発明の「バッファ層」はAlN層上の「厚さ200nm/20nmのGaN/AlN複合層を8層積層したもの」である点。
(イ)相違点2
本件特許発明1の「第1のGaN層」は「炭素がドーピングされた」ものであるのに対し,甲1発明の「アンドープ-GaN層」は「炭素がドーピングされた」ものであるか不明である点。
(2)判断
ア 相違点1について検討する。
甲1発明において「AlN層」と「厚さ200nm/20nmのGaN/AlN複合層を8層積層したものであるバッファ層」は,「シリコン基板」と「厚さ50nm程度」の「アンドープ-GaN層」との間にあって,両者をバッファ(緩衝)する機能(以下,「本件機能」という。)を果たしていると認められる。
イ 一方,甲2バッファ層発明は,SiC基板上のバッファ層であり,電子走行層として機能する膜厚1000nmのGaN層との間をバッファするもので,本件機能と共通する機能を有していない。
ウ 甲3バッファ領域発明は,解決手段が「バッファ領域は,AlNの第1の層,AlGaNの第4の層,GaNの第2の層,AlGaNの第3の層の積層された複合層領域を20回繰り返して配置されている」もので,相違点1に係る構成とは異なるものである。
エ 甲4バッファ層発明は,AlGaNバッファ層と1μmのGaNバッファ層とが相まって,シリコン基板とInAlGaNチャネル層との間をバッファするものであり,本件機能と共通する機能を有していない。
オ 甲5バッファ層発明は,Si基板と厚さ1μmのGaN層の間をバッファするものであり本件機能と共通の機能を有せず,解決手段も320層の超格子複合層であり,相違点1に係る構成とは異なるものである。
カ 甲6発明は,GaNからなるバッファ層を開示するが,相違点1に係る構成とは異なるものである。
キ よって,相違点1について,甲第2号証ないし甲第6号証には,本件機能と共通の機能が開示されておらず同各甲号証に記載された発明を甲1発明において採用する動機づけに欠け,又は,そもそも相違点1に係る構成が開示されていない。そして,本件特許発明1は,相違点1に係る構成を備えることにより,「シリコン基板上にバッファ層を介して形成されるGaN層を高品質にすることができる」(本件特許明細書段落【0014】)という格別の効果を奏するものである。してみると,相違点2について検討するまでもなく,本件特許発明1は,当業者が甲第1号証ないし甲第6号証に記載された発明に基づいて容易に発明をすることができたとはいえない。
(3)まとめ
したがって,本件特許発明1は,当業者が甲第1号証ないし甲第6号証に記載された発明に基づいて容易に発明をすることができたものではないから,本件特許の請求項1に係る特許は特許法第29条第2項の規定に違反してされたものではない。
2 本件特許発明2ないし4について
本件特許発明1を引用した本件特許発明2ないし4についても,本件特許発明1の発明特定事項をすべて含むものであるから,本件特許発明1と同様に,当業者が甲第1号証ないし甲第6号証に記載された発明に基づいて容易に発明をすることができたものではない。よって,本件特許の請求項2ないし4に係る特許は特許法第29条第2項の規定に違反してされたものではない。
3 まとめ
前記1及び2のとおり, 特許異議申立ての理由及び証拠によっては,請求項1ないし4に係る各特許を取り消すことはできない。
 
異議決定日 2017-07-04 
出願番号 特願2010-171914(P2010-171914)
審決分類 P 1 651・ 121- Y (H01L)
最終処分 維持  
前審関与審査官 須原 宏光、小川 将之  
特許庁審判長 鈴木 匡明
特許庁審判官 深沢 正志
小田 浩
登録日 2016-10-21 
登録番号 特許第6024075号(P6024075)
権利者 住友電気工業株式会社
発明の名称 半導体装置およびその製造方法  
代理人 片山 修平  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ