• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1330889
審判番号 不服2016-17910  
総通号数 213 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-09-29 
種別 拒絶査定不服の審決 
審判請求日 2016-11-30 
確定日 2017-08-03 
事件の表示 特願2012-155084「化合物半導体装置及びその製造方法」拒絶査定不服審判事件〔平成26年 1月30日出願公開、特開2014- 17423〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1 手続の経緯
本願は、平成24年 7月10日の出願であって、その手続の経緯は以下のとおりである。
平成27年 4月 6日 審査請求
平成28年 1月21日 拒絶理由通知
平成28年 3月25日 意見書・手続補正
平成28年 8日23日 拒絶査定
平成28年11月30日 審判請求・手続補正
平成29年 2月16日 上申書

2 審判請求と同時にした手続補正の適否
(1)本件補正の内容
平成28年11月30日付け手続補正により、以下のとおり明細書及び特許請求の範囲について補正(以下、「本件補正」という。)がされた。
ア 補正事項1
特許請求の範囲を以下のとおり補正する。
・補正前
「【請求項1】
化合物半導体層と、
前記化合物半導体層上を覆う保護絶縁膜と、
前記化合物半導体層の上方に形成された電極と
を含み、
前記保護絶縁膜は、第1の溝と、前記第1の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第2の溝とが形成されており、
前記保護絶縁膜は、前記第2の溝の底部の厚みが当該保護絶縁膜の前記底部以外の部位の厚みよりも薄く、
前記電極は、前記第1の溝を埋め込むと共に、当該電極の一端が前記第1の溝から離間して少なくとも前記第2の溝内に位置することを特徴とする化合物半導体装置。
【請求項2】
前記保護絶縁膜は、前記第1の溝と前記第2の溝との間の部位の厚みが前記第2の溝から前記第1の溝に向かうにつれて漸減することを特徴とする請求項1に記載の化合物半導体装置。
【請求項3】
前記電極は、前記第2の溝を埋め込むと共に、前記一端が前記第1の溝から離間する方向に前記第2の溝を越えて位置することを特徴とする請求項1又は2に記載の化合物半導体装置。
【請求項4】
前記電極は、前記一端が前記第2の溝内に位置することを特徴とする請求項1又は2に記載の化合物半導体装置。
【請求項5】
前記電極は、貫通溝とされた前記第1の溝を埋め込み前記化合物半導体層と接触することを特徴とする請求項1?4のいずれか1項に記載の化合物半導体装置。
【請求項6】
前記第1の溝は、底部に前記保護絶縁膜が所定厚だけ残存するように形成されており、前記電極は、前記化合物半導体層上に前記保護絶縁膜の底部を介して形成されることを特徴とする請求項1?4のいずれか1項に記載の化合物半導体装置。
【請求項7】
化合物半導体層上を覆い、第1の溝と、前記第1の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第2の溝とを有する保護絶縁膜を形成する工程と、前記化合物半導体層の上方に、前記第1の溝を埋め込むと共に、一端が前記第1の溝から離間して少なくとも前記第2の溝内に位置する電極を形成する工程と
を含み、
前記保護絶縁膜は、前記第2の溝の底部の厚みが当該保護絶縁膜の前記底部以外の部位の厚みよりも薄いことを特徴とする化合物半導体装置の製造方法。
【請求項8】
前記保護絶縁膜を、前記第1の溝と前記第2の溝との間の部位の厚みが前記第2の溝から前記第1の溝に向かうにつれて漸減するように形成することを特徴とする請求項7に記載の化合物半導体装置の製造方法。
【請求項9】
前記電極を、前記第2の溝を埋め込むと共に、前記一端が前記第1の溝から離間する方向に前記第2の溝を越えて位置するように形成することを特徴とする請求項7又は8に記載の化合物半導体装置の製造方法。
【請求項10】
前記電極を、前記一端が前記第2の溝内に位置するように形成することを特徴とする請求項7又は8に記載の化合物半導体装置の製造方法。」

・補正後
「【請求項1】
化合物半導体層と、
前記化合物半導体層上を覆う保護絶縁膜と、
前記化合物半導体層の上方に形成された電極と
を含み、
前記保護絶縁膜は、第1の溝と、前記第1の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第2の溝とが形成されており、
前記保護絶縁膜は、前記第2の溝の底部の厚みが当該保護絶縁膜の前記底部以外の部位の厚みよりも薄く、
前記電極は、前記第1の溝を埋め込むと共に、当該電極の一端が前記第1の溝から離間して前記第2の溝内に位置することを特徴とする化合物半導体装置。
【請求項2】
前記保護絶縁膜は、前記第1の溝と前記第2の溝との間の部位の厚みが前記第2の溝から前記第1の溝に向かうにつれて漸減することを特徴とする請求項1に記載の化合物半導体装置。
【請求項3】
前記電極は、貫通溝とされた前記第1の溝を埋め込み前記化合物半導体層と接触することを特徴とする請求項1又は2に記載の化合物半導体装置。
【請求項4】
化合物半導体層上を覆い、第1の溝と、前記第1の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第2の溝とを有する保護絶縁膜を形成する工程と、前記化合物半導体層の上方に、前記第1の溝を埋め込むと共に、一端が前記第1の溝から離間して前記第2の溝内に位置する電極を形成する工程と
を含み、
前記保護絶縁膜は、前記第2の溝の底部の厚みが当該保護絶縁膜の前記底部以外の部位の厚みよりも薄いことを特徴とする化合物半導体装置の製造方法。
【請求項5】
前記保護絶縁膜を、前記第1の溝と前記第2の溝との間の部位の厚みが前記第2の溝から前記第1の溝に向かうにつれて漸減するように形成することを特徴とする請求項4に記載の化合物半導体装置の製造方法。」

イ 補正事項2
明細書を以下のとおり補正する。
・補正前 【0006】
「化合物半導体装置の一態様は、化合物半導体層と、前記化合物半導体層上を覆う保護絶縁膜と、前記化合物半導体層の上方に形成された電極とを含み、前記保護絶縁膜は、第1の溝と、前記第1の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第2の溝とが形成されており、前記保護絶縁膜は、前記第2の溝の底部の厚みが当該保護絶縁膜の前記底部以外の部位の厚みよりも薄く、前記電極は、前記第1の溝を埋め込むと共に、当該電極の一端が前記第1の溝から離間して少なくとも前記第2の溝内に位置する。」

・補正後 【0006】
「化合物半導体装置の一態様は、化合物半導体層と、前記化合物半導体層上を覆う保護絶縁膜と、前記化合物半導体層の上方に形成された電極とを含み、前記保護絶縁膜は、第1の溝と、前記第1の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第2の溝とが形成されており、前記保護絶縁膜は、前記第2の溝の底部の厚みが当該保護絶縁膜の前記底部以外の部位の厚みよりも薄く、前記電極は、前記第1の溝を埋め込むと共に、当該電極の一端が前記第1の溝から離間して前記第2の溝内に位置する。」

ウ 補正事項3
明細書を以下のとおり補正する。
・補正前【0007】
化合物半導体装置の製造方法の一態様は、化合物半導体層上を覆い、第1の溝と、前記第1の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第2の溝とを有する保護絶縁膜を形成する工程と、前記化合物半導体層の上方に、前記第1の溝を埋め込むと共に、一端が前記第1の溝から離間して少なくとも前記第2の溝内に位置する電極を形成する工程とを含み、前記保護絶縁膜は、前記第2の溝の底部の厚みが当該保護絶縁膜の前記底部以外の部位の厚みよりも薄い。

・補正後【0007】
化合物半導体装置の製造方法の一態様は、化合物半導体層上を覆い、第1の溝と、前記第1の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第2の溝とを有する保護絶縁膜を形成する工程と、前記化合物半導体層の上方に、前記第1の溝を埋め込むと共に、一端が前記第1の溝から離間して前記第2の溝内に位置する電極を形成する工程とを含み、前記保護絶縁膜は、前記第2の溝の底部の厚みが当該保護絶縁膜の前記底部以外の部位の厚みよりも薄い。

(2)判断
補正事項1は、補正後の請求項1について「少なくとも」という文言を削除すると共に、補正前の請求項1を補正前の請求項4で限定する補正、補正後の請求項4について補正前の請求項7を補正前の請求項10で限定する補正、及び補正前の請求項3、4、6、9、10を削除する補正である。
補正事項2及び補正事項3は、「少なくとも」という記載を削除する補正である。
本願の願書に最初に添付した明細書の記載からみて、補正事項1乃至3は、本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載された事項の範囲内においてされたものであることは明らかであるので、特許法第17条の2第3項の規定に適合する。
補正事項1は、実質的に請求項の削除をしたものであるから、特許法第17条の2第4項の規定に適合することは明らかであり、また、同法第17条の2第5項第1号に掲げる請求項の削除を目的とするものに該当する。また、補正事項2及び補正事項3は、「少なくとも」という記載を削除することによって本件補正前の明細書に記載された内容の明りょうでない記載の釈明を目的とするものであるから、同法第17条の2第5項第4号に掲げる明りょうでない記載の釈明を目的とするものに該当する。

(3)むすび
したがって、本件補正は、特許法第17条の2第3項乃至第5項の規定に適合するから適法なものである。

3 本願発明について
(1)本願発明
本願の請求項1に係る発明(以下、「本願発明」という。)は、本件補正によって補正された特許請求の範囲の請求項1に記載された、次のとおりのものと認める。
「化合物半導体層と、
前記化合物半導体層上を覆う保護絶縁膜と、
前記化合物半導体層の上方に形成された電極と
を含み、
前記保護絶縁膜は、第1の溝と、前記第1の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第2の溝とが形成されており、
前記保護絶縁膜は、前記第2の溝の底部の厚みが当該保護絶縁膜の前記底部以外の部位の厚みよりも薄く、
前記電極は、前記第1の溝を埋め込むと共に、当該電極の一端が前記第1の溝から離間して前記第2の溝内に位置することを特徴とする化合物半導体装置。」

なお、請求人は、上申書において請求項に関する補正案を提示しているが、上申書の主張の前提となる対比・判断の先行技術文献(特開2010-251456号公報)と異なり、下記引用文献と対比・判断をするにあたり、当該補正案の補正事項は結論に影響を与えるものではない。

(2)引用文献の記載
ア 引用文献
原査定の拒絶の理由に引用された特開2007-250910号(以下、「引用文献」という。)には、図面とともに、次の記載がある。(下線は当審で付加した。以下同じ。)
(ア)「【0006】本発明は、超格子キャップ層に有しているIII族窒化物半導体を用いた電界効果トランジスタにおいて、超格子キャップ層による高周波特性向上の効果に加えて高耐圧化を図ることで、高周波化と高出力化を両立させることを目的とする。」
(イ)「【0050】
(第5の実施形態)
本発明の第5の実施形態について図面を参照して説明する。図10、図11は第5の実施形態に係る本発明の半導体装置の一例である電界効果トランジスタをプロセスフローとともに示している。
【0051】
図10(a)に示すようにサファイアからなる基板501上に、AlNもしくは低温成長した窒化ガリウム(GaN)からなるバッファ層502、GaNからなる活性層503、Al_(0.26)Ga_(0.74)Nからなる障壁層504、例えばAl_(0.26)Ga_(0.74)N5.6nmとGaN1.4nmとの薄層を7周期繰り返してなる超格子層505、n型にドープしたGaN(n-GaN)層506を有機金属化学気相成長(MOCVD)法より順次形成する。図10(b)に示すようにゲートが形成される領域の超格子層505とn-GaN層506をドライエッチングなどにより除去し、リセス507を形成する。
【0052】
次に、プラズマCVD法などにより窒化シリコン膜508を堆積し、ソース電極509、ドレイン電極510となる領域をドライエッチにより開口してからそれぞれ電極を蒸着、リフトオフ法により形成し、熱処理によりオーミック電極を形成する。続いて、ゲートが形成される領域にスリット511を開口する(図10(c))。このとき、スリット511の位置はリセス507の中にあって、ソース電極側に近い領域に形成することが望ましい。次に蒸着、リフトオフ法によりゲート電極512を形成し、ドライエッチによってゲート横一部領域513の窒化シリコンを半導体層に到達しない程度の深さまで掘り下げる(図10(d))。次にゲート512に一部かぶさるように金属層514を蒸着、リフトオフ法により形成して、本発明の半導体装置を得る(図11)。
【0053】
このような構成とすることで、ゲート電極512と電気的に接続された金属層514がゲートのドレイン端に集中する電界を緩和することで、ゲート-ドレイン電極間の耐圧を向上させることができる。さらにゲート横を一部掘り込むことで金属層514に印加される電界をより強くチャネル層に伝えることができるので、上記電界緩和の効果を向上させることができる。
【0054】
なお、金属層514下の前記窒化シリコン508の厚さが、ゲート電極512近傍で薄く、ドレイン電極510側で厚くなっていることが望ましい。このような構成にすることで、金属層514のドレイン電極側に近い端部の下においても電界集中を抑えることができるので、高耐圧化することができる。」
さらに、図10及び図11には、AlNもしくは低温成長した窒化ガリウム(GaN)からなるバッファ層502、GaNからなる活性層503、Al_(0.26)Ga_(0.74)Nからなる障壁層504、Al_(0.26)Ga_(0.74)N5.6nmとGaN1.4nmとの薄層を7周期繰り返してなる超格子層505、n型にドープしたGaN(n-GaN)層506からなる化合物半導体層と、前記化合物半導体層を覆う窒化シリコン膜508と、前記化合物半導体層の上方に形成されたゲート電極512とゲート電極と電気的に接続された金属層514と、を含み、前記窒化シリコン膜508には、ゲート電極512の形成される領域に設けられるスリット511と、スリットと並んで、半導体層に到達しない程度にまで掘り下げられた窒化シリコン膜508が所定厚だけ残存する溝とが形成されており、前記窒化シリコン膜508は、当該溝の底部の厚みが窒化シリコン膜508の前記底部以外の部位の厚みよりも薄く、前記ゲート電極512は前記スリット511を埋め込むと共に、金属層514は前記ゲート電極と電気的に接続され、金属層514のドレイン電極側の一端をスリットから離間して形成された前記溝の外部に位置することを特徴とするIII族窒化物半導体装置、が記載されている。
(ウ)「【0044】
(第4の実施形態)
本発明の第4の実施形態について図面を参照して説明する。図7、図8は第4の実施形態に係る本発明の半導体装置の一例である電界効果トランジスタをプロセスフローとともに示している。
【0045】
図7(a)に示すようにサファイアからなる基板401上に、AlNもしくは低温成長した窒化ガリウム(GaN)からなるバッファ層402、GaNからなる活性層403、Al_(0.26)Ga_(0.74)Nからなる障壁層404、例えばAl_(0.26)Ga_(0.74)N5.6nmとGaN1.4nmとの薄層を7周期繰り返してなる超格子層405、n型にドープしたGaN(n-GaN)層406を有機金属化学気相成長(MOCVD)法より順次形成する。図7(b)に示すようにゲートが形成される領域の超格子層405とn-GaN層406をドライエッチングなどにより除去し、リセス407を形成する。
【0046】
次に、図7(c)に示すように、超格子層405とn-GaN層406上に例えばチタン(Ti)、アルミニウム(Al)からなるソース電極408、ドレイン電極409を形成する。続いて、第2のリセス407の内部に、例えばパラジウム・シリコン合金(PdSi)、パラジウム(Pd)、金(Au)からなるT型ゲート電極310を3層レジストプロセス技術と蒸着、リフトオフ法により形成する。T型ゲートは、ドレイン側に伸びる庇を有している。次に2層レジスト411を塗布し、露光、現像を行い、金属層412を真空蒸着法により堆積する(図7(d))。最後にリフトオフを行って第2ゲート電極413を形成して、本発明の半導体装置を得る(図8)。このとき、図7(d)において2層レジスト411の開口をゲートの一部が含まれるように開口し、金属層412の厚さをT型ゲートの半導体表面から庇までの高さより薄くすることで、ゲートに極めて近くの位置にT型ゲート310と電気的に分離している第2ゲート電極413を配置できる。」
図8には、リセス407内に一端があるゲート電極410が記載されている。

イ 引用発明
前記(ア)、(イ)より、引用文献には次の発明(以下、「引用発明」という。)が記載されていると認められる。
「AlNもしくは低温成長した窒化ガリウム(GaN)からなるバッファ層502、GaNからなる活性層503、Al_(0.26)Ga_(0.74)Nからなる障壁層504、Al_(0.26)Ga_(0.74)N5.6nmとGaN1.4nmとの薄層を7周期繰り返してなる超格子層505、n型にドープしたGaN(n-GaN)層506からなる化合物半導体層と、前記化合物半導体層を覆う窒化シリコン膜508と、前記化合物半導体層の上方に形成されたゲート電極512とゲート電極と電気的に接続された金属層514と、を含み、前記窒化シリコン膜508には、ゲート電極512の形成される領域に設けられるスリット511と、スリット511と並んで、前記化合物半導体層に到達しない程度にまで掘り下げられた窒化シリコン膜508が所定厚だけ残存する溝とが形成されており、前記窒化シリコン膜508は、当該溝の底部の厚みが窒化シリコン膜508の前記底部以外の部位の厚みよりも薄く、前記ゲート電極512は前記スリット511を埋め込むと共に、前記ゲート電極512と電気的に接続された金属層514は、金属層514のドレイン電極側の一端をスリットから離間して形成された前記溝の外部に位置することを特徴とするIII族窒化物半導体装置。」

(3)本願発明と引用発明との対比
ア 引用発明の「AlNもしくは低温成長した窒化ガリウム(GaN)からなるバッファ層502、GaNからなる活性層503、Al_(0.26)Ga_(0.74)Nからなる障壁層504、Al_(0.26)Ga_(0.74)N5.6nmとGaN1.4nmとの薄層を7周期繰り返してなる超格子層505、n型にドープしたGaN(n-GaN)層506からなる化合物半導体層」は、いずれも化合物から構成される半導体層であるから、本願発明の「化合物半導体層」に相当する。
イ 引用発明の「前記化合物半導体層を覆う窒化シリコン膜508」は、窒化シリコン膜の下層部分に形成される半導体層を保護するための絶縁膜であるから、本願発明の「前記化合物半導体層上を覆う保護絶縁膜」に相当する。
ウ 引用発明の「ゲート電極512の形成される領域に設けられるスリット511」は、当該スリットにゲート電極512が埋め込まれることから、本願発明の「第1の溝」に相当する。
エ 引用発明の「スリットと並んで、スリットの横に半導体層に到達しない程度にまで掘り下げられた窒化シリコン膜508が所定厚だけ残存する溝」は、スリットと並んで、化合物半導体層に到達しない程度の溝であるから、当該溝には所定膜厚の窒化シリコン膜が残存すると考えられるので、「前記第1の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第2の溝」に相当する。
オ してみると、本願発明と引用発明とは、下記カの点で一致するが、下記キの点で相違すると認められる。
カ 一致点
「化合物半導体層と、
前記化合物半導体層上を覆う保護絶縁膜と
を含み、
前記保護絶縁膜は、第1の溝と、前記第1の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第2の溝とが形成されており
前記保護絶縁膜は、前記第2の溝の底部の厚みが当該保護絶縁膜の前記底部以外の部位の厚みよりも薄い化合物半導体装置。」
キ 相違点
(ア)相違点1
本願発明では、「前記化合物半導体層の上方に形成された電極」であるのに対し、引用発明においては、化合物半導体層上にはゲート電極512とこれに電気的に接続する金属層514が形成されている点。
(イ)相違点2
本願発明では、「電極は第1の溝を埋め込むと共に、当該電極の一端が前記第1の溝から離間して前記第2の溝内に位置する」のに対して、引用発明では、ゲート電極512はスリットに埋め込まれるが、前記ゲート電極512と電気的に接続された金属層514は、金属層514のドレイン電極側の一端をスリットから離間して形成された前記溝の外部に位置する点。

(4)相違点についての検討
(ア)相違点1について
引用発明において金属層514は、化合物半導体層であるGaN503層等の上方に物理的かつ電気的にゲート電極512に接続して形成されている。また、「ゲート横を一部掘り込むことで金属層514に印加される電界をより強くチャネル層に伝えることができるので、上記電界緩和の効果を向上させることができる。」(【0053】参照)という記載から、金属層514は、ゲート電極512と共にチャネル層に対するゲート「電極」として機能している金属層と解される。
したがって、引用文献1のゲート電極512に金属層514を含めて、本願発明の「化合物半導体層上の上方に形成された電極」と解することは当業者にとって容易に想到し得る事項と認められる。
(イ)相違点2について
相違点1について検討したようにゲート電極512と金属層514は共にゲート電極を構成するものと解すると、まず、ゲート電極512はスリットに埋め込まれているので、「電極は、第1の溝を埋め込む」構成は満たす。
次に、引用発明において、「金属層514下の前記窒化シリコン508の厚さが、ゲート電極512近傍で薄く、ドレイン電極510側で厚くなっていることが望ましい。このような構成にすることで、金属層514のドレイン電極側に近い端部の下においても電界集中を抑えることができるので、高耐圧化することができる。」という記載から、金属層514のドレイン電極側の一端において電界分布を調整すべき事を示唆している。また、金属層514のうちチャネル層に対してゲート電極として機能する溝に埋め込まれた部分とは異なり、ドレイン電極側の一端面となる位置は、前記高耐圧化に配慮してドレイン電極からの距離を適宜変更し得る事項である。
とすれば、電界分布を調整するために、金属層514のドレイン電極側の一端の位置を溝内において調整し(前記(2)ア(ウ)参照)、その結果、ドレイン電極から離間した位置にある溝内に当該一端を位置するように配置することは、当業者が容易に想到し得た事項と認められる。

(5)まとめ
本願発明は、引用文献に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

4 結言
したがって、本願の請求項1に係る発明は、特許法第29条第2項の規定により、特許を受けることができないから、その余の請求項について検討するまでもなく、本願は拒絶されるべきものである。

よって、結論のとおり審決する。
 
審理終結日 2017-05-30 
結審通知日 2017-06-06 
審決日 2017-06-19 
出願番号 特願2012-155084(P2012-155084)
審決分類 P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 須原 宏光小川 将之  
特許庁審判長 深沢 正志
特許庁審判官 小田 浩
大嶋 洋一
発明の名称 化合物半導体装置及びその製造方法  
代理人 國分 孝悦  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ