• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 1項3号刊行物記載 特許、登録しない。 H01L
管理番号 1331791
審判番号 不服2016-8146  
総通号数 214 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-10-27 
種別 拒絶査定不服の審決 
審判請求日 2016-06-02 
確定日 2017-08-23 
事件の表示 特願2015-541911「半導体デバイス及びその製造方法」拒絶査定不服審判事件〔平成26年 5月15日国際公開、WO2014/074776、平成27年11月26日国内公表、特表2015-534287〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、2013年11月8日(パリ条約による優先権主張外国庁受理 2012年11月9日 韓国(KR)、2012年12月26日 米国(US))を国際出願日とする特許出願であって、平成27年7月13日付けで手続補正がなされ、平成27年10月5日付け拒絶理由通知に対して平成28年2月15日付けで手続補正がなされたが、同年3月3日付けで拒絶査定がなされ、これに対し、同年6月2日付けで拒絶査定不服審判が請求されるとともに、同日付で手続補正がなされたものである。

第2 平成28年6月2日付けの手続補正についての補正却下の決定

[補正却下の決定の結論]
平成28年6月2日付けの手続補正を却下する。

[理由]
1.本件補正
平成28年6月2日付けの手続補正(以下「本件補正」という。)は、特許請求の範囲についてするもので、そのうち請求項16については、
本件補正前(平成28年2月15日付け手続補正書)に、
「【請求項16】
半導体デバイスの製造方法であって、
再分配層と誘電体層とを備えるインターポーザを、前記再分配層が前記インターポーザの上部から前記インターポーザの下部まで延在する部分を有するようにダミー基板上に形成し、
前記インターポーザから前記ダミー基板を除去し、
前記ダミー基板の除去において、前記ダミー基板を研削する、方法。」
とあったところを、

本件補正により、
「【請求項16】
半導体デバイスの製造方法であって、
再分配層と誘電体層とを備えるインターポーザ(但し、貫通ビアを有するインターポーザを除く)を、前記再分配層が前記インターポーザの上部から前記インターポーザの下部まで延在する部分を有するようにダミー基板上に形成し、
前記インターポーザから前記ダミー基板を除去し、
前記ダミー基板の除去において、前記ダミー基板を研削する、方法。」
とするものである。

上記補正の内容は、「インターポーザ」について、「但し、貫通ビアを有するインターポーザを除く」と発明特定事項を限定するものであるから、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。

そこで、本件補正後の請求項16に記載された発明(以下「本願補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか(特許法第17条の2第6項において準用する同法第126条第7項に規定する要件を満たすか)否かについて以下検討する。

2.引用例
原査定の拒絶の理由に引用された、本願の優先権主張の日前に頒布された刊行物である特開2004-79658号公報(平成16年3月11日公開、以下「引用例」という。)には、図面とともに以下の記載がある。なお、下線は当審で付与した。

ア. 「【0001】
【発明の属する技術分野】
本発明は半導体装置に係り、特にシリコン基板を用いて形成された再配線層上に半導体素子が搭載された半導体装置及びその製造方法に関する。」

イ.「【0032】
本発明の第1実施例による半導体装置20は、薄膜多層基板21上にLSI4,5を搭載し、薄膜多層基板21をパッケージ基板10に搭載して形成したものである。薄膜多層基板21は図1における配線層2に相当する部分である。薄膜多層基板21とパッケージ基板10との間にはアンダーフィル22が充填され、薄膜多層基板21は比較的剛性の高いパッケージ基板10に固定される。薄膜多層基板21は、ポリイミドやBCB(Benzo-Cyclo-Butene)等の絶縁層と銅(Cu)等の配線層が積層されて形成される。パッケージ基板10は、ガラスセラミック基板(GC基板)やビルドアップ基板等の比較的剛性を有する基板である。なお、薄膜多層基板21はハンダ等によりパッケージ基板10に固定されるため、必ずしもアンダーフィル22を充填する必要はない。」

ウ.「【0033】
図1と図2を比較すると明らかなように、図2に示す半導体装置20において再配線基板として機能する部分は薄膜多層基板21だけである。すなわち、半導体装置20は、図1におけるSi基板1及び絶縁層7を有していない。したがって、Si基板1を貫通する銅ビア9も不要であり、銅ビア9を設けるために形成する貫通孔の加工も不要である。」

エ.「【0036】
次に、図2に示す半導体装置20の製造工程について、図4乃至14を参照しながら説明する。図4,6,8?14は、半導体装置20の製造工程を順に示している。
【0037】
まず、図4に示すように、厚さ500?700μm程度のシリコンウェハ23上にメタル薄膜層24を形成し、メタル薄膜層24の上に薄膜配線層25を形成する。薄膜配線層25は図2における薄膜多層基板21に相当する。以上の工程は通常のウェハプロセスに用いる装置類をそのまま用いて行うことができ、薄膜配線層25は微細な多層配線構造とすることができる。
【0038】
図5は図4におけるA部の拡大図である。メタル薄膜層24は、図5に示すように、シリコンウェハ23の上に形成されたTiスパッタ層24Aと、Tiスパッタ層23A上に形成されたCuスパッタ層24Bとよりなる。したがって、薄膜配線層25はCuスパッタ層24B上に形成される。Tiスパッタ層23AはCrスパッタ層やNiスパッタ層に置き換えられてもよい。メタル薄膜層24は、シリコンウェハ23上に配線メッキ層を形成するためのシードレイヤとして機能する。
【0039】
薄膜配線層25は、ポリイミド等の絶縁層の間に銅メッキ層による配線パターンを形成したもので、通常の多層配線基板の製造方法により形成される。図5に示すように、薄膜配線層25の内部には、下部電極26と上部電極27とが形成される。下部電極26は、後述のようにシリコンウェハを除去した最に露出して最配線基板の外部接続端子用の電極パッドとして機能する。上部電極27は、LSI4,5やチップ部品を搭載するための電極パッドとして機能する。
【0040】
下部電極26は、Cuスパッタ層24B上に形成された金(Au)メッキ層28と、金(Au)メッキ層28の上に形成されたニッケル(Ni)メッキ層29と、ニッケル(Ni)メッキ層29の上に形成された銅(Cu)メッキ層30とよりなる。Cuメッキ30層が電極パッドの本体であり、Auメッキ層28はハンダの濡れ性を確保するために設けられ、Niメッキ層29はハンダの拡散を防止するバリアメタル層として機能する。また、Auメッキ層28は、後述するエッチング工程において、下部電極のエッチングを防止するためのバリア層としても機能する。
【0041】
上部電極27は下部電極28と同様な構成であり、銅(Cu)メッキ層31の上にニッケル(Ni)メッキ層32が形成され、その上に金(Au)メッキ層33が形成される。」

オ.「【0045】
次に、図8に示すように、支持部材36にバックグラインド(BG)テープ37を貼り付け、支持部材36を回転させながらシリコンウェハ23を研磨(バックグラインド)する。この際、シリコンウェハの厚みが50μm程度となるまで研磨する。続いて、図9に示すように、研磨して薄くなったシリコンウェハ23を上側にして回転させながら、スピンエッチングによりシリコンウェハ23の残りの部分及びメタル薄膜層24を除去する。これにより、薄膜配線層25の最下層の絶縁層と下部電極26のAuメッキ層28とが露出する。」

上記アないしオにより、引用例には以下の事項が記載されている。
上記アによれば、半導体装置の製造方法に関するものである。
上記イおよびエによれば、薄膜多層基板21は、絶縁層と配線層が積層されて形成されるものである。
上記ウによれば、薄膜多層基板21は、再配線基板として機能するものである。
上記エによれば、シリコンウェハ23上に薄膜配線層25を形成するものである。なお、薄膜配線層25は薄膜多層基板21に相当する。(以下、「薄膜多層基板21」に統一する。)
上記エによれば薄膜多層基板21(薄膜配線層25)の内部には、配線層である下部電極26や上部電極27が形成されているものである。
上記オによれば、シリコンウェハ23を研磨し、薄くなったシリコンウェハ23をスピンエッチングにより除去するものである。

したがって、上記摘示事項及び図面を総合勘案すると、引用例には、次の発明(以下「引用発明」という。)が記載されているものと認める。

「半導体装置の製造方法であって、
シリコンウェハ23上に絶縁層と配線層とを積層して再配線基板の機能を有する薄膜多層基板21を形成し、
該薄膜多層基板21の内部には、配線層である下部電極26や上部電極27が形成され、
シリコンウェハ23を研磨し、薄くなった該シリコンウェハ23をスピンエッチングにより除去する、方法。」

3.対比
そこで、本願補正発明と引用発明とを対比する。

(1)引用発明の「半導体装置」は、本願補正発明の「半導体デバイス」に相当する。

(2)引用発明の「再配線基板の機能を有する薄膜多層基板21」は、本願補正発明の「インターポーザ」に相当する。そして、引用発明の「配線層」は、再配線を行うものであるから、本願補正発明の「再分配層」に相当する。また、引用発明の「絶縁層」は、本願補正発明の「誘電体層」に相当する。更に、引用発明の「シリコンウェハ23」は、薄膜多層基板を形成した後に除去されるものであるから、本願補正発明の「ダミー基板」に相当する。
よって、引用発明の「シリコンウェハ23上に絶縁層と配線層とを積層して再配線基板の機能を有する薄膜多層基板21を形成し」は、本願補正発明の「再分配層と誘電体層とを備えるインターポーザをダミー基板上に形成し」に相当する。
但し、本願補正発明は「貫通ビアを有するインターポーザを除」いているのに対し、引用発明にはその旨の明確な特定がなされていない。
また、本願補正発明は、「前記再分配層が前記インターポーザの上部から前記インターポーザの下部まで延在する部分を有するように」形成されているのに対し、引用発明は、薄膜多層基板(本願補正発明の「インターポーザ」に相当。)に下部電極や上部電極を形成したことが記載されているものの「上部から下部まで延在する部分」についての明確な特定がなされていない。

(3)引用発明の「シリコンウェハ23を研磨し、薄くなった該シリコンウェハ23をスピンエッチングにより除去する」ことは、薄膜多層基板21からシリコンウェハ23を研削して除去しているといえるから、本願補正発明の「前記インターポーザから前記ダミー基板を除去し、前記ダミー基板の除去において、前記ダミー基板を研削する」に相当する。

そうすると、本願補正発明と引用発明とは、以下の点で一致ないし相違する。

<一致点>
「半導体デバイスの製造方法であって、
再分配層と誘電体層とを備えるインターポーザを、ダミー基板上に形成し、
前記インターポーザから前記ダミー基板を除去し、
前記ダミー基板の除去において、前記ダミー基板を研削する、方法。」

<相違点1>
本願補正発明は「貫通ビアを有するインターポーザを除」いているのに対し、引用発明にはその旨の明確な特定がなされていない。

<相違点2>
本願補正発明は、「前記再分配層が前記インターポーザの上部から前記インターポーザの下部まで延在する部分を有するように」形成されているのに対し、引用発明は、薄膜多層基板(本願補正発明の「インターポーザ」に相当。)の内部に下部電極や上部電極を形成したことが記載されているものの「上部から下部まで延在する部分」についての明確な特定がなされていない。


4.判断
上記<相違点1>および<相違点2>について検討する。
引用発明の薄膜多層基板21は、上記「3.(2)」で記載したとおり、本願補正発明の「インターポーザ」に相当するものであり、インターポーザとは中継基板として機能するものであって、その表裏面に設けられた電極を配線層によって電気的に接続するものであることは技術常識である。そうすると、引用発明の薄膜多層基板21の内部には、配線層である下部電極26や上部電極27が形成されているから、下部電極26の配線層から上部電極27の配線層までを電気的に接続するために延在する部分を有することは至極当然のことである。
よって、引用発明の薄膜多層基板21は、直接の記載はないものの、その内部に下部電極26および上部電極27の配線層を形成していることから、貫通ビアを有していないものといえ、当然に下部電極26と上部電極27とは電気的な接続があるといえるから、相違点1および相違点2は、実質的な相違とはいえない。

したがって、本願補正発明は、引用発明と実質同一である。

5.むすび
以上のとおり、本願補正発明は、引用例に記載された発明であるから、特許法第29条第1項第3号に該当し、特許出願の際独立して特許を受けることができないものである。
したがって、本件補正は、特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するものであるから、同法第159条第1項で読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明について
1.本願発明
平成28年6月2日付けの手続補正は上記のとおり却下されたので、本願の請求項1ないし20に係る発明は、平成28年2月15日付けの手続補正により補正された特許請求の範囲の請求項1ないし20に記載された事項により特定されたものであるところ、その請求項16に係る発明(以下「本願発明」という。)は、上記「第2 1.」に本件補正前の請求項16として記載したとおりのものである。

2.引用例
原査定の拒絶の理由で引用された引用例及びそれらの記載事項は、上記「第2 2.」に記載したとおりである。

3.対比・判断
本願発明は、本願補正発明から「(但し、貫通ビアを有するインターポーザを除く)」との構成要件を削除したものである。
そうすると、本願発明の構成要件を全て含み、更に上記の構成要件を付加したものに相当する本願補正発明が、上記「第2 3.」および「第2 4.」で検討したように、引用例に記載された発明から新規性がないのであるから、本願補正発明から上記事項を省いた本願発明も、同様の理由により、引用例の記載から新規性がないものである。

4.むすび
以上のとおり、本願の請求項16に係る発明は、特許法第29条第1項第3号に該当し、特許を受けることができない。
したがって、本願は、その余の請求項について言及するまでもなく拒絶すべきものである。
よって、結論のとおり審決する。
 
審理終結日 2017-03-27 
結審通知日 2017-03-28 
審決日 2017-04-10 
出願番号 特願2015-541911(P2015-541911)
審決分類 P 1 8・ 113- Z (H01L)
P 1 8・ 575- Z (H01L)
最終処分 不成立  
前審関与審査官 石坂 博明  
特許庁審判長 國分 直樹
特許庁審判官 井上 信一
酒井 朋広
発明の名称 半導体デバイス及びその製造方法  
代理人 福井 敏夫  
代理人 杉村 憲司  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ