異議の決定｜異議2016-700702 - 特許審決データベース

会員機能

ランキング

請求人別審判件数

判例データベース

審決データベース

ポートフォリオ機能

ポートフォリオを新規に作成して保存		追加
既存のポートフォリオに追加保存		追加

この審決の個人情報、企業機密に関する修正依頼をする

PDF	PDFをダウンロード

審決分類	審判全部申し立て特123条1項8号訂正、訂正請求の適否 H01L 審判全部申し立て 1項3号刊行物記載 H01L 審判全部申し立て 2項進歩性 H01L 審判全部申し立て特36条6項1、2号及び3号請求の範囲の記載不備 H01L
管理番号	1332231
異議申立番号	異議2016-700702
総通号数	214
発行国	日本国特許庁(JP)
公報種別	特許決定公報
発行日	2017-10-27
種別	異議の決定
異議申立日	2016-08-08
確定日	2017-07-27
異議申立件数	1
訂正明細書	有
事件の表示	特許第5859319号発明「半導体素子および逆導通IGBT。」の特許異議申立事件について、次のとおり決定する。
結論	特許第5859319号の特許請求の範囲を訂正請求書に添付された訂正明細書、特許請求の範囲及び図面のとおり、訂正後の請求項〔1-18〕について訂正することを認める。特許第5859319号の請求項1ないし18に係る特許を維持する。
理由	第1 手続の経緯特許第5859319号の請求項1ないし18に係る特許についての出願は,平成24年1月10日(パリ条約による優先権主張2011年1月17日,米国)に特許出願され,平成27年12月25日にその特許権の設定登録がされ,その後,その請求項1ないし18に係る特許について,特許異議申立人山川大志により特許異議の申立てがされ,平成28年11月1日付けで取消理由が通知され,その指定期間内である平成29年2月6日に意見書及び訂正請求書が提出され,平成29年3月17日付けで訂正拒絶理由が通知され,その指定期間内である平成29年5月10日に意見書及び手続補正書(訂正請求書)が提出され,その訂正請求に対して特許異議申立人山川大志から平成29年6月21日に意見書が提出されたものである。第2 訂正の適否についての判断 1 訂正の内容平成29年5月10日に提出された手続補正書(訂正請求書)による訂正(以下「本件訂正」という。)は特許請求の範囲を訂正することを求めるものであって,その内容は以下のとおりである。 (1)訂正事項1 特許請求の範囲の請求項1に, 「第1の導電型のベース領域(1)と主水平面(15)とを備える半導体ボディ(40)と, 前記主水平面(15)上に配置された第1の電極(10)と, を備える半導体素子であって, 前記半導体ボディ(40)はさらに,垂直断面において, ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第1のゲート電極(12)を備える第1の垂直トレンチ(20)と, ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第2のゲート電極(12)を備える第2の垂直トレンチ(21)と, ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第3のゲート電極(12)を備える第3の垂直トレンチ(22)と, 第2の導電型であって,前記ベース領域(1)との間で第1のｐn接合(9)を形成していて,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に延びている,ボディ領域(2)と, 前記第1の導電型であって,前記第1の電極(10)とオーミック接触していて,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に配置されている,少なくとも1つのソース領域(3)と, 前記第2の導電型であって,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に配置され,前記第1の電極(10)とオーミック接触していて,最大ドープ濃度が前記ボディ領域(2)の最大ドープ濃度より高い,少なくとも1つの反ラッチアップ領域(4)と, 前記第2の導電型であって,前記ベース領域(1)との間でのみ整流ｐn接合を形成していて,前記第3の垂直トレンチ(22)に隣接し,前記第1の電極(10)とオーミック接触している,アノード領域(2a)と, 前記第1の電極(10)の反対側に配置され,前記ベース領域(1)とオーミック接触している第2の電極(11)と, 前記第2の導電型であって,前記第2の電極(11)とオーミック接触しているコレクタ領域(6)とを備える半導体素子。」とあるのを, 「第1の導電型のベース領域(1)と主水平面(15)とを備える半導体ボディ(40)と, 前記主水平面(15)上に配置された第1の電極(10)と, を備える半導体素子であって, 前記半導体ボディ(40)はさらに,垂直断面において, ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第1のゲート電極(12)を備える第1の垂直トレンチ(20)と, ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第2のゲート電極(12)を備える第2の垂直トレンチ(21)と, ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第3のゲート電極(12)を備える第3の垂直トレンチ(22)と, 第2の導電型であって,前記ベース領域(1)との間で第1のｐn接合(9)を形成していて,それぞれ,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間と,前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間に延びている,ボディ領域(2)と, 前記第1の導電型であって,前記第1の電極(10)とオーミック接触していて,それぞれ,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間と,前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間に配置されている,ソース領域(3)と, 前記第2の導電型であって,それぞれ,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間と,前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間に配置され,前記第1の電極(10)とオーミック接触していて,最大ドープ濃度が前記ボディ領域(2)の最大ドープ濃度より高い,反ラッチアップ領域(4)と, 前記第2の導電型であって,前記ベース領域(1)との間でのみ整流ｐn接合を形成していて,それぞれ,前記第2の垂直トレンチ(21)と,前記第3の垂直トレンチ(22)に隣接し,前記第1の電極(10)とオーミック接触している,アノード領域(2a)と, 前記第1の電極(10)の反対側に配置され,前記ベース領域(1)とオーミック接触している第2の電極(11)と, 前記第2の導電型であって,前記第2の電極(11)とオーミック接触しているコレクタ領域(6)とを備え, 前記第1のゲート電極(12)と前記第2のゲート電極(12)と前記第3のゲート電極(12)は前記第1の電極(10)から絶縁されていて, 垂直断面において,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間にソース領域(3)は1つだけ配置されている,半導体素子。」と訂正する(請求項1の記載を引用する請求項2ないし18も同様に訂正する)。 (2)訂正事項2 特許請求の範囲の請求項3において, 「前記少なくとも1つのソース領域(3)」とあるのを, 「前記ソース領域(3)」と訂正する。 (3)訂正事項3 特許請求の範囲の請求項2,4?12,14を削除する。 (4)訂正事項4 特許請求の範囲の請求項16において, 「縁終端構造」と記載されているのを, 「エッジ終端構造」と訂正する。 2 訂正の目的の適否,一群の請求項,新規事項の有無,特許請求の範囲の拡張・変更,及び,独立特許要件違反の存否 (1)訂正事項1についてア訂正事項1による訂正の概要訂正事項1に係る本件訂正は,請求項1について, (ア)「ボディ領域(2)」が「前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間」にも延びていること, (イ)「ソース領域(3)」と「反ラッチアップ領域(4)」が「前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間」にも配置されていること, (ウ)前記「ソース領域(3)」と「反ラッチアップ領域(4)」について「少なくとも1つ」の記載を削除するとともに,前記「ボディ領域(2)」と「ソース領域(3)」と「反ラッチアップ領域(4)」について「それぞれ」の記載を付加して,当該3つの「領域」が「1つ」ではないことを限定するとともに, (エ)前記第3の垂直トレンチ(22)に隣接する「アノード領域(2a)」に加え,「前記第2の垂直トレンチ(21)」に隣接する「アノード領域(2a)」も有することに加えて, (オ)「前記第1のゲート電極(12)と前記第2のゲート電極(12)と前記第3のゲート電極(12)は前記第1の電極(10)から絶縁されて」いるとの事項,及び,「垂直断面において,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間にソース領域(3)は1つだけ配置されている」との事項を追加する, という訂正を行うものである。さらに,訂正事項1に係る本件訂正は,請求項1の記載を引用する請求項2ないし請求項18についても,請求項1と同様に訂正するものである。イ訂正の目的の適否 (ア)上記ア(ア),(イ),(エ),(オ)の訂正は,構成要件を直列的に付加して請求項1を限定する訂正である。また,上記ア(ウ)の訂正は,請求項1において,「ボディ領域(2)」と「ソース領域(3)」と「反ラッチアップ領域(4)」とが,訂正前は「1つ」または「1つ」でないのいずれかであったものを,訂正後は「1つ」ではないものに限定する訂正である。 (イ)そして,請求項1の記載を引用する請求項2?18についても,上記(ア)と同様の限定をするように訂正するものである。 (ウ)したがって,訂正事項1に係る訂正は,特許法第120条の5第2項ただし書第1号に掲げる特許請求の範囲の減縮を目的とするものと認められる。ウ新規事項の有無 (ア)訂正事項1のうち,上記ア(ア)の訂正は,本件の願書に最初に添付した明細書(以下「当初明細書」という。)における段落【0047】の「隣接する2つのトレンチゲート電極12の間にIGBTセル110およびダイオードセル120の組み合わせが少なくとも1つ配置された逆導通トレンチIGBT 300として説明できる。IGBTセル110のボディ領域2の第1の部分2bには,ソース領域3および反ラッチアップ領域4が埋め込まれている。これと隣接する,ダイオードセル120のボディ領域2の第2の部分2aには,ソース領域がまったくない。」との記載,及び,本件の願書に最初に添付した図面(以下「当初図面」という。)における図3?5の記載に基づくものと認められる。 (イ)訂正事項1のうち,上記ア(イ)の訂正は,当初明細書における段落【0047】の「IGBTセル110のボディ領域2の第1の部分2bには,ソース領域3および反ラッチアップ領域4が埋め込まれている。」との記載,及び,当初図面における図3?5の記載に基づくものと認められる。 (ウ)訂正事項1のうち,上記ア(ウ)の訂正は,当初明細書における段落【0045】の「隣接する2つのトレンチゲート電極12の間に配置されたｐ型正孔エミッタ領域2(またはボディ領域2)を共有している。」,段落【0046】の「図示した3つのIGBTセル110のそれぞれは,この垂直断面において,第1の電極10とオーミック接触しているソース領域3を1つだけ含んでいる。」,段落【0048】の「ボディ領域2の第2の部分2aは,集積された追加フリーホイーリングダイオード14のアノード領域2aを形成している。」との記載,及び,当初図面における図3?5の記載に基づくものと認められる。 (エ)訂正事項1のうち,上記ア(エ)の訂正は,当初明細書における段落【0048】の「ボディ領域2の第2の部分2aは,集積された追加フリーホイーリングダイオード14のアノード領域2aを形成している。」との記載,及び,当初図面における図3?5の記載に基づくものと認められる。 (オ)訂正事項1のうち,上記ア(オ)の訂正は,当初明細書における段落【0024】の「各垂直トレンチ20,21,22は,それぞれゲート電極12を含み,各ゲート電極12は,それぞれのゲート誘電体領域8によって半導体ボディ40と絶縁されており,絶縁プラグ7によって第1の電極10と絶縁されている。」との記載,同段落【0046】の「図示した3つのIGBTセル110のそれぞれは,この垂直断面において,第1の電極10とオーミック接触しているソース領域3を1つだけ含んでいる。たとえば,第1のトレンチ20と第2のトレンチ21との間にソース領域3が1つだけ配置されている。」との記載,及び,当初図面における図3?5の記載に基づくものと認められる。 (カ)以上から,訂正事項1に係る訂正は,願書に添付した明細書,特許請求の範囲又は図面に記載した事項の範囲内でなされたものであるから,特許法第120条の5第9項で準用する第126条第5項の規定に適合する。エ特許請求の範囲の拡張・変更訂正事項1は,上記イで述べたとおり特許請求の範囲の減縮を目的とし,また,発明の課題や目的を変更する訂正でもないから,実質上特許請求の範囲を拡張し,又は変更するものでない。したがって,訂正事項1に係る訂正は,特許法第120条の5第9項で準用する第126条第6項の規定に適合する。オ独立特許要件本件の特許異議の申立ては,訂正前のすべての請求項に対してなされている。したがって,訂正事項1に関して,特許法第120条の5第9項で読み替えて準用する同法第126条第7項に規定される独立特許要件は課されない。 (2)訂正事項2についてア訂正の目的の適否訂正事項2は,訂正事項1の上記ア(ウ)の訂正により,「ソース領域(3)」が「1つ」ではないことが限定されたことに伴い,「少なくとも1つの」という記載を削除したものであると認められる。したがって,訂正事項1の上記ア(ウ)の訂正と同様に,訂正事項2に係る訂正も,特許法第120条の5第2項ただし書第1号に掲げる特許請求の範囲の減縮を目的とするものと認められる。イ新規事項の有無訂正事項2に係る訂正は,訂正事項1についての上記ウ(ウ)の検討と同様に,願書に添付した明細書,特許請求の範囲又は図面に記載した事項の範囲内でなされたものと認められ,特許法第120条の5第9項で準用する第126条第5項の規定に適合する。ウ特許請求の範囲の拡張・変更訂正事項2は,上記アで述べたとおり特許請求の範囲の減縮を目的とし,また,発明の課題や目的を変更する訂正でもないから,実質上特許請求の範囲を拡張し,又は変更するものでない。したがって,訂正事項2に係る訂正は,特許法第120条の5第9項で準用する第126条第6項の規定に適合する。エ独立特許要件本件の特許異議の申立ては,訂正前のすべての請求項に対してなされている。したがって,訂正事項2に関して,特許法第120条の5第9項で読み替えて準用する同法第126条第7項に規定される独立特許要件は課されない。 (3)訂正事項3についてア訂正の目的の適否訂正事項3に係る訂正は,特許法第120条の5第2項ただし書第1号に掲げる特許請求の範囲の減縮を目的とするものと認められる。イ新規事項の有無訂正事項3に係る訂正が,特許法第120条の5第9項で準用する第126条第5項の規定に適合することは明らかである。ウ特許請求の範囲の拡張・変更訂正事項3に係る訂正が,特許法第120条の5第9項で準用する第126条第6項の規定に適合することは明らかである。エ独立特許要件本件の特許異議の申立ては,訂正前のすべての請求項に対してなされている。したがって,訂正事項3に関して,特許法第120条の5第9項で読み替えて準用する同法第126条第7項に規定される独立特許要件は課されない。 (4)訂正事項4についてア訂正の目的の適否訂正事項4に係る訂正は,訂正前の「縁終端構造」という記載を,特許明細書の段落【0037】に記載された「エッジ終端構造」という記載に訂正することで,特許請求の範囲の記載を特許明細書の記載に整合させるものである。したがって,訂正事項4に係る訂正は,特許法第120条の5第2項ただし書第3号に掲げる明りょうでない記載の釈明を目的とするものと認められる。イ新規事項の有無訂正事項4に係る訂正が,特許法第120条の5第9項で準用する第126条第5項の規定に適合することは明らかである。ウ特許請求の範囲の拡張・変更訂正事項4に係る訂正が,特許法第120条の5第9項で準用する第126条第6項の規定に適合することは明らかである。エ独立特許要件本件の特許異議の申立ては,訂正前のすべての請求項に対してなされている。したがって,訂正事項4に関して,特許法第120条の5第9項で読み替えて準用する同法第126条第7項に規定される独立特許要件は課されない。 (5)一群の請求項について訂正事項1?4に係る訂正前の請求項1?18について,請求項2?18は,それぞれ請求項1の記載を引用しているから,訂正事項1によって記載が訂正される請求項1に連動して訂正されるものであり,一体として扱うべきものである。したがって,訂正事項1?4に係る各訂正は,一群の請求項ごとに請求されたものであり,特許法第120条の5第4項の規定に適合する。また,訂正事項1に係る訂正は,一群の請求項のすべてについて請求されたものであり,特許法第120条の5第9項において準用する同法第126条第4項の規定に適合する。 3 小括以上のとおりであるから,本件訂正請求による訂正は特許法第120条の5第2項ただし書第1号及び第3号に掲げる事項を目的とするものであり,かつ,同条第4項,同条第9項において準用する同法第126条第4項から第6項までの規定,及び,同条第9項で読み替えて準用する同法第126条第7項の規定に適合するので,訂正後の請求項〔1-18〕について訂正を認める。第3 特許異議の申立てについて 1 本件発明本件訂正請求により訂正された訂正請求項1ないし18に係る発明(以下「本件発明1」ないし「本件発明18」という。)は,その特許請求の範囲の請求項1ないし18に記載された次の事項により特定されるとおりのものである。「【請求項1】第1の導電型のベース領域(1)と主水平面(15)とを備える半導体ボディ(40)と, 前記主水平面(15)上に配置された第1の電極(10)と, を備える半導体素子であって, 前記半導体ボディ(40)はさらに,垂直断面において, ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第1のゲート電極(12)を備える第1の垂直トレンチ(20)と, ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第2のゲート電極(12)を備える第2の垂直トレンチ(21)と, ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第3のゲート電極(12)を備える第3の垂直トレンチ(22)と, 第2の導電型であって,前記ベース領域(1)との間で第1のｐn接合(9)を形成していて,それぞれ,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間と,前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間に延びている,ボディ領域(2)と, 前記第1の導電型であって,前記第1の電極(10)とオーミック接触していて,それぞれ,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間と,前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間に配置されている,ソース領域(3)と, 前記第2の導電型であって,それぞれ,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間と,前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間に配置され,前記第1の電極(10)とオーミック接触していて,最大ドープ濃度が前記ボディ領域(2)の最大ドープ濃度より高い,反ラッチアップ領域(4)と, 前記第2の導電型であって,前記ベース領域(1)との間でのみ整流ｐn接合を形成していて,それぞれ,前記第2の垂直トレンチ(21)と,前記第3の垂直トレンチ(22)に隣接し,前記第1の電極(10)とオーミック接触している,アノード領域(2a)と, 前記第1の電極(10)の反対側に配置され,前記ベース領域(1)とオーミック接触している第2の電極(11)と, 前記第2の導電型であって,前記第2の電極(11)とオーミック接触しているコレクタ領域(6)とを備え, 前記第1のゲート電極(12)と前記第2のゲート電極(12)と前記第3のゲート電極(12)は前記第1の電極(10)から絶縁されていて, 垂直断面において,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間にソース領域(3)は1つだけ配置されている,半導体素子。」「【請求項2】(削除)」「【請求項3】前記反ラッチアップ領域(4)は,前記ソース領域(3)よりも,前記ボディ領域(2)に対して,垂直方向に深く延びている,請求項1に記載の半導体素子。」「【請求項4】(削除)」「【請求項5】(削除)」「【請求項6】(削除)」「【請求項7】(削除)」「【請求項8】(削除)」「【請求項9】(削除)」「【請求項10】(削除)」「【請求項11】(削除)」「【請求項12】(削除)」「【請求項13】前記第2の電極(11)と前記ベース領域(1)との間に配置された第1導電型の接触領域(5)をさらに備え,前記接触領域(5)は,最大ドープ濃度が前記ベース領域(1)の最大ドープ濃度より高い,請求項1に記載の半導体素子。」「【請求項14】(削除)」「【請求項15】前記ベース領域(1)と前記接触領域(5)との間,および/または前記ベース領域(1)と前記コレクタ領域(6)との間に配置された第1の導電型のフィールドストップ領域をさらに備える,請求項13に記載の半導体素子。」「【請求項16】前記第1の垂直トレンチ,前記第2の垂直トレンチ,および前記第3の垂直トレンチは半導体ボディの活性領域に配置され,前記半導体ボディ(40)は,エッジ終端構造を有する周辺領域をさらに備える,請求項1に記載の半導体素子。」「【請求項17】前記アノード領域(2a)は,前記主水平面(15)にまで延びている,請求項1に記載の半導体素子。」「【請求項18】前記アノード領域(2a)は,前記ボディ領域(2)の最大ドーピング濃度とは異なる最大ドーピング濃度を有する,請求項1に記載の半導体素子。」 2 取消理由の概要訂正前の請求項1ないし18に係る特許に対して平成28年11月1日付けで特許権者に通知した取消理由の要旨は,次のとおりである。「1 本件特許の下記の請求項に係る発明は,その出願前日本国内または外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから,特許法第29条第1項第3号に該当し,特許を受けることができない。 2 本件特許の下記の請求項に係る発明は,その出願前日本国内または外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。記甲1:特開2010-67901号公報甲2:特開2010-192597号公報甲3:特開2008-53648号公報甲4:特開平11-97715号公報甲5:特開2002-270842号公報甲6:特開2006-203131号公報甲7:特開2007-258617号公報甲8:特開2010-177629号公報甲9:特開2010-199559号公報甲10:特開2007-329270号公報甲11:米国特許出願公開第2007/0152268号明細書甲12:特開2010-267863号公報甲13:特開2010-161335号公報甲14:特開2007-258363号公報 A 本件特許発明特許第5859319号(以下「本件特許」という。)の請求項1?18に係る発明(以下,それぞれ,「本件特許発明1?18」という。)は,それぞれ,その特許請求の範囲の請求項1?18に記載された事項により特定される通りのものである。 B 甲1に基づく取消理由 (1)本件特許発明1について ……(中略)…… (13)甲1に基づく取消理由のまとめ以上から,本件特許発明1,本件特許発明2,本件特許発明4,本件特許発明5,本件特許発明13,本件特許発明14,及び,本件特許発明17は,甲1に記載された発明であるから,特許法第29条第1項第3号に該当し,特許を受けることができない。仮にそうでないとしても,本件特許発明1,本件特許発明2,本件特許発明4,本件特許発明5,本件特許発明13,本件特許発明14,及び,本件特許発明17は,甲2記載の技術または甲14記載の技術と,周知技術を参酌すれば,引用発明1に基づいて当業者が容易に発明をすることができたものと認められ,特許法第29条第2項の規定により特許を受けることができない。また,本件特許発明3,本件特許発明6ないし本件特許発明12,本件特許発明16,及び,本件特許発明18は,甲2記載の技術または甲14記載の技術と,周知技術を参酌すれば,引用発明1に基づいて当業者が容易に発明をすることができたものと認められ,特許法第29条第2項の規定により特許を受けることができない。 C 甲2に基づく取消理由 (1)本件特許発明1について ……(中略)…… (13)甲2に基づく取消理由のまとめ以上から,本件特許発明1ないし本件特許発明5,本件特許発明13,本件特許発明15,及び,本件特許発明17は,甲2に記載された発明であるから,特許法第29条第1項第3号に該当し,特許を受けることができない。仮にそうでないとしても,本件特許発明1ないし本件特許発明5,本件特許発明13,本件特許発明15,及び,本件特許発明17は,甲2記載の技術または甲14記載の技術と,周知技術を参酌すれば,引用発明2に基づいて当業者が容易に発明をすることができたものと認められ,特許法第29条第2項の規定により特許を受けることができない。また,本件特許発明6ないし本件特許発明12,本件特許発明16,及び,本件特許発明18は,甲2記載の技術または甲14記載の技術と,周知技術を参酌すれば,引用発明2に基づいて当業者が容易に発明をすることができたものと認められ,特許法第29条第2項の規定により特許を受けることができない。 D 甲3に基づく取消理由 (1)本件特許発明1について ……(中略)…… (13)甲3に基づく取消理由のまとめ以上から,本件特許発明1ないし本件特許発明18は,甲2記載の技術または甲14記載の技術と,周知技術を参酌すれば,引用発明3に基づいて当業者が容易に発明をすることができたものと認められ,特許法第29条第2項の規定により特許を受けることができない。 E 甲4に基づく取消理由 (1)本件特許発明1について ……(中略)…… (13)甲4に基づく取消理由のまとめ以上から,本件特許発明1ないし本件特許発明18は,甲14記載の技術と,周知技術を参酌すれば,引用発明4に基づいて当業者が容易に発明をすることができたものと認められ,特許法第29条第2項の規定により特許を受けることができない。 3 本件特許は,特許請求の範囲の記載が下記の点で不備のため,特許法第36条第6項第1号及び第6項第2号に規定する要件を満たしていない。記 (1)請求項9?11に対して ……(中略)…… よって,請求項9に係る発明は,本件特許明細書の発明の詳細な説明に記載したものでないから,特許請求の範囲の請求項9の記載は特許法第36条第6項第1号に規定する要件を満たしていない。以上は,請求項9を引用する請求項10及び請求項11についても同様である。 (2)請求項5?11に対して ……(中略)…… 以上から,請求項5,及び,請求項5を引用する請求項6?11に係る発明は明確でないから,当該各請求項の記載は特許法第36条第6項第2号に規定する要件を満たしていない。 (3)請求項12に,「前記第3のゲート電極(12)は前記第1のゲート電極(12)に電気接続されている」と記載されている。 ……(中略)…… よって,請求項12に係る発明は明確でないから,特許請求の範囲の請求項12の記載は特許法第36条第6項第2号に規定する要件を満たしていない。 (4)請求項16には「縁終端構造を有する周辺領域をさらに備える」と記載されている。これに対して,本件特許明細書の段落【0037】には「半導体素子100は……エッジ終端構造を有する周辺領域と,を有する垂直パワー半導体素子である。」という記載はあるものの,前記「縁終端構造」という記載はない。このように,請求項16と本件特許明細書とで技術用語が整合していないため,請求項16に係る発明の技術的な意義を明確に把握することができない。よって,請求項16に係る発明は明確でないから,特許請求の範囲の請求項16の記載は特許法第36条第6項第2号に規定する要件を満たしていない。」 3 新規性・進歩性について (1)各甲号証の記載ア甲第1号証甲第1号証(特開2010-67901号公報)には,「半導体装置とその製造方法」(発明の名称)について記載されているところ,その段落【0012】?【0017】,段落【0025】及び図1を参照すると,甲第1号証には,下記の発明(以下「引用発明1」という。)が記載されていると認められる。「下側に形成されているn型のドリフト層26と,上面(第1表面)12aとを備える半導体基板12と, 前記半導体基板12の上面12aに形成されている上部電極64と, を備える半導体装置10であって, 前記半導体装置10は,縦断面において, 前記半導体基板12のIGBT領域20に形成され,壁面に形成された絶縁膜32によって前記ドリフト層26とは分離されるゲート電極34を内部に備える複数のトレンチ30と, 前記半導体基板12のダイオード領域40に形成され,壁面に形成された絶縁膜52によって,前記ドリフト層26とn型不純物濃度が略等しいカソードドリフト層46とは分離されるトレンチ電極54を内部に備える複数のトレンチ50と, 前記IGBT領域20の隣合うトレンチ30の間に,前記絶縁膜32と接するように前記トレンチ30の下端より浅い位置まで形成されているｐ型のボディ領域24と, 前記上部電極64とオーミック接触し,前記隣合うトレンチ30の間に,両側の前記トレンチ30の前記絶縁膜32と接するように前記ボディ領域24の上側に形成されているn型のエミッタ領域22と, 前記上部電極64とオーミック接触し,前記隣合うトレンチ30の間に形成され,前記ボディ領域24の他部よりもｐ型不純物濃度が高いボディコンタクト領域24aと, 前記ダイオード領域40の,隣合う前記トレンチ50の間,及び,前記トレンチ30と前記トレンチ50の間に,前記IGBT領域20の前記ボディ領域24より浅い位置まで形成されているｐ型のアノード層42と, 前記アノード層42の前記上面12aに臨む領域に形成され,前記アノード層42の他部よりｐ型不純物濃度が高く,前記上部電極64とオーミック接触するアノードコンタクト領域42aと, 前記半導体基板12の下面12b上に形成されて,前記IGBT領域20において前記ドリフト層26の下側の前記下面12bに臨む領域に形成されるｐ型のコレクタ層28,及び,前記ダイオード領域40において前記カソードドリフト層46の前記下面12bに臨む領域に形成されるn型不純物濃度が高いカソードコンタクト層48と,それぞれオーミック接触する下部電極60と, を備える半導体装置10。」イ甲第2号証甲第2号証(特開2010-192597号公報)には,「半導体装置,スイッチング装置,及び,半導体装置の制御方法。」(発明の名称)について記載されているところ,その段落【0017】?【0020】及び図1を参照すると,甲第2号証には,下記の発明(以下「引用発明2」という。)が記載されていると認められる。「n型の低濃度ドリフト層26aを有し,上面12aを備える半導体基板12と, 前記半導体基板12の上面12aに形成されている上部電極64と, を備える半導体装置10であって, 前記半導体基板12はさらに,縦断面において, 前記半導体基板12のIGBT領域20に形成され,壁面に形成された絶縁膜32によって前記低濃度ドリフト層26aとは分離されるゲート電極34を内部に備える複数のトレンチ30と, 前記半導体基板12のダイオード領域40に形成され,壁面に形成された絶縁膜52によって,前記低濃度ドリフト層26aとn型不純物濃度が略等しいカソードドリフト層46とは分離されるトレンチ電極54を内部に備える複数のトレンチ50と, 前記IGBT領域20の隣合うトレンチ30の間に,前記絶縁膜32と接するように前記トレンチ30の下端より浅い位置まで形成されているｐ型不純物濃度が低い低濃度ボディ領域24bと, 前記上部電極64とオーミック接触し,前記隣合うトレンチ30の間に,両側の前記トレンチ30の前記絶縁膜32と接するように前記低濃度ボディ領域24bの上側に形成されているn型のエミッタ領域22と, 前記上部電極64とオーミック接触し,前記隣合うトレンチ30の間に形成され,ｐ型不純物濃度が高いボディコンタクト領域24aと, 前記ダイオード領域40の,隣合う前記トレンチ50の間,及び,前記トレンチ30と前記トレンチ50の間に,前記低濃度ボディ領域24bと略同じ深さまで形成されており,ｐ型不純物濃度が低い低濃度アノード層42bと, 前記低濃度アノード層42bの前記上面12aに臨む領域に形成され,ｐ型不純物濃度が高く,前記上部電極64とオーミック接触するアノードコンタクト領域42aと, 前記半導体基板12の下面12bに臨み,前記IGBT領域20において,n型不純物濃度が高いバッファ層26bを介して前記低濃度ドリフト層26aの下側に形成されるｐ型のコレクタ層28,及び,前記ダイオード領域40において,前記カソードドリフト層46の下側に形成され,高濃度のn型不純物濃度が当該バッファ層26bと略等しく当該バッファ層26bと連続するカソードコンタクト層48と,それぞれオーミック接触する下部電極60と, を備え, 前記ダイオード領域40の前記トレンチ50の下端近傍の前記絶縁膜52と接するカソードドリフト層46内に,n型不純物濃度が前記カソードドリフト層46のn型不純物濃度より高い高濃度領域47を有する半導体装置10。」ウ甲第3号証甲第3号証(特開2008-53648号公報)には,「絶縁ゲート型半導体装置及びその製造方法」(発明の名称)について記載されているところ,その段落【0028】?【0034】と図1,及び,段落【0062】?【0066】と図10を参照すると,甲第3号証には,下記の発明(以下「引用発明3」という。)が記載されていると認められる。「第1主面(上主面)及び第2主面(下主面)を有しているN型不純物を含むN^(-)基板1と, 前記第1主面の上に設けられたエミッタ電極11と, を備える絶縁ゲート型の半導体装置であって, 前記絶縁ゲート型の半導体装置の断面において, 前記N^(-)基板1のIGBT領域A及びダイオード領域Bにおいて,前記第1主面側の近傍に選択的に設けられ,前記エミッタ電極11と電気的に接続されるP型の不純物を拡散したPベース層2と, 前記N^(-)基板1のIGBT領域Aに前記第1主面から前記Pベース層2を貫通するように設けられ,内面を覆うように形成されたゲート絶縁膜7を介してポリシリコンからなる導電膜8が埋め込まれた複数の第1の溝6と, 前記N^(-)基板1のダイオード領域Bに前記第1主面から前記Pベース層2を貫通するように設けられ,内面を覆うように形成されたゲート絶縁膜7を介してポリシリコンからなる導電膜8が前記エミッタ電極11と電気的に接続するように埋め込まれた複数の第2の溝10と, 前記IGBT領域Aにおいて,前記N^(-)基板1の第1主面側で,隣合う前記第1の溝6の間の前記Pベース層2内の前記第1の溝6の近傍に選択的に設けられ,前記エミッタ電極11と電気的に接続される高濃度のN型不純物が拡散されているN型のエミッタ層3と, 前記エミッタ層3及び前記第1の溝6の上に設けられている層間膜9と, 前記IGBT領域Aの前記N^(-)基板1の第2主面の近傍に設けられている,P型の不純物を含むコレクタP層5と, 前記ダイオード領域Bの前記N^(-)基板1の第2主面の近傍に設けられている,N型の不純物を含むカソードN層4と, 前記N^(-)基板1の第2主面に設けられ,前記コレクタP層5及び前記カソードN層4を覆い,これらの層と電気的に接続されるコレクタ電極12と, を備える絶縁ゲート型の半導体装置。」エ甲第4号証甲第4号証(特開平11-97715号公報)には,「半導体装置」(発明の名称)について記載されているところ,その段落【0033】?【0045】,及び,図7?図11を参照すると,甲第4号証には,下記の発明(以下「引用発明4」という。)が記載されていると認められる。「一方の表面を有し,IGBT領域とダイオード領域とに分割されているn- 型ベース層2と前記一方の表面の上に設けられ,IGBTでカソード,ダイオードでアノードとなる側の電極であるK/A電極34と, を備える半導体装置であって, 前記半導体装置の断面において, 前記IGBT領域の前記n- 型ベース層2の前記一方の表面に形成されるｐ型ベース層31と, 前記ｐ型ベース層31表面に選択的に形成されるn+ 型ソース層32と, 前記ダイオード領域の前記n- 型ベース層2の前記一方の表面に形成されるｐ+ 型エミッタ層3と, 前記IGBT領域において,前記n+ 型ソース層32及び前記ｐ型ベース層31を貫通して前記n- 型ベース層2の途中の深さまで選択的に形成され,ゲート絶縁膜22を介して,ゲート電極として機能するポリシリコン充填材23が埋め込まれている複数の溝21と, 前記ダイオード領域において,前記ｐ+ 型エミッタ層3を貫通して前記n- 型ベース層2の途中の深さまで選択的に形成され,ゲート絶縁膜22を介してポリシリコン充填材23が埋め込まれている複数の溝21と, 前記n- 型ベース層2の他方の表面のうち,前記IGBT領域に形成されたｐ+ 型コレクタ層33と, 前記n- 型ベース層2の他方の表面のうち,前記ダイオード領域に形成されたn+ 型エミッタ層1と, 前記ｐ+ 型コレクタ層33及び前記n+ 型エミッタ層1上に形成され,IGBTでアノード,ダイオードでカソードとなる側の電極35であるA/K電極35と, を備える半導体装置。」オ甲第5号証甲第5号証(特開2002-270842号公報)には,以下の事項が記載されている(下線は参考のため当審において付したもの。以下同様。)。 (ア)「【0010】先ず第1の実施形態を,トレンチゲート構造を有するIGBTについて示す図1乃至図8により説明する。 ……(中略)…… 【0013】さらに,トレンチ16の上縁部とｐ^(+)型不純物領域15との間のｐ型不純物層14の上部には,所定の不純物を所定深さにまでイオン注入することにより形成された所定の等形状の複数のn^(+)型ソース領域となるn^(+)型不純物領域19が,トレンチ16の延在方向に沿うと共に,トレンチ16の長さと略等しい範囲に等間隔に形成されている。なお,各n^(+)型不純物領域19は片端部がｐ^(+)型不純物領域15の上部に設けられ,他端部がトレンチ16の外側壁に接するように設けられている。」 (イ)「【0029】図9において,26は,ｐ型不純物層14の上部に所定の不純物をイオン注入するようにして形成されたｐ^(+)型ベース領域となるｐ^(+)型不純物領域であり,このｐ^(+)型不純物領域26は,ストライプ状に形成されていると共に,隣り合うｐ^(+)型不純物領域26の間に設けられるトレンチ16の外側壁に先端が当接するように突出する凸状域27を備えている。」 (ウ)「【0038】さらに,ｐ^(+)型不純物領域26が低抵抗化することにより,n^(+)型不純物領域19,ｐ型不純物層14,n^(-)型エピタキシャル層13によって形成される寄生NPNトランジスタの動作,すなわちラッチアップ現象を起こり難くすることができる。」 (エ)図4には,ｐ^(+)型不純物領域15は,上面からｐ型不純物層14に向かって延び,n^(+)型ソース領域となるn^(+)型不純物領域19よりも前記ｐ型不純物層14に向かって下に延びていることが記載されている。 (オ)図9には,トレンチゲート構造を有するIGBTにおいて,ｐ^(+)型ベース領域となるｐ^(+)型不純物領域26を,当該領域26に隣接するn^(+)型ソース領域となるn^(+)型不純物領域19よりも垂直方向に深く延びて形成することが記載されている。カ甲第6号証甲第6号証(特開2006-203131号公報)には,以下の事項が記載されている。「【0045】本実施形態では,平面パターンとして6角形や4角形セル等の多角形セル構造を有する半導体装置において,2ndエミッタN^(+)型ソース層6を設けた構造になっている。このような多角形セル構造の半導体装置においては,図4に示されるように,各トレンチ7に隣接する1ｓｔエミッタN^(+)型ソース層5上に2ndエミッタN^(+)型ソース層6が形成された状態になっている。そして,トレンチ7に隣接する1ｓｔエミッタN^(+)型ソース層5上に形成された2ndエミッタN^(+)型ソース層6が,隣のトレンチ7に隣接する1ｓｔエミッタN^(+)型ソース層5上に形成された2ndエミッタN^(+)型ソース層6と一体になっていない。つまり,トレンチ7間には,2ndエミッタN^(+)型ソース層6が形成されていないP+型コンタクト領域4aが露出した状態になっているのである。」キ甲第7号証甲第7号証(特開2007-258617号公報)には,以下の事項が記載されている。 (ア)「【0001】本発明は,トレンチ構造のトランジスタが半導体基板上に形成される半導体装置に関する。」 (イ)「【0020】また,図1(b)及び図1(c)に示すように,半導体装置1では,コレクタｐ+層55の上にn+層56が形成され,更に,n^(+)層56の上にn^(-)層57(半導体層)が形成されている。また,n^(-)層57の上には,ベースｐ^(-)層58(ベース半導体層)が形成され,更に,図1(c)に示すように,そのベースｐ^(-)層58の表面には,上述したように,エミッタn+領域2のうちの桟部分2-1が選択的に形成され,残りのベースｐ^(-)層58の表面には,ベースｐ^(-)層58よりも不純物濃度が高いｐ^(+)領域3が形成されている。また,図1(b)に示すように,ｐ^(+)領域3は,エミッタn^(+)領域2の桁部分2-2とベースｐ^(-)層58との間にも形成されている。なお,エミッタn^(+)領域2の桟部分2-1と桁部分2-2の深さは等しく,ｐ^(+)領域3はエミッタn^(+)領域2よりも深い位置まで形成されている。また,エミッタn^(+)領域2の表面からn^(-)層57までトレンチ52が形成され,そのトレンチ52の内側にはゲート絶縁膜59が形成され,さらにその内側にはゲート電極60が形成されている。また,トレンチ52上部には桟部分2-1に対応する部分を覆う幅で絶縁膜61が形成され,エミッタn^(+)領域2,ｐ^(+)領域3,及び絶縁膜61の上にはエミッタ電極62が形成されている。また,コレクタｐ^(+)層55の下面にはコレクタ電極63が形成されている。」 (ウ)図1(c)には,トレンチ構造のトランジスタにおいて,ベースｐ^(-)層58よりも不純物濃度が高いｐ^(+)領域3を,当該ｐ^(+)領域3に隣接するエミッタn^(+)領域2の桟部分2-1よりも垂直方向に深く延びて形成することが記載されている。ク甲第8号証甲第8号証(特開2010-177629号公報)には,以下の事項が記載されている。「【0017】図2に示される通り本実施形態ではコンタクト溝30がソース領域24を貫通してベース領域32にまで達している。そして,ベース領域32には,コンタクト溝30内に形成された導電層31と接してラッチアップ抑制領域34が形成される。ラッチアップ抑制領域34はｐ型の半導体層であって,前述のベース領域32よりは不純物濃度が高くなるように不純物注入が行われる領域である。ラッチアップ抑制領域34は導電層31を介してソース電極68と接続される。ゆえに,後述するとおり,ラッチアップ抑制領域34によりベース領域32の抵抗を低減することができる。」ケ甲第9号証甲第9号証(特開2010-199559号公報)には,以下の事項が記載されている。 (ア)「【0059】本実施形態に係る半導体装置は,第1主面及び第2主面を有する第1導電型の半導体基板に,縦型のIGBT素子及び該IGBT素子に逆並列に接続された縦型のFWD素子(すなわちRC-IGBT素子)と,IGBT素子に流れる電流に比例した電流が流れるとともに,FWD素子に流れる電流に比例した電流が流れる縦型のセンス素子が構成されたものである。」 (イ)「【0068】図3に示すように,ベース領域20aは,並設方向端部のベース領域20cを除く領域であって,互いに隣接するベース領域20のうちの一方の領域であり,その第1主面10a側表層には,半導体基板10よりも不純物濃度の高い第1領域として,ゲート電極21(トレンチ内の絶縁膜)の側面部位に隣接するn導電型(n+)のエミッタ領域22と,ｐ導電型(ｐ+)のベースコンタクト領域23とが,長手方向に沿ってそれぞれ選択的に形成されている。【0069】なお,エミッタ領域22は,トレンチ構造のゲート電極21に隣接しつつ長手方向に沿って延びており,深さ0.5μm程度,不純物濃度が1×10^(20)cm^(-3)程度となっている。ベースコンタクト領域23aも,長手方向に沿って延びており,深さ1.0μm程度,不純物濃度が3×10^(19)cm^(-3)程度となっている。このベース領域20aに形成されたベースコンタクト領域23は,ラッチアップの抑制と,センス素子32がFWD動作する際にアノードとして機能することを目的とするものである。」 (ウ)図3には,トレンチ構造のIGBTにおいて,ベースコンタクト領域23を,当該ベースコンタクト領域23に隣接するn導電型(n+)のエミッタ領域22よりも垂直方向に深く延びて形成することが記載されている。コ甲第10号証甲第10号証(特開2007-329270号公報)には,以下の事項が記載されている。 (ア)「【0026】図1に示すように,本実施形態のIGBTは,図7に示される構造のIGBTと同様に,トレンチゲート構造であって,半導体基板表面1aに対してストライプ状にゲート電極8が配置されており,ゲート電極8の長手方向において,複数のP型ベース層5が離間して配置されることで,短冊形のセル20が複数配置された,いわゆる短冊形セル構造である。なお,図1中のX軸,Y軸およびZ軸は,それぞれ,ゲート電極8の長手方向,ゲート電極8の長手方向に垂直な横方向および半導体基板1の厚さ方向に平行である。」 (イ)「【0046】これに対して,本実施形態の場合,各セル20のP型ベース層5同士は,P^(+)型ボディ層10によって連結されているため,図5に示すように,抵抗23の端部23a同士が電気的に接続された状態となる。このため,図5に示すように,各セル20におけるベース・エミッタ間電圧Vbe1,Vbe2の関係は,基本的に,Vbe1=Vbe2であり,IGBTの状態が,図7に示す構造のときでは,セル20に流れる電流量が不均一になるような条件下になった場合でも,各セル20におけるベース・エミッタ間電圧Vbe1,Vbe2が,強制的に等しくなるように,電流,電圧が変化するので,ホール電流の不均一が抑制される。言い換えると,一時的に,セル20に流れる電流量が不均一になっても,P^(+)型ボディ層10を介して,セル間で余剰分の電流が流れるため,各セル20での電流集中が回避される。【0047】したがって,本実施形態によれば,図7に示す構造と比較して,各セル20のベース・エミッタ間電圧Vbeが所定電圧値を越えるのを抑制することができる。この結果,寄生トランジスタ22のラッチアップを抑制でき,IGBTが破壊に至るのを抑制することができる。」 (ウ)図2には,トレンチゲート構造のIGBTにおいて,P^(+)型ボディ層10を,当該P^(+)型ボディ層10に隣接するN^(+)型エミッタ層9よりも垂直方向に深く延びて形成することが記載されている。サ甲第11号証甲第11号証(米国特許出願公開第2007/0152268号明細書)には,以下の事項が記載されている。 “[0007] A semiconductor body has a p-conducting collector zone 1 provided with a metallization 13, on which collector zone a first, n-conducting body zone (drift zone)2 and a second, p-conducting body zone 3 are provided successively. An n-conducting emitter zone 4 is embedded into the p-conducting body zone 3. IGBT cells are illustrated in the present example, so that two emitter zones 4 are correspondingly present. [0008] Trenches 5, 6 penetrate through the emitter zone 4 and the p-conducting body zone 3, and reach right into the n-conducting body zone. Said trenches 5, 6 are lined with an insulating layer 7 made of silicon dioxide for example, the insulating layer acting as gate oxide. The interior of the trenches 5, 6 is filled with a polycrystalline silicon that forms a gate electrode 8. The gate electrode 8 is covered with an insulating layer 10 made of, for example, silicon dioxide, silicon nitride or made of amorphous silicon carbide, with the result that the conductive material 8 is electrically isolated from a metallization serving as emitter contact 11 on a main surface 9. …… [0011] In the example of FIG. 2, the distance between two cells is extended by an optional additional trench 14 without an emitter zone, while in the examples of FIGS.3 and 4 a relatively wide p-conducting zone 15 (p-float) is located between the corresponding two cells, which zone may overlap the trench edge with a bulge 17. In the example of FIG. 4, additionally relative to the example of FIG.3, the conductive materials 8 in the trenches 5, 6 of the adjacent cells are also connected to one another by means of a conductor layer 16. The insulating layer 7 may, if appropriate, also be made thicker at the side remote from the emitter zone 4.” (抄訳:[0007]半導体構造体は,金属配線13が設けられたｐ型コレクタ領域1を有し,このコレクタ領域上に,まずn型ボディ領域(ドリフト領域)2と,第2のｐ型ボディ領域3が順次連続して設けられている。n型エミッタ領域4は,ｐ型ボディ領域3内に埋め込まれている。本実施例では,IGBTセルが図示されており,2個のエミッタ領域4がこれに対応して存在する。 [0008]トレンチ5,6は,エミッタ領域4及びｐ型ボディ領域3を貫通し,n型ボディ領域の右側に到達する。前記トレンチ5,6は,例えば,ゲート酸化物として機能する二酸化シリコンからなる絶縁層7で内張りされている。トレンチ5,6の内部には,ゲート電極8を形成する多結晶シリコンが充填されている。ゲート電極8は,例えば,二酸化シリコン,窒化シリコン,またはアモルファスシリコンカーバイドから形成される絶縁層10で覆われ,その結果,導電材料8は,主表面9上でエミッタコンタクト11として機能するメタライゼーションから電気的に分離される。 ……(中略)…… [0011]図2の例では,2個のセルの間の距離は,エミッタ領域を有しない任意選択で追加されるトレンチ14によって拡がっているが,図3及び図4の例においては,比較的広いｐ型領域15(ｐ型フロート)が対応する2つのセル間に配置され,この領域は,丸く出っ張った部分17を有するトレンチエッジとオーバーラップしてもよい。図4の例では,図3の例と対比して,隣接するセルのトレンチ5,6内の導電材料8が,導体層16を介して互いに接続されている。絶縁層7は,適切であれば,エミッタ領域4から遠い側で厚くしてもよい。) シ甲第12号証甲第12号証(特開2010-267863号公報)には,以下の事項が記載されている。「【0021】 (第1実施形態) 本発明の第1実施形態について説明する。図1は,本実施形態にかかるIGBTとダイオードとが一体化された半導体装置の断面図である。以下,この図を参照して,本実施形態にかかるIGBTを有する半導体装置について説明する。【0022】図1に示す半導体装置は,IGBTとダイオードとが一体化されたものである。半導体装置のうちのセル領域にIGBTおよびダイオードが形成され,その外周を囲むように備えられる外周領域に耐圧構造が形成されているが,図1ではセル領域の一部,具体的にはIGBT形成領域とダイオード形成領域の境界位置近傍についてのみ図示してある。【0023】図1に示されるように,ｐ^(++)型コレクタ層1aおよびn^(++)型カソード層(第1導電型層)1bの表面に,高濃度のn型不純物層で構成されたFS層(フィールドストップ層)2aが備えられていると共に,このFS層2aの上にｐ^(++)型コレクタ層1aおよびn^(++)型カソード層1bやFS(フィールドストップ)層2aよりも低不純物濃度で構成されたn-型ドリフト層2が備えられている。」ス甲第13号証甲第13号証(特開2010-161335号公報)には,以下の事項が記載されている。 (ア)「【0050】 (第1実施形態) 本発明の第1実施形態について説明する。図1は,本実施形態にかかるIGBTとダイオードが一体化された半導体装置の断面構造を示した断面模式図である。以下,この図を参照して,本実施形態にかかるIGBTを有する半導体装置について説明する。【0051】図1に示すように,本実施形態の半導体装置には,IGBTが備えられるセル領域とその外周を囲むように構成された外周領域が形成されている。ｐ^(++)型コレクタ層1aおよびn^(++)型カソード層(第1導電型層)1bの表面に,高濃度のn型不純物層で構成されたFS層(フィールドストップ層)2aが備えられていると共に,このFS層2aの上にｐ^(++)型コレクタ層1aおよびn^(++)型カソード層1bやFS層2aよりも低不純物濃度で構成されたn-型ドリフト層2が備えられている。」 (イ)「【0059】また,セル領域におけるダイオード形成領域では,n^(++)型カソード層1bと対応する位置においてトレンチ4が形成されていないため,ｐ型ベース領域3をアノードとし,n^(-)型ドリフト層2,n^(+)型FS層2aおよびn^(++)型カソード層1bをカソードとして,PN接合によるダイオードが構成されている。このダイオードにおけるアノードとなるｐ型ベース領域3は,上部電極12と電気的に接続されており,カソードの一部となるn^(++)型カソード層1bは,下部電極14と電気的に接続されている。【0060】このため,IGBTとダイオードとは,エミッタとアノードとが電気的に接続されると共に,コレクタとカソードとが電気的に接続されることで,同一チップにおいて互いに並列接続された構造とされている。【0061】一方,外周領域においては,n^(-)型ドリフト層2の表層部において,セル領域の外周を囲むようにｐ型ベース領域3よりも深くされたｐ型拡散層20が形成されていると共に,更にｐ型拡散層20の外周を囲むようにｐ型ガードリング層21が多重リング構造として形成されている。各ｐ型ガードリング層21は,層間絶縁膜10に形成されたコンタクトホール10cを通じて,各ｐ型ガードリング層21と対応して配置された外周電極22に対して電気的に接続されている。各外周電極22は,互いに電気的に分離されており,ｐ型ガードリング層21と同様に多重リング構造とされている。」セ甲第14号証甲第14号証(特開2007-258363号公報)には,以下の事項が記載されている。 (ア)「【0024】図1に示すように,本実施形態に係る半導体装置100は,トレンチゲート構造のFS(フィールドストップ)型IGBT(Insulated Gate Bipolar Transistor)とFWD(Free Wheeling Diode)を同一の半導体基板に形成してなる半導体装置100である。【0025】半導体基板101は,ドリフト層となるN導電型(N-)のFZウエハであり,例えば濃度が1×10^(14)cm^(-3)程度である。この半導体基板101の第1主面側表層には,IGBTの形成領域において,第1半導体領域であるP導電型(P)のベース領域102が選択的に形成されている。【0026】ベース領域102には,半導体基板101の第1主面よりベース領域102を貫通し,底面が半導体基板101に達するトレンチ103が選択的に形成されている。本実施形態においては,直径略1μm,深さ略5μmのトレンチ103が形成されている。そして,トレンチ底面及び側面上に形成されたゲート絶縁膜104(例えば酸化膜)を介して,トレンチ103内に例えば濃度が1×10^(20)cm^(-3)程度のポリシリコンが充填され,第1電極であるゲート電極105が構成されている。」 (イ)「【0028】ここで,ベース領域102は,トレンチ103により,エミッタ領域106を含み,エミッタ電極107と電気的に接続された複数の第1領域102aと,エミッタ領域106を含まない複数の第2領域102bとに区画されている。本実施形態においては,エミッタ領域106が,トレンチ103によって区画された複数のベース領域102のうち,互いに隣接するベース領域102の一方のみに形成されている。すなわち,隣り合う第1領域102aの間に,1つの第2領域102bが配設されている。換言すれば,第1領域102aと第2領域102bが交互に配設されている。そして,複数の第2領域102bのうち,図1に示すように,一部の第2領域102bがエミッタ電極107と電気的に接続されている。この点を本実施形態の半導体装置100は特徴とする。この特徴点の効果については後述する。なお,エミッタ電極107と電気的に接続されない第2領域102b上には絶縁膜(図示略)が配置され,エミッタ電極107と接続しないように構成されている。 ……(中略)…… 【0030】また,ベース領域102のうち,エミッタ電極107と電気的に接続される領域(第1領域102aの全てと,第2領域102bの一部)には,第1主面側表層にP導電型(P+)のコンタクト領域108,109が選択的に形成されている。なお,コンタクト領域108が第1領域102aに形成されたものであり,コンタクト領域109が第2領域102bに形成されたものである。本実施形態において,コンタクト領域108,109は,ともに厚さ0.8μm程度,濃度が1×1019cm-3程度である。」 (ウ)「【0032】また,本実施形態においては,図1に示すように,ドリフト層としての半導体基板101とコレクタ層110及びカソード層111との間に,第6半導体領域であるN導電型(N)のフィールドストップ層112が形成されている。このようにトレンチゲート構造のIGBTとして,空乏層を止めるフィールドストップ層112を備えたIGBTを採用すると,他のトレンチ構造(パンチスルー型,ノンパンチスルー型)に比べて,半導体基板101(半導体装置100)の厚さを薄くすることができる。したがって,過剰キャリアが少なく,空乏層が伸びきった状態での中性領域の残り幅が少ないため,SW損失を低減することができる。なお,図1に示すベース領域102の表面(半導体基板101の第1主面)からコレクタ層110の表面(半導体基板101の第2主面)までの厚さは,略130μmである。【0033】次に,上記構成の半導体装置100におけるIGBTの動作を説明する。エミッタ電極107とコレクタ電極113間に所定のコレクタ電圧を,エミッタ電極107とゲート電極105間に所定のゲート電圧を印加する(すなわち,ゲートをオンする)と,第1領域102aのエミッタ領域106と半導体基板101との間の部分がN型に反転してチャネルが形成される。このチャネルを通じて,エミッタ電極107より電子が半導体基板101に注入される。そして,注入された電子により,コレクタ層110と半導体基板101が順バイアスされ,これによりコレクタ層110からホールが注入されて半導体基板101の抵抗が大幅に下がり,IGBTの電流容量が増大する。また,エミッタ電極107とゲート電極105間にオン状態で印加されていた,ゲート電圧を0V又は逆バイアス(すなわち,ゲートをオフする)と,N型に反転していたチャネル領域がP型の領域に戻り,エミッタ電極107からの電子の注入が止まる。この注入停止により,コレクタ層110からのホールの注入も止まる。その後,半導体基板101に蓄積されていたキャリア(電子とホール)が,それぞれコレクタ電極113とエミッタ電極107から排出されるか,又は,互いに再結合して消滅する。【0034】また,半導体装置100におけるFWDの動作を説明する。ベース領域102のうち,エミッタ電極107と電気的に接続された部分(第1領域102aと一部の第2領域102b)がFWDのアノード領域となり,エミッタ電極107がアノード電極も兼ねている。エミッタ電極107(アノード電極)と半導体基板101との間にアノード電圧(順バイアス)を印加し,アノード電圧が閾値を超えると,アノード領域(第1領域102aと一部の第2領域102b)と半導体基板101が順バイアスされ,ダイオードが導電する。エミッタ電極107(アノード電極)と半導体基板101との間に逆バイアスを印加すると,アノード領域より空乏層が半導体基板101側へ伸びることで,逆方向耐圧を保持することができる。」 (エ)図1には, ・P導電型のコンタクト領域108を,当該コンタクト領域108に隣接するエミッタ領域106よりも垂直方向に深く延びて形成すること・ドリフト層となるN導電型の半導体基板101の第1主面側表層にP導電型のベース領域102が形成され,前記ベース領域102は,内部にゲート電極105が充填されて当該ベース領域102を貫通する複数のトレンチ103により,エミッタ領域106及びP導電型のコンタクト領域108を含む第1領域102aと前記エミッタ領域106を含まない第2領域102bとに区画され,前記複数のトレンチ103内のゲート電極105は電圧「G」が印加される信号路により電気的に接続されていること, が記載されている。 (2)甲第1号証に基づく取消理由についてア本件発明1と引用発明1との対比本件発明1と引用発明1とを対比する。 (ア)引用発明1の「n型のドリフト層26」,「上面(第1表面)12a」及び「半導体基板12」は,それぞれ,本件発明1の「第1の導電型のベース領域(1)」,「主水平面(15)」及び「半導体ボディ(40)」に相当する。したがって,引用発明1の「下側に形成されているn型のドリフト層26と,上面(第1表面)12aとを備える半導体基板12」は,本件発明1の「第1の導電型のベース領域(1)と主水平面(15)とを備える半導体ボディ(40)」に相当する。 (イ)引用発明1の「前記半導体基板12の上面12aに形成されている上部電極64」は,本件発明1の「前記主水平面(15)上に配置された第1の電極(10)」に相当する。 (ウ)引用発明1の「前記半導体基板12のIGBT領域20に形成され,壁面に形成された絶縁膜32によって前記ドリフト層26とは分離されるゲート電極34を内部に備える複数のトレンチ30」は,少なくとも,「前記半導体基板12のIGBT領域20」と「前記半導体基板12のダイオード領域40」の境界上に設けられた「トレンチ30」と,当該境界上に設けられた「トレンチ30」と隣合う「トレンチ30」とを有すると認められる。そして,引用発明1の「前記半導体基板12のIGBT領域20に形成され,壁面に形成された絶縁膜32によって前記ドリフト層26とは分離されるゲート電極34を内部に備える複数のトレンチ30」のうち,前記「IGBT領域20」と前記「ダイオード領域40」の境界上に設けられた「トレンチ30」と隣合う「トレンチ30」は,本件発明1の「ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第1のゲート電極(12)を備える第1の垂直トレンチ(20)」に相当する。また,引用発明1の「前記半導体基板12のIGBT領域20に形成され,壁面に形成された絶縁膜32によって前記ドリフト層26とは分離されるゲート電極34を内部に備える複数のトレンチ30」のうち,前記「IGBT領域20」と前記「ダイオード領域40」の境界上に設けられた「トレンチ30」は,本件発明1の「ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第2のゲート電極(12)を備える第2の垂直トレンチ(21)」に相当する。 (エ)一方,引用発明1の「前記半導体基板12のダイオード領域40に形成され,壁面に形成された絶縁膜52によって,前記ドリフト層26とn型不純物濃度が略等しいカソードドリフト層46とは分離されるトレンチ電極54を内部に備える複数のトレンチ50」は,少なくとも,前記境界上に設けられた「トレンチ30」と隣合う「トレンチ50」とを有すると認められる。ここで,甲第1号証の段落【0017】には「ゲート電極34とトレンチ電極54は導通していない。」と記載されているから,前記「トレンチ電極54」は引用発明1において「ゲート電極」として機能しない。そうすると,引用発明1の「トレンチ電極54」と,本件発明1の「第3のゲート電極(12)」とは,「第3」の「電極」である点で共通する。したがって,引用発明1の「前記半導体基板12のダイオード領域40に形成され,壁面に形成された絶縁膜52によって,前記ドリフト層26とn型不純物濃度が略等しいカソードドリフト層46とは分離されるトレンチ電極54を内部に備える複数のトレンチ50」のうち,前記境界上に設けられた「トレンチ30」と隣合う「トレンチ50」と,本件発明1の「ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第3のゲート電極(12)を備える第3の垂直トレンチ(22)」とは,「ゲート誘電体領域(8)」によって「第1の導電型」の「領域」から「絶縁されている」第3の電極を備える「第3の垂直トレンチ(22)」である点で共通する。 (オ)引用発明1の「前記IGBT領域20の隣合うトレンチ30の間に,前記絶縁膜32と接するように前記トレンチ30の下端より浅い位置まで形成されているｐ型のボディ領域24」は,「前記トレンチ30の下端より浅い位置まで形成されている」ことで,「下側」の「n型のドリフト層26」との間で,ｐn接合を形成していると認められる。したがって,引用発明1の前記「ｐ型のボディ領域24」と,本件発明1の「第2の導電型であって,前記ベース領域(1)との間で第1のｐn接合(9)を形成していて,それぞれ,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間と,前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間に延びている,ボディ領域(2)」とは,「第2の導電型であって,前記ベース領域(1)との間で第1のｐn接合(9)を形成していて」,「前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間」に「延びている,ボディ領域(2)」である点で共通する。 (カ)引用発明1の「前記上部電極64とオーミック接触し,前記隣合うトレンチ30の間に,両側の前記トレンチ30の前記絶縁膜32と接するように前記ボディ領域24の上側に形成されているn型のエミッタ領域22」と,本件発明1の「前記第1の導電型であって,前記第1の電極(10)とオーミック接触していて,それぞれ,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間と,前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間に配置されている,ソース領域(3)」とは,「前記第1の導電型であって,前記第1の電極(10)とオーミック接触していて」,「前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間」に「配置されている,ソース領域(3)」である点で共通する。 (キ)引用発明1の「前記上部電極64とオーミック接触し,前記隣合うトレンチ30の間に形成され,前記ボディ領域24の他部よりもｐ型不純物濃度が高いボディコンタクト領域24a」と,本件発明1の「前記第2の導電型であって,それぞれ,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間と,前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間に配置され,前記第1の電極(10)とオーミック接触していて,最大ドープ濃度が前記ボディ領域(2)の最大ドープ濃度より高い,反ラッチアップ領域(4)」とは,「前記第2の導電型であって」,「前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間」に「配置され,前記第1の電極(10)とオーミック接触していて,最大ドープ濃度が前記ボディ領域(2)の最大ドープ濃度より高い」「領域」である点で共通する。 (ク)引用発明1の「前記ダイオード領域40の,隣合う前記トレンチ50の間,及び,前記トレンチ30と前記トレンチ50の間に,前記IGBT領域20の前記ボディ領域24より浅い位置まで形成されているｐ型のアノード層42」は,「前記IGBT領域20の前記ボディ領域24より浅い位置まで形成されている」ことで,「下側」の「n型のドリフト層26」と「n型不純物濃度が略等しいカソードドリフト層46」との間で,ｐn接合を形成していると認められる。また,前記「ｐ型のアノード層42」は,「アノードコンタクト領域42a」を介して間接的に「前記上部電極64とオーミック接触」していると認められる。したがって,引用発明1の「前記ダイオード領域40の,隣合う前記トレンチ50の間,及び,前記トレンチ30と前記トレンチ50の間に,前記IGBT領域20の前記ボディ領域24より浅い位置まで形成されているｐ型のアノード層42」と,本件発明1の「前記第2の導電型であって,前記ベース領域(1)との間でのみ整流ｐn接合を形成していて,それぞれ,前記第2の垂直トレンチ(21)と,前記第3の垂直トレンチ(22)に隣接し,前記第1の電極(10)とオーミック接触している,アノード領域(2a)」とは,「前記第2の導電型であって」,下側の「第1の導電型」の「領域」との「間でのみ整流ｐn接合を形成していて,それぞれ,前記第2の垂直トレンチ(21)と,前記第3の垂直トレンチ(22)に隣接」している「アノード領域(2a)」である点で共通する。 (ケ)引用発明1の「前記半導体基板12の下面12b上に形成されて,前記IGBT領域20において前記ドリフト層26の下側の前記下面12bに臨む領域に形成されるｐ型のコレクタ層28,及び,前記ダイオード領域40において前記カソードドリフト層46の前記下面12bに臨む領域に形成されるn型不純物濃度が高いカソードコンタクト層48と,それぞれオーミック接触する下部電極60」と,本件発明1の「前記第1の電極(10)の反対側に配置され,前記ベース領域(1)とオーミック接触している第2の電極(11)」とは,「前記第1の電極(10)の反対側に配置され」る「第2の電極(11)」である点で共通する。そして,引用発明1の「前記IGBT領域20において前記ドリフト層26の下側の前記下面12bに臨む領域に形成されるｐ型のコレクタ層28」は,前記「下部電極60」と「オーミック接触」しているから,本件発明1の「前記第2の導電型であって,前記第2の電極(11)とオーミック接触しているコレクタ領域(6)」に相当する。 (コ)甲第1号証の段落【0017】には,「半導体基板12の上面12aのうち,トレンチ30,50の上部には,絶縁膜62が形成されている。……半導体基板12の上面12aには,上部電極64が形成されている。上部電極64は,絶縁膜62を覆うように形成されている。上部電極64は,ゲート電極34及びトレンチ電極54から絶縁されている。」と記載されている。したがって,甲第1号証の上記記載事項と,本件発明1の「前記第1のゲート電極(12)と前記第2のゲート電極(12)と前記第3のゲート電極(12)は前記第1の電極(10)から絶縁されていて」とは,「前記第1のゲート電極(12)と前記第2のゲート電極(12)」と前記第3の電極は「前記第1の電極(10)から絶縁されて」いる点で共通する。 (サ)引用発明1において,「n型のエミッタ領域22」は,「縦断面において」,「前記隣合うトレンチ30の間に,両側の前記トレンチ30の前記絶縁膜32と接する」ように「形成されている」。すなわち,「n型のエミッタ領域22」は,「縦断面において」,「前記隣合うトレンチ30の間」に2つ配置されている。したがって,引用発明1の「n型のエミッタ領域22」が,「縦断面において」,「前記隣合うトレンチ30の間」に2つ配置されていることと,本件発明1において「垂直断面において,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間にソース領域(3)は1つだけ配置されている」こととは,「垂直断面において,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間にソース領域(3)」は「配置されている」点で共通する。イ一致点及び相違点以上から,本件発明1と引用発明1とは,以下の点で一致するとともに,以下の点で相違する。 <<一致点>> 「第1の導電型のベース領域(1)と主水平面(15)とを備える半導体ボディ(40)と, 前記主水平面(15)上に配置された第1の電極(10)と, を備える半導体素子であって, 前記半導体ボディ(40)はさらに,垂直断面において, ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第1のゲート電極(12)を備える第1の垂直トレンチ(20)と, ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第2のゲート電極(12)を備える第2の垂直トレンチ(21)と, ゲート誘電体領域(8)によって第1の導電型の領域から絶縁されている第3の電極を備える第3の垂直トレンチ(22)と, 第2の導電型であって,前記ベース領域(1)との間で第1のｐn接合(9)を形成していて,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に延びている,ボディ領域(2)と, 前記第1の導電型であって,前記第1の電極(10)とオーミック接触していて,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に配置されている,ソース領域(3)と, 前記第2の導電型であって,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に配置され,前記第1の電極(10)とオーミック接触していて,最大ドープ濃度が前記ボディ領域(2)の最大ドープ濃度より高い,領域と, 前記第2の導電型であって,下側の前記第1の導電型の領域との間でのみ整流ｐn接合を形成していて,それぞれ,前記第2の垂直トレンチ(21)と,前記第3の垂直トレンチ(22)に隣接している,アノード領域(2a)と, 前記第1の電極(10)の反対側に配置される第2の電極(11)と, 前記第2の導電型であって,前記第2の電極(11)とオーミック接触しているコレクタ領域(6)とを備え, 前記第1のゲート電極(12)と前記第2のゲート電極(12)と前記第3の電極は前記第1の電極(10)から絶縁されていて, 垂直断面において,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間にソース領域(3)は配置されている,半導体素子。」 <<相違点>> <<相違点1>> 本件発明1においては,「第3の垂直トレンチ(22)」が備える「第3のゲート電極(12)」は「前記ベース領域(1)」から絶縁され,「アノード領域(2a)」は「前記ベース領域(1)」との間でｐn接合を形成しているのに対して,引用発明1においては,「IGBT領域20」と「ダイオード領域40」の境界上に設けられた「トレンチ30」と隣合う「トレンチ50」が備える「トレンチ電極54」は「前記ドリフト層26とn型不純物濃度が略等しいカソードドリフト層46」から分離され,「ｐ型のアノード層42」は「前記ドリフト層26とn型不純物濃度が略等しいカソードドリフト層46」との間でｐn接合を形成している点。 <<相違点2>> 本件発明1は「前記第2の導電型であって,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に配置され,前記第1の電極(10)とオーミック接触していて,最大ドープ濃度が前記ボディ領域(2)の最大ドープ濃度より高い」という「反ラッチアップ領域(4)」を備えているのに対して,引用発明1の「前記上部電極64とオーミック接触し,前記隣合うトレンチ30の間に形成され,前記ボディ領域24の他部よりもｐ型不純物濃度が高いボディコンタクト領域24a」は,「反ラッチアップ領域」として機能するかどうか不明である点。 <<相違点3>> 本件発明1の「アノード領域(2a)」は「前記第1の電極(10)とオーミック接触し」ているのに対して,引用発明1の「ｐ型のアノード層42」は「前記上部電極64とオーミック接触するアノードコンタクト領域42a」を介して「前記上部電極64」と接続される点。 <<相違点4>> 本件発明1は「前記第1の電極(10)の反対側に配置され,前記ベース領域(1)とオーミック接触している第2の電極(11)」を備えるのに対して,引用発明1は「前記半導体基板12の下面12b上に形成され」る「前記カソードドリフト層46の前記下面12bに臨む領域に形成されるn型不純物濃度が高いカソードコンタクト層48」と「オーミック接触する下部電極60」を備える点。 <<相違点5>> 本件発明1の「第3の垂直トレンチ(22)」は「第3のゲート電極(12)」を備えるのに対して,引用発明1の「トレンチ30」と隣合う「トレンチ50」は「トレンチ電極54を内部に備える」点。 <<相違点6>> 本件発明1の「ボディ領域(2)」は,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に加えて,「前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間」にも延びているのに対して,引用発明1の「ｐ型のボディ領域24」は,「前記IGBT領域20の隣合うトレンチ30の間」に形成され,「IGBT領域20」と「ダイオード領域40」の境界上に設けられた「トレンチ30」と当該境界上に設けられた「トレンチ30」と隣合う「トレンチ50」との間には形成されない点。 <<相違点7>> 本件発明1の「ソース領域(3)」は,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に加えて,「前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間」にも配置されているのに対して,引用発明1の「n型のエミッタ領域22」は,「前記隣合うトレンチ30の間」に形成され,「IGBT領域20」と「ダイオード領域40」の境界上に設けられた「トレンチ30」と当該境界上に設けられた「トレンチ30」と隣合う「トレンチ50」との間には形成されない点。 <<相違点8>> 本件発明1の「反ラッチアップ領域(4)」は,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に加えて,「前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間」にも配置されているのに対して,引用発明1の「ボディコンタクト領域24a」は,「前記隣合うトレンチ30の間」に形成され,「IGBT領域20」と「ダイオード領域40」の境界上に設けられた「トレンチ30」と当該境界上に設けられた「トレンチ30」と隣合う「トレンチ50」との間には形成されない点。 <<相違点9>> 本件発明1の「ソース領域(3)」は「垂直断面において,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間にソース領域(3)は1つだけ配置されている」のに対して,引用発明1の「n型のエミッタ領域22」は「縦断面において」「前記隣合うトレンチ30の間」に2つ配置されている点。ウ本件発明1についての判断相違点1?相違点9のうち,相違点6?相違点9について検討する。 (ア)本件発明1と引用発明1とは,相違点6ないし相違点9に記載したように実質的に相違しており,もはや同一の発明であるとすることはできない。そうすると,本件発明1が甲第1号証に記載された発明であるとすることはできない。 (イ)本件発明1は,相違点6?相違点8に係る構成と,「前記第2の導電型であって,前記ベース領域(1)との間でのみ整流ｐn接合を形成していて,それぞれ,前記第2の垂直トレンチ(21)と,前記第3の垂直トレンチ(22)に隣接し,前記第1の電極(10)とオーミック接触している,アノード領域(2a)」という構成とを備えることにより,「前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間」に加えて「前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間」に,「ベース領域(1)」と「ボディ領域(2)」と「ソース領域(3)」及び「反ラッチアップ領域(4)」とからなるIGBTセルと,前記「ベース領域(1)」及び「アノード領域(2a)」とからなるダイオードセルの両方を形成したものである。 (ウ)そして,このように各「垂直トレンチ」間の領域にIGBTセルとダイオードセルの両方を形成することは,甲第1号証には,また,甲第2?14号証にも,記載も示唆もされていない。 (エ)したがって,相違点1?相違点5について検討するまでもなく,本件発明1は,甲第2?14号証に記載の技術を参酌しても,引用発明1に基づいて当業者が容易に発明をすることができたとすることはできない。エ本件発明3,本件発明13,及び,本件発明15?18についての判断本件訂正により削除されなかった本件訂正後の請求項3,請求項13,及び,請求項15?18は,本件訂正後の請求項1を直接ないし間接に引用しているので,本件発明3,本件発明13,及び,本件発明15?18は,いずれも,本件発明1をさらに限定した発明である。したがって,本件発明1と同様に,本件発明3,本件発明13,及び,本件発明15?18は,甲第1号証に記載された発明であるとすることはできないばかりでなく,甲第2?14号証に記載の技術を参酌しても,引用発明1に基づいて当業者が容易に発明をすることができたとすることもできない。オ甲第1号証に基づく取消理由のまとめ以上のとおりであるから,平成28年11月1日付けの取消理由通知の甲第1号証に基づく取消理由によっては,もはや,本件発明1,本件発明3,本件発明13,及び,本件発明15ないし18を取り消すことはできない。 (3)甲第2号証に基づく取消理由についてア本件発明1と引用発明2との対比本件発明1と引用発明2とを対比すると,両者は以下の点で一致するとともに,以下の点で相違する。 <<一致点>> 「第1の導電型のベース領域(1)と主水平面(15)とを備える半導体ボディ(40)と, 前記主水平面(15)上に配置された第1の電極(10)と, を備える半導体素子であって, 前記半導体ボディ(40)はさらに,垂直断面において, ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第1のゲート電極(12)を備える第1の垂直トレンチ(20)と, ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第2のゲート電極(12)を備える第2の垂直トレンチ(21)と, ゲート誘電体領域(8)によって第1の導電型の領域から絶縁されている第3の電極を備える第3の垂直トレンチ(22)と, 第2の導電型であって,前記ベース領域(1)との間で第1のｐn接合(9)を形成していて,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に延びている,ボディ領域(2)と, 前記第1の導電型であって,前記第1の電極(10)とオーミック接触していて,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に配置されている,ソース領域(3)と, 前記第2の導電型であって,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に配置され,前記第1の電極(10)とオーミック接触していて,最大ドープ濃度が前記ボディ領域(2)の最大ドープ濃度より高い,領域と, 前記第2の導電型であって,下側の前記第1の導電型の領域との間でのみ整流ｐn接合を形成していて,それぞれ,前記第2の垂直トレンチ(21)と,前記第3の垂直トレンチ(22)に隣接している,アノード領域(2a)と, 前記第1の電極(10)の反対側に配置される第2の電極(11)と, 前記第2の導電型であって,前記第2の電極(11)とオーミック接触しているコレクタ領域(6)とを備え, 前記第1のゲート電極(12)と前記第2のゲート電極(12)と前記第3の電極は前記第1の電極(10)から絶縁されていて, 垂直断面において,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間にソース領域(3)は配置されている,半導体素子。」 <<相違点>> <<相違点1>> 本件発明1においては,「第3の垂直トレンチ(22)」が備える「第3のゲート電極(12)」は「前記ベース領域(1)」から絶縁され,「アノード領域(2a)」は「前記ベース領域(1)」との間でｐn接合を形成しているのに対して,引用発明2においては,「IGBT領域20」と「ダイオード領域40」の境界上に設けられた「トレンチ30」と隣合う「トレンチ50」が備える「トレンチ電極54」は「前記低濃度ドリフト層26aとn型不純物濃度が略等しいカソードドリフト層46」から分離され,「ｐ型不純物濃度が低い低濃度アノード層42b」は「前記低濃度ドリフト層26aとn型不純物濃度が略等しいカソードドリフト層46」との間でｐn接合を形成している点。 <<相違点2>> 本件発明1は「前記第2の導電型であって,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に配置され,前記第1の電極(10)とオーミック接触していて,最大ドープ濃度が前記ボディ領域(2)の最大ドープ濃度より高い」という「反ラッチアップ領域(4)」を備えているのに対して,引用発明2の「前記上部電極64とオーミック接触し,前記隣合うトレンチ30の間に形成され,ｐ型不純物濃度が高いボディコンタクト領域24a」は,「反ラッチアップ領域」として機能するかどうか不明である点。 <<相違点3>> 本件発明1の「アノード領域(2a)」は「前記第1の電極(10)とオーミック接触し」ているのに対して,引用発明2の「低濃度アノード層42b」は「前記上部電極64とオーミック接触するアノードコンタクト領域42a」を介して「前記上部電極64」と接続される点。 <<相違点4>> 本件発明1は「前記第1の電極(10)の反対側に配置され,前記ベース領域(1)とオーミック接触している第2の電極(11)」を備えるのに対して,引用発明2は「前記IGBT領域20において,n型不純物濃度が高いバッファ層26bを介して前記低濃度ドリフト層26aの下側に形成されるｐ型のコレクタ層28,及び,前記ダイオード領域40において,前記カソードドリフト層46の下側に形成され,n型不純物濃度が当該バッファ層26bと略等しく当該バッファ層26bと連続するカソードコンタクト層48と,それぞれオーミック接触する下部電極60」を備える点。 <<相違点5>> 本件発明1の「第3の垂直トレンチ(22)」は「第3のゲート電極(12)」を備えるのに対して,引用発明2の「トレンチ30」と隣合う「トレンチ50」は「トレンチ電極54を内部に備える」点。 <<相違点6>> 本件発明1の「ボディ領域(2)」は,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に加えて,「前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間」にも延びているのに対して,引用発明2の「ｐ型不純物濃度が低い低濃度ボディ領域24b」は,「前記IGBT領域20の隣合うトレンチ30の間」に形成され,「IGBT領域20」と「ダイオード領域40」の境界上に設けられた「トレンチ30」と当該境界上に設けられた「トレンチ30」と隣合う「トレンチ50」との間には形成されない点。 <<相違点7>> 本件発明1の「ソース領域(3)」は,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に加えて,「前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間」にも配置されているのに対して,引用発明2の「n型のエミッタ領域22」は,「前記隣合うトレンチ30の間」に形成され,「IGBT領域20」と「ダイオード領域40」の境界上に設けられた「トレンチ30」と当該境界上に設けられた「トレンチ30」と隣合う「トレンチ50」との間には形成されない点。 <<相違点8>> 本件発明1の「反ラッチアップ領域(4)」は,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に加えて,「前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間」にも配置されているのに対して,引用発明2の「ボディコンタクト領域24a」は,「前記隣合うトレンチ30の間」に形成され,「IGBT領域20」と「ダイオード領域40」の境界上に設けられた「トレンチ30」と当該境界上に設けられた「トレンチ30」と隣合う「トレンチ50」との間には形成されない点。 <<相違点9>> 本件発明1の「ソース領域(3)」は「垂直断面において,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間にソース領域(3)は1つだけ配置されている」のに対して,引用発明2の「n型のエミッタ領域22」は「縦断面において」「前記隣合うトレンチ30の間」に2つ配置されている点。イ本件発明1についての判断相違点1?相違点9のうち,相違点6?相違点9について検討する。 (ア)本件発明1と引用発明2とは,相違点6ないし相違点9に記載したように実質的に相違しており,もはや同一の発明であるとすることはできない。そうすると,本件発明1が甲第2号証に記載された発明であるとすることはできない。 (イ)本件発明1は,相違点6?相違点9に係る構成と,「前記第2の導電型であって,前記ベース領域(1)との間でのみ整流ｐn接合を形成していて,それぞれ,前記第2の垂直トレンチ(21)と,前記第3の垂直トレンチ(22)に隣接し,前記第1の電極(10)とオーミック接触している,アノード領域(2a)」という構成とを備えることにより,「前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間」に加えて「前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間」に,「ベース領域(1)」と「ボディ領域(2)」と「ソース領域(3)」及び「反ラッチアップ領域(4)」とからなるIGBTセルと,前記「ベース領域(1)」及び「アノード領域(2a)」とからなるダイオードセルの両方を形成したものである。 (ウ)そして,このように各「垂直トレンチ」間の領域にIGBTセルとダイオードセルの両方を形成することは,甲第2号証には,また,甲第1号証及び甲第3?14号証にも,記載も示唆もされていない。 (エ)したがって,相違点1?相違点5について検討するまでもなく,本件発明1は,甲第1号証及び甲第3?14号証に記載の技術を参酌しても,引用発明2に基づいて当業者が容易に発明をすることができたとすることはできない。ウ本件発明3,本件発明13,及び,本件発明15?18についての判断本件訂正により削除されなかった本件訂正後の請求項3,請求項13,及び,請求項15?18は,本件訂正後の請求項1を直接ないし間接に引用しているので,本件発明3,本件発明13,及び,本件発明15?18は,いずれも,本件発明1をさらに限定した発明である。したがって,本件発明1と同様に,本件発明3,本件発明13,及び,本件発明15?18は,甲第2号証に記載された発明であるとすることはできないばかりでなく,甲第1号証及び甲第3?14号証に記載の技術を参酌しても,引用発明2に基づいて当業者が容易に発明をすることができたとすることもできない。エ甲第2号証に基づく取消理由のまとめ以上のとおりであるから,平成28年11月1日付けの取消理由通知の甲第2号証に基づく取消理由によっては,もはや,本件発明1,本件発明3,本件発明13,及び,本件発明15ないし18を取り消すことはできない。 (4)甲第3号証に基づく取消理由についてア本件発明1と引用発明3との対比本件発明1と引用発明3とを対比すると,両者は以下の点で一致するとともに,以下の点で相違する。 <<一致点>> 「第1の導電型のベース領域(1)と主水平面(15)とを備える半導体ボディ(40)と, 前記主水平面(15)上に配置された第1の電極(10)と, を備える半導体素子であって, 前記半導体ボディ(40)はさらに,垂直断面において, ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第1のゲート電極(12)を備える第1の垂直トレンチ(20)と, ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第2のゲート電極(12)を備える第2の垂直トレンチ(21)と, ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第3の電極を備える第3の垂直トレンチ(22)と, 第2の導電型であって,前記ベース領域(1)との間で第1のｐn接合(9)を形成していて,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に延びている,ボディ領域(2)と, 前記第1の導電型であって,前記第1の電極(10)とオーミック接触していて,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に配置されている,ソース領域(3)と, 前記第2の導電型であって,前記ベース領域(1)との間でのみ整流ｐn接合を形成していて,それぞれ,前記第2の垂直トレンチ(21)と,前記第3の垂直トレンチ(22)に隣接し,前記第1の電極(10)とオーミック接触している,アノード領域(2a)と, 前記第1の電極(10)の反対側に配置されている第2の電極(11)と, 前記第2の導電型であって,前記第2の電極(11)とオーミック接触しているコレクタ領域(6)ととを備え, 前記第1のゲート電極(12)と前記第2のゲート電極(12)は前記第1の電極(10)から絶縁されていて, 垂直断面において,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間にソース領域(3)は配置されている,半導体素子。」 <<相違点>> <<相違点1>> 本件発明1は「前記第2の導電型であって,それぞれ,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間と,前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間に配置され,前記第1の電極(10)とオーミック接触していて,最大ドープ濃度が前記ボディ領域(2)の最大ドープ濃度より高い,反ラッチアップ領域(4)」を備えているのに対して,引用発明3は,そのような層を備えていない点。 <<相違点2>> 本件発明1は「前記第1の電極(10)の反対側に配置され,前記ベース領域(1)とオーミック接触している第2の電極(11)」を備えるのに対して,引用発明3は「前記ダイオード領域Bの前記N^(-)基板1の第2主面の近傍に設けられている,N型の不純物を含むカソードN層4」と「電気的に接続されるコレクタ電極12」を備える点。 <<相違点3>> 本件発明1の「第3の垂直トレンチ(22)」は「前記第1の電極(10)から絶縁」されている「第3のゲート電極(12)」を備えるのに対して,引用発明3の「第2の溝10」に埋め込まれた「導電膜8」は「ダイオード領域B」に設けられるので「ゲート電極」ではなく,また,「前記エミッタ電極11と電気的に接続する」点。 <<相違点4>> 本件発明1の「ボディ領域(2)」は,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に加えて,「前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間」にも延びているのに対して,引用発明3の「IGBT領域A」における「Pベース層2」は,当該「IGBT領域A」における隣合う「第1の溝6」の間に形成されるものの,「ダイオード領域B」において前記「IGBT領域A」と前記「ダイオード領域B」の境界上に設けられた「第1の溝6」と当該「第1の溝6」と隣合う「第2の溝10」との間に形成される「Pベース層2」は「ボディ領域」として機能しない点。 <<相違点5>> 本件発明1の「ソース領域(3)」は,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に加えて,「前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間」にも配置されているのに対して,引用発明3の「N型のエミッタ層3」は,「前記IGBT領域A」において「隣合う前記第1の溝6の間」に設けられる点。 <<相違点6>> 本件発明1の「ソース領域(3)」は「垂直断面において,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間にソース領域(3)は1つだけ配置されている」のに対して,引用発明2の「n型のエミッタ領域22」は「縦断面において」「隣合う前記第1の溝6の間」に2つ設けられている点。イ本件発明1についての判断相違点1?相違点6のうち,相違点1,相違点4ないし相違点6について検討する。 (ア)本件発明1は,相違点1,相違点4ないし相違点6に係る構成と,「第2の導電型であって,前記ベース領域(1)との間で第1のｐn接合(9)を形成していて,それぞれ,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間と,前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間に延びている,ボディ領域(2)」及び「前記第2の導電型であって,前記ベース領域(1)との間でのみ整流ｐn接合を形成していて,それぞれ,前記第2の垂直トレンチ(21)と,前記第3の垂直トレンチ(22)に隣接し,前記第1の電極(10)とオーミック接触している,アノード領域(2a)」という構成とを備えることにより,「前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間」に加えて「前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間」に,「ベース領域(1)」と「ボディ領域(2)」と「ソース領域(3)」及び「反ラッチアップ領域(4)」とからなるIGBTセルと,前記「ベース領域(1)」及び「アノード領域(2a)」とからなるダイオードセルの両方を形成したものである。 (イ)そして,このように各「垂直トレンチ」間の領域にIGBTセルとダイオードセルの両方を形成することは,甲第3号証には,また,甲第1号証,甲第2号証及び甲第4?14号証にも,記載も示唆もされていない。 (ウ)したがって,相違点2及び3について検討するまでもなく,本件発明1は,甲第1号証,甲第2号証及び甲第4?14号証に記載の技術を参酌しても,引用発明3に基づいて当業者が容易に発明をすることができたとすることはできない。ウ本件発明3,本件発明13,及び,本件発明15?18についての判断本件訂正により削除されなかった本件訂正後の請求項3,請求項13,及び,請求項15?18は,本件訂正後の請求項1を直接ないし間接に引用しているので,本件発明3,本件発明13,及び,本件発明15?18は,いずれも,本件発明1をさらに限定した発明である。したがって,本件発明1と同様に,本件発明3,本件発明13,及び,本件発明15?18は,甲第1号証,甲第2号証及び甲第4?14号証に記載の技術を参酌しても,引用発明3に基づいて当業者が容易に発明をすることができたとすることはできない。エ甲第3号証に基づく取消理由のまとめ以上のとおりであるから,平成28年11月1日付けの取消理由通知の甲第3号証に基づく取消理由によっては,もはや,本件発明1,本件発明3,本件発明13,及び,本件発明15ないし18を取り消すことはできない。 (5)甲第4号証に基づく取消理由についてア本件発明1と引用発明4との対比本件発明1と引用発明4とを対比すると,両者は以下の点で一致するとともに,以下の点で相違する。 <<一致点>> 「第1の導電型のベース領域(1)と主水平面(15)とを備える半導体ボディ(40)と, 前記主水平面(15)上に配置された第1の電極(10)と, を備える半導体素子であって, 前記半導体ボディ(40)はさらに,垂直断面において, ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第1のゲート電極(12)を備える第1の垂直トレンチ(20)と, ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第2のゲート電極(12)を備える第2の垂直トレンチ(21)と, ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第3の電極を備える第3の垂直トレンチ(22)と, 第2の導電型であって,前記ベース領域(1)との間で第1のｐn接合(9)を形成していて,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に延びている,ボディ領域(2)と, 前記第1の導電型であって,前記第1の電極(10)とオーミック接触していて,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に配置されている,少なくとも1つのソース領域(3)と, 前記第2の導電型であって,前記ベース領域(1)との間でのみ整流ｐn接合を形成していて,それぞれ,前記第2の垂直トレンチ(21)と,前記第3の垂直トレンチ(22)に隣接し,前記第1の電極(10)とオーミック接触している,アノード領域(2a)と, 前記第1の電極(10)の反対側に配置されている第2の電極(11)と, 前記第2の導電型であって,前記第2の電極(11)とオーミック接触しているコレクタ領域(6)とを備え, 前記第1のゲート電極(12)と前記第2のゲート電極(12)と前記第3の電極は前記第1の電極(10)から絶縁されていて, 垂直断面において,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間にソース領域(3)は配置されている,半導体素子。」 <<相違点>> <<相違点1>> 本件発明1は「前記第2の導電型であって,それぞれ,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間と,前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間に配置され,前記第1の電極(10)とオーミック接触していて,最大ドープ濃度が前記ボディ領域(2)の最大ドープ濃度より高い,反ラッチアップ領域(4)」を備えているのに対して,引用発明4は,そのような層を備えていない点。 <<相違点2>> 本件発明1は「前記第1の電極(10)の反対側に配置され,前記ベース領域(1)とオーミック接触している第2の電極(11)」を備えるのに対して,引用発明4は「前記n- 型ベース層2の他方の表面のうち,前記ダイオード領域に形成されたn+ 型エミッタ層1」上に形成される「A/K電極35」を備える点。 <<相違点3>> 本件発明1の「第3の垂直トレンチ(22)」は「第3のゲート電極(12)」を備えるのに対して,引用発明4の「ダイオード領域」内の「溝21」に埋め込まれた「ポリシリコン充填材23」は「ゲート電極」ではない点。 <<相違点4>> 本件発明1の「ボディ領域(2)」は,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に加えて,「前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間」にも延びているのに対して,引用発明4の「ｐ型ベース層31」は,「IGBT領域」における隣合う「溝21」の間に形成され,前記「IGBT領域」と「ダイオード領域」の境界上に設けられた「溝21」と当該境界上に設けられた「溝21」と隣合う「溝21」との間には形成されない点。 <<相違点5>> 本件発明1の「ソース領域(3)」は,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間に加えて,「前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間」にも配置されているのに対して,引用発明4の「n+ 型ソース層32」は,「IGBT領域」における隣合う「溝21」の間に形成され,前記「IGBT領域」と「ダイオード領域」の境界上に設けられた「溝21」と当該境界上に設けられた「溝21」と隣合う「溝21」との間には形成されない点。 <<相違点6>> 本件発明1の「ソース領域(3)」は「垂直断面において,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間にソース領域(3)は1つだけ配置されている」のに対して,引用発明4の「n+ 型ソース層32」は「縦断面において」「IGBT領域」における隣合う「溝21」の間に2つ形成されている点。イ本件発明1についての判断相違点1?相違点6のうち,相違点1,相違点4ないし相違点6について検討する。 (ア)本件発明1は,相違点1,相違点4ないし相違点6に係る構成と,「前記第2の導電型であって,前記ベース領域(1)との間でのみ整流ｐn接合を形成していて,それぞれ,前記第2の垂直トレンチ(21)と,前記第3の垂直トレンチ(22)に隣接し,前記第1の電極(10)とオーミック接触している,アノード領域(2a)」という構成とを備えることにより,「前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間」に加えて「前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間」に,「ベース領域(1)」と「ボディ領域(2)」と「ソース領域(3)」及び「反ラッチアップ領域(4)」とからなるIGBTセルと,前記「ベース領域(1)」及び「アノード領域(2a)」とからなるダイオードセルの両方を形成したものである。 (イ)そして,このように各「垂直トレンチ」間の領域にIGBTセルとダイオードセルの両方を形成することは,甲第4号証には,また,甲第1?3号証及び甲第5?14号証にも,記載も示唆もされていない。 (ウ)したがって,相違点2及び3について検討するまでもなく,本件発明1は,甲第1?3号証及び甲第5?14号証に記載の技術を参酌しても,引用発明4に基づいて当業者が容易に発明をすることができたとすることはできない。ウ本件発明3,本件発明13,及び,本件発明15?18についての判断本件訂正により削除されなかった本件訂正後の請求項3,請求項13,及び,請求項15?18は,本件訂正後の請求項1を直接ないし間接に引用しているので,本件発明3,本件発明13,及び,本件発明15?18は,いずれも,本件発明1をさらに限定した発明である。したがって,本件発明1と同様に,本件発明3,本件発明13,及び,本件発明15?18は,甲第1?3号証及び甲第5?14号証に記載の技術を参酌しても,引用発明4に基づいて当業者が容易に発明をすることができたとすることはできない。エ甲第4号証に基づく取消理由のまとめ以上のとおりであるから,平成28年11月1日付けの取消理由通知の甲第4号証に基づく取消理由によっては,もはや,本件発明1,本件発明3,本件発明13,及び,本件発明15ないし18を取り消すことはできない。 4 特許請求の範囲の記載不備について本件訂正によって,平成28年11月1日付けの取消理由通知において,特許請求の範囲の記載が特許法第36条第6項第1号及び第6項第2号に規定する要件を満たしていないとする取消理由3(1)?(3)の対象であった請求項5?12は削除された。また,同取消理由3(4)の対象であった請求項16については,本件訂正によって,請求項の記載を本件特許明細書の記載に整合させる訂正がなされた。したがって,平成28年11月1日付けの取消理由通知の取消理由3によっては,もはや,本件発明5?12,及び,本件発明15及び本件発明16を取り消すことはできない。 5 特許異議申立人の意見について (1)特許異議申立人の意見特許異議申立人山川大志は,平成29年6月21日に提出した意見書において,以下のように主張している。ア請求項1の末尾の訂正事項に係る「垂直断面」が,請求項1の5行目の「垂直断面」と同一の断面を指しているのか,他の断面であってもよいのか明確でないため,請求項1に係る発明が不明確になっているばかりでなく,請求項1に係る本件訂正は本件明細書に記載した事項の範囲内でしたものでもない。イ請求項1に係る本件訂正により,請求項1に「垂直断面において,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間にソース領域(3)は1つだけ配置されている」という事項が追加されたが,この訂正は,本件明細書に記載した事項の範囲内でしたものでない。 (2)上記(1)アの主張に対してア本件訂正後の請求項1の記載によれば,その5行目の「垂直断面」とは,本件発明1の「第1の垂直トレンチ(20)」と「第2の垂直トレンチ(21)」と「第3の垂直トレンチ(22)」と「ボディ領域(2)」と「ソース領域(3)」と「反ラッチアップ領域(4)」と「アノード領域(2a)」と「コレクタ領域(6)」及び「第2の電極(11)」のすべての垂直断面を同時に観察できる「半導体素子」の「垂直断面」を指すと認められる。この理解は,たとえば,本件明細書の段落【0045】における「図3は,半導体素子300の一実施形態を,垂直断面の断面図のかたちで概略的に示した図である。」という記載と,当該図3の記載によって裏付けられている。イこれに対して,本件訂正後の請求項1の末尾の訂正事項に係る「垂直断面」とは,少なくとも「第1の垂直トレンチ(20)」と「第2の垂直トレンチ(21)」と「ソース領域(3)」の垂直断面を同時に観察できる「半導体素子」の「垂直断面」を指すと認められる。そして,図3から,第1の垂直トレンチ(20)と第2の垂直トレンチ(21)との間にソース領域(3)は1つだけ配置されていることを理解できる。ウ上記ア及びイの理解は,ともに,図3の垂直断面に基づくものである。エしかし,本件明細書の段落【0040】における「図1は,1つの典型的な断面図を表している。半導体素子100の他の断面図も同様であってよく,たとえば,図示された半導体領域,絶縁領域,電極,および垂直トレンチが,図示された断面に垂直な方向に,ほぼ棒状である場合も同様であってよい。」と記載され,当該記載は本件発明1が根拠とする本件の図3ないし図5とは異なる図1についてのものであるが,本件明細書には,上記アの「第1の垂直トレンチ(20)」と「第2の垂直トレンチ(21)」と「第3の垂直トレンチ(22)」と「ボディ領域(2)」と「ソース領域(3)」と「反ラッチアップ領域(4)」と「アノード領域(2a)」と「コレクタ領域(6)」及び「第2の電極(11)」のすべての垂直断面を同時に観察できる「半導体素子」の「垂直断面」は,「半導体素子」において複数存在することが記載されている。本件訂正後の請求項1の記載とこの記載とを参酌すれば,本件訂正後の請求項1の5行目の「垂直断面」と,本件訂正後の請求項1の末尾の訂正事項に係る「垂直断面」は,必ずしも同一「垂直断面」である必要はないことは明らかである。オしたがって,上記(1)アの主張は,本件訂正後の特許請求の範囲の記載と本件明細書の記載を正解しないものであるので,採用できない。 (3)上記(1)イの主張に対してア本件発明1の「垂直断面において,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間にソース領域(3)は1つだけ配置されている」という事項に関して,本件明細書には,段落【0046】に「図示した3つのIGBTセル110のそれぞれは,この垂直断面において,第1の電極10とオーミック接触しているソース領域3を1つだけ含んでいる。たとえば,第1のトレンチ20と第2のトレンチ21との間にソース領域3が1つだけ配置されている。」と記載されている。イそうすると,本件発明1の「垂直断面において,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間にソース領域(3)は1つだけ配置されている」という事項は,本件明細書の「第1のトレンチ20と第2のトレンチ21との間にソース領域3が1つだけ配置されている。」という明示の記載によって裏付けられている。ウしたがって,請求項1に「垂直断面において,前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間にソース領域(3)は1つだけ配置されている」という事項を追加する訂正は,本件明細書に記載した事項の範囲内でしたものでないとの主張は到底採用することはできない。 6 取消理由通知において採用しなかった特許異議申立理由について平成28年11月1日付けの取消理由通知において採用しなかった特許異議申立理由はない。第4 むすび以上のとおりであるから,取消理由通知に記載した取消理由及び特許異議申立書に記載した特許異議申立理由によっては,本件訂正後の請求項1ないし18に係る特許を取り消すことはできない。また,他に本件訂正後の請求項1ないし請求項18に係る特許を取り消すべき理由を発見しない。よって,結論のとおり決定する。
発明の名称	(54)【発明の名称】半導体素子および逆導通IGBT 【技術分野】【0001】本明細書は、逆導通IGBTの実施形態に言及し、特に、逆導通パワーIGBTと、逆導通IGBT構造を有する半導体素子とに言及する。【背景技術】【0002】電気エネルギの変換や電動機または電気機械の駆動など、自動車用、民生用、および産業用の用途で利用される現代の装置の機能の多くは、半導体素子を頼りにしている。絶縁ゲートバイポーラトランジスタ(IGBT)は、電源や電力変換装置の中のスイッチを始めとして、様々な用途に使用されてきた。【0003】スイッチや電動機駆動装置として動作しているIGBTを流れる電流の方向は、動作サイクルごとに異なってよい。IGBTの「順方向モード」では、IGBTのボディ-ドレイン接合部にあるｐnボディダイオードは逆バイアスされ、素子の抵抗は、IGBTのゲート電極に印加される電圧により制御可能である。ｐnボディダイオードが順バイアスされる「逆方向モード」において、IGBTを流れるオーミック電流を小さくするために、両ドープ型の部分を有する構造化コレクタ領域を設けることが可能である。これによってモノリシックに集積されたフリーホイーリングダイオードの損失は、IGBTの逆方向モードでは、主に、ボディダイオードを流れる電流とボディダイオードにおける電圧降下との積で決まる。モノリシックに集積されたフリーホイーリングダイオードを有するIGBTも、逆導通IGBTと称する。これらの半導体素子は、外付けのフリーホイーリングダイオードの場合に必要となる接点および電源線に付きもののインダクタンスおよびキャパシタンスがない。【0004】高ラッチアップ耐性を得るために、典型的には、IGBTのボディ領域に、高度にドープされた反ラッチアップ領域を設ける。逆方向モードでは、この反ラッチアップ領域は、集積されたフリーホイーリングダイオードの、エミッタ効率が高いエミッタ領域として動作する。この結果、IGBTの逆方向モードにおいては、少数電荷キャリアによるドリフトゾーン(以下、ベース領域とも称する)のフラッディングが発生する。したがって、特にハードスイッチング用途では、逆電流ピーク、集積されたフリーホイーリングダイオードのスイッチオフエネルギ、およびIGBTのスイッチオンエネルギが、モノリシックに集積されたフリーホイーリングダイオードを有するIGBTにとっては、しばしば高くなりすぎる。【0005】逆方向モードでの少数電荷キャリアによるベース領域のフラッディングを低減するためには、ベース領域において少数電荷キャリアの寿命を短くすることが考えられ、これは、たとえば、金またはプラチナを高速拡散させること、あるいは、処理中のIGBTの半導体ボディに電子や陽子などの高エネルギ粒子を照射することによって行う。しかしながら、電荷キャリアの寿命を短くすると、典型的には、順方向電圧V_(F)が増え、かつ、飽和順方向電圧V_(CEｓaｔ)が増える。この結果として、順方向モードでのIGBTの電力損失が増える。【発明の概要】【課題を解決するための手段】【0006】一実施形態によれば、半導体素子が提供される。本半導体素子は、半導体ボディを含み、半導体ボディは、第1の導電型のベース領域と、主水平面とを有する。主水平面上に、第1の電極が配置されている。本半導体ボディはさらに、IGBTセルおよびダイオードセルを含む。IGBTセルは、垂直断面において、第2の導電型であってベース領域との間で第1のｐn接合を形成しているボディ領域を含む。ダイオードセルは、垂直断面において、第2の導電型であってベース領域との間で第2のｐn接合を形成しているアノード領域を含む。第1の導電型であって第1の電極とオーミック接触しているソース領域と、第2の導電型であって第1の電極とオーミック接触している反ラッチアップ領域とが、垂直断面において、IGBTセル内にのみ形成されている。反ラッチアップ領域の最大ドープ濃度は、ボディ領域の最大ドープ濃度より高い。【0007】一実施形態によれば、逆導通IGBTが提供される。本逆導通IGBTは、半導体ボディを含み、半導体ボディは、第1の導電型のベース領域と、主水平面とを有する。主水平面上に、第1の電極が配置されている。半導体ボディはさらに、垂直断面において、ゲート誘電体領域によって絶縁されている第1のゲート電極を有する第1の垂直トレンチと、ゲート誘電体領域によって絶縁されている第2のゲート電極を有する第2の垂直トレンチと、ゲート誘電体領域によって絶縁されている第3のゲート電極を有する第3の垂直トレンチと、を含む。垂直断面において、第2の導電型のボディ領域が、ベース領域との間で第1のｐn接合を形成し、第1の垂直トレンチと第2の垂直トレンチとの間に延びている。垂直断面において、第1の導電型であって、第1の電極とオーミック接触しているソース領域が、第1の垂直トレンチと第2の垂直トレンチとの間に配置されている。垂直断面において、第2の導電型のアノード領域が、第3の垂直トレンチと隣接していて、ベース領域のみとともに整流ｐn接合を形成している。半導体ボディはさらに、第2の導電型であって第1の電極とオーミック接触している反ラッチアップ領域を含み、反ラッチアップ領域の最大ドープ濃度は、ボディ領域の最大ドープ濃度より高い。垂直断面において、反ラッチアップ領域は、垂直方向にボディ領域内に、ソース領域より深く延びており、第1の垂直トレンチと第2の垂直トレンチとの間にのみ配置されている。【0008】一実施形態によれば、逆導通IGBTが提供される。本逆導通IGBTは、半導体ボディを含み、半導体ボディは、第1の導電型のベース領域と、主水平面とを有する。主水平面上に、第1の電極が配置されている。半導体ボディはさらに、垂直断面において、ゲート誘電体領域によって絶縁された第1のゲート電極と、ゲート誘電体領域によって絶縁された第2のゲート電極と、第2の導電型であって、ベース領域との間で第1のｐn接合を形成していて、第1のゲート電極のゲート誘電体領域ならびに第2のゲート電極のゲート誘電体領域と隣接している、ボディ領域と、を含む。第1の導電型であって第1の電極とオーミック接触しているソース領域が、垂直断面において、第1のゲート電極のゲート誘電体領域と隣接している。半導体ボディはさらに、第2の導電型であって第1の電極とオーミック接触している反ラッチアップ領域を含む。反ラッチアップ領域の最大ドープ濃度は、ボディ領域の最大ドープ濃度より高い。反ラッチアップ領域はさらに、垂直断面において、第1のゲート電極のゲート誘電体領域から第1の最短距離にあり、第2のゲート電極のゲート誘電体領域から第2の最短距離にある。第2の最短距離は、第1の最短距離より長い。【0009】一実施形態によれば、逆導通IGBTが提供される。本逆導通IGBTは、半導体ボディを含み、半導体ボディは、第1の導電型のベース領域と、主水平面とを有する。主水平面上に、第1の電極が配置されている。半導体ボディはさらに、垂直断面において、ゲート誘電体領域によって絶縁された第1のゲート電極を有する第1の垂直トレンチと、ゲート誘電体領域によって絶縁された第2のゲート電極を有する第2の垂直トレンチと、第2の導電型であって、ベース領域との間で第1のｐn接合を形成していて、第1の垂直トレンチと第2の垂直トレンチとの間で第1の電極まで延びている、ボディ領域と、を含む。第1の導電型であって第1の電極とオーミック接触しているソース領域が、垂直断面において、第1のゲート電極のゲート誘電体領域と隣接している。第2の導電型の反ラッチアップ領域が、垂直断面において、垂直方向にボディ領域内に、ソース領域より深く延びている。反ラッチアップ領域は、第1の電極とオーミック接触していて、最大ドープ濃度が、ボディ領域の最大ドープ濃度より高い。【0010】当業者であれば、以下の詳細説明を読み、添付図面を参照することにより、さらなる特徴および利点が理解されるであろう。【0011】図面中の各構成要素は、必ずしも正確な縮尺では描かれておらず、本発明の原理を説明することに重点が置かれている。さらに、図面全体において、類似の参照符号は、対応する要素を示す。【図面の簡単な説明】【0012】【図1】1つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。【図2】1つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。【図3】1つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。【図4】1つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。【図5】1つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。【図6】1つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。【図7】1つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。【図8】1つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。【図9】1つ以上の実施形態による、図8に示した垂直半導体素子の平面図を概略的に示す図である。【図10】1つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。【図11】1つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。【図12】1つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。【図13】1つ以上の実施形態による垂直半導体素子の垂直断面を概略的に示す図である。【発明を実施するための形態】【0013】以下の詳細説明では、本明細書の一部分を成す添付図面を参照する。添付図面では、本発明を実施できる具体的な実施形態を例示している。この点において、「上面」、「底面」、「前面」、「裏面」、「先頭」、「後続」などの方向用語は、各図が描かれている向きを基準にして用いる。実施形態中の各構成要素は、何通りかの異なる向きで配置可能であるため、方向用語は、限定ではなく、例示を意図して用いている。本発明の範囲を逸脱することなく、他の実施形態も利用可能であり、構造的または論理的な変更も可能であることを理解されたい。したがって、以下の詳細説明は、限定的に解釈されるべきではなく、本発明の範囲は、添付の特許請求の範囲によって定義されている。【0014】以下、各種実施形態を詳細に参照する。図面には、これらの実施形態の1つ以上の実施例を示した。各実施例は、説明を目的として示しており、本発明の限定を意図したものではない。たとえば、ある実施形態の一部分として図示または説明した特徴を、他の実施形態において、または他の実施形態との組み合わせのかたちで用いることにより、さらに別の実施形態を示すことが可能である。本発明は、そのような修正および変形を包含するものとする。各実施例は、具体的な表現を用いて説明されているが、これらは、添付の特許請求の範囲を限定するものと解釈されてはならない。各図面は、正確な縮尺では描かれておらず、例示のみを目的としている。明確にするために、特に断らない限り、異なる図面間において、同一の要素または製造ステップは、同じ参照符号で示している。【0015】本明細書で用いる「水平方向」という用語は、半導体の基板またはボディの第1の面、すなわち主水平面にほぼ平行な向きを表すものとする。この水平面は、たとえば、ウェハまたはダイの表面であってよい。【0016】本明細書で用いる「垂直方向」という用語は、第1の面にほぼ垂直に配置された向き、すなわち、半導体の基板またはボディの第1の面の法線方向に平行な向きを表すものとする。【0017】本明細書では、nドープを第1の導電型と称し、ｐドープを第2の導電型と称する。代替として、半導体素子は、逆のドープ関係でも形成可能であり、第1の導電型がｐドープであってよく、第2の導電型がnドープであってよい。さらに、いくつかの図面では、ドープ型の横に「-」または「+」を付けて、相対ドープ濃度を示している。たとえば、「n^(-)」は、「n」ドープ領域のドープ濃度より低いドープ濃度を意味し、「n^(+)」ドープ領域は、「n」ドープ領域よりドープ濃度が高い。しかしながら、特に断らない限り、相対ドープ濃度を示すことは、相対ドープ濃度が同じであるドープ領域同士の絶対ドープ濃度が同じでなければならないということを意味するものではない。たとえば、異なる2つのn+ドープ領域の間で、絶対ドープ濃度が異なってもよい。同じことが、たとえば、n+ドープ領域とｐ+ドープ領域にも当てはまる。【0018】本明細書に記載の具体的な実施形態は、限定ではなく、逆導通IGBT構造を有する、モノリシックに集積された半導体素子に関し、特に、逆導通パワーIGBTなどのパワー半導体素子に関する。【0019】本明細書で用いる「パワー半導体素子」という用語は、高電圧および/または大電流のスイッチング機能を有する、シングルチップ上の半導体素子を表すものとする。言い換えると、パワー半導体素子は、(典型的にはアンペアレベルの)大電流用、および/または(典型的には400V以上、より典型的には600V以上の)高電圧用を対象とする。【0020】本明細書の文脈では、「オーミック接触」、「電気的接触」、「接触」、「オーミック接続」、および「電気的接続」という用語は、半導体素子の2つの領域、部分、または部品の間、または1つ以上の素子の異なる端子の間、または、端子またはメタライゼーションまたは電極と、半導体素子の部分または部品との間に、オーミック電気的接続またはオーミック電流経路があることを表すものである。【0021】図1は、半導体素子100の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子100は、半導体ボディ40を含み、半導体ボディ40は、第1の面(主水平面)15と、第1の面15に対向して配置された第2の面(裏面)16とを有する。第1の面15の法線方向e_(n)は、垂直方向に対してほぼ平行である。【0022】半導体ボディ40は、単一バルクの単結晶材料であってよい。半導体ボディ40は、バルク単結晶材料30と、その上に形成された少なくとも1つのエピタキシャル層50とを含むことも可能である。ドープ濃度は、エピタキシャル層50の堆積中に調節可能なので、エピタキシャル層50を用いることにより、材料のバックグラウンドドーピングをより自由に調整することが可能である。【0023】以下では、主にシリコン(Si)半導体素子を参照して、半導体素子に関する実施形態を説明する。したがって、単結晶半導体の領域または層は、典型的には、単結晶のSi領域またはSi層である。しかしながら、半導体ボディ40は、半導体素子の製造に適した任意の半導体材料から作ることが可能であることを理解されたい。そのような材料の非限定的な例として、元素半導体材料(シリコン(Si)またはゲルマニウム(Ge)など)、第IV族化合物半導体材料(シリコンカーバイド(SiC)またはシリコンゲルマニウム(SiGe)など)、2元系、3元系、または4元系の第III?V族半導体材料(窒化ガリウム(GaN)、砒化ガリウム(GaAｓ)、燐化ガリウム(GaP)、燐化インジウム(InP)、燐化インジウムガリウム(InGaPa)、窒化アルミニウムガリウム(AlGaN)、窒化アルミニウムインジウム(AlInN)、窒化インジウムガリウム(InGaN)、窒化アルミニウムガリウムインジウム(AlGaInN)、または砒化燐化インジウムガリウム(InGaAｓP)など)、2元系または3元系の第II?VI属半導体材料(テルル化カドミウム(CdTe)およびテルル化水銀カドミウム(HgCdTe)など)などがある。上述の半導体材料は、ホモ接合半導体材料とも称される。2つの異種半導体材料を組み合わせると、ヘテロ接合半導体材料が形成される。ヘテロ接合半導体材料の非限定的な例として、窒化アルミニウムガリウム(AlGaN)-窒化アルミニウムガリウムインジウム(AlGaInN)、窒化インジウムガリウム(InGaN)-窒化アルミニウムガリウムインジウム(AlGaInN)、窒化インジウムガリウム(InGaN)-窒化ガリウム(GaN)、窒化アルミニウムガリウム(AlGaN)-窒化ガリウム(GaN)、窒化インジウムガリウム(InGaN)-窒化アルミニウムガリウム(AlGaN)、シリコン-シリコンカーバイド(Si_(ｘ)C_(1-ｘ))、シリコン-SiGeなどのヘテロ接合半導体材料がある。パワー半導体用途で現在主に使用されるのは、Si、SiC、GaAｓ、GaNなどの材料である。半導体ボディが、降伏電圧が高いSiCや、臨界アバランシェ電界強度が高いGaNのような高バンドギャップ材料を含む場合、各半導体領域のドープを高く選択してオン抵抗R_(ｏn)を低くすることが可能である。【0024】半導体ボディ40は、裏面16と主水平面15との間に配置されたn型ベース領域1を含む。第1の電極10が主水平面15上に配置されており、第2の電極11が裏面16上に配置されている。第1の垂直トレンチ20、第2の垂直トレンチ21、および第3の垂直トレンチ22が、主水平面15からベース領域1の一部にまで延びている。各垂直トレンチ20、21、22は、それぞれゲート電極12を含み、各ゲート電極12は、それぞれのゲート誘電体領域8によって半導体ボディ40と絶縁されており、絶縁プラグ7によって第1の電極10と絶縁されている。【0025】ｐ型ボディ領域2が、第1の垂直トレンチ20と第2の垂直トレンチ21との間、すなわち、垂直トレンチ20、21のゲート誘電体領域8間に延びている。ボディ領域2は、ベース領域1との間で、第1のｐn接合9を形成している。第1の電極10とオーミック接触している2つのn+型ソース領域3が、第1の垂直トレンチ20と第2の垂直トレンチ21との間に配置されている。この2つのソース領域3のそれぞれは、第1の垂直トレンチ20および第2の垂直トレンチ21の一方に隣接している。【0026】第1の電極10とオーミック接触しているｐ+型反ラッチアップ領域4が、第1の垂直トレンチ20と第2の垂直トレンチ21との間に配置されている。反ラッチアップ領域4は、第1の電極10とボディ領域2との間に低オーミック接触を与える。図1に示した例示的実施形態では、反ラッチアップ領域4は、2つのソース領域3に隣接する。【0027】第1のｐn接合9の垂直方向下方に、別のｐn接合19が配置されており、第2の電極11とオーミック接触しているｐ+型裏側正孔エミッタ領域6とベース領域1との間に形成されている。したがって、ソース領域3は、ボディ領域2、ベース領域1、および裏側正孔エミッタ領域6とともに、第1の電極10と第2の電極11との間であって、第1の垂直トレンチ20および第2の垂直トレンチ21の絶縁ゲート電極12同士の間に、サイリスタ構造を形成している。絶縁ゲート電極12は、主水平面15から、垂直方向に、第1のｐn接合9の下方にまで延びている。したがって、第1の電極10に対しゲート電極12に適切なバイアスを加えることにより、ソース領域3とベース領域1との間に、各絶縁領域8に沿って、n型チャネル領域をボディ領域2内に形成することが可能である。言い換えると、半導体素子100は、反ラッチアップ領域4を有するIGBTセル110を含んでおり、したがって、IGBTとして動作可能である。したがって、第1の電極10はエミッタ電極10を形成することが可能であり、第2の電極11はコレクタ電極11を形成することが可能である。【0028】半導体素子100の順方向モードでは、ゲート電極12に印加されているゲート電極V_(g)が、第1の電極10に印加されているエミッタ電圧V_(E)を超えると、各IGBTセル110のボディ領域2にチャネル領域が形成され、第2の電極11に印加されているコレクタ電圧V_(C)がエミッタ電圧V_(E)より高くなる。順方向モードの間に、コレクタ領域6を形成している裏側正孔エミッタ領域6からベース領域1に正孔が注入される。注入された正孔の一部が、ベース領域1において、チャネル領域からの電子と再結合する。注入された正孔の別の一部が、チャネル領域内の電子に引き付けられて、第1のｐn接合9を越えて移動し、これによって、ボディ領域2内に電圧降下が発生する。【0029】この電圧降下は、反ラッチアップ領域がないIGBTセル構造の場合には、ソース領域とボディ領域との間に形成されたｐn接合に順方向バイアスをかけることになる。電圧降下が十分大きければ、ソース領域からボディ領域に電子が注入される。その結果、ソース領域、ボディ領域、およびベース領域によって形成された寄生nｐnトランジスタとともに、ボディ領域、ベース領域、およびコレクタ領域によって形成された寄生ｐnｐトランジスタがオンになる。このような場合は、寄生nｐnトランジスタおよび寄生ｐnｐトランジスタによって形成されたサイリスタがラッチアップする。これにより、このIGBTセル構造物はラッチアップ状態になる。ラッチアップしている間、ゲート電極は、ソース領域とコレクタ領域との間の電流を制御できない。【0030】図1に示した2つのIGBTセル110がラッチアップすることは、最大ドープ濃度をもたせた反ラッチアップ領域4によって回避され、この最大ドープ濃度は、隣接するボディ領域2の最大ドープ濃度より高く、反ラッチアップ領域4は、垂直方向に、隣接するボディ領域2内に、ソース領域3に比べ典型的に1.5倍以上深く延びる。そのようにした場合、IGBTセル110の非ラッチアップ動作は、典型的には、半導体素子100の動作範囲全体にわたって行われる。典型的には、反ラッチアップ領域4の最大ドープ濃度は、隣接するボディ領域2の最大ドープ濃度の少なくとも10倍の高さである。【0031】さらに、第2の電極11は、典型的には、n型接点領域(裏側nエミッタ領域)5を介してベース領域1とオーミック接触しており、n型接点領域5は、第2の電極11とベース領域1との間に配置されており、最大ドープ濃度がベース領域1の最大ドープ濃度より高い。したがって、逆方向モードでも電流を流すことが可能であり、このモードでは、第1の電極10と第2の電極11との間、ならびに、順方向バイアスされた第1のｐn接合9の両端で、コレクタ電圧V_(C)は、エミッタ電圧V_(E)より低い。言い換えると、半導体素子100は、第1の集積されたフリーホイーリングダイオードを有しており、その電流経路は、ボディ領域2とベース領域1との間に形成されたボディダイオード全体にわたって走っているため、半導体素子100は、逆導通半導体素子100として動作可能である。【0032】一実施形態によれば、ｐ型アノード領域2aが、第2の垂直トレンチ21と第3の垂直トレンチ22との間を延びて、ベース領域1のみとともに第2のｐn接合9aを形成している。言い換えると、図示した垂直断面では、アノード領域2aに、すなわち、第2の垂直トレンチ21と第3の垂直トレンチ22との間に、ソース領域3が形成されていない。典型的には、図示した垂直断面では、第2の垂直トレンチ21と第3の垂直トレンチ22との間に、反ラッチアップ領域が形成されていない。【0033】半導体素子100は、IGBTセル110およびダイオードセル120を含むことが可能であり、ダイオードセル120では、アノード領域2aがベース領域1との間で第2のｐn接合9aを形成している。したがって、半導体素子100はさらに追加の集積されたフリーホイーリングダイオード14を含んでおり、フリーホイーリングダイオード14は、第1の集積されたフリーホイーリングダイオードと平行に、すなわち、第2の電極11と第1の電極10との間に接続され、第1の電極10は、これらの集積されたフリーホイーリングダイオードのアノードを形成している。第1の集積されたフリーホイーリングダイオードのみを有する逆導通IGBTと比較すると、半導体素子100は、ラッチアップ耐性およびスイッチング性能に関して素子性能を最適化する上で、より自由度が高い。【0034】接点領域5およびアノード領域2aは、水平面上への投影において重なり合ってよい。したがって、半導体素子100の逆方向モードでは、追加の集積されたフリーホイーリングダイオード14を通る短い電流経路を与えることが可能である。【0035】反ラッチアップ領域4の最大ドープ濃度は、典型的には、アノード領域2aの最大ドープ濃度の少なくとも10倍の高さである。ダイオードセル120には反ラッチアップ領域がないため、ボディ領域2とベース領域1との間の正孔放出効率は、アノード領域2aとベース領域1との間の正孔放出効率より高い。追加の集積されたフリーホイーリングダイオード14の正孔放出効率がより低いことから、逆方向モードでは、正孔によるベース領域1のフラッディングを大幅に低減することが可能である。一方、順方向モードでのIGBTセル110のラッチアップ安定性は維持される。したがって、半導体素子100の逆電流ピークおよび逆回復エネルギ、ならびにIGBTセル110のスイッチオンエネルギは、集積されたフリーホイーリングダイオードとしてボディダイオードのみを使用するIGBTと比較して、小さくなる。したがって、半導体素子100は、典型的には、スイッチング用途、特にハードスイッチング用途に、より好適である。【0036】半導体素子100はまた、IGBTセル110とダイオードセル120とが分離された逆導通トレンチIGBT 100として説明できるが、ダイオードセル120の正孔放出効率は、IGBTセル110のボディダイオードの正孔放出効率より低い(典型的には、3分の1から10分の1である)。【0037】一実施形態によれば、半導体素子100は、負荷電流を搬送および/または制御するためのIGBTセル110および/またはダイオードセル120を複数有する活性領域と、エッジ終端構造を有する周辺領域と、を有する垂直パワー半導体素子である。これらの実施形態では、第1の垂直トレンチ20と第2の垂直トレンチ21との間に配置されたIGBTセル110、ならびに第2の垂直トレンチ21と第3の垂直トレンチ22との間に配置されたダイオードセル120は、活性領域の単位セルに相当すると考えられる。これらの単位セルは、水平な1次元または2次元の格子、たとえば、六角形の格子や正方格子に配列可能である。IGBTセル110およびダイオードセル120は、さらに様々な水平格子上に配列してよい。あるいは、IGBTセル110のみ、またはダイオードセル120のみを水平格子上に配列する。【0038】さらに、接点領域5および/またはコレクタ領域6を、パワー半導体素子100の複数個のIGBTセル110および/またはダイオードセル120にわたって水平方向に延ばすことが可能である。順方向モードの低電流密度時には、ベース領域1およびnエミッタ領域5を通るユニポーラ電子電流によって、電流-電圧特性が非単調になる場合がある。これは、典型的には、コレクタ領域6を複数個のIGBTセル110および/またはダイオードセル120にわたって延ばした場合に、回避、または少なくとも低減される。【0039】一方、半導体素子100は、IGBTセル110を1個または2?3個だけ、かつ、ダイオードセル120を1個または2?3個だけ含んでよく、たとえば、集積回路の一部として、かつ/または、高周波低電力用途において含んでよい。【0040】図1は、1つの典型的な断面図を表している。半導体素子100の他の断面図も同様であってよく、たとえば、図示された半導体領域、絶縁領域、電極、および垂直トレンチが、図示された断面に垂直な方向に、ほぼ棒状である場合も同様であってよい。一方、ボディ領域2および反ラッチアップ領域4が正方形状または円盤状であってもよく、第1および第2の垂直トレンチ20、21が、単一の連結された(たとえば、環状の)垂直トレンチに相当してもよい。これらの実施形態では、典型的には、左側のIGBTセル110の図示された2つの分離されたソース領域3も、単一の連結された(たとえば、環状の)ソース領域に相当する。【0041】さらに、IGBTセル110とダイオードセル120の並びを変えてもよく、たとえば、図1に示された断面に垂直な方向に交互であってもよい。つまり、図1の断面と平行な別の垂直断面において、別のｐ型反ラッチアップ領域と別の2つのソース領域とを、第2の垂直トレンチ21と第3の垂直トレンチ22との間に配置することが可能である。これらの実施形態では、典型的には、その別の垂直断面において、第1の垂直トレンチ20と第2の垂直トレンチ21との間に、反ラッチアップ領域もソース領域も配置されていない。【0042】図2は、半導体素子200の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子200は、半導体素子100とよく似ており、同じく逆導通IGBTとして動作可能である。ただし、アノード領域2aが垂直方向に半導体ボディ40内に延びる深さが浅くなっている。さらに、アノード領域2aの最大ドープ濃度が、ボディ領域2の最大ドープ濃度より低くなっている。これに伴い、アノード領域2aとベース領域1との間の正孔放出効率が、ボディ領域2とベース領域1との間の正孔放出効率に比べて、さらに低くなる。したがって、半導体素子100の逆電流ピークおよび逆回復エネルギ、ならびにIGBTセル110のスイッチオンエネルギは小さくなる。【0043】一実施形態によれば、ボディ領域2の最大ドープ濃度は、アノード領域2aの最大ドープ濃度の少なくとも2倍の高さであり、より典型的には5倍の高さであり、さらにより典型的には10倍の高さである。【0044】たとえば、反ラッチアップ領域4の最大ドープ濃度は約10^(19)cm^(-3)より高く、ボディ領域2の最大ドープ濃度は約5×10^(16)cm^(-3)と約5×10^(17)cm^(-3)との間にあり、アノード領域2aの最大ドープ濃度は約5×10^(16)cm^(-3)より低い。ベース領域1の最大ドープ濃度は、典型的には、約5×10^(12)cm^(-3)と約5×10^(14)cm^(-3)との間にあり、たとえば、約5×10^(13)cm^(-3)の領域にある。【0045】図3は、半導体素子300の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子300もIGBTセル110およびダイオードセル120を含んでいるが、これらは、図1および2に示したような、共通のトレンチゲート電極で互いに分離された構造になっておらず、隣接する2つのトレンチゲート電極12の間に配置されたｐ型正孔エミッタ領域2(またはボディ領域2)を共有している。【0046】図示した3つのIGBTセル110のそれぞれは、この垂直断面において、第1の電極10とオーミック接触しているソース領域3を1つだけ含んでいる。たとえば、第1のトレンチ20と第2のトレンチ21との間にソース領域3が1つだけ配置されている。図3に示した例示的実施形態では、各垂直トレンチ20、21、22が隣接するソース領域3は1つだけである。したがって、ボディ領域2は、第1の電極10および主水平面15まで、それぞれ延びている。【0047】半導体素子300はまた、隣接する2つのトレンチゲート電極12の間にIGBTセル110およびダイオードセル120の組み合わせが少なくとも1つ配置された逆導通トレンチIGBT 300として説明できる。IGBTセル110のボディ領域2の第1の部分2bには、ソース領域3および反ラッチアップ領域4が埋め込まれている。これと隣接する、ダイオードセル120のボディ領域2の第2の部分2aには、ソース領域がまったくない。典型的には、第2の部分2aは、n型半導体領域を含んでおらず、したがって、ベース領域1のみとともに整流ｐn接合9aを形成している。【0048】言い換えると、ボディ領域2においては、第1の部分2bが、水平面上への投影において、ソース領域3および反ラッチアップ領域4と重なり合っており、第2の部分2aは、水平面上への投影において、ソース領域3および反ラッチアップ領域4と離れている。さらに、第2の部分2aは、第1の電極10まで延びている。したがって、ボディ領域2の第2の部分2aは、集積された追加フリーホイーリングダイオード14のアノード領域2aを形成している。そのようにした場合、ダイオードセル120の正孔放出効率は、ボディ領域2の第1の部分2bとベース領域1との間に形成されたIGBTセル110のボディダイオードの正孔放出効率より低く、典型的には、3分の1から10分の1になっている。【0049】一実施形態によれば、反ラッチアップ領域4と第1の垂直トレンチ20のゲート電極12のゲート誘電体領域8との間の最小距離d1は、反ラッチアップ領域4と第2の垂直トレンチ21のゲート電極12のゲート誘電体領域8との間の最小距離d2より短く、典型的には、2分の1以下になっている。そのようにした場合、半導体素子300の逆方向モードでは、大部分の電流が、集積された追加フリーホイーリングダイオード14を流れることになる。これにより、半導体素子300の逆方向モードの間は、正孔によるベース領域1のフラッディングが低減される。【0050】図4は、半導体素子400の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子400は、半導体素子300とよく似ており、同じく逆導通IGBTとして動作可能である。【0051】一実施形態によれば、ボディ領域2の第1の部分2bの最大ドープ濃度は、アノード領域2aを形成している第2の部分2aの最大ドープ濃度より高く、典型的には2倍の高さであり、より典型的には5倍の高さであり、さらにより典型的には10倍の高さである。そのようにした場合、ダイオードセル120の正孔放出効率はさらに低くなる。【0052】さらに、ボディ領域2の第1の部分2bは、典型的には、垂直方向に半導体ボディ40内に、第2の部分2aより深く延びている。第1の部分2bおよび第2の部分2aは、より多量のドーパントを第1の部分2bに注入した後の共通のドライブインプロセスにおいて形成可能である。【0053】図5は、半導体素子500の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子500は、半導体素子300とよく似ており、同じく逆導通IGBTとして動作可能である。ただし、ソース領域3および反ラッチアップ領域4を第1の電極10と電気的に接続するために、浅い接触トレンチ18を用いている。浅い接触トレンチ18は、半導体素子100、200、400、およびこの後の図面を参照して説明される半導体素子にも代替として用いてよい。【0054】図6は、半導体素子600の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子600は、半導体素子100とよく似ており、同じく逆導通IGBTとして動作可能である。ただし、IGBTセル110とダイオードセル120との間に、ｐ型浮遊半導体領域2cを有するスペーサセル130が配置されている。図6に示した例示的実施形態では、IGBTセル110のボディ領域2は、第1の垂直トレンチ20と第2の垂直トレンチ21との間に延びている。スペーサセル130の浮遊ボディ領域2cは、第2の垂直トレンチ21と第3の垂直トレンチ22との間に延びている。ダイオードセル120のアノード領域2aは、第3の垂直トレンチ22と第4の垂直トレンチ23との間に延びている。浮遊半導体領域2cの最大ドープ濃度は、典型的には、ボディ領域2の最大ドープ濃度と実質的に同等以上である。【0055】一実施形態によれば、浮遊半導体領域2cは、垂直方向に、ベース領域1内に、ボディ領域2、アノード領域2a、および垂直トレンチ20、21、22、および23より深く延びている。【0056】一実施形態によれば、ベース領域1と裏側nエミッタ領域5との間、および、ベース領域1と裏側ｐエミッタ領域(またはコレクタ領域)6との間に、n型フィールドストップゾーン17が配置される。これにより、半導体素子600は、逆導通パンチスルーIGBTとして動作可能である。さらに、本明細書に開示の他の半導体素子に対しても、フィールドストップゾーンを設けることが可能である。【0057】図7は、半導体素子700の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子700は、半導体素子600とよく似ており、同じく逆導通IGBTとして動作可能である。ただし、第3の垂直トレンチ22および第4の垂直トレンチ23の中に配置された絶縁ゲート電極12aが、第1の電極10に接続されている。したがって、動作中の絶縁電極12aには、ゲート電圧ではなく、エミッタ電圧V_(A)がかかっている。そのようにした場合、典型的には、ゲートキャパシタンスが小さくなる。したがって、半導体素子700のスイッチング特性を向上させることが可能である。本明細書で用いる「ゲート電極」という用語は、そのゲート電極が動作中に実際にゲート電位と接続されているかどうかに関係なく、半導体ボディから絶縁されている電極を表すものとする。【0058】図8は、半導体素子800の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子800は、半導体素子700とよく似ており、同じく逆導通IGBTとして動作可能である。ただし、半導体素子800は、接点層13(たとえば、ポリSi層)をさらに含むことにより、ゲート電極12をゲートパッド(図示せず)と接触させ、ゲート電極12aを第1の電極10と接触させている。半導体素子700と比較すると、絶縁プラグ7の絶縁層を通してアノード領域2a用接点をエッチングするため、アノード領域2aと隣接するゲート誘電体領域8の上部を少しエッチングするというリスクがない。【0059】図9は、半導体素子800の一実施形態を平面図で概略的に示している。図9は、接点層13の水平方向のレイアウトに対応している。図8に示した半導体素子800は、図9の線ｓに沿った断面に対応する。図1を参照して既に説明したように、本明細書に開示の半導体素子の垂直トレンチは、水平面においてIGBTセル110またはダイオードセル120の半導体領域を円周方向に囲むように、ほぼ環状であってよい。図9において上から点線で示したトレンチレイアウトからわかるように、垂直トレンチ20および21、ならびに垂直トレンチ22および23は、それぞれが、単一のつながったトレンチ(たとえば、中空の矩形シリンダ)を形成している。【0060】一実施形態によれば、半導体素子800は、図9に示したような規則的な水平格子を形成するIGBTセル110およびダイオードセル120を有するパワー半導体素子である。たとえば、半導体素子800はさらに、線ｔに沿った垂直断面において2つの分離された垂直トレンチ20b、21bを形成している垂直トレンチ20b、21bと、線ｔに沿った垂直断面において2つの分離された垂直トレンチ22b、23bを形成している垂直トレンチ22b、23bと、を含んでよい。線ｔに沿った垂直断面は、図8の水平方向の鏡映を描いたものに相当する。【0061】図10は、半導体素子900の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子900は、半導体素子700とよく似ており、同じく逆導通IGBTとして動作可能である。半導体素子900はさらに、垂直方向に、ベース領域1内に、より深く延びた浮遊ボディ領域2cを含んでいる。ただし、浮遊ボディ領域2cは、垂直方向にベース領域1内に、垂直トレンチ20、21、22、および23ほどは深く延びていない。ボディ領域2と浮遊ボディ領域2aの最大ドープ濃度は、実質的に同等であってよい。さらに、浮遊ボディ領域2cとボディ領域2は、垂直方向に同じ深さまで延びてよい。これらにより、半導体素子900の製造がより容易になる。【0062】図11は、半導体素子650の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子650は、半導体素子600とよく似ており、同じく逆導通IGBTとして動作可能である。半導体素子650はさらに、浮遊ボディ領域2cを含む。ただし、浮遊ボディ領域2cは、垂直方向にベース領域1内に延びる深さが、ボディ領域2およびアノード領域2aと実質的に同等である。【0063】図11に示した例示的実施形態では、絶縁ゲート電極12を有するトレンチ21、22、23、および24の間に3つの浮遊ボディ領域2cが配置されている。浮遊ボディ領域2cおよびボディ領域2は、一般的なプロセスで製造可能である。これらにより、半導体素子650の製造がより容易になる。【0064】図12は、半導体素子150の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子150は、半導体素子100とよく似ており、同じく逆導通IGBTとして動作可能である。ただし、半導体素子150のIGBTセル110およびダイオードセル120は、トレンチゲート電極の代わりに、主水平面15上に配置されたゲート誘電体領域8でそれぞれが絶縁されたゲート電極12を含んでいる。半導体素子150は、たとえば、DMOS(二重拡散金属酸化物半導体)構造物として形成可能である。【0065】図13は、半導体素子350の一実施形態を、垂直断面の断面図のかたちで概略的に示した図である。半導体素子350は、半導体素子300とよく似ており、同じく逆導通IGBTとして動作可能である。ただし、半導体素子350のIGBTセル110およびダイオードセル120は、トレンチゲート電極の代わりに、主水平面15上に配置されたゲート誘電体領域8でそれぞれが絶縁されたゲート電極12を含んでいる。半導体素子350は、たとえば、DMOS構造物として形成可能である。【0066】図6から図11を参照して説明したｐ型浮遊半導体領域を有するスペーサセルは、主水平面15上にゲート電極を配置した半導体素子にも使用可能である。さらに、図1から図11を参照して説明した半導体領域のドープ関係および幾何学的特性は、典型的には、主水平面15上にゲート電極を配置した半導体素子についても当てはまる。【0067】「下に」、「下方に」、「より低い」、「上に」、「上方に」などの空間的に相対的な用語は、ある要素の、別の要素に対する位置付けを説明する際の記述を容易にするために用いる。これらの用語は、素子の、図示された向きと異なる向きを含む様々な向きを包含するものとする。さらに、「第1の」、「第2の」などの用語も、様々な要素、領域、区間などを示すために用いており、これらも限定を意図したものではない。本明細書を通して、類似の用語は類似の要素を意味する。【0068】本明細書で用いている、「有する」、「含有する」、「含む」、「備える」などの用語は、記述対象の要素または特徴の存在を示すとともに、それ以外の要素または特徴を排除するものでない、非限定的な用語である。冠詞の「a」、「an」、および「ｔhe」は、特に断らない限り、単数だけでなく複数も包含するものとする。【0069】上述の変形および応用の範囲を念頭に置いて、本発明は、上述の説明によっても、添付図面によっても限定されないことを理解されたい。その代わりに、本発明は、以下の特許請求項およびこれらの法的均等物によってのみ限定される。以下、付記を記す。 [付記1] 第1の導電型のベース領域(1)と主水平面(15)とを備える半導体ボディ(40)と、前記主水平面(15)上に配置された第1の電極(10)と、を備える半導体素子であって、前記半導体ボディ(40)はさらに、垂直断面において、前記ベース領域(1)との間で第1のｐn接合(9)を形成している第2の導電型のボディ領域(2)を備えるIGBTセル(110)と、前記ベース領域(1)との間で第2のｐn接合(9a)を形成している前記第2の導電型のアノード領域(2a)を備えるダイオードセル(120)と、前記第1の導電型であって前記第1の電極(10)とオーミック接触しているソース領域(3)と、前記第2の導電型であって前記第1の電極(10)とオーミック接触している反ラッチアップ領域(4)と、を備え、前記ソース領域(3)および前記反ラッチアップ領域(4)は、前記垂直断面において、前記IGBTセル(110)内にのみ形成されており、前記反ラッチアップ領域(4)の最大ドープ濃度は、前記ボディ領域(2)の最大ドープ濃度より高い、半導体素子。 [付記2] 前記IGBTセル(110)および前記ダイオードセル(120)の少なくとも一方が、ゲート誘電体領域(8)によって絶縁されている第1のゲート電極(12)を備える垂直トレンチを備える、付記1に記載の半導体素子。 [付記3] 前記IGBTセル(110)および前記ダイオードセル(120)の少なくとも一方が、前記主水平面(15)上に配置されてゲート誘電体領域(8)によって絶縁されている第1のゲート電極(12)を備える、付記1または2に記載の半導体素子。 [付記4] 前記ボディ領域(2)の最大ドープ濃度は、前記アノード領域(2a)の最大ドープ濃度の少なくとも2倍の高さである、付記1?3のいずれか一項に記載の半導体素子。 [付記5] 前記反ラッチアップ領域(4)は、前記ソース領域(3)よりも垂直方向に深く、前記ボディ領域(2)内に延びている、付記1?4のいずれか一項に記載の半導体素子。 [付記6] 前記反ラッチアップ領域(4)の最大ドープ濃度は、前記ボディ領域(2)の最大ドープ濃度の少なくとも10倍の高さである、付記1?5のいずれか一項に記載の半導体素子。 [付記7] 前記第2の導電型であって前記第1の電極(10)とオーミック接触している追加の反ラッチアップ領域(4)をさらに備え、前記追加の反ラッチアップ領域(4)は、別の垂直断面において、前記アノード領域(2a)と隣接している、付記1に記載の半導体素子。 [付記8] 前記第1の電極(10)と対向配置されていて前記ベース領域(1)とオーミック接触している第2の電極をさらに備える、付記1?7のいずれか一項に記載の半導体素子。 [付記9] 前記第1の導電型であって、前記第2の電極と前記ベース領域(1)との間に配置されていて、最大ドープ濃度が前記ベース領域(1)の最大ドープ濃度より高い、浮遊半導体領域(2c)をさらに備える、付記8に記載の半導体素子。 [付記10] 前記浮遊半導体領域(2c)と前記アノード領域(2a)とが、水平面上への投影において重なり合う、付記9に記載の半導体素子。 [付記11] 複数のIGBTセル(110)および/またはダイオードセル(120)を備える、付記1?10のいずれか一項に記載の半導体素子。 [付記12] 第1の導電型のベース領域(1)と主水平面(15)とを備える半導体ボディ(40)と、前記主水平面(15)上に配置された第1の電極(10)と、を備える逆導通IGBTであって、前記半導体ボディ(40)はさらに、垂直断面において、ゲート誘電体領域(8)によって絶縁されている第1のゲート電極(12)を備える第1の垂直トレンチ(20)と、ゲート誘電体領域(8)によって絶縁されている第2のゲート電極(12)を備える第2の垂直トレンチ(21)と、ゲート誘電体領域(8)によって絶縁されている第3のゲート電極(12)を備える第3の垂直トレンチ(22)と、第2の導電型であって、前記ベース領域(1)との間で第1のｐn接合(9)を形成していて、前記第1の垂直トレンチと前記第2の垂直トレンチとの間に延びている、ボディ領域(2)と、前記第1の導電型であって、前記第1の電極(10)とオーミック接触していて、前記第1の垂直トレンチ(20)と前記第2の垂直トレンチとの間に配置されている、ソース領域(3)と、前記第2の導電型であって、前記ベース領域(1)との間でのみ整流ｐn接合を形成していて、前記第3の垂直トレンチ(22)に隣接している、アノード領域(2a)と、前記第2の導電型であって、前記第1の電極(10)とオーミック接触していて、最大ドープ濃度が前記ボディ領域(2)の最大ドープ濃度より高い、反ラッチアップ領域(4)と、を備え、前記反ラッチアップ領域(4)は、前記ソース領域(3)よりも垂直方向に深く、前記ボディ領域(2)内に延びており、前記反ラッチアップ領域(4)は、前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間にのみ配置されている、逆導通IGBT。 [付記13] 前記反ラッチアップ領域(4)の最大ドープ濃度は、前記アノード領域(2a)の最大ドープ濃度の少なくとも10倍の高さである、付記12に記載の逆導通IGBT。 [付記14] 前記アノード領域(2a)は、前記第2のトレンチと前記第3のトレンチとの間に延びている、付記12または13に記載の逆導通IGBT。 [付記15] 前記第2の導電型であって前記第2のトレンチと前記第3のトレンチとの間に延びている浮遊半導体領域(2c)をさらに備える、付記12?14のいずれか一項に記載の逆導通IGBT。 [付記16] 前記浮遊半導体領域(2c)は、前記ボディ領域(2)、前記アノード領域(2a)、前記第1の垂直トレンチ、前記第2の垂直トレンチ、および前記第3の垂直トレンチの少なくとも1つよりも垂直方向に深く、前記ベース領域(1)内に延びている、付記15に記載の逆導通IGBT。【符号の説明】【0070】 1 ベース領域 2 ボディ領域 2a アノード領域(ボディ領域2の第2の部分(図3)) 2b ボディ領域2の第1の部分(図3) 2c 浮遊半導体領域 3 ソース領域 4 反ラッチアップ領域 5 接点領域 6 裏側正孔エミッタ領域 7 絶縁プラグ 8 ゲート誘電体領域 9 第1のｐn接合 9a 整流ｐn接合 10 第1の電極 11 第2の電極 12 ゲート電極 12a 絶縁ゲート電極 13 接点層 14 追加の集積されたフリーホイーリングダイオード 15 第1の水平面(主水平面) 16 第2の面(裏面) 17 n型フィールドストップゾーン 18 浅い接触トレンチ 19 別のｐn接合 20 第1の垂直トレンチ 21 第2の垂直トレンチ 22 第3の垂直トレンチ 23 第4の垂直トレンチ 30 バルク単結晶材料 40 半導体ボディ 50 エピタキシャル層 100 半導体素子 110 IGBTセル 120 ダイオードセル 130 スペーサセル (57)【特許請求の範囲】【請求項1】第1の導電型のベース領域(1)と主水平面(15)とを備える半導体ボディ(40)と、前記主水平面(15)上に配置された第1の電極(10)と、を備える半導体素子であって、前記半導体ボディ(40)はさらに、垂直断面において、ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第1のゲート電極(12)を備える第1の垂直トレンチ(20)と、ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第2のゲート電極(12)を備える第2の垂直トレンチ(21)と、ゲート誘電体領域(8)によって前記ベース領域(1)から絶縁されている第3のゲート電極(12)を備える第3の垂直トレンチ(22)と、第2の導電型であって、前記ベース領域(1)との間で第1のｐn接合(9)を形成していて、それぞれ、前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間と、前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間に延びている、ボディ領域(2)と、前記第1の導電型であって、前記第1の電極(10)とオーミック接触していて、それぞれ、前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間と、前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間に配置されている、ソース領域(3)と、前記第2の導電型であって、それぞれ、前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間と、前記第2の垂直トレンチ(21)と前記第3の垂直トレンチ(22)との間に配置され、前記第1の電極(10)とオーミック接触していて、最大ドープ濃度が前記ボディ領域(2)の最大ドープ濃度より高い、反ラッチアップ領域(4)と、前記第2の導電型であって、前記ベース領域(1)との間でのみ整流ｐn接合を形成していて、それぞれ、前記第2の垂直トレンチ(21)と、前記第3の垂直トレンチ(22)に隣接し、前記第1の電極(10)とオーミック接触している、アノード領域(2a)と、前記第1の電極(10)の反対側に配置され、前記ベース領域(1)とオーミック接触している第2の電極(11)と、前記第2の導電型であって、前記第2の電極(11)とオーミック接触しているコレクタ領域(6)とを備え、前記第1のゲート電極(12)と前記第2のゲート電極(12)と前記第3のゲート電極(12)は前記第1の電極(10)から絶縁されていて、垂直断面において、前記第1の垂直トレンチ(20)と前記第2の垂直トレンチ(21)との間にソース領域(3)は1つだけ配置されている、半導体素子。【請求項2】 (削除) 【請求項3】前記反ラッチアップ領域(4)は、前記ソース領域(3)よりも、前記ボディ領域(2)に対して、垂直方向に深く延びている、請求項1に記載の半導体素子。【請求項4】 (削除) 【請求項5】 (削除) 【請求項6】 (削除) 【請求項7】 (削除) 【請求項8】 (削除) 【請求項9】 (削除) 【請求項10】 (削除) 【請求項11】 (削除) 【請求項12】 (削除) 【請求項13】前記第2の電極(11)と前記ベース領域(1)との間に配置された第1導電型の接触領域(5)をさらに備え、前記接触領域(5)は、最大ドープ濃度が前記ベース領域(1)の最大ドープ濃度より高い、請求項1に記載の半導体素子。【請求項14】 (削除) 【請求項15】前記ベース領域(1)と前記接触領域(5)との間、および/または前記ベース領域(1)と前記コレクタ領域(6)との間に配置された第1の導電型のフィールドストップ領域をさらに備える、請求項13に記載の半導体素子。【請求項16】前記第1の垂直トレンチ、前記第2の垂直トレンチ、および前記第3の垂直トレンチは半導体ボディの活性領域に配置され、前記半導体ボディ(40)は、エッジ終端構造を有する周辺領域をさらに備える、請求項1に記載の半導体素子。【請求項17】前記アノード領域(2a)は、前記主水平面(15)にまで延びている、請求項1に記載の半導体素子。【請求項18】前記アノード領域(2a)は、前記ボディ領域(2)の最大ドーピング濃度とは異なる最大ドーピング濃度を有する、請求項1に記載の半導体素子。
訂正の要旨	審決(決定)の【理由】欄参照。
異議決定日	2017-07-19
出願番号	特願2012-1955(P2012-1955)
審決分類	P 1 651・ 537- YAA (H01L) P 1 651・ 113- YAA (H01L) P 1 651・ 831- YAA (H01L) P 1 651・ 121- YAA (H01L)
最終処分	維持
前審関与審査官	工藤一光
特許庁審判長	飯田清司
特許庁審判官	小田浩鈴木匡明
登録日	2015-12-25
登録番号	特許第5859319号(P5859319)
権利者	インフィネオンテクノロジーズオーストリアアクチエンゲゼルシャフト
発明の名称	半導体素子および逆導通IGBT。
代理人	園田・小林特許業務法人
代理人	園田・小林特許業務法人

プライバシーポリシーセキュリティーポリシー運営会社概要サービスに関しての問い合わせ