• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H01L
管理番号 1332816
審判番号 不服2016-15146  
総通号数 215 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-11-24 
種別 拒絶査定不服の審決 
審判請求日 2016-10-07 
確定日 2017-10-17 
事件の表示 特願2013- 9217「半導体装置」拒絶査定不服審判事件〔平成26年 8月 7日出願公開、特開2014-143236、請求項の数(3)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は、平成25年1月22日の出願であって、その手続の経緯は以下のとおりである。

平成27年12月16日 拒絶理由通知(起案日)
平成28年 2月19日 意見書及び補正書の提出
平成28年 8月10日 拒絶査定(起案日)
平成28年10月 7日 審判請求及び補正書の提出
平成29年 6月22日 当審拒絶理由通知(起案日)
平成29年 8月 9日 意見書及び補正書の提出


第2 原査定の概要
原査定(平成28年8月10日付け拒絶査定)の概要は次のとおりである。

「●理由1(特許法第29条第2項)について
・請求項1ないし3に対して
・引用文献1ないし3
・備考
補正後の本願請求項1に記載された発明(以下、「本願発明」という。)と文献1に記載された発明(以下、「引用発明」という。)を対比すると、両者は、以下のとおりの相違点を有する。

相違点
本願発明では、ボンディング用パッド領域は銅ワイヤによるボンディングの接続が可能な領域であり、プローブ用パッド領域と前記ボンディング用パッド領域は、半導体基板上に設けられた同一の配線上に設けられており、前記配線上に設けられた絶縁膜に形成された開口窓によって区画されており、前記同一の配線上に銅ワイヤによるボンディングの接続がされるのに対して、引用発明では、ボンディングエリア(ボンディング用パッド領域)はボンディングの接続が可能な領域ではあるが、ボンディングワイヤの素材は明らかでなく、また、半導体ウエハである基板(半導体基板)上に設けられた配線構成部上に設けられておらず、プローブエリア(プローブ用パッド領域)と前記ボンディングエリア(ボンディング用パッド領域)とは開口窓によって区画されていない点。

上記相違点について検討する。
文献2及び文献3に記載されているとおり、プローブ用パッド領域とボンディング用パッド領域とを、半導体基板上に設けられた同一の配線上に設けて、前記配線上に設けられた絶縁膜に形成された開口窓によって区画することにより、それぞれを独立して設けて相互に電気的に接続することは本願出願前周知である(この点、文献2の図3、4及び段落[0014]ないし[0032]の記載等、文献3の図1及び段落[0006]ないし[0008]の記載等を参照)。

したがって、引用発明において、半導体ウエハである基板(半導体基板)上に、配線構成部にかえて周知の同一の配線を設けて、前記周知の同一の配線上にプローブエリア(プローブ用パッド領域)と、ボンディングエリア(ボンディング用パッド領域)とを設けること、及び、前記周知の同一の配線上に周知の絶縁膜を設けて、前記周知の絶縁膜に周知の開口窓を形成し、前記周知の開口窓を用いて両者を区画することによって、それぞれを独立して設けることは当業者が適宜なし得ることである。その際に、ボンディングワイヤとして周知の銅ワイヤを用いて、前記周知の同一の配線上に周知の銅ワイヤによるボンディングの接続をすることは設計事項である。

また、本願発明の効果についてみても、上記構成の採用に伴って当然に予測される程度のものにすぎず、格別顕著なものがあるとは認められない。

<引用文献等一覧>
文献1.特開2006-351588号公報
文献2.特開2005-64218号公報(周知技術を示す文献)
文献3.特開平7-37929号公報(周知技術を示す文献)」


第3 当審拒絶理由の概要
当審拒絶理由の概要は次のとおりである。

「1.この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。



引 用 文 献 等 一 覧
1.特開2006-351588号公報
2.国際公開第2004/093191号
3.特開2005-159195号公報
4.特開2005-252230号公報
5.特開2011-34999号公報

・請求項 :1
・引用文献等:1?4
・備考
(1)文献1に記載の発明
文献1の段落【0002】?【0005】及び段落【0012】?【0025】の記載から、文献1には次の発明(以下「引用発明」という。)が記載されていると認められる。
「ウエハである基板12上において、内部回路が形成されている内部回路領域2が中央に配置され、入出力回路が形成されているI/O回路領域3が周囲に沿って配置された半導体チップであって、
前記I/O回路領域3の外側の端辺9をまたぐように金属導電膜からなる電極パッド4が配置され、当該電極パッド4の露出している領域のうち、前記I/O回路領域3上に形成されている部分をプローブエリア5とし、前記I/O回路領域3の外側に形成されている部分をボンディングエリア6とし、前記端辺9によって前記電極パッド4が前記ボンディングエリア6と前記プローブエリア5とに区切られ、
前記ボンディングエリア6の直径60μmの円形部分にボンディングワイヤ22が接続され、
前記プローブエリア5にテストプローブ21が当接されてプローブ検査が行われ、
前記プローブエリア5の下の前記I/O回路領域3にはトランジスタ構成部13及び配線構成部15が設けられ、前記ボンディングエリア6が形成された前記I/O回路領域3の外側には、電極や配線等が形成されておらず、絶縁膜のみが形成されており、
前記電極パッド4及び当該電極パッド4と接続される前記配線構成部15の上には最上層絶縁膜7が形成され、当該最上層絶縁膜7は、前記電極パッド4の導体部分が露出するようパターニングされることで、前記電極パッド4を額縁状に覆っていることを特徴とする半導体チップ。」

(2)対比
本願の請求項1に係る発明(以下「本願発明」という。)と引用発明とを対比すると、以下の点で一致するとともに、以下の相違点で相違すると認められる。
<<一致点>>
「半導体基板(2)と、前記半導体基板上に形成された回路素子とを有する半導体装置であって、
それぞれが独立して設けられ、相互に電気的に接続されたプローブ用パッド領域(6)とボンディング用パッド領域(7)とを有し、
前記ボンディング用パッド領域はワイヤによるボンディングの接続が可能な領域であり、
前記プローブ用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子(13)が形成されており、前記ボンディング用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子が形成されておらず、
前記プローブ用パッド領域と前記ボンディング用パッド領域は、前記半導体基板上に設けられた同一でひと続きの導電層上に設けられており、
前記同一でひと続きの導電層上にワイヤによるボンディングの接続がされることを特徴とする半導体装置。」

<<相違点>>
<<相違点1>>
「ボンディングの接続」を、本願発明は「銅ワイヤ」で行うのに対して、引用発明の「ボンディングワイヤ22」の材料は不明である点。
<<相違点2>>
「前記プローブ用パッド領域と前記ボンディング用パッド領域」が「設けられ」て「ボンディングの接続がされ」る「同一でひと続き」の導電層が、本願発明は「配線(5)」であるのに対して、引用発明は「金属導電膜からなる電極パッド4」である点。
<<相違点3>>
「前記プローブ用パッド領域と前記ボンディング用パッド領域」は、本願発明においては「前記配線上に設けられた絶縁膜(15)に形成された開口窓(17)によって区画されて」いるのに対して、引用発明においては「前記電極パッド4の導体部分が露出するようパターニングされ」た「最上層絶縁膜7」によって「額縁状に覆」われている点。

(3)判断
ア 相違点1について
ボンディングの接続を銅ワイヤを用いて行うことは、特段、先行文献を示すまでもなく、ワイヤボンディング技術においては周知慣用の技術にすぎない。
したがって、引用発明において、「ボンディングワイヤ22」を銅ワイヤとすることは、当業者が適宜選択し得たものと認められる。

イ 相違点2について
(ア)本願明細書には、「保護膜14上には例えばアルミニウムによって形成された金属配線5」(段落【0017】)は、その上に「ボンディング用パッド領域7」と「プローブ用パッド領域6」を設定することで、前記「ボンディング用パッド領域7」においては「ボンディングワイヤ10」の接続を行い、前記「プローブ用パッド領域6」においては「プローブ針11を接触させ」ること(たとえば段落【0019】)しか記載されていない。
したがって、本願発明は、「前記プローブ用パッド領域と前記ボンディング用パッド領域」を設け、「ボンディングの接続」がされる「パッド」である同一でひと続きの導電層を、「配線(5)」と称しているにすぎないものと認められる。そして、この点では、引用発明の「電極パッド4」は、本願発明の「配線(5)」と相違するところがない。
よって、相違点2が実質的な相違点ではない。

(イ)次に、相違点2が実質的な相違点であるとした場合について検討する。
引用発明の「電極パッド4」は「前記配線構成部15」に「接続される」ものである。
ここで、文献1には、「I/O回路領域3上に形成された電極パッド4には外部電極がワイヤボンディングによって接続される。I/O回路領域3に形成された入出力回路を介して、外部電極からの入力信号が内部回路に入力され、内部回路からの出力信号が外部電極に出力される。」(段落【0013】)、「電気検査を行う。まず、電極パッド4のプローブエリア5に検査用のテストプローブを移動させて、テストプローブの先端を電極パッド4に当接させる。そして、検査用のプローブから電極パッド4を介して検査信号を入力し、その出力をモニタする。」(段落【0025】)と記載されている。
すなわち、文献1には、前記「電極パッド4」は、「半導体チップ」内の「配線構成部15」と、前記「半導体チップ」外の「外部電極」や「検査」機器とを接続するためのものでもあることが記載されている。
したがって、引用発明の「電極パッド4」を、「前記配線構成部15」と「接続」される配線として形成することは、当業者が適宜なし得たものと認められる。

ウ 相違点3について
(ア)引用発明は「前記端辺9によって前記電極パッド4が前記ボンディングエリア6と前記プローブエリア5とに区切られ」るものである。ここで、「前記端辺9」すなわち「前記I/O回路領域3の外側の端辺9」は、「ウエハである基板12上」に具体的な構成として実際に設けるものではなく、仮想のものであると認められる。
しかしながら、文献1には、「本発明では、プローブエリア5とボンディングエリア6とを異なる領域としている。これにより、ボンディングエリア6にプローブ痕が形成されるのを防ぐことができ、確実にボンディングを行なうことが可能になる。」(段落【0023】)と記載され、「確実にボンディングを行なう」ために、「前記ボンディングエリア6と前記プローブエリア5」とが、異なる領域として「区切られ」るべきものであることが記載されている。

(イ)ここで、半導体基板の上方に、それぞれ独立し、かつ、相互に電気的に接続されたプローブ用パッド領域とボンディング用パッド領域とを設け、前記プローブ用パッド領域と前記ボンディング用パッド領域とを、前記半導体基板の上方に形成される同一でひと続きのパッド導電層上に設け、このパッド導電層上に設けられた絶縁膜に形成された開口窓によって区画することは、文献2の明細書の第4頁第1行?第6頁第18行及び図1A?図3B、文献3の段落【0033】?【0038】及び図2、文献4の段落【0021】?【0028】及び図1に記載され、本願出願前に周知技術であった。
さらに、文献2には、明細書の第6頁第15?18行に「図3Bに示したようにカバー膜開口領域を2つ設けると、プロービング領域4へのプローブ針の接触による衝撃等のプローブ検査の影響が、ボンディング領域5に完全に及ばなくなり、ボンディングする際に十分な強度でのボンディングを行うことができる。」と記載されている。

(ウ)そうすると、半導体基板の上方の同一でひと続きのパッド導電層上に設けられたプローブ用パッド領域とボンディング用パッド領域とを、このパッド導電層上に設けられた絶縁膜に形成された開口窓によって区画することは周知技術であり、文献1には「前記ボンディングエリア6と前記プローブエリア5」とを異なる領域として区切るべきものであることが記載されていることに加えて、プローブ用パッド領域とボンディング用パッド領域をパッド導電層上に設けられた絶縁膜に形成された開口窓によって区画すると、ボンディングする際に十分な強度でのボンディングを行うことができることが文献2に記載されているのであるから、引用発明において、「電極パッド4」の上に「形成」する「最上層絶縁膜7」を、周知技術のように、「ボンディングエリア6」と「プローブエリア5」とを区画するように「形成」することは、当業者が容易に想到し得たものと認められる。

・請求項 :2
・引用文献等:1?4
・備考
文献1の図3には、プローブエリア5を複数設けることが記載されている。

・請求項 :3
・引用文献等:1?5
・備考
文献5の段落【0003】?【0008】、段落【0062】及び図24(a)には、ウェハ上に設けられた複数のプローブ用電極パッドを、4端子測定法におけるセンス端子又はフォース端子として用いることが記載されている。


2.この出願は、特許請求の範囲の記載が下記の点で、特許法第36条第6項第2号に規定する要件を満たしていない。



請求項1には、「前記プローブ用パッド領域と前記ボンディング用パッド領域は、前記半導体基板上に設けられた同一でひと続きの配線(5)上に設けられており」と記載されている。すなわち、「半導体基板」と前記「配線(5)」との位置的関係を、「配線(5)」と「前記プローブ用パッド領域と前記ボンディング用パッド領域」との位置的関係と同様に、「上に設けられ」ると表現している。
……(中略)……
そうすると、本願明細書の記載を参酌すると、請求項1の前記「上に設けられ」とは、直上に設けられることを意味するのか、他のものを介在させて上方に設けられることを意味するのか、直上に設けられることと他のものを介在させて上方に設けられることの両方を包含する意味であるのか、不明であり、これにより、請求項1に記載される構成は明確でないものとなっている。
よって、請求項1、及び、請求項1を引用する請求項2、3に係る発明は明確でない。」


第4 本願発明
本願の請求項1-3に係る発明(以下、それぞれ「本願発明1」-「本願発明3」という。)は、平成29年8月9日に提出された手続補正書により補正された特許請求の範囲の請求項1-3に記載された事項により特定される発明であり、本願発明1-3は以下のとおりの発明である。
1 本願発明1
「 【請求項1】
半導体基板(2)と、前記半導体基板上に形成された回路素子とを有する半導体装置であって、
それぞれが独立して設けられ、相互に電気的に接続されたプローブ用パッド領域(6)と複数のボンディング用パッド領域(7)とを有し、
前記複数のボンディング用パッド領域は銅ワイヤによるボンディングの接続が可能な領域であり、
前記プローブ用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子(13)が形成されており、前記複数のボンディング用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子が形成されておらず、
前記プローブ用パッド領域と前記複数のボンディング用パッド領域は、前記半導体基板上方に設けられた同一でひと続きの配線(5)上に設けられており、前記配線上に設けられた絶縁膜(15)に形成された開口窓(17)によって区画されており、
前記同一の配線(5)上に銅ワイヤによるボンディングの接続がされることを特徴とする半導体装置。」

2 本願発明2
「 【請求項2】
前記プローブ用パッド領域は複数設けられており、かつ、前記半導体基板上方に設けられた同一でひと続きの配線(5)上に設けられていることを特徴とする、請求項1に記載の半導体装置。」

3 本願発明3
「 【請求項3】
複数設けられた前記プローブ用パッド領域は、4端子測定法におけるセンス端子又はフォース端子であることを特徴とする、請求項1又は2に記載の半導体装置。」


第5 引用文献、引用発明等
1 引用文献1について
(1)引用文献1の記載事項
原査定の根拠となった平成27年12月16日付けの拒絶理由通知、及び、平成29年6月22日付けの当審拒絶理由通知に引用された刊行物である特開2006-351588号公報(以下、「引用文献1」という。)には、「半導体装置及びその製造方法」(発明の名称)について、図1?図4とともに次の事項が記載されている(下線は当審において付したもの。以下同じ。)。
ア 「【発明が解決しようとする課題】
【0005】
しかしながら、上記の半導体装置では、チップ上に配置された電極パッドに対して、ワイヤボンディングを行なう際に、チップ内部へ物理的なダメージが与えられてしまう場合がある。すなわち、ワイヤボンディングを行なう際に、電極パッド下の回路が物理的なダメージを受けてしまうおそれがある。このため、ワイヤボンディング装置では、ワイヤボンディング時の負荷によるチップ内部への物理的ダメージを与えないような条件でボンディングを行なう必要がある。よって、チップ内の断面構造などを考慮して、ワイヤボンディング装置やその使用条件等を精査する必要がある。すなわち、チップの断面形状等によってチップに与えることができる負荷が異なるため、異なる構造のチップ毎にボンディング装置の使用条件を求める必要がある。さらに、異なるボンディング装置を用いる場合には、それぞれのボンディング装置に対して条件出しを行なう必要がある。特に、ボンディングを行なわずチップ(ペレット)状態で出荷する場合では、購入者によって異なるボンディング装置が使用される。そのため、様々なボンディング装置に対して使用可能な条件をそれぞれ精査する必要がある。」

イ 「【0011】
本発明にかかる半導体装置について図1及び図2を用いて説明する。図1は本発明にかかる半導体装置を備える半導体ウエハの構成を模式的に示す上面図である。図2は図1に示す半導体ウエハに設けられている半導体チップの構成を模式的に示す上面図である。
【0012】
図1に示すように半導体ウエハ100上には矩形状の半導体チップ1が複数形成されている。そして、それぞれの半導体チップ1の間には半導体チップ1をそれぞれ分離するためのスクライブライン11が設けられている。スクライブライン11は、X方向又はY方向に沿って設けられている。半導体ウエハ100をスクライブライン11上で切断すると、それぞれの半導体チップ1に分離される。この半導体チップ1の構成は図2に示すようになっている。図2は、半導体チップ1の構成を示す上面図である。
【0013】
図2に示すように、半導体チップ1にはメモリ回路やロジック回路等で構成される内部回路が形成されている内部回路領域2が中央に配置される。この内部回路領域2を囲むように、半導体チップ1の周囲に沿って複数のI/O回路領域3が枠状に形成されている。すなわち、矩形状の半導体チップ1の外周近傍にはその4辺に沿ってI/O回路領域3がそれぞれ配置される。内部回路領域2の外側に配置されたI/O回路領域3には、入力バッファ回路や出力バッファ回路などの入出力回路が形成されている。それぞれのI/O回路領域3には電極パッド4が配設されている。電極パッド4の一部は、I/O回路領域3の外側まではみ出して設けられている。I/O回路領域3に設けられた入出力回路と各電極パッド4とはそれぞれ電気的に接続されている。また、I/O回路領域3上に形成された電極パッド4には外部電極がワイヤボンディングによって接続される。I/O回路領域3に形成された入出力回路を介して、外部電極からの入力信号が内部回路に入力され、内部回路からの出力信号が外部電極に出力される。
【0014】
I/O回路領域3に形成された電極パッド4の構成について図3及び図4を用いて説明する。図3は電極パッド4の周辺の構成を拡大して示す上面図である。なお、図3では、図2に示された半導体チップ1の下側のI/O回路領域3に設けられている電極パッド4について図示している。図4は電極パッドの周辺の構成を模式的に示す断面断面図である。
【0015】
図3に示すように、I/O回路領域3上には、電極パッド4が設けられている。I/O回路領域3には、図4に示すように入出力回路のトランジスタ構成部13が設けられている。この、トランジスタ構成部13には、入出力回路となるトランジスタ及びその電極等が形成されている。さらに、トランジスタ構成部13の上には層間絶縁膜14を介して配線構成部15が設けられている。配線構成部15には、トランジスタ構成部13までの配線等が形成されている。また、配線構成部15の配線は、電極パッド4と接続される。このトランジスタ構成部13と配線構成部15の間には層間絶縁膜14が設けられている。配線構成部15の配線は層間絶縁膜14に設けられたビアを介してトランジスタ構成部13のトランジスタ等と接続される。さらに、配線構成部15の上には、最上層絶縁膜7が形成されている。ウエハである基板12上において、トランジスタ構成部13及び、配線構成部15が設けられている領域がI/O回路領域3となる。一方、I/O回路領域3の外側には、層間絶縁膜14が形成されている。すなわち、I/O回路領域3の外側には、電極や配線等が形成されておらず、絶縁膜のみ形成されている。なお、最上層絶縁膜7は、電極パッド4の部分のみ除去されている。すなわち、電極パッド4の導体部分が露出するよう、最上層絶縁膜7はパターニングされている。なお、図4は、本実施の形態にかかる半導体装置の電極パッド周辺の構成を模式的に示すものであり、本発明はこの構成に限るものでない。
【0016】
そして、この電極パッド4は、一部がI/O回路領域3からはみ出すように形成されている。すなわち、電極パッド4は、その内側部分がI/O回路領域3上に形成され、外側部分がI/O回路領域3の外側に形成されている。換言すると、電極パッド4は、I/O回路領域3の外側の端辺9をまたぐように配置されている。ここで、電極パッド4の露出している領域のうち、I/O回路領域3上に形成されている部分を、プローブエリア5とし、I/O回路領域3の外側に形成されている部分をボンディングエリア6とする。電極パッド4は端辺9の内側に配置されたプローブエリア5と、端辺9の外側に配置されたボンディングエリア6とから構成される。すなわち、I/O回路領域3の端辺9によって、電極パッド4がボンディングエリア6とプローブエリア5とに区切られている。
【0017】
図4に示すように、プローブエリア5においてテストプローブ21が当接され、プローブ検査が行われる。また、ボンディングエリア6においてボンディングワイヤ22が接続され、ボンディングが行なわれる。図3に示すように電極パッド4の周りには最上層絶縁膜7が設けられている。電極パッド4の露出部分に対して、プロービング及びボンディングが行なわれる。
【0018】
図3に示す電極パッド4は、X方向に幅75μmで、Y方向に長さ156μmの矩形状に形成されている。そして、電極パッド4の露出部分の大きさは、X方向に幅67μmで、Y方向に長さ148μmとなっている。すなわち、電極パッド4は幅4μmの最上層絶縁膜7で外周が囲われる。これにより、電極パッド4の露出部分は、67×148μmの矩形状になるよう形成される。そして、電極パッド4を最上層絶縁膜7で額縁状に覆っている。また、X方向に隣接する電極パッド4間のピッチは80μmである。
【0019】
ここで、ボンディングエリア6のX方向の長さは、電極パッド4の露出部分のY方向の幅と同じ程度にすることが好ましい。すなわち、上記の例では、ボンディングエリア6の幅は、67μmとすることが好ましい。このとき、ボンディングエリア6の面積は67×67μmとなり、プローブエリア5は67×81μmとなる。これにより、ボンディングエリア6は略正方形となる。正方形のボンディングエリア6のうち、直径60μmの円形部分にボンディングワイヤ22が接続される。すなわち、ボンディングワイヤ22とボンディングエリアとの接触部分は直径60μmの円形となる。これにより、ボンディングエリア6のうちボンディングワイヤ22との接触部分以外の面積を小さくすることができる。すなわち、ボンディングエリア6の面積を小さくした場合でも、ボンディングワイヤ22がボンディングエリア6からはみ出ることがなく、確実にボンディングすることができる。なお、上記の電極パッド4の大きさは、典型的な一例であり、上記の値に限られるものではない。ボンディングエリア6及びプローブエリア5の大きさは、ボンディング装置の精度やプローブ検査装置の精度によって決定すればよい。」

ウ 「【0021】
上記のように、電極パッド4上において、I/O回路領域3の端辺9よりも内側の領域をプローブエリア5とし、端辺9よりも外側の領域をボンディングエリア6としている。さらに、プローブエリア5とボンディングエリア6とをそれぞれ異なる領域としている。そして、半導体チップ1の検査工程では、電極パッド4のプローブエリア5にテストプローブ21が当接され、プローブ検査が行われる。この検査工程によって、図3に示すように、電極パッド4のプローブエリア5には、テストプローブによるプローブ痕23が設けられる。
【0022】
電極パッド4のボンディングエリア6には、外部電極と接続するためのボンディングワイヤ22が接続される。スクライブライン11でスクライブされた半導体チップ1がボンディング工程において、ワイヤボンディングされる。ボンディングエリア6はI/O回路領域3の外側に形成されている。そのため、ボンディングエリア6の下には最上層絶縁膜7や層間絶縁膜14等の絶縁膜のみ形成されており、入出力回路の配線や電極等が形成されていない。よって、ボンディング時の負荷による回路の損傷を防ぐことができる。これにより、異なるボンディング装置に対して使用可能な条件を精査することなく、ワイヤボンディングすることができる。よって、チップ状態で出荷した場合でも、ボンディング装置毎の条件出しが不要となり、任意のボンディング装置を用いることができる。これにより、チップ状態で出荷した場合でも、簡便にワイヤボンディングすることができる。
【0023】
さらに、本発明では、プローブエリア5とボンディングエリア6とを異なる領域としている。これにより、ボンディングエリア6にプローブ痕が形成されるのを防ぐことができ、確実にボンディングを行なうことが可能になる。すなわち、ボンディングエリア6と異なる領域であるプローブエリア5にテストプローブ21が当接される。このため、ボンディングエリア6にはプローブ痕が形成されず、平坦なままになっている。これにより、よって、プローブ痕上にボンディングワイヤが接続されるのを防ぐことができる。従って、確実にワイヤボンディングを行なうことができる。
【0024】
上記の半導体チップの製造工程について、説明する。まず、半導体ウエハ100上にパターンを形成し、I/O回路領域3に入出力回路を設け、内部回路領域2に内部回路を設ける。これには、通常の成膜工程や、リソグラフィー工程等が用いられる。このとき、I/O回路領域3の上には、電極パッド4が形成される。さらに、この電極パッド4は一部が、I/O回路領域3の端辺の外側に配置されるように形成される。電極パッド4には、通常、アルミニウムなどの金属導電膜が用いられる。」

エ 「【0028】
上記の構成により、I/O回路領域3の外側でボンディングすることができので、ボンディングにより物理的ダメージを低減することができる。さらに、I/O回路領域3の端辺9とスクライブライン11の間の余剰スペースに電極パッド4の一部を配置することで、チップサイズの増大を防ぐことができる。また、異なるボンディング装置でボンディングを行なう場合でも、ボンディング装置毎の条件だしが不要となる。よって、様々なボンディング装置によるボンディングを簡便に行うことができるため、本発明にかかる半導体装置はチップ状態での出荷に好適である。さらに、ボンディング後にチップの評価を行なう場合、プローブエリア5に評価用のボンディングワイヤを接続することができる。これにより、評価用のパッケージに再搭載して評価することが可能となり、容易に評価を行うことができる。」

オ 図4には、電極パッド4の端部及び配線構成部15の上に、最上層絶縁膜7が形成されていることが記載されている。

(2)引用発明
以上の記載から、引用文献1には次の発明(以下、「引用発明」という。)が記載されていると認められる。

「ウエハである基板12上において、内部回路が形成されている内部回路領域2が中央に配置され、トランジスタ構成部13及び配線構成部15が設けられているI/O回路領域3が周囲に沿って枠状に配置された半導体チップであって、
前記I/O回路領域3の外側の端辺9をまたぐように金属導電膜からなる電極パッド4が配置され、当該電極パッド4の露出している領域のうち、前記I/O回路領域3上に形成されている部分をプローブエリア5とし、前記I/O回路領域3の外側に形成されている部分をボンディングエリア6とし、前記端辺9によって前記電極パッド4が前記ボンディングエリア6と前記プローブエリア5とに区切られ、
前記電極パッド4の前記ボンディングエリア6のうち、直径60μmの円形部分にボンディングワイヤ22が接続され、
前記電極パッド4の前記プローブエリア5にテストプローブ21が当接され、プローブ検査が行われ、
前記プローブエリア5の下の前記I/O回路領域3にはトランジスタ構成部13及び配線構成部15が設けられ、前記ボンディングエリア6が形成された前記I/O回路領域3の外側には、電極や配線等が形成されておらず、絶縁膜のみが形成されており、
前記電極パッド4の端部の上、及び、当該電極パッド4と接続される前記配線構成部15の上には最上層絶縁膜7が形成され、当該最上層絶縁膜7は、前記電極パッド4の導体部分が露出するようパターニングされたことで、前記電極パッド4を額縁状に覆っていることを特徴とする半導体チップ。」

2 引用文献2について
(1)原査定の根拠となった平成27年12月16日付けの拒絶理由通知に引用された刊行物である特開2005-64218号公報(以下、「引用文献2」という。)には、「半導体装置」(発明の名称)について、図1?図4とともに次の事項が記載されている。
ア 「【0014】
<実施の形態1>
図1は、本実施の形態に係る半導体チップ100を示す上面図である。
【0015】
半導体チップ100上には、その四辺に沿って、複数の矩形状のパッド10(第1パッド)が配列形成されている。また、半導体チップ100上において、複数のパッド10の内側には、内部回路領域20が形成されている。さらに、半導体チップ100上には、パッシベーション膜30が形成され、パッド10以外の領域を保護している。」

イ 「【0028】
<実施の形態2>
実施の形態1に係る半導体チップ100においては、正方形状等のプロービング用領域11と、正方形状等のボンディング用領域12と、これらを電気的に導通させる導電領域13とが、半導体チップ100の辺に対し垂直方向に細長い矩形状のパッド10の各部分として形成される。しかし、プロービング用領域11とボンディング用領域12とを、それぞれ別のパッドとして形成し、これらのパッドを、下層の層間酸化膜中の金属配線で導通させてもよい。
【0029】
図3は、実施の形態2に係る半導体チップ200を示す上面図であり、図4はそのB-B断面を示す断面図である。図3,4において、図1,2と同一の要素については、同一の符号を付している。
【0030】
半導体チップ200上には、1枚の矩形状のパッド10に代えて、正方形状等のプロービング用パッド40(第2パッド)及び正方形状等のボンディング用パッド50(第3パッド)が形成される。プロービング用パッド40及びボンディング用パッド50は、半導体チップ200の辺に対し垂直方向に並置されている。プロービング用パッド40上にはプロービング用領域11が、ボンディング用パッド50上にはボンディング用領域12が、それぞれ規定される。また、図3,4においては、下層の層間酸化膜16中の金属配線17を、プロービング用パッド40まで延在させることにより(この延在させた部分を金属配線19とする)、プロービング用領域11とボンディング用領域12とを電気的に導通させる。ここで、金属配線19は、パッド10における導電領域13に代わるものである。即ち、金属配線19は、第2導電配線として機能する。
【0031】
半導体チップ200においては、実施の形態1に係る半導体チップ100と同様に、テスト工程においてプローブが当てられるプロービング用領域11と、アセンブリ工程においてボンディングされるボンディング用領域12とが分離されているので、このボンディング時に、ボンディング用領域12においてパッド剥がれやボール剥がれが発生することを防止することができる。
【0032】
また、実施の形態1に係る半導体チップ100と同様に、半導体チップ200上においても、外側(四辺側)にプロービング用領域11が配置され、内側(内部回路領域20側)にボンディング用領域12が配置されているので、ボンディング用領域12と内部回路とを接続する金属配線17は、プロービング用領域11の下に配置されることはない。従って、プロービングによる応力が集中した場合にも、金属配線17のエレクトロマイグレーション等を引き起こすことはない。」

ウ 図3及び図4には、半導体チップ100上に形成され、パッド10以外の領域を保護しているパッシベーション膜30は、正方形状のプロービング用領域11とボンディング用領域12とを区画していること、前記プロービング用領域11と前記ボンディング用領域12とで、矩形状のパッド10がそれぞれ別のパッドとして形成されていること、が記載されている。

3 引用文献3について
(1)原査定の根拠となった平成27年12月16日付けの拒絶理由通知に引用された刊行物である特開平7-37929号公報(以下、「引用文献3」という。)には、「半導体集積回路装置」(発明の名称)について、図1?図3とともに次の事項が記載されている。
ア 「【0007】また、この下部配線層13上には窒化膜や酸化膜等からなる層間絶縁層14が形成され、この層間絶縁層14上にアルミニウムからなる上部配線層15が形成され、この上部配線層15の一部により前記ボンディング用パッド2とテスト用パッド3がそれぞれ個別に形成される。そして、これらボンディング用パッド2とテスト用パッド3とは、前記層間絶縁膜14を貫通するスルーホール16A及び16Bにより、それぞれ独立して前記下部配線層に接続されている。ここで、スルーホール16A,16Bは各パッド2,3の中央部分に配置される。換言すれば、ボンディング用パッド2については、スルーホール16Aは、後工程でパッド面にボンディングされるボンディングワイヤの直下に位置するように配置されている。更に、前記層間絶縁膜14上には窒化膜等の絶縁膜で保護絶縁膜17が形成され、この保護絶縁膜17の一部は開口され、この開口を通して前記ボンディング用パッド2とテスト用パッド3が露呈される。」

4 引用文献4について
(1)平成29年6月22日付けの当審拒絶理由通知に引用された刊行物である国際公開第2004/093191号(以下、「引用文献4」という。)には、「半導体装置」(発明の名称)について、図1?図7とともに次の事項が記載されている。
ア 「なお、上記図1A、図1B及び図2においては、プロ一ビング領域4とボンディング領域5とからなるパッドを、ボンディング領域5が入出力回路2の上方に 位置するように配置しているが、これに限らずボンディング領域5の一部が入出力回路2の上方に位置するように配置しても良い。
ここで、プロ一ビング領域4とボンディング領域5からなるパッドの上部に設けられるカバー膜の開口領域について説明する。
図3A、図3Bは、カバー膜の開口領域の一例を示す図であり、図3Aはプロ一ビング領域4とボンディング領域5からなるパッドの外周にカバー膜8を設けた例を示している。
また、図3Bは、プロ一ビング領域4及ぴボンディング領域5の外周にそれぞれカバー膜8を設けた例を示しており、上面から見てプロ一ビング領域4とボンディング領域5との間がカバ一膜8により仕切られる。図3Bに示したようにカバー膜開口領域を2つ設けると、プロ一ビング領域4へのプローブ針の接触による衝撃等のプローブ検査の影響が、ボンディング領域5に完全に及ばなくなり、ボンディングする際に十分な強度でのボンディングを行うことができる。」(明細書の第6頁第4?18行)

5 引用文献5について
(1)平成29年6月22日付けの当審拒絶理由通知に引用された刊行物である特開2005-159195号公報(以下、「引用文献5」という。)には、「半導体装置」(発明の名称)について、図1?図10とともに次の事項が記載されている。
ア 「【0033】
図2は、本発明にかかる半導体装置のボンディング用パッド1とテスト用パッド2の近傍を示す拡大図であり、図2(a)は上面図、図2(b)は断面図を示す。図2(b)においては、説明の簡略化のため層間絶縁膜等の図示を省略している。なお、メタル配線は、CMPによって平坦化された層間絶縁膜状に形成されているものとする。図2(b)に示されるように本発明にかかる半導体装置は、多層構造を有している。例えば、4?6層の多層構造を有しているが、7層以上であってもよい。
【0034】
ボンディング用パッド1は、例えば、1辺が50?80μmの略正方形の形状を有する。ボンディング用パッド1は、ワイヤボンディングやボールボンディング等により外部電極と接続される。ボンディング用パッド1は、半導体チップ100の最上層のメタル層31の一部がカバー層6の開口部より露出して形成される。メタル層31は、例えば、アルミニウム(Al)や銅(Cu)が用いられる。カバー層6は、例えば、ポリイミドにより形成され、コート層や表面保護層とも呼ばれる。
【0035】
ボンディング用パッド1を構成するメタル層31は、複数のスルーホール7を介して下層のメタル層32と接続されている。このような構成により、ボンディング時のボンディング用パッド1の領域におけるメタル層31の剥がれを防止することができる。図3に当該スルーホール7の構成を示す。スルーホール7は、壁状のビア71、72が互いに直交して構成されており、上面から見ると格子状に構成されている。このような構成により、メタル層31の剥がれをより効果的に防止することができる。尚、図2(b)に示す例において、メタル層31は、ボンディング用パッド1の内側において分断されているが、分断されずに接続されていてもよい。また、メタル層32も同様に図上分断されている箇所が接続されていてもよい。特に、スルーホール領域5のメタル層32は、隣接するメタル層32と接続することが好ましい。これにより、引き出し線の抵抗を下げることができ、電流損失を低減できる。
【0036】
ボンディング用パッド1の下部の半導体領域には、内部回路4が設けられている。この例における内部回路4は入出力回路である。これにより、ボンディング用パッド1を内部回路上に形成することができるのでチップサイズを増加させることは無い。但し、図2に示す例では、2層目の層間絶縁膜上には2層目のメタル層33を形成せずに、2層目の層間絶縁膜と3層目の層間絶縁膜とで厚い層間絶縁膜を形成している。このように、ボンディング用パッド1の下部に配線層を有しない層を形成することによってボンディング時に内部回路4に対する圧力を低減し、内部回路4が破壊される可能性を低減することができる。
【0037】
図2に示されるように、メタル層31は、さらに半導体チップ100の周辺に向って延在形成され、ボンディング用パッド1よりも周辺側、即ち外側においてテスト用パッド2を形成している。かかるテスト用パッド2もカバー層6の開口部によって形成される。テスト用パッド2は、ボンディング用パッド1と略同形状を有するが異なる形状を有するものとしてもよい。
【0038】
テスト用パッド2を構成するメタル層31は、複数のスルーホール7を介して下層のメタル層32と接続されている。このような構成により、テスト時にテスト用パッド2の領域におけるメタル層31が剥がれることを防止することができる。図4に当該スルーホール7の構成を示す。スルーホール7は、壁状のビア73が互いに平行に設けられている。このような構成により、メタル層31の剥がれをより効果的に防止することができる。尚、テスト用パッド2の下層には層間絶縁膜が形成されているが、CMP(Chemical Mechanical Polishing)プロセスを用いて、平坦化処理することが好ましい。」

6 引用文献6について
(1)平成29年6月22日付けの当審拒絶理由通知に引用された刊行物である特開2005-252230号公報(以下、「引用文献6」という。)には、「半導体装置」(発明の名称)について、図1?図12とともに次の事項が記載されている。
ア 「【0021】
以下、本発明の実施の形態について、図面を参照しながら説明する。
本発明でいう半導体装置は、ウエハ状態の半導体集積回路装置とその個別の半導体装置の双方を含むが、ここでは半導体集積回路装置について説明する。
【0022】
図1は本発明の第1の実施形態の半導体装置の要部構成を示し、図1(a)、(b)は同半導体装置の外部接続用電極であるパッドとその周辺部の平面図、断面図である。ここではパッドは、入出力回路の素子領域または配線上に形成されており、4層配線構造である場合を示している。
【0023】
図1において、11はプロービングによるウエハ検査用のプローブパッド、21はワイヤボンド等の組み立てに用いるボンディングパッド、31はプローブパッド11およびボンディングパッド21の上面を除いた半導体基板上に形成されたP-SiN膜などの第1の保護膜、32は第1の保護膜31上に形成されたポリイミド膜などの第2の保護膜である。
【0024】
ボンディングパッド21は、最上層のパッドメタル61(以下第1のメタル61という)と、そのひとつ下の配線層に形成された第2層のパッドメタル62(以下第2のメタル62という)と、第1のメタル61と第2のメタル62との間の層間絶縁膜71を貫通してこれらメタル61,62間を接続するビア63とからなる積層ビア構造を有している。積層ビア構造は、ワイヤボンドなどのボンディング工程で生じる衝撃エネルギーを吸収し、パッドの直下の配線部や拡散素子にかかる応力を緩和し、ダメージの発生を抑えるのに効果がある。
【0025】
ボンディングパッド21の第2のメタル62の下には、例えば電源供給のための電源層である第3のメタル91、さらに下層には、入出力回路内への信号供給のための最下層メタル10が形成されており、第1および第2のメタル61,62と、最下層メタル10とは、引出し部メタル81のスタック構造により電気的に接続されている。第2のメタル62と第3のメタル91との間、および第3のメタル91と最下層メタル10との間にはそれぞれ層間絶縁膜72,73が形成されている。
【0026】
ボンディングパッド21とプローブパッド11は、第1のメタル61に一体に形成されていて、第1のメタル61上の第1の保護膜31に分離して形成された2個のコンタクト窓からそれぞれ露出している。ただし実際には、プローブパッド11とボンディングパッド21を単に領域として使い分けてもよく、必ずしも第1の保護膜31によって分離する必要はない。
【0027】
プローブパッド11は、ボンディングパッド21のような2層のメタル61,62による積層ビア構造ではなく、第1のメタル61だけで構成されており、その下には層間絶縁膜71,72を介して第3のメタル91がある。第3のメタル91の下には、ボンディングパッド21と同様に、層間絶縁膜73と最下層メタル10がある。
【0028】
第2のメタル62はボンディングパッド21よりも縦横に大きく、ボンディングパッド21,プローブパッド11のそれぞれの下層にある2つの第3のメタル91は、第2のメタル62のエッジ部よりも中央寄りで隣接している。」

イ 図1には、第1のメタル61はプローブパッド11とボンディングパッド21とで共通に設けられていること、前記第1のメタル61を覆うように形成された第1の保護膜31は、前記プローブパッド11と前記ボンディングパッド21の端部を除く部分を露出させるように開口しており、前記プローブパッド11と前記ボンディングパッド21とを区画していること、が記載されている。

7 引用文献7について
(1)平成29年6月22日付けの当審拒絶理由通知に引用された刊行物である特開2011-34999号公報(以下、「引用文献7」という。)には、「半導体装置およびその製造方法」(発明の名称)について、図1?図24とともに次の事項が記載されている。
ア 「【0005】
上記電気特性検査において、例えば回路の抵抗値(インピーダンス)を測定するには、被測定回路の両側の端子にそれぞれプローブ針を接触させ、被測定回路に電流を流したときの電圧降下を測定する2端子測定法が用いられる。しかし、2端子測定法では、被測定回路のインピーダンスが低い場合、端子とプローブ針との接触抵抗や測定器(テスタ)のライン抵抗に起因する誤差が生じ得る。そこで、被測定回路のインピーダンスが低い場合には、2端子測定法に代えてケルビンコンタクト法(または4端子測定法)と呼ばれる測定法が用いられる。
【0006】
図24(a)は、ケルビンコンタクト法の原理を説明するテスタの等価回路図、図24(b)は、2端子測定法の原理を説明するテスタの等価回路図である。
……(中略)……
【0008】
これに対し、ケルビンコンタクト法では、被測定回路に電流(I)を流すライン(フォースライン)と被測定回路の電圧降下(Vz)を測定するライン(センスライン)とを分離し、被測定回路の両側の端子にそれぞれ2本のプローブ針(フォースラインに接続されたプローブ針とセンスラインに接続されたプローブ針)を接触させて電圧降下(VM)を測定する。この測定法では、電圧計に接続されたセンスラインには電流が流れない(i=0)ため、上記した接触抵抗やライン抵抗に起因する電圧降下分がキャンセルされ、被測定回路のインピーダンス(Z)による電圧降下(Vz)のみを測定することができる(VM=Vz)。
【0009】
以上の理由から、ケルビンコンタクト法は、例えばモータドライバ製品、パワーMOS製品、およびレギュレータ製品といった電流値が大きい製品を低抵抗で測定するのに、有効かつ必須の測定法である。」

イ 「【0062】
上記メイン基板30上の電極34aは、前記図24(a)に示したものと同一の等価回路を有するケルビンコンタクト用テスタ(図示せず)のセンスラインに接続されている。すなわち、ケルビンコンタクト用プローブ針21のコイル型プローブ針22は、ケルビンコンタクト用テスタのセンス側プローブ針を構成している。一方、ケルビンコンタクト用プローブ針21のポゴピン型プローブ針23aは、メイン基板30の配線30bを介してメイン基板30上の電極34bに電気的に接続され、さらにこの電極34bを介してケルビンコンタクト用テスタのフォースラインに接続されている。すなわち、ポゴピン型プローブ針23aは、ケルビンコンタクト用テスタのフォース側プローブ針を構成している。」


第6 進歩性についての対比・判断
1 本願発明1について
(1)対比
本願発明1と引用発明とを対比すると、次のことがいえる。
ア 引用発明の「ウエハである基板12」は、本願発明1の「半導体基板(2)」に相当する。
また、引用発明において、「内部回路」は回路素子からなるものと認められ、「トランジスタ構成部13」を構成する「トランジスタ」は回路素子にほかならない。
したがって、引用発明の「ウエハである基板12上において、内部回路が形成されている内部回路領域2が中央に配置され、トランジスタ構成部13及び配線構成部15が設けられているI/O回路領域3が周囲に沿って枠状に配置された半導体チップ」は、本願発明1の「半導体基板(2)と、前記半導体基板上に形成された回路素子とを有する半導体装置」に相当する。

イ 引用発明において、「前記I/O回路領域3上に形成されている部分」の「当該電極パッド4の露出している領域」である「プローブエリア5」と、「前記I/O回路領域3の外側に形成されている部分」の「当該電極パッド4の露出している領域」である「ボンディングエリア6」は、どちらも「金属導電膜」からなる「当該電極パッド4」で形成されるエリアであるから、相互に電気的に接続されていると云いうるものと認められる。
また、前記「プローブエリア5」と前記「ボンディングエリア6」とは、「前記I/O回路領域3の外側の端辺9」によって「区切られ」ているから、それぞれ独立して設けられていると云いうるものと認められる。
したがって、引用発明の「半導体チップ」において「前記I/O回路領域3の外側の端辺9をまたぐように金属導電膜からなる電極パッド4が配置され、当該電極パッド4の露出している領域のうち、前記I/O回路領域3上に形成されている部分をプローブエリア5とし、前記I/O回路領域3の外側に形成されている部分をボンディングエリア6とし、前記端辺9によって前記電極パッド4が前記ボンディングエリア6と前記プローブエリア5とに区切られ」ていることと、本願発明1の「半導体装置」が「それぞれが独立して設けられ、相互に電気的に接続されたプローブ用パッド領域(6)と複数のボンディング用パッド領域(7)とを有し」ていることとは、「半導体装置」が「それぞれが独立して設けられ、相互に電気的に接続されたプローブ用パッド領域(6)」と「ボンディング用パッド領域(7)とを有し」ている点で共通する。

ウ 引用発明の「前記電極パッド4の前記ボンディングエリア6のうち、直径60μmの円形部分にボンディングワイヤ22が接続され」ることと、本願発明1の「前記複数のボンディング用パッド領域は銅ワイヤによるボンディングの接続が可能な領域であ」ることとは、「ボンディング用パッド領域」は「ワイヤによるボンディングの接続が可能な領域であ」る点で共通する。

エ 引用発明の「前記プローブエリア5の下の前記I/O回路領域3にはトランジスタ構成部13及び配線構成部15が設けられ」ていることは、本願発明1の「前記プローブ用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子(13)が形成されて」いることに相当する。
また、引用発明の「前記ボンディングエリア6が形成された前記I/O回路領域3の外側には、電極や配線等が形成されておらず、絶縁膜のみが形成されて」いることと、本願発明1の「前記複数のボンディング用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子が形成されて」いないこととは、「ボンディング用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子が形成されて」いない点で共通する。

オ 引用発明の「プローブエリア5」は、「ウェハである基板12上」に形成された「トランジスタ構成部13及び配線構成部15が設けられているI/O回路領域3」の上に設けられている。
また、引用発明の「ボンディングエリア6」は、「ウェハである基板12上」に形成された「絶縁膜」の上に設けられている。
そして、引用発明の「電極パッド4」は「金属導電膜」からなるところ、本願明細書の段落【0020】の「金属配線5の膜厚」と記載されていることから、本願発明1の「配線(5)」は少なくとも導電膜であると認められる。
したがって、引用発明の前記「プローブエリア5」と前記「ボンディングエリア6」が同じ「金属導電膜からなる電極パッド4」の「露出している領域」であることと、本願発明1の「前記プローブ用パッド領域と前記複数のボンディング用パッド領域は、前記半導体基板上方に設けられた同一でひと続きの配線(5)上に設けられて」いることとは、「前記プローブ用パッド領域」と前記「ボンディング用パッド領域は、前記半導体基板上方に設けられた同一でひと続きの」導電膜「上に設けられて」いる点で共通する。
そして、引用発明の「前記電極パッド4の前記ボンディングエリア6のうち、直径60μmの円形部分にボンディングワイヤ22が接続され」ることと、本願発明1の「前記同一の配線(5)上に銅ワイヤによるボンディングの接続がされる」こととは、「前記同一」の導電膜上に「ワイヤによるボンディングの接続がされる」点で共通する。

カ したがって、本願発明1と引用発明との間には、次の一致点、相違点があるといえる。

(一致点)
「半導体基板(2)と、前記半導体基板上に形成された回路素子とを有する半導体装置であって、
それぞれが独立して設けられ、相互に電気的に接続されたプローブ用パッド領域(6)とボンディング用パッド領域(7)とを有し、
前記ボンディング用パッド領域はワイヤによるボンディングの接続が可能な領域であり、
前記プローブ用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子(13)が形成されており、前記ボンディング用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子が形成されておらず、
前記プローブ用パッド領域と前記ボンディング用パッド領域は、前記半導体基板上方に設けられた同一でひと続きの導電膜上に設けられており、
前記同一の導電膜上にワイヤによるボンディングの接続がされることを特徴とする半導体装置。」

(相違点)
(相違点1)本願発明1は「複数のボンディング用パッド領域(7)」を備えるのに対し、引用発明の「ボンディングエリア6」は1つである点。
(相違点2)本願発明1は「ボンディングの接続」が「銅ワイヤによる」のに対し、引用発明の「ボンディングワイヤ22」の材料は不明である点。
(相違点3)本願発明1の「前記プローブ用パッド領域と前記ボンディング用パッド領域」は「配線(5)」上に設けられているのに対し、引用発明の「プローブエリア5」と「ボンディングエリア6」は「金属導電膜からなる電極パッド4」上に設けられている点。
(相違点4)本願発明1の「前記プローブ用パッド領域と前記ボンディング用パッド領域」は「前記配線上に設けられた絶縁膜(15)に形成された開口窓(17)によって区画されて」いるのに対し、引用発明の「プローブエリア5」と「ボンディングエリア6」はそのような構成を備えていない点。

(2)相違点についての判断
事案に鑑みて、上記相違点1について検討する。
相違点1に係る本願発明1の構成、すなわち、「プローブ用パッド領域」を設けた「同一でひと続きの配線」上に「複数のボンディング用パッド領域」を設けるという構成は、引用文献1に記載されていないだけでなく、引用文献2ないし7に記載も示唆もされていない。
そして、半導体のボンディング技術において、上記の「プローブ用パッド領域」を設けた「同一でひと続きの配線」上に「複数のボンディング用パッド領域」を設けることが、本願の出願日前に周知技術であるともいえない。
これに対して、本願発明1は、相違点1に係る構成を備えることで、「ボンディング用パッド領域7b1、7b2に接続される回路素子13が、大電流を必要とするパワー素子である場合は、必要な電流を供給するために1本のワイヤボンディングでは不足である場合」や、「外部端子毎に制御を行い、ICチップ1に異なるファンクションをさせたい場合」などに「利用することができる」という作用効果を奏することが、本願明細書の段落【0024】に記載されている。
したがって、他の相違点について判断するまでもなく、本願発明1は、引用発明と引用文献2及び3に記載された技術的事項に基づいて、または、引用発明と引用文献4ないし7に記載された技術的事項に基づいて、当業者が容易に発明できたものであるとはいえない。
そうすると、もはや、原査定の理由、及び、当審拒絶理由の理由1によっては、本願発明1を拒絶することはできない。

2 本願発明2及び本願発明3について
本願発明2及び本願発明3は、本願発明1の記載を引用する発明であり、本願発明1をさらに限定した発明である。
したがって、本願発明1と同じ理由により、本願発明2ないし本願発明3は、当業者であっても、引用発明と引用文献2及び3に記載された技術的事項に基づいて、または、引用発明と引用文献4ないし7に記載された技術的事項に基づいて、容易に発明できたものとはいえない。
そうすると、本願発明1と同様に、原査定の理由、及び、当審拒絶理由の理由1によっては、本願発明2及び本願発明3を拒絶することはできない。


第7 明確性についての判断
当審拒絶理由の理由2では「請求項1の前記「上に設けられ」とは、直上に設けられることを意味するのか、他のものを介在させて上方に設けられることを意味するのか、直上に設けられることと他のものを介在させて上方に設けられることの両方を包含する意味であるのか、不明であり、これにより、請求項1に記載される構成は明確でないものとなっている。」と指摘したところ、平成29年8月9日に提出された手続補正書により、補正前の「前記半導体基板上に設けられた同一でひと続きの配線(5)」という記載が、「前記半導体基板上方に設けられた同一でひと続きの配線(5)」に補正された。
したがって。前記理由2は解消し、本願の請求項1に係る発明は明確になった。


第8 むすび
以上のとおり、原査定の理由によって、本願を拒絶することはできない。
他に本願を拒絶すべき理由を発見しない。

よって、結論のとおり審決する。
 
審決日 2017-10-02 
出願番号 特願2013-9217(P2013-9217)
審決分類 P 1 8・ 537- WY (H01L)
P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 工藤 一光  
特許庁審判長 飯田 清司
特許庁審判官 加藤 浩一
鈴木 匡明
発明の名称 半導体装置  
代理人 特許業務法人 サトー国際特許事務所  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ