ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 特36条4項詳細な説明の記載不備 特許、登録しない(前置又は当審拒絶理由) H01L |
|---|---|
| 管理番号 | 1335874 |
| 審判番号 | 不服2016-10739 |
| 総通号数 | 218 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2018-02-23 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2016-07-15 |
| 確定日 | 2017-12-27 |
| 事件の表示 | 特願2014-143317「ハニカムヘテロエピタキシーを含む半導体装置」拒絶査定不服審判事件〔平成26年12月 4日出願公開、特開2014-225681〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1 手続の経緯 本願は,平成22年(2010年)9月13日(パリ条約による優先権主張 外国庁受理2009年9月18日,米国)に出願された特願2010-203889号の一部を,平成26年7月11日に新たな出願としたものであって,その手続の経緯は以下のとおりである。 平成26年 7月11日 審査請求 平成27年 5月14日 拒絶理由通知 平成27年 8月19日 意見書・手続補正 平成28年 3月 4日 拒絶査定 平成28年 7月15日 審判請求・手続補正 平成29年 3月23日 拒絶理由通知 平成29年 6月28日 意見書 2 本願発明 本願の請求項1-12に係る発明(以下,まとめて「本願発明」という。)は,平成28年7月15日付け手続補正により補正された特許請求の範囲の請求項1-12に記載された,次のとおりのものと認める。 「【請求項1】 シリコン基板上にマスクを画定するステップであって,前記マスクは,これを貫通する複数のナノサイズの開口を含み,前記ナノサイズの開口のそれぞれが前記シリコン基板の表面に向かって伸長すると共に,前記シリコン基板の表面を露出する溝を画定するステップと, 前記画定するステップに続いて,前記シリコン基板の露出された前記表面のそれぞれの上の各溝の内部に本質的に無欠陥のナノアイランドを作成するステップであって,前記ナノアイランドのそれぞれは,酸化層,チャネル小バンドギャップ層,非ドープワイドバンドギャップ層,及び,ドープされたワイドバンドギャップ層を含み,これらの層は各ナノアイランドが内部に作成された前記溝の内部に配置される,作成するステップと, 前記作成するステップに続いて,前記ナノアイランド上に,トランジスタを構成するステップと, からなることを特徴とする方法。 【請求項2】 前記作成するステップは,有機金属化学気相成長法(MOCVD)によって前記ナノアイランドの選択的ヘテロエピタキシャル成長を実行するステップを含むことを特徴とする請求項1に記載の方法。 【請求項3】 前記作成するステップは,ガスソース分子線エピタキシー(MBE)法によって前記ナノアイランドの選択的ヘテロエピタキシャル成長を実行するステップを含むことを特徴とする請求項1に記載の方法。 【請求項4】 前記開口は,それぞれ,六角形の形状をしていることを特徴とする請求項1に記載の方法。 【請求項5】 シリコン基板と, 前記シリコン基板の上面に配置され,これを貫通する複数のナノサイズの開口を含むマスクであって,前記ナノサイズの開口のそれぞれが前記シリコン基板の表面に向かって伸長すると共に,前記シリコン基板の表面を露出する溝を画定することと, 前記シリコン基板の露出された前記上面のそれぞれの上の各溝の内部に成長された本質的に無欠陥のナノアイランドであって,前記ナノアイランドのそれぞれは,酸化層,チャネル小バンドギャップ層,非ドープワイドバンドギャップ層,及び,ドープされたワイドバンドギャップ層を含み,これらの層は各ナノアイランドが内部に作成された前記溝の内部に配置されることと, 前記ナノアイランド上に構成されたトランジスタと, からなることを特徴とする半導体装置。 【請求項6】 前記開口は,それぞれ,六角形の形状をしていることを特徴とする請求項5に記載の半導体装置。 【請求項7】 前記ナノアイランドの厚さは,50nm以下であることを特徴とする請求項5に記載の半導体装置。 【請求項8】 前記シリコン基板は(111)面方位を有することを特徴とする請求項5に記載の半導体装置。 【請求項9】 前記マスクはハードマスクを含むことを特徴とする請求項5に記載の半導体装置。 【請求項10】 シリコン基板上にマスクを画定するステップであって,前記マスクは,これを貫通する複数のナノサイズの開口を含み,前記ナノサイズの開口のそれぞれが前記シリコン基板の表面に向かって伸長すると共に,前記シリコン基板の表面を露出する溝を画定するステップと, 有機金属化学気相成長法(MOCVD),及びガスソース分子線エピタキシー(MBE)法のうちの少なくとも一つを用いて,前記シリコン基板の露出された前記表面のそれぞれの上の各溝の内部に本質的に無欠陥のナノアイランドの選択的ヘテロエピタキシャル成長を実行するステップであって,前記ナノアイランドのそれぞれは,酸化層,チャネル小バンドギャップ層,非ドープワイドバンドギャップ層,及び,ドープされたワイドバンドギャップ層を含み,これらの層は各ナノアイランドが内部に作成された前記溝の内部に配置される,実行するステップと, 前記ナノアイランド上にトランジスタを構成するステップと, からなることを特徴とする方法。 【請求項11】 前記構成するステップは,ゲート,側壁及びオーミックコンタクトを設置するステップを含むことを特徴とする請求項10に記載の方法。 【請求項12】 前記開口は,それぞれ,六角形の形状をしていることを特徴とする請求項10に記載の方法。」 3 発明の詳細な説明の記載不備について (1)当審拒絶理由の概要 平成29年3月23日付けで当審より通知した拒絶理由の概要は次のとおりである。 発明の詳細な説明には,オーミックコンタクトの作製について,当業者が実施できる程度に明確かつ十分に記載されていないから,この出願は,特許法第36条第4項第1号に規定する要件を満たしていない。 (2)判断 本願の発明の詳細な説明には,従来技術の「ナノワイヤMOSFETの欠点は,非平面構造(nonplanar structure)による標準のCMOS技術との不適合性にあり」(【0004】),実施例は「効果的な熱除去と良好な平面度を含むCMOS要件と適合」する「ヘテロエピタキシャルアプローチを提供する」ものであり(【0010】),「図2は,単一ナノアイランド102のnチャネルMOSFET層構造を示し,ゲート酸化層202」「が含まれ」,「各ナノアイランド102上で,一つ又は多数のトランジスタを実現すること」(【0011】)が,記載されている。そして,図2には,ナノアイランド102のゲート酸化層202の上面とハードマスク100の上面とが同一平面となることが記載されている。 さらに,本願の発明の詳細な説明には,「図3A及び図3Bに示されるように,ハードマスク100は,ナノアイランドを用いて実装されるトランジスタの面積要件が特定ノードの標準CMOSシリコントランジスタと等しくなるように設計されても」よく,「トランジスタ300,300’はそれぞれ,ゲート306,306’と,オーミックコンタクト(ohmic contact)308,308’を含む」(【0012】)ことが記載されており,図3A及び図3Bには,オーミックコンタクト308,308’が,ハードマスク100とナノアイランドにまたがって設けられることが記載されている。 してみると,平面度を保ったナノアイランドの上面すなわちゲート酸化層202の上にオーミックコンタクトが接していることになるが,絶縁体であるゲート酸化層に対してどのようにして「オーミックコンタクト」を作製するのか,当業者にとって不明である。 オーミックコンタクトは,トランジスタを構成するソース電極,ドレイン電極になるものであり,そのオーミックコンタクトをどのように作製するのか不明であるから,本願の請求項1ないし12に記載された方法ないし半導体装置について,発明の詳細な説明に,当業者が実施できる程度に記載されているとは認められない。 (3)審判請求人の主張について ア これに対して,審判請求人は,平成29年6月28日付け意見書において,(1)「本願の明細書には,オーミックコンタクトがゲート酸化層202の上面ではなく,ナノアイランド上に形成されること述べているに過ぎません。」と主張し,その根拠として,「本願明細書の段落[0011]-[0012]に説明されるように,いくつかの実施例において,ナノアイランド102は,ゲート酸化層202と,チャネル小バンドギャップ層204と,アンドープワイドバンドギャップ層206と,ｐ+ワイドバンドギャップ層208とを含み,トランジスタ300がナノアイランド102上に形成され,トランジスタ300,300’はそれぞれ,ゲート306,306’と,オーミックコンタクト308,308’を含むもの」であり,「本願明細書の段落[0013]と図4にあるように,いくつかの実施例において,半導体装置は」特定のステップにより形成され,当業者であれば,「ナノアイランドの形成後に,トランジスタが構成される」と考えること,をあげ,さらに,(2)当業者であれば,オーミックコンタクトが「1.ゲート306の形成後にチャネル小バンドギャップ層204の一部を露出すべくゲート酸化層202を除去するステップ,2.意図されるソース/ドレイン層がどこに形成されるかを画定すべくアイソレーション(分離)304を形成するステップ,3.露出されたチャネル小バンドギャップ層204上にソース/ドレイン層を形成するステップ,及び4.ソース/ドレイン層上に金属シリサイドを形成するステップを備え,金属シリサイドが形成された後に,オーミックコンタクトが形成される。」というステップによって形成され得ることがわかる,と主張する。 イ 審判請求人の主張(1)について検討する。 本願の発明の詳細な説明の記載から「ナノアイランド」の形成後に,トランジスタが構成されること自体は理解できるものの,「ナノアイランド」は,発明の詳細な説明([0011]-[0012])に記載されているように,「図2」に開示された「MOSFET層構造を示し」その上面に「ゲート酸化膜202」を含むものしか開示されておらず,その「ナノアイランド」の形成後に,トランジスタを構成しても,「オーミックコンタクト」が「ゲート酸化膜202」の上面に形成されることしか読み取れない。 ウ 審判請求人の主張(2)について検討する。 本願の発明の詳細な説明には,前記意見書に記載されたオーミックコンタクトを形成するための各ステップについての開示が一切ない。そしてナノアイランドの形成後にトランジスタを構成するステップとして前記意見書に記載されたオーミックコンタクトを形成するための各ステップが当業者に自明であると認めるべき根拠もない。 エ してみると,審判請求人の主張は採用することができない。 4 結言 以上のとおり,本願は,発明の詳細な説明の記載に不備があり,特許法第36条第4項第1号に規定する要件を満たさないから,本願は拒絶されるべきものである。 よって,結論のとおり審決する。 |
| 審理終結日 | 2017-07-28 |
| 結審通知日 | 2017-08-01 |
| 審決日 | 2017-08-17 |
| 出願番号 | 特願2014-143317(P2014-143317) |
| 審決分類 |
P
1
8・
536-
WZ
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 小川 将之 |
| 特許庁審判長 |
飯田 清司 |
| 特許庁審判官 |
小田 浩 深沢 正志 |
| 発明の名称 | ハニカムヘテロエピタキシーを含む半導体装置 |
| 代理人 | 辻岡 将昭 |
| 代理人 | 濱田 初音 |
| 代理人 | 坂元 辰哉 |
| 代理人 | 井上 和真 |
| 代理人 | 田澤 英昭 |
| 代理人 | 中島 成 |