• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1335915
審判番号 不服2017-5236  
総通号数 218 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2018-02-23 
種別 拒絶査定不服の審決 
審判請求日 2017-04-12 
確定日 2018-01-23 
事件の表示 特願2013- 40561「逆導通IGBT」拒絶査定不服審判事件〔平成26年 9月18日出願公開、特開2014-170780、請求項の数(4)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は、平成25年3月1日の出願であって、平成27年7月15日付で審査請求がなされ、平成28年8月24日付で拒絶理由通知が通知され、同年9月28日付で意見書が提出されるとともに、同日付で手続補正がなされたが、平成29年2月3日付で拒絶査定(以下、「原査定」という。)がなされたものである。
これに対して、平成29年4月12日付で審判請求がなされるとともに、同時に手続補正がなされ、当審において平成29年8月24日付で拒絶理由(以下、「当審拒絶理由」という。)が通知され、同年9月28日付で意見書が提出されるとともに、同日付で手続補正がなされ、同年10月27日付で意見書が提出されるとともに、同日付で手続補正(以下、「本手続補正」という。)がなされたものである。

第2 原査定の概要
1 原査定の理由の概要
原査定の理由の概要は、次のとおりである。
「この出願については、平成28年 8月24日付け拒絶理由通知書に記載した理由1によって、拒絶をすべきものです。
なお、意見書及び手続補正書の内容を検討しましたが、拒絶理由を覆すに足りる根拠が見いだせません。

備考

●理由1(特許法第29条第2項)について

・請求項 1-3
・引用文献等 1
出願人は意見書において、上記拒絶理由通知書において引用した引用文献1に記載された発明は、「IGBT」が逆導通IGBTではない点で本発明と相違する旨主張している。
上記主張について検討する。出願人が意見書において述べているとおり、逆導通IGBTはIGBT構造が形成されている半導体層内にダイオード構造を一体化させたものであり、スイッチングに用いられるIGBTとして周知の技術である。そして、引用文献1に記載された発明をIGBTとして用いる際、素子が形成される半導体層内にダイオードを形成することは、上記周知技術に基づき当業者が容易になし得ることであり、また、ダイオードを形成することに対する阻害要因も認められない。よって、引用文献1に記載された発明を逆導通IGBTとして用いることは当業者が周知技術に基づき容易になし得たことであり、上記出願人の主張を採用することはできない。
その他の点については、上記拒絶理由通知書において検討したとおりであるから、本願の請求項1ないし3に係る発明は、上記拒絶理由通知書において引用した引用文献1に記載された発明に基づき当業者が容易に発明をすることができたものであり、特許法第29条第2項の規定により特許を受けることができないものである。

・請求項 4-6
・引用文献等 1-3
上記において請求項1ないし3について検討したとおり、意見書における出願人の主張を採用することはできない。その他の点については、上記拒絶理由通知書において検討したとおりであるから、本願の請求項4ないし6に係る発明は、引用文献1ないし3に記載された発明に基づき当業者が容易に発明をすることができたものであり、特許法第29条第2項の規定により特許を受けることができないものである。


＜引用文献等一覧＞
1.特表2007-523487号公報
2.特開2010-283205号公報(周知技術を示す文献)
3.特開2008-109028号公報(周知技術を示す文献)」

2 原査定の拒絶理由通知の概要
平成28年8月24日付拒絶理由通知書の概要は、次のとおりである。
「1.(進歩性)この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。


記 (引用文献等については引用文献等一覧参照)

●理由1について

・請求項 1-3
・引用文献等 1
・備考
引用文献1(0027段落ないし0033段落、図4ないし図6参照)に記載された「縦型トレンチゲート半導体装置」の「離間領域14」は本発明の「突出領域」に相当する。また、引用文献1には基板領域12bをドリフト領域とは反対の導電型とし、IGBTを構成することも記載されており、本発明は、引用文献1に記載された発明に基づき当業者が容易に発明をすることができたものである。

・請求項 4-6
・引用文献等 1-3
・備考
引用文献2(図4)及び引用文献3(図1)に記載されているように、IGBTのドリフト領域下にコレクタ領域とカソード領域を設けることは周知技術であり、当該周知技術に基づき、引用文献1に記載された発明において基板領域12bにコレクタ領域及びカソード領域を設け、本発明の構成とすることは当業者が容易になし得たことである。

＜引用文献等一覧＞
1.特表2007-523487号公報
2.特開2010-283205号公報(周知技術を示す文献)
3.特開2008-109028号公報(周知技術を示す文献)」

第3 当審拒絶理由の概要
当審拒絶理由の概要は、次のとおりである。
「この出願の下記の請求項に係る発明は,その出願前に日本国内又は外国において,頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。

記

＜引用文献等一覧＞
引用例1:特開2009-267116号公報
引用例2:特開2009-65105号公報
引用例3:特表2007-523487号公報

請求項1-4,6
引用例:1-3
備考:
引用例1図15に記載された発明の「逆導通型の半導体装置100」、「半導体層108」、「絶縁トレンチ電極GT」、「半導体層108」のn^(-)層、および、「絶縁トレンチ電極GT」間にあるｐ^(-)層は、上記請求項に記載された発明のそれぞれ「逆導通IGBT」、「半導体層」、「トレンチゲート」、「第1導電型のドリフト領域」、および、「第2導電型のボディ領域」に相当する。
さらに、引用例1図2を参照すると、「n^(+)型のトレンチ電極隣接領域20」は、「絶縁トレンチ電極TG」と隣接し、「絶縁トレンチ電極TG」の長手方向に沿って分散して設けられているから、「n^(+)型のトレンチ電極隣接領域20」(図15では、「絶縁トレンチ電極GT」間にあるｐ^(-)層上のn^(+)層に対応する。)は、上記請求項に記載された発明の「第1導電型の複数のエミッタ領域」に相当する。
また、引用例1図15に記載された発明は、「表面電極102」が、「絶縁トレンチ電極GT」間にあるｐ^(-)層上のn^(+)層の間のｐ^(+)層に接していることから、「絶縁トレンチ電極GT」間にあるｐ^(-)層上のn^(+)層の間のｐ^(+)層は、上記請求項に記載された発明の「コンタクト領域」に相当する。
そうすると、引用例1に記載された発明と、上記請求項に記載された発明は、以下の点で相違し、その余の点で一致する。
[相違点1]
上記請求項に記載された発明は「3相インバータに用いられた逆導通IGBT」であるのに対して、引用例1に記載された発明は「3相インバータ」について記載されていない点。
[相違点2]
上記請求項に記載された発明が、「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域と、を含んでおり、前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されている」のに対して、引用例1に記載された発明は、対応する構成を有していない点。

以下、上記各相違点について検討する。
[相違点1]について
引用例2図9ないし図11に記載されているように、「逆導通IGBT」を3相インバータに用いることは、適宜行われている公知技術である。
そして、引用例1に記載された「逆導通IGBT」を3相インバータに用いることは、当業者が容易に想到する事項である。
[相違点2]について
引用例3に記載されているように、トレンチゲート型IGBT素子において、ゲートドレイン容量を削減するために、コンタクト領域がトレンチゲートに接する部分の下方に位置し、トレンチゲートの底面を覆う突出領域を有し、また、ボディ領域よりも深く形成することは、公知の技術である。
引用例1に記載された発明においても、IGBT素子のスイッチング時間等の動作特性を良くするために、ゲートドレイン容量を削減することは当然考慮することであるから、引用例1に記載された発明において、上記公知技術を採用し、上記請求項に記載された発明と同様の発明とすることは、当業者が容易に想到することである。

請求項5に係る発明については、現時点では、拒絶の理由を発見しない。」

第4 本願発明
本願請求項1-4に係る発明(以下、それぞれ「本願発明1」-「本願発明4」という。)は、本手続補正で補正された特許請求の範囲の請求項1-4に記載された事項により特定される発明であり、本願発明1-4は以下のとおりの発明である。
「【請求項1】
3相インバータに用いられる逆導通IGBTであって、
半導体層と、
前記半導体層の表層部に設けられているトレンチゲートと、を備えており、
前記半導体層は、
前記トレンチゲートの底面に接している第1導電型のドリフト領域と、
前記ドリフト領域上に設けられており、前記トレンチゲートの側面に接している第2導電型のボディ領域と、
前記ボディ領域上に設けられており、前記トレンチゲートの側面に接しており、前記トレンチゲートの長手方向に沿って分散して設けられている第1導電型の複数のエミッタ領域と、
前記ドリフト領域下の一部に設けられている第2導電型のコレクタ領域と、
前記ドリフト領域下の他の一部に設けられている第1導電型のカソード領域と、を有しており、
前記ボディ領域は、
前記エミッタ領域間に位置するコンタクト領域と、
前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域と、を含んでおり、
前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、
前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をIGBT範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設けられている、逆導通IGBT。
【請求項2】
前記突出領域は、前記トレンチゲートの底面を覆う請求項1に記載の逆導通IGBT。
【請求項3】
前記突出領域は、前記トレンチゲートの長手方向に沿って分散して設けられている請求項1又は2に記載の逆導通IGBT。
【請求項4】
前記突出領域は、前記IGBT範囲にも設けられている請求項1?3のいずれか一項に記載の逆導通IGBT。」

第5 引用例、引用発明等
1 引用例1について
原査定の拒絶の理由および当審拒絶理由の拒絶の理由に引用された特表2007-523487号公報(以下、「引用例1」という。)には、図面とともに次の事項が記載されている。
(1)
「【0001】
この発明は、縦型トレンチゲート半導体装置に関し、特に、ストライプゲート形状を有する縦型トレンチゲート半導体装置に関する。
【背景技術】
【0002】
既知の縦型トレンチゲート半導体装置は、半導体本体と、この半導体本体内に延び、絶縁ゲート電極を有するトレンチを備える複数のトレンチゲートとを備える。第一導電型のソース及びドレイン領域が半導体本体内に設けられ、そして、トレンチゲート近傍の第二の反対の導電型のチャネル収容領域により分離されている。
【0003】
これら既知の装置に対し、二種類のトレンチゲート形状が提案されている。「クロ-ズセル」形状では、環状(典型的には六角形)トレンチゲートが活性領域内の各トランジスタセルを囲む、二次元の繰り返しパターンがある。「オープンセル」形状では、各々が装置の活性領域上を横切るように延びる平行ストライプとしてトレンチゲートが設けられる一次元の繰り返しパターンがある。
【0004】
後者のオープンセル形状が益々採用されてきている。これにより、クロ-ズセル形状装置に対して、オン抵抗とスイッチング損失との間のトレードオフが改善される。さらに、オープンセル形状では、プロセス技術が比較的厳しくなく、多くのトランジスタセルをもたらし、従って、単位領域当たりのチャネル幅が大きくなる。
【0005】
オープンセル形状装置のセル間距離即ちピッチ縮小に向けての取り組みの一つとして、トレンチゲートストライプに対して横方向にソースストライプが延びるストライプソース領域形状(以後、「横ストライプソース形状」)が提案されている。これは、トレンチゲートストライプの近傍で平行にストライプ状にソース領域が延びる以前の形状(以後、「平行ストライプソース形状」)と対照的なものであり、配置に関してもさほど厳しくない。
【0006】
横ストライプソース形状は、さらに、他の要素の配置に影響を与えずに、装置動作特性を変更するために、半導体本体上面でのソース及びチャネル収容領域の面積比を調整できるという有利な点がある。
【0007】
横ストライプソース形状を有する既知の装置の例が図1乃至図3に示されている。この装置のトランジスタセル領域において、第一導電型(この例ではn型)のソース、ドレイン領域8,12が反対の第二導電型(即ち、この例ではｐ型)のチャネル収容領域10により分離されている。ドレイン領域12は、基板領域12b上にエピタキシャル層により形成されたドレインドリフト領域12aを含み、エピタキシャル層12aのドーピングレベル(従って導電率)が基板領域12bに比べて低い。
【0008】
領域8及び10を介してドレイン領域12の下部へと延在するトレンチ6内にゲート4がある。この装置がオン状態でゲート4に電圧信号を加えると、既知のような態様で、領域10内に導電チャネルを誘起し、ソース、ドレイン領域8,12間のこの導電チャネル内の電流を制御する。
【0009】
装置半導体本体2の上部主表面2aにおいて、(図示されない)ソース電極によりソース領域8とチャネル収容領域10とが接続される。ソース電極接続用ソースストライプ間の半導体本体の上部主表面2aまでチャネル収容領域が延在して、装置内での寄生バイポーラ作用を抑制する。半導体本体の底部主表面2bにおいて、(図示されない)ドレイン電極により基板領域12bのコンタクトがとられる。隣り合うゲートトレンチ間を横切るストライプとしてソース領域が延在する。
【0010】
この横ストライプソース形状の一例が本出願人によるWO-03/088364にも記載されており、その内容はこの参照により開示に含まれる。
【発明の開示】
【発明が解決しようとする課題】
【0011】
平行ストライプソース形状と比べて、横ストライプソース形状の欠点は、トレンチゲート長さ全体が装置のチャネル幅に寄与する訳ではないことである。これば何故ならば、ソースストライプ間のトレンチゲート近傍部分にチャネルが形成される訳ではないからである。ところが、トレンチゲートのこれらの部分は、装置の他のパラメータであるゲート・ドレイン容量(Cgd)に寄与し、スイッチング間のこの容量(Qgd)により蓄積される電荷を増大させる。装置のスイッチング損失を減らすためにもQgd削減は重要である。
【課題を解決するための手段】
【0012】
この発明は、上部主表面を有する半導体本体と、前記上部主表面から前記半導体本体内へ延在し、内部に複数の絶縁ゲート電極を有する複数のトレンチを備える複数のトレンチゲートとを備えた縦型トレンチゲート半導体装置であって、前記半導体本体は第一導電型の複数ソース及びドレイン領域を備え、該ソース及びドレイン領域は、前記複数トレンチゲート近傍の第二導電型のチャネル収容領域により分離されおり、前記複数トレンチゲートはストライプ状に延在し、前記複数ソース領域は前記ストライプ状複数トレンチゲート間を横切るように延在し、前記複数トレンチゲートを横切る前記複数ソースストライプの投影が該投影された複数ソースストライプ間に複数の中間トレンチ部分を規定し、そして、前記第二導電型の互いに離間された複数の領域が、ソース電位に接続された前記複数中間トレンチ部分の直下に設けられている半導体装置を提供する。
【0013】
前記第二導電型の互いに離間された複数の領域(以後、「離間領域」)が前記ドレイン領域から前記トレンチゲートの複数部分を選択的にシールドして、それら部分のCgd、従って、Qgdに対する効果を弱める。特に、チャネルが形成される電流路を制限することなしに、それら離間領域は、前記装置のチャネル幅に寄与しない前記トレンチゲートのそれらの部分をシールドする。
【0014】
それら離間領域はソース電位に接続されてこのシールド効果をもたらす。さらに、この接続により前記装置の前記ドレイン領域内の電荷の大部分を欠乏させ、そうでないと、Qgdがソース電極に流れることになる。これにより、前記装置のスイッチングが速くなり、従って、電力損失が低減される。
【0015】
さらに、前記離間領域は前記ドレイン領域内の欠乏領域を「押し出す」又は広げるのを助長する。これにより、如何なるドレイン・ソース電圧においても欠乏領域が効果的に広がり、従って、如何なるドレイン・ソース電圧においてもCgdが低くなる。ここで、また、スイッチング時間がさらに短くなる。
【0016】
前記トレンチ下部に一連の第二導電型の領域を設けると前記ドレインから前記ゲートをさらにシールドすることになり得るが、このような態様とすると、この発明の形態を大きく超えて、装置チャネルの電流路の妨げとなり得る。
【0017】
前記離間領域をソース電位に接続するのは、前記チャネル収容領域から拡張するように各離間領域を形成することにより簡単に行える。例えば、前記トレンチゲートの側部に沿って垂直に、そして、各中間トレンチ部分の下部において、前記チャネル収容領域の底部境界から前記離間領域を拡張してもよい。
【0018】
好ましい実施形態では、各離間領域が前記トレンチの一側上の前記チャネル収容領域から前記トレンチの他側上の前記チャネル収容領域と合うように延在している。
【0019】
前記チャネル収容領域をもたらす前記第二導電型領域が前記トレンチ下部に周期的に延在して前記複数離間領域を形成するように、各トレンチの深さが前記チャネル収容領域の底部境界の上下における深さ間の長さに沿って変動してもよい。この形態では、前記チャネル収容領域を形成する注入において前記離間領域をも形成できるので、前記離間領域の形成にさらなる注入工程が不要となりうる。
・・・ 中 略 ・・・
【発明を実施するための最良の形態】
【0025】
各図は、概略的であり、一律の縮尺では描かれていないことに注意されたい。これら図面の各部の相対寸法並びに比率は、図面を明瞭且つ簡便にするために、誇張又は縮小されている。変更された又は異なる態様において、対応する又は同様な要素には、通常、同一参照符号が用いられている。
【0026】
各図面において、明瞭化のために、各装置の半導体本体2のみが示されている。完成後のMOSFETは、半導体本体の上部、底部主表面2a、2b上方に,ソース及びドレイン電極等の他の要素を含むことが理解されるところである。
【0027】
この発明の縦型IGBT実施形態では、基板領域12bはドリフト領域とは反対の導電型(図示の例ではｐ型)である。その場合、エミッタ電極と呼ばれる電極により半導体本体2の上部主表面2aにおいてソース領域8のコンタクトがとられ、そして、アノード電極と呼ばれる電極により半導体本体2の底部主表面2bにおいて基板領域12bのコンタクトがとられる。
【0028】
この発明の一実施形態が図4乃至図7に示されている。図4において、ゲートトレンチ6を横切るソースストライプ8の長手方向短部を点線20により投影している。ソースストライプ間のトレンチの中間部(図4の陰影部)22を点線20が規定している。図7において、半導体本体2内へのソースストライプ8の延在状態を波線80が示し、チャネル収容領域10の底部境界10aを波線100が示している。これらの波線は図7の断面の平面上の輪郭としてのみ示されており、これらの要素と交差するものではない。
【0029】
図5乃至図7の断面図から分かるように、領域14(この例ではｐ型)が周期的に設けられており、そして、ゲートトレンチ中間部22の直下に位置している。領域14は互いに離間している。ソースストライプ8の下部においてチャネルが形成される電流路を離間領域14が制限しないように、ゲートトレンチ中間部22の長手延在部内においてゲートトレンチに関して長手方向に離間領域14が埋め込まれている。離間領域14がトレンチ中間部22より狭いとチャネルが長手方向に広がるので好ましい場合もある。
【0030】
図6に見られるように、トレンチ6の底部近傍において、トレンチ6の側壁に沿って、トレンチ6の一側近傍のチャネル収容領域10からドレインドリフト領域12a内へと下方に、そして、トレンチ6の他側側壁上方に、トレンチ6の他側上のチャネル収容領域10と再度結合するように、各離間領域14が延在する。トレンチ6の一側上のチャネル収容領域10のみと各離間領域14がコンタクトがとられて(ソース電位へと接続して)もよく、これでも依然として、ゲート4をドリフト領域12からシールドすることができる。
【0031】
完成された装置の通常使用において、離間領域が完全に欠乏することなしに(又は、装置の最大ソース・ドレイン電圧定格においてのみ完全に欠乏するように)、トレンチ6下部の離間領域の厚み(垂直方向、特に、主表面2aに向かっての)が小さくされ、そして、可能な限り、低濃度でドーピングされることが望ましい。
【0032】
トレンチ下部の各離間領域14の厚みは、ソース領域8直下のチャネル収容領域10の部分の(同じ垂直方向の)厚みと同様であり、各離間領域14のドーピングレベルがチャネル収容領域10のその部分のドーピングレベルと同様であると好ましい。実際、離間領域のパラメータは、チャネル収容領域のパラメータと同様にうまく制御され、最適化されてもよい。
【0033】
図4の離間領域14は、例えば、トレンチがエッチングされた後に、適切にマスクされたｐ型ドーパント注入プロセスにより形成されてもよい。」
(2)したがって、上記引用例1には次の発明(以下、「引用例1発明」という。)が記載されていると認められる。
「第一導電型(n型)のソース領域8およびドレインドリフト領域12aを、反対の第二導電型(ｐ型)のチャネル収容領域10により分離し、
ドレインドリフト領域12aの下にドレインドリフト領域12aと反対の導電型の基板領域12bを備え
ソース領域8及びチャネル収容領域10を介してドレインドリフト領域12aの下部へと延在するトレンチ6内にゲート4を備え、
スイッチング損失を減らすために、トレンチ6の底部近傍において、トレンチ6の側壁に沿って、トレンチ6の一側近傍のチャネル収容領域10からドレインドリフト領域12a内へと下方に、そして、トレンチ6の他側側壁上方に、トレンチ6の他側上のチャネル収容領域10と再度結合するように延在する離間領域14が、互いに離間するように、周期的に設ける、
横ストライプソース形状の縦型IGBT。」

2 引用例2について
原査定の拒絶の理由に引用された特開2010-283205号公報(以下、「引用例2」という。)には、図面とともに次の事項が記載されている。
(1)「【0001】
本発明は、IGBTとFWDとが併設された半導体基板を備える半導体装置に関するものである。
【背景技術】
【0002】
従来、電力変換装置等に用いられる半導体装置として、IGBT(絶縁ゲート型バイポーラトランジスタ、Inｓｕlaｔed Gaｔe Biｐｏlaｒ Tｒanｓiｓｔｏｒ)と、負荷電流を転流させるためのFWD(Fｒee Wheeling Diｏde)とを備えたものがあった(例えば特許文献1,2)。
【0003】
特許文献1の半導体装置においては、半導体基板の主表面側に設けられたワイヤボンディング領域(ワイヤボンディング部)に金属ワイヤを接合することで通電が行われるようになっていた。
【0004】
また、こうした半導体装置には、特許文献2に示すように、小型化のためにIGBTとFWDとが共通の半導体基板に併設されたものがあった。すなわち、図3及び図4に示す従来の半導体装置111は、共通の半導体基板112にトレンチゲート構造のIGBT部113とFWD部114とが併設されている。」
(2)したがって、上記引用例2には次の発明(以下、「引用例2発明」という。)が記載されていると認められる。
「小型化のためにIGBTとFWDとが共通の半導体基板に併設された、半導体装置。」

3 引用例3について
原査定の拒絶の理由に引用された特開2008-109028号公報(以下、「引用例3」という。)には、図面とともに次の事項が記載されている。
(1)「【0017】
以下、本発明の実施の形態について図に基づいて説明する。
図1は、本発明の一実施の形態における半導体装置の構成を概略的に示す断面図である。図1を参照して、本実施の形態の半導体装置は、半導体基板20のセル領域に形成されたIGBTと還流ダイオードとを有している。半導体基板20は、たとえばn型の不純物が導入されたシリコンよりなっており、互いに対向する第1主面20aおよび第2主面20bを有している。この半導体基板20は、150μm以下の厚みを有していることが好ましい。」
(2)したがって、上記引用例3には次の発明(以下、「引用例3発明」という。)が記載されていると認められる。
「半導体基板20のセル領域にIGBTと還流ダイオードとを形成した、半導体装置。」

4 引用例4について
当審拒絶理由の拒絶の理由に引用された特開2009-267116号公報(以下、「引用例4」という。)には、図面とともに次の事項が記載されている。
(1)「【0002】
半導体層と裏面電極と表面電極を備えている縦型ダイオードが知られている。
特許文献1に、IGBT(insulated gate bipolar transistor)が形成されている領域(IGBT素子領域)とFWD(free wheel diode)が形成されている領域(ダイオード素子領域)が、同一半導体層に混在している逆導通型の半導体装置が記載されている。図15に、一般的な逆導通型の半導体装置100の要部断面図を示す。半導体装置100は、裏面電極103と、半導体層108と、表面電極102を備えている。半導体層108は、IGBT素子領域J101とダイオード素子領域J102を備えている。裏面電極103は、IGBT素子領域J101の裏面とダイオード素子領域J102の裏面の双方に共通して形成されている。表面電極102は、IGBT素子領域J101の表面とダイオード素子領域J102の表面の双方に共通して形成されている。表面電極102に、裏面電極103よりも高い電圧を印加すると、表面電極102からダイオード素子領域J102を介して裏面電極103に電流が流れる。」
(2)「【0013】
(第1実施例)
図1に、IGBT素子領域J1とダイオード素子領域J2が同一半導体層8に混在している逆導通型の半導体装置1の要部断面図を示す。図2に、この半導体層8を上面視した図を示す。半導体装置1は、半導体層8と、半導体層8の裏面8bに形成されている裏面電極3と、半導体層8の表面8aに形成されている表面電極2を備えている。
【0014】
裏面電極3は、IGBT素子領域J1の裏面とダイオード素子領域J2の裏面に連続して伸びている。
半導体層8は、浅部8Uと深部8Lを備えている。深部8Lは、p型のコレクタ領域80とn^(+)型のカソード領域70を備えている。コレクタ領域80は、半導体層8の裏面8bに露出する一部の範囲に形成されている。カソード領域70は、裏面8bに露出する他の範囲に形成されている。前述した裏面電極3は、コレクタ領域80とカソード領域70に共通に接続している。本明細書では、半導体層8のうち、コレクタ領域80が裏面8bに形成されている範囲をIGBT素子領域J1と称している。また、半導体層8のうち、カソード領域70が裏面8bに形成されている範囲をダイオード素子領域J2と称している。また、深部8Lは、コレクタ領域80とカソード領域70の上部に共通に形成されているn^(-)型のドリフト層60を備えている。
【0015】
半導体層8の浅部8Uには、複数本の絶縁トレンチ電極TGが形成されている。各々の絶縁トレンチ電極TGは、その長手方向を図1に示す奥行き方向(図2に示す上下方向)に揃えて伸びている。また、各々の絶縁トレンチ電極TGは、半導体層8の表面8aから半導体層8の深さ方向に伸びている。絶縁トレンチ電極TGは、絶縁膜14とトレンチ電極12を備えている。絶縁膜14は、トレンチの内面に形成されている。トレンチ電極12は、絶縁膜14で覆われた状態でトレンチ内に収容されている。浅部8Uは、隣接する一対の絶縁トレンチ電極TG間に形成される区画領域に分割されている。
【0016】
IGBT素子領域J1の浅部8Uは、複数個の区画領域4を備えている。各々の区画領域4には、同じ半導体構造が形成されている。区画領域4は、低濃度p型領域30とn^(+)型のトレンチ電極隣接領域20と高濃度p型領域22を備えている。低濃度p型領域30は、隣接する絶縁トレンチ電極TG間に亘って形成されている。n^(+)型のトレンチ電極隣接領域20は、半導体層8の表面8aの一部に露出している。トレンチ電極隣接領域20は、絶縁トレンチ電極TGと接している。したがって、トレンチ電極隣接領域20は、絶縁膜14を介してトレンチ電極12と対向している。高濃度p型領域22は、半導体層8の表面8aの他の一部に露出している。高濃度p型領域22は、隣接するトレンチ電極隣接領域20の間に配置されている。IGBT素子領域J1の区画領域4では、トレンチ電極隣接領域20と高濃度p型領域22が、低濃度p型領域30によってn-型のドリフト層60から分離されている。IGBT素子領域J1では、低濃度p型領域30がボディ領域として機能する。IGBT素子領域J1では、トレンチ電極隣接領域20がエミッタ領域として機能する。IGBT素子領域J1では、高濃度p型領域22がボディコンタクト領域として機能する。
【0017】
ダイオード素子領域J2の浅部8Uは、区画領域4と区画領域5を備えている。ダイオード素子領域J2では、区画領域4と区画領域5が、隣接する1対の絶縁トレンチ電極TG間に交互に形成されている。
区画領域4に形成されている半導体構造は、IGBT素子領域J1の区画領域4に形成されている半導体構造と同じである。裏面電極3と、カソード領域70と、ドリフト層60と、区画領域4と、表面電極2によって第1ダイオードが形成されている。」
(3)図1

(4)図15

(5)上記(1)に記載された図1の半導体装置1の「絶縁トレンチ電極TG」,「n^(-)型のドリフト層」,「低濃度ｐ型領域からなるボディ領域」,「トレンチ電極隣接領域」にある「エミッタ領域」,「ｐ^(+)型のコレクタ領域」,「n^(+)型のカソード領域」,「高濃度ｐ型のボディコンタクト領域」は、図15に記載された半導体装置100と共通している。
そうすると、上記(1)ないし(4)より、上記引用文献4には次の発明(以下、「引用発明4」という。)が記載されていると認められる。
「半導体層108と絶縁トレンチ電極TGを備え、絶縁トレンチ電極TGの底面に接しているn^(-)型のドリフト層と、
n^(-)型のドリフト層上に設けられており、絶縁トレンチ電極TGの側面に接している低濃度ｐ型領域からなるボディ領域と、
ボディ領域上に設けられており、絶縁トレンチ電極TGの側面に接している、トレンチ電極隣接領域にあるエミッタ領域と、
n^(-)型のドリフト層の下の一部に設けられているｐ^(+)型のコレクタ領域と、
n^(-)型のドリフト層の下の他の一部に設けられているn^(+)型のカソード領域と、を有しており、
低濃度ｐ型領域からなるボディ領域は、エミッタ領域間に位置する高濃度ｐ型のボディコンタクト領域を含んでいる、
逆導通型の半導体装置100。」

5 引用例5について
当審拒絶理由の拒絶の理由に引用された特開2009-65105号公報(以下、「引用例5」という。)には、図面とともに次の事項が記載されている。
(1)「【0007】
図9?図11は、3相モータに対する給電装置を例示している。いずれの給電装置でも、各図の(b)(e)(h)の順に切換えることでモータMの通電相を切換えることができる。通電相を切換える際に、(a)または(c)、(d)または(f)、(g)または(i)の状態に切換える。あるいは、通電する実効電流値を調整するために、(a)または(c)、(d)または(f)、(g)または(i)の状態に切換える。それまでオンしていたスイッチング素子をオフすることによって、(a)または(c)、(d)または(f)、(g)または(i)の状態に切換えた時に、還流ダイオードに還流電流が流れる。還流ダイオードに還流電流を流すことによって、スイッチング素子に高電圧が作用しないように保護している。いずれの給電装置でも、(a)または(c)、(d)または(f)、(g)または(i)の状態に切換えたときに還流ダイオードに還流電流が流れることから、順方向電圧降下が低いことが求められる。また、図9?図11のいずれの給電装置でも(a)または(c)、(d)または(f)、(g)または(i)の状態から(b)または(e)または(h)に切換えたときに、還流ダイオードに逆回復電流が流れることから、逆回復順を小さく抑えることが必要とされている。
図9?図11のいずれの給電装置でも、通電方向の切換と、実効電流の調整を組み合わせて用いることによって、モータMの3相交流を供給する。図9?図11の給電装置は、直流を3相交流に変換する変換装置でもある。
【0008】
図8?図11のいずれの給電装置でも、スイッチング素子と、スイッチング素子に逆並列に接続されている複合回路の複数個を備えている。図8?図11のいずれの給電装置でも、複数個の複合回路が直列に接続されており、その直列回路の複数個が並列に接続されている。その並列回路は一対の電源端子間に接続され、各直列回路の複合回路間の中間電位点は負荷に接続されている。給電装置は電源からの電力を負荷に給電する。給電装置は、負荷に対する給電方向を切換え、あるいは、負荷に供給する実効電流量を調整する。
【0009】
複数個のスイッチング素子は、下記の規則で状態を切換える。
(1)1つの直列回路の中間電位点の一方側のスイッチング素子をオン状態とし、
(2)前記(1)の直列回路の中間電位点の他方側のスイッチング素子をオフ状態とし、
(3)少なくとも1つの他の直列回路の中間電位点の一方側のスイッチング素子をオフ状態とし、
(4)前記(3)の直列回路の中間電位点の他方側のスイッチング素子をオンとする。
すると(1)と(4)でオン状態となった2個のスイッチング素子を介して電源から負荷に電力が供給される。
例えば、図9(b)の場合、(1)でC1をオンし、(2)でC2をオフし、(3)でA1,B1の双方をオフし、(4)でA2,B2の双方をオンする。図10(b)の場合、(1)でC1,B1をオンし、(2)でC2,B2をオフし、(3)でA1をオフし、(4)でA2をオンする。図11(b)の場合、(1)でC1をオンし、(2)でC2をオフし、(3)でA1をオフし、(4)でA2をオンする。図11の場合、(1)(2)(3)のいずれでも、B1、B2の双方がオフされる。
図9と図10の場合、一方側では1個のスイッチング素子がオン状態であり、他方側では2個のスイッチング素子がオンしているということもできるし、一方側では2個のスイッチング素子がオン状態であり、他方側では1個のスイッチング素子がオンしているということもできる。図11に例示されるように、一方側のスイッチング素子がオンされた直列回路とは異なる直列回路の少なくとも一個において他方側のスイッチング素子がオンすれば、負荷に電力を供給することができる。
【0010】
この種の給電装置では、前記(1)で一方側のスイッチング素子をオン状態とする直列回路を逐次切換えていくことによって、負荷への給電方向を逐次切換えていくことができる。図9と図10の場合、(b)、(e)、(h)と順に切換えていくことによって、3相モータMに回転磁界を作ることができる。
【0011】
前記(1)でオン状態としたスイッチング素子をオフ状態に切換える際に、前記(2)のスイッチング素子に逆並列に接続されている還流ダイオードに還流電流が流れる。
図8の場合、図8(b)でオンしていたA2をオフして図8(a)に切換えると、前記(2)のスイッチング素子であるA1に逆並列に接続されている還流ダイオードに還流電流が流れる。図8(b)でオンしていたB1をオフして図8(c)に切換えると、前記(2)のスイッチング素子であるB2に逆並列に接続されている還流ダイオードに還流電流が流れる。
図9の場合、図9(b)でオンしていたC1をオフして図9(a)に切換えると、前記(2)のスイッチング素子であるC2に逆並列に接続されている還流ダイオードに還流電流が流れる。図9(b)でオンしていたA2,B2をオフして図9(c)に切換えると、前記(2)のスイッチング素子であるA1,B1に逆並列に接続されている還流ダイオードに還流電流が流れる。
図10の場合、図10(b)でオンしていたB1,C1をオフして図10(a)に切換えると、前記(2)のスイッチング素子であるB2,C2に逆並列に接続されている還流ダイオードに還流電流が流れる。図10(b)でオンしていたA2をオフして図10(c)に切換えると、前記(2)のスイッチング素子であるA1に逆並列に接続されている還流ダイオードに還流電流が流れる。
【0012】
スイッチング素子とダイオードを組み合わせた複合回路を利用して、図8?図11の給電装置を構成することもできるが、同一半導体基板にIGBT素子領域とダイオード素子領域が混在している半導体装置を組み合わせて給電装置を製造することもできる。同一半導体基板にIGBT素子領域とダイオード素子領域が混在している半導体装置を、逆導通半導体装置という。」
(2)したがって、上記引用例5には次の発明(以下、「引用例5発明」という。)が記載されていると認められる。
「直流を3相交流に変換する変換装置に用いられる逆導通半導体装置であって、
同一半導体基板にIGBT素子領域とダイオード素子領域が混在している、
逆導通半導体装置。」

第6 対比・判断
1 本願発明1について
(1)対比
本願発明1と引用例4発明とを対比すると、次のことがいえる。
ア 引用例4発明の「逆導通型の半導体装置」,「半導体層108」,「絶縁トレンチ電極TG」,「n^(-)型のドリフト層」,「低濃度ｐ型領域からなるボディ領域」,「ｐ^(+)型のコレクタ領域」,「n^(+)型のカソード領域」および「高濃度ｐ型のボディコンタクト領域」は、それぞれ本願発明1の「逆導通IGBT」,「半導体層」,「トレンチゲート」,「第1導電型のドリフト領域」,「第2導電型のボディ領域」,「第2導電型のコレクタ領域」,「第1導電型のカソード領域」および「コンタクト領域」に相当する。
イ 引用例4発明の「ボディ領域上に設けられており、絶縁トレンチ電極TGの側面に接している、トレンチ電極隣接領域にあるエミッタ領域」は、本願発明1の「前記ボディ領域上に設けられており、前記トレンチゲートの側面に接しており、前記トレンチゲートの長手方向に沿って分散して設けられている第1導電型の複数のエミッタ領域」と、「前記ボディ領域上に設けられており、前記トレンチゲートの側面に接して」「いる第1導電型の複数のエミッタ領域」である点で共通する。
ウ したがって、本願発明1と引用例4発明とは、以下の点で一致し、また相違する。
[一致点]
「逆導通IGBTであって、
半導体層と、
前記半導体層の表層部に設けられているトレンチゲートと、を備えており、
前記半導体層は、
前記トレンチゲートの底面に接している第1導電型のドリフト領域と、
前記ドリフト領域上に設けられており、前記トレンチゲートの側面に接している第2導電型のボディ領域と、
前記ボディ領域上に設けられており、前記トレンチゲートの側面に接して設けられている第1導電型の複数のエミッタ領域と、
前記ドリフト領域下の一部に設けられている第2導電型のコレクタ領域と、
前記ドリフト領域下の他の一部に設けられている第1導電型のカソード領域と、を有しており、
前記ボディ領域は、
前記エミッタ領域間に位置するコンタクト領域を含んでいる、
逆導通IGBT。」
[相違点1]
本願発明1の「逆導通IGBT」は「3相インバータに用いられる」のに対して、引用例4発明の「逆導通型の半導体装置100」は「3相インバータに用いられる」のかどうか不明である点。
[相違点2]
本願発明1の「エミッタ領域」は、「前記トレンチゲートの長手方向に沿って分散して設けられている」のに対して、引用例4発明の「エミッタ領域」対応する構成が、「前記トレンチゲートの長手方向」においてどのような構成であるのか不明である点。
[相違点3]
本願発明1の「ボディ領域」は、「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域」を含み、「前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をIGBT範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設けられている」のに対して、引用例4発明は、そのような構成とはなっていない点。
(2)相違点についての判断
[相違点3]について以下に検討する。
引用例4には、[相違点3]の構造である、「ボディ領域」が「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域」を含み、「前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をIGBT範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設け」ることは記載されていない。また、引用例4発明が逆導通IGBTにおけるゲート干渉の制御という課題を考慮していないので、引用例4発明の「ボディ領域」が、「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域」を含み、「前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をIGBT範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設け」るようにすることが容易であるとは言えない。
さらに、引用例1ないし3および5には、「ボディ領域」が「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域」を含み、「前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をIGBT範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設け」ることは記載されていないから、引用例4発明に、引用例1ないし3および5の記載を適用し、[相違点3]に係る構成を想起することはできない。
そして、本願発明1は、[相違点3]に係る構成を有することにより、
「【0010】
上記実施形態の逆導通IGBTでは、突出領域が設けられていることによって、ドリフト領域とトレンチゲートの接する部分が少なくなるので、ゲート干渉時の寄生抵抗動作が起こり難くなる。したがって、ボディ領域とドリフト領域で構成されるダイオード構造に順方向電圧が十分に印加され、ダイオード構造が良好に動作し、ゲート干渉が抑えられる。」
という格別の効果を有するものである。
そうすると、[相違点3]に係る構成は、引用例1ないし5に記載された発明に基づいて当業者が容易に想到したものであるとは言えない。

2 本願発明2ないし4について
本願発明2ないし4は、本願発明1の発明特定事項を全て有する発明である。
してみれば、本願発明1が引用例1ないし5に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえない以上、本願発明2ないし4も、引用例1ないし5に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえない。

第7 原査定についての判断
本願発明1ないし4の「ボディ領域」は、「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域」を含み、「前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をIGBT範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設けられている」。
そして、前記「第6」で検討したとおり、本願発明1ないし4における「ボディ領域」が、「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域」を含み、「前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をIGBT範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設けられている」ことは、原査定における引用例1には記載されておらず、また、周知の技術であるとは認められないから、引用例1発明の「ボディ領域」が、「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域」を含み、「前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をIGBT範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設けられている」ことが容易であったとは言えない。
また、原査定における引用例2および3には、「ボディ領域」が、「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域」を含み、「前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をIGBT範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設けられている」ことは記載されていないから、引用例1発明に、引用例2および3の記載を適用し、「ボディ領域」が、「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域」を含み、「前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をIGBT範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設けられている」ようにすることを想起することはできない。
そうすると、本願発明1ないし4の、「ボディ領域」が、「前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域」を含み、「前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をIGBT範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設けられている」ようにすることは、原査定における引用例1ないし3には記載されておらず、本願の出願日前における周知技術でもないので、本願発明1ないし4は、当業者であっても、原査定における引用例1ないし3に基づいて容易に発明できたものではない。
したがって、原査定を維持することはできない。

第8 むすび
以上のとおり、原査定の理由によって、本願を拒絶することはできない。
他に本願を拒絶すべき理由を発見しない。
よって、結論のとおり審決する。
 
審決日 2018-01-09 
出願番号 特願2013-40561(P2013-40561)
審決分類 P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 棚田 一也  
特許庁審判長 飯田 清司
特許庁審判官 小田 浩
大嶋 洋一
発明の名称 逆導通IGBT  
代理人 特許業務法人快友国際特許事務所  
代理人 特許業務法人快友国際特許事務所  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ