現在、審決メルマガは配信を一時停止させていただいております。再開まで今暫くお待ち下さい。

  • ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
審判 査定不服 1項3号刊行物記載 取り消して特許、登録 H01L
審判 査定不服 特36条4項詳細な説明の記載不備 取り消して特許、登録 H01L
管理番号 1335934
審判番号 不服2017-798  
総通号数 218 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2018-02-23 
種別 拒絶査定不服の審決 
審判請求日 2017-01-19 
確定日 2018-01-23 
事件の表示 特願2012- 84912「炭化珪素半導体装置」拒絶査定不服審判事件〔平成25年10月17日出願公開、特開2013-214660、請求項の数(8)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は、平成24年4月3日の出願であって、平成26年7月14日付で審査請求がなされ、平成27年5月8日付で拒絶理由通知が通知され、同年7月10日付で意見書が提出されるとともに、同日付で手続補正がなされ、平成28年3月4日付で拒絶理由通知が通知され、同年5月13日付で意見書が提出されるとともに、同日付で手続補正(以下、「本手続補正」という。)がなされたが、同年10月17日付で拒絶査定(以下、「原査定」という。)がなされたものである。
これに対して、平成29年1月19日付で審判請求がなされ、当審において同年6月30日付で拒絶理由(以下、「当審拒絶理由」という。)が通知され、同年8月30日付で意見書(以下、「本意見書」という。)が提出されたものである。

第2 原査定の概要
1 原査定の理由の概要
原査定の理由の概要は、次のとおりである。
「この出願については、平成28年 3月 4日付け拒絶理由通知書に記載した理由1によって、拒絶をすべきものです。
なお、意見書及び手続補正書の内容を検討しましたが、拒絶理由を覆すに足りる根拠が見いだせません。

備考
●理由1(特許法第29条第2項)について

・請求項 1-5
・引用文献等 1,2
出願人は意見書において、上記拒絶理由通知書において引用した引用文献2に記載された半導体基板としてInP基板が用いられており、これに対して本発明では炭化珪素で構成された半導体基板が用いられており、一般的に炭化珪素の半導体基板では、点欠陥の分布のピークは、イオン注入による不純物の分布のピークよりも深い位置にあるから、上記拒絶理由通知書において引用した引用文献1および2に記載された発明に基づき本発明を構成することは当業者が容易になし得たことではない旨主張している。
上記主張について検討する。引用文献2の第2頁右上欄第13行ないし同頁左下欄11行には、半導体材料を特定することなく、半導体結晶中の一般的な不純物プロファイル及び結晶欠陥分布プロファイルが記載されており、当該記載がInPに限定されたものではないことは明らかである。また、意見書には出願人が主張する「一般的に炭化珪素の半導体基板では、点欠陥の分布のピークは、イオン注入による不純物の分布のピークよりも深い位置にある」ことを裏付ける文献も開示されていない。よって、出願人の上記主張を採用することはできない。
そして、その他の点については、上記拒絶理由通知書において検討したとおりであるから、本願の請求項1ないし5に係る発明は、上記拒絶理由通知書において引用した引用文献1及び2に記載された発明に基づき当業者が容易に発明をすることができたものであり、特許法第29条第2項の規定により特許を受けることができないものである。

・請求項 6-8
・引用文献等 1-3
上記において請求項1ないし5について検討したとおり、意見書における出願人の上記主張を採用することはできない。そして、その他の点については、上記拒絶理由通知書において検討したとおりであるから、本願の請求項6ないし8に係る発明は、上記拒絶理由通知書において引用した引用文献1ないし3に記載された発明に基づき当業者が容易に発明をすることができたものであり、特許法第29条第2項の規定により特許を受けることができないものである。


<引用文献等一覧>
1.特開2012-64658号公報
2.特開平2-139975号公報
3.米国特許出願公開第2009/0039469号明細書」

2 原査定の拒絶理由通知の概要
平成28年3月4日付拒絶理由通知書の概要は、次のとおりである。
「1.(進歩性)この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)

●理由1について

・請求項 1,3
・引用文献等 1,2
・備考
引用文献1(0027段落ないし0059段落、図1ないし図6参照)には、n^(-)型ドリフト層2の表面に、p型不純物層をエピタキシャル成長させることによりp型ベース領域3を形成し、p型ベース領域3にp型不純物をイオン注入し活性化することでp^(+)型コンタクト層5を形成し、n型不純物をイオン注入し、さらにn型不純物を注入し、第1領域4aと第1領域4aよりも高不純物濃度の第2領域4bとからなるn^(+)型ソース領域4を形成するSiC半導体装置の製造方法(以下、「引用発明1」という。)が記載されている。引用発明1において、p^(+)型コンタクト層5及びn^(+)型ソース領域4は、エピタキシャル成長によって形成されたp型不純物層の下面から離れて浅い領域にイオン注入により形成されたものである。引用文献2(第1図参照)には、イオン注入された半導体結晶中の不純物分布プロファイル及び結晶欠陥分布プロファイルが記載されており、結晶欠陥分布のピークが不純物分布のピークよりも浅いことが記載されている。そして、引用発明1においてp^(+)型コンタクト層5及びn^(+)型ソース領域4の不純物分布のピークがエピタキシャル成長によって形成されたp型不純物層の下面から離れて浅い領域にあることは明らかであるから、引用文献2の記載を鑑みれば、引用発明1においてp^(+)型コンタクト層5及びn^(+)型ソース領域4の結晶欠陥分布のピークがエピタキシャル成長によって形成されたp型不純物層の下面から離れて浅い領域にあることも明らかである。よって、本発明は、引用文献1及び2に記載された発明に基づき当業者が容易に発明をすることができたものである。

・請求項 2,4,5
・引用文献等 1,2
・備考
引用文献2に記載されているように、イオン注入により生じた点欠陥の不純物分布が、ピーク位置から離れるにつれて単調減少することは技術常識である。

・請求項6-8
・引用文献等 1-3
・備考
引用文献3(0012段落参照)にはSiCにおける点欠陥が、炭素のアンチサイト、シリコンのアンチサイト、シリコン空孔、炭素空孔、又は、これらの複合欠陥であることが記載されており、当該記載に鑑みれば、引用発明1が、炭素のアンチサイト、シリコンのアンチサイト、シリコン空孔、炭素空孔、又は、これらの複合欠陥を含むことは、当業者にとって明らかである。

<引用文献等一覧>
1.特開2012-64658号公報
2.特開平2-139975号公報
3.米国特許出願公開第2009/0039469号明細書」

第3 当審拒絶理由の概要
当審拒絶理由の概要は、次のとおりである。
「A.この出願は、発明の詳細な説明の記載が下記の点で、特許法第36条第4項第1号に規定する要件を満たしていない。



1.請求項7および8に、
「【請求項7】
前記点欠陥は、シリコン空孔であることを特徴とする請求項1ないし5のいずれか1つに記載の炭化珪素半導体装置。
【請求項8】
前記点欠陥は、炭素空孔と炭素のアンチサイトとの複合欠陥であることを特徴とする請求項1ないし5のいずれか1つに記載の炭化珪素半導体装置。」
と記載されているように、請求項1ないし5に記載された発明の「点欠陥」は、「シリコン空孔であること」および「炭素空孔と炭素のアンチサイトとの複合欠陥であること」を含むものであるが、発明の詳細な説明には、「シリコン空孔」および「炭素空孔と炭素のアンチサイトとの複合欠陥」について、
「【0044】
また、ここではλ=426となるL_(1)線、つまり炭素のアンチサイトとシリコンのアンチサイトの複合欠陥のスペクトル波長について考慮した場合について説明した。しかしながら、他の要因の点欠陥についても上記と同様に、点欠陥のピーク位置がp型ベース領域3内に位置するようにすることで、ドレインリークを抑制することが可能となる。具体的には、シリコン空孔を要因とする点欠陥や炭素空孔と炭素のアンチサイトの複合欠陥を要因とする点欠陥などが挙げられる。シリコン空孔を要因とする点欠陥のCLスペクトル波長が860nm、炭素空孔と炭素のアンチサイトの複合欠陥を要因とする点欠陥のCLスペクトル波長は1078nmである。このため、これらの波長を通過させるバンドパスフィルタを用いて、その帯域でのプロファイルのみを抽出し、点欠陥の分布を制御することで、上記と効果を得ることができる。」
としか記載されておらず、具体的な「シリコン空孔」および「炭素空孔と炭素のアンチサイトとの複合欠陥」の分布の制御方法について記載されていないために、「シリコン空孔」および「炭素空孔と炭素のアンチサイトとの複合欠陥」の制御について、その発明の属する技術の分野における通常の知識を有する者がその実施をすることができる程度に明確かつ十分に記載しているとは認められない。
2.発明の詳細な説明の、点欠陥の分布(具体的には、「炭素のアンチサイトとシリコンのアンチサイトの複合欠陥」)がX<Yの関係となるようにした場合にはドレインリークが無かったとの記載(【0037】)と、他の欠陥(「シリコン空孔」および「炭素空孔と炭素のアンチサイトとの複合欠陥」)を制御することによりドレインリークを抑制することが可能となるとの上記【0044】の記載は矛盾しており、発明の詳細な説明に記載された発明を、その発明の属する技術の分野における通常の知識を有する者がその実施をすることができる程度に明確かつ十分に記載しているとは認められない。
そして、上記記載から、「炭素のアンチサイトとシリコンのアンチサイトの複合欠陥」がX>Yの関係を有していても、他の欠陥(「シリコン空孔」および「炭素空孔と炭素のアンチサイトとの複合欠陥」)を制御することによりドレインリークを抑制することが可能となると認められるが、どのような場合にそのようになるのか発明の詳細な説明に具体的に記載されていない。
3.発明の詳細な説明に、「炭素のアンチサイトとシリコンのアンチサイトの複合欠陥」を制御するためにAlイオンのドーズ量を1.0×10^(20)/cm^(3)とした場合の、「シリコン空孔」および「炭素空孔と炭素のアンチサイトとの複合欠陥」の数のピーク位置の深さとPN接合界面までの深さがどのようなものとなっているのか記載されていないために、「シリコン空孔」および「炭素空孔と炭素のアンチサイトとの複合欠陥」の数のピーク位置の深さが、PN接合界面までの深さより浅くなることと、「炭素のアンチサイトとシリコンのアンチサイトの複合欠陥」を制御することが両立するのかどうか、わからない。
その為、発明の詳細な説明に記載された発明が、その発明の属する技術の分野における通常の知識を有する者がその実施をすることができる程度に明確かつ十分に記載しているとは認められない。


B.この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。

C.この出願の下記の請求項に係る発明は,その出願前に日本国内又は外国において,頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。



<引用文献等一覧>
引用例1:特開2012-64658号公報

請求項1,3
引用例:1
備考
引用例1に記載された「SiCからなるn^(+)型基板1」,「SiCからなるn^(-)型ドリフト層2」,「p型ベース領域3」,「n^(+)型ソース領域4」,「p^(+)型コンタクト層5」,「ゲート絶縁膜7」,「ゲー電極8」,「ソース電極9」および「ドレイン電極11」は、それぞれ請求項1及び3に記載された発明の「炭化珪素からなる第1または第2導電型の基板(1)」,「第1導電型の炭化珪素からなるドリフト層(2)」,「ベース領域(3)」,「第1導電型の炭化珪素からなるソース領域(4)」,「第2導電型の炭化珪素からなるコンタクト領域(5)」,「ゲート絶縁膜(8)」,「ゲート電極(9)」,「ソース電極(11)」および「ドレイン電極(12)」に相当する。

そうすると、引用例1に記載された発明と請求項1および3に記載された発明は、以下の点でそれぞれ相違し、その余の点で一致する。

[相違点1]
請求項1に記載された発明が「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向への点欠陥の分布について、前記半導体基板の表面からの点欠陥の数のピーク位置の深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされている」のに対して、引用例1に記載された発明は、半導体基板の表面からの点欠陥の数のピーク位置の深さと、ベース領域とドリフト層とによるPN接合界面までの深さの関係が不明で有る点。

[相違点2]
請求項3に記載された発明が「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向へのカソードルミネッセンス測定のスペクトルについて、該カソードルミネッセンス測定のスペクトルのうち点欠陥に相当する部分におけるスペクトル強度の前記半導体基板の表面からの深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされている」のに対して、引用例1に記載された発明は、カソードルミネッセンス測定のスペクトルについて記載されていない点。

以下、相違点について検討する。

[相違点1]および[相違点2]について
発明の詳細な説明では、「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向への点欠陥の分布について、前記半導体基板の表面からの点欠陥の数のピーク位置の深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yと」するため、および、「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向へのカソードルミネッセンス測定のスペクトルについて、該カソードルミネッセンス測定のスペクトルのうち点欠陥に相当する部分におけるスペクトル強度の前記半導体基板の表面からの深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yと」するために、Alイオンのドーズ量を1.0×10^(20)/cm^(3)としており(【0038】)、他のドーズ量(具体的には1.0×10^(21)/cm^(3))では、X<Yの関係を満たさないとしている。
それに対して、引用例1に記載された発明のドーズ量は、1.0×10^(20)/cm^(3)であるから(引用例1【0032】)、引用例1に記載された発明も、「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向への点欠陥の分布について、前記半導体基板の表面からの点欠陥の数のピーク位置の深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yと」なる関係、および、「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向へのカソードルミネッセンス測定のスペクトルについて、該カソードルミネッセンス測定のスペクトルのうち点欠陥に相当する部分におけるスペクトル強度の前記半導体基板の表面からの深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yと」なる関係を有していると認められる。
したがって、相違点1および2は、実質的に差異がない、もしくは、差異があったとしても、当業者が容易に発明することができたものでと解される。

請求項2,4-8
引用例:1
備考
請求項1および3で検討してように、引用例1に記載された発明は、発明の詳細な説明に記載された発明と同様の構成を有しているから、請求項2および4ないし8に記載された発明と同様の構成を有していると認められる。」

第4 本願発明
本願請求項1-8に係る発明(以下、それぞれ「本願発明1」-「本願発明8」という。)は、本手続補正で補正された特許請求の範囲の請求項1-8に記載された事項により特定される発明であり、本願発明1-8は以下のとおりの発明である。
「【請求項1】
炭化珪素からなる第1または第2導電型の基板(1)と、前記基板の上に形成され、前記基板よりも低不純物濃度とされた第1導電型の炭化珪素からなるドリフト層(2)と、前記ドリフト層の上に形成され、第2導電型の炭化珪素からなるエピタキシャル膜によって構成されていると共に第2導電型不純物としてアルミニウムが用いられたベース領域(3)とを有する半導体基板と、
前記ベース領域の上に形成され、前記ドリフト層よりも高不純物濃度とされた第1導電型の炭化珪素からなるソース領域(4)と、
前記ベース領域に接続され、前記ベース層よりも高不純物濃度とされた第2導電型の炭化珪素からなるコンタクト領域(5)と、
前記ソース領域と前記ドリフト層との間に挟まれた前記ベース領域の表面に形成されたゲート絶縁膜(8)と、
前記ゲート絶縁膜の上に形成されたゲート電極(9)と、
前記ソース領域および前記コンタクト領域を介して前記ベース領域に電気的に接続されたソース電極(11)と、
前記基板の裏面側に形成されたドレイン電極(12)とを備え、
前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向への点欠陥の分布について、前記半導体基板の表面からの点欠陥の数のピーク位置の深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていることを特徴とする炭化珪素半導体装置。
【請求項2】
前記Xよりも深い位置において、前記点欠陥が単調に減少していることを特徴とする請求項1に記載の炭化珪素半導体装置。
【請求項3】
炭化珪素からなる第1または第2導電型の基板(1)と、前記基板の上に形成され、前記基板よりも低不純物濃度とされた第1導電型の炭化珪素からなるドリフト層(2)と、前記ドリフト層の上に形成され、第2導電型の炭化珪素からなるエピタキシャル膜によって構成されていると共に第2導電型不純物としてアルミニウムが用いられたベース領域(3)とを有する半導体基板と、
前記ベース領域の上に形成され、前記ドリフト層よりも高不純物濃度とされた第1導電型の炭化珪素からなるソース領域(4)と、
前記ベース領域に接続され、前記ベース層よりも高不純物濃度とされた第2導電型の炭化珪素からなるコンタクト領域(5)と、
前記ソース領域と前記ドリフト層との間に挟まれた前記ベース領域の表面に形成されたゲート絶縁膜(8)と、
前記ゲート絶縁膜の上に形成されたゲート電極(9)と、
前記ソース領域および前記コンタクト領域を介して前記ベース領域に電気的に接続されたソース電極(11)と、
前記基板の裏面側に形成されたドレイン電極(12)とを備え、
前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向へのカソードルミネッセンス測定のスペクトルについて、該カソードルミネッセンス測定のスペクトルのうち点欠陥に相当する部分におけるスペクトル強度の前記半導体基板の表面からの深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていることを特徴とする炭化珪素半導体装置。
【請求項4】
前記Xよりも深い位置において、前記スペクトル強度が単調に減少していることを特徴とする請求項3に記載の炭化珪素半導体装置。
【請求項5】
前記Xの位置における前記スペクトル強度に対する前記Yの位置における前記スペクトル強度の比であるスペクトル強度比が0.8以下であることを特徴とする請求項3または4に記載の炭化珪素半導体装置。
【請求項6】
前記点欠陥は、炭素のアンチサイトとシリコンのアンチサイトとの複合欠陥であることを特徴とする請求項1ないし5のいずれか1つに記載の炭化珪素半導体装置。
【請求項7】
前記点欠陥は、シリコン空孔であることを特徴とする請求項1ないし5のいずれか1つに記載の炭化珪素半導体装置。
【請求項8】
前記点欠陥は、炭素空孔と炭素のアンチサイトとの複合欠陥であることを特徴とする請求項1ないし5のいずれか1つに記載の炭化珪素半導体装置。」

第5 引用例、引用発明等
1 引用例1について
原査定の拒絶の理由および当審拒絶理由の拒絶の理由に引用された特開2012-64658号公報(以下、「引用例1」という。)には、図面とともに次の事項が記載されている。(なお、下線は、当審において付与した。以下、同じ。)
(1)「【請求項1】
炭化珪素からなる第1または第2導電型の基板(1)と、
前記基板(1)の上に形成され、前記基板(1)よりも低不純物濃度とされた第1導電型の炭化珪素からなるドリフト層(2)と、
前記ドリフト層(2)の上に形成された第2導電型の炭化珪素からなるベース領域(3)と、
前記ベース領域(3)の表層部に形成され、前記ドリフト層(2)よりも高濃度の第1導電型の炭化珪素にて構成されたソース領域(4)と、
前記ソース領域(4)の表面から前記ベース領域(3)よりも深くまで形成され、一方向を長手方向として形成されたトレンチ(6)と、
前記トレンチ(6)の内壁面に形成されたゲート絶縁膜(7)と、
前記トレンチ(6)内において、前記ゲート絶縁膜(7)の上に形成されたゲート電極(8)と、
前記ゲート電極(8)を覆い、かつ、前記ソース領域(4)および前記ベース領域(3)のコンタクト層(5)を部分的に露出させるコンタクトホールが形成された層間絶縁膜(10)と、
前記コンタクトホールを介して、前記ソース領域(4)および前記ベース領域(3)のコンタクト層(5)に電気的に接続されたソース電極(9)と、
前記基板(1)の裏面側に形成されたドレイン電極(11)とを備えてなる炭化珪素半導体装置であって、
前記ソース領域(4)は、第1領域(4a)と、該第1領域(4a)よりも浅く、かつ、高不純物濃度とされた部分を有する第2領域(4b)とを有して構成され、前記第2領域(4b)のうち前記層間絶縁膜(10)にて覆われた部分では、該第2領域(4b)のうち前記ソース領域(4)の最表面における第1導電型不純物の不純物濃度が前記最表面よりも深い位置と比べて比較的低不純物濃度とされ、前記第2領域(4b)のうち前記コンタクトホールに位置する部分では、前記比較的低不純物濃度とされた部分よりも深い位置まで前記ソース電極(9)もしくは該ソース電極(9)を構成する金属がシリサイド化した金属シリサイド膜(30)が形成されていることを特徴とする炭化珪素半導体装置。」
(2)「【0027】
(第1実施形態)
本発明の第1実施形態について説明する。ここではSiC半導体装置に備えられる素子として反転型のトレンチゲート構造の縦型MOSFETについて説明する。
【0028】
図1は、本実施形態にかかるトレンチゲート構造の縦型MOSFETの断面図である。この図は、縦型MOSFETの1セル分を抽出したものに相当する。本図ではMOSFETの1セル分しか記載していないが、図1に示す縦型MOSFETと同様の構造の縦型MOSFETが複数列隣り合うように配置されている。
【0029】
図1に示す縦型MOSFETは、半導体基板としてSiCからなるn^(+)型基板1を用いて形成されている。n^(+)型基板1は、窒素、リン等のn型不純物濃度が例えば1.0×10^(19)/cm^(3)とされ、厚さが300μm程度とされている。このn^(+)型基板1の表面には、窒素、リン等のn型不純物濃度が例えば3.0?7.0×10^(15)/cm^(3)で厚さ10?15μm程度のSiCからなるn-型ドリフト層2が形成されている。このn^(-)型ドリフト層2の表層部にはp型ベース領域3が形成されており、さらに、p型ベース領域3の上層部分にはn^(+)型ソース領域4およびp^(+)型コンタクト層5が形成されている。
【0030】
p型ベース領域3は、ボロンもしくはアルミニウム等のp型不純物濃度が例えば5.0×10^(16)?2.0×10^(19)/cm^(3)、厚さ2.0μm程度で構成されている。
【0031】
n^(+)型ソース領域4は、後述するトレンチゲート構造の両側に配置されており、例えば厚さ0.3μm程度で構成されている。n^(+)型ソース領域4を構成するn型不純物としては、基本的には窒素(N)が用いられているが、表層部にはリン(P)が用いられている。窒素はリンよりも質量が大きく、より深い位置まで注入し易いことから、n^(+)型ソース領域4の深い位置まで高不純物濃度とするために用いている。但し、窒素のみでは、コンタクト抵抗を一定以上に低下させることができないため、n^(+)型ソース領域4のうちの浅い位置では窒素よりもコンタクト抵抗を十分低下させることが可能なリンを用いている。例えば、n^(+)型ソース領域4のうち窒素のみが注入されている領域は、n型不純物濃度が例えば1.0×10^(20)/cm^(3)程度、リンが注入されている領域は、n型不純物濃度が1.0×10^(20)/cm^(3)以上、例えば5.0×10^(20)?1.0×10^(21)/cm^(3)程度とされている。以下、n^(+)型ソース領域4のうちn型不純物濃度が比較的低濃度とされている部分(本実施形態の場合、窒素のみが注入されている領域)を第1領域4aといい、n型不純物濃度が比較的高濃度とされている部分(本実施形態の場合、リンが注入されている領域)を第2領域4bという。
【0032】
p^(+)型コンタクト層5は、p型ベース領域3を部分的に高不純物濃度としたもので、p型ベース領域3の一部に相当し、p型ベース領域3と後述するソース電極9とのコンタクトのために用いられる。p^(+)型コンタクト層5は、例えば表層部におけるボロンもしくはアルミニウム等のp型不純物濃度(表面濃度)が例えば1.0×10^(20)/cm^(3)、厚さ0.3μm程度で構成されている。p^(+)型コンタクト層5は、n^(+)型ソース領域4を挟んでトレンチゲート構造と反対側に備えられている。
【0033】
また、p型ベース領域3およびn^(+)型ソース領域4を貫通してn^(-)型ドリフト層2に達するように、例えば幅が1.4?2.0μm、深さが2.0μm程度(例えば2.4μm)のトレンチ6が形成されている。このトレンチ6の側面と接するように上述したp型ベース領域3およびn^(+)型ソース領域4が配置されている。
【0034】
さらに、トレンチ6の内壁面はゲート絶縁膜7にて覆われており、ゲート絶縁膜7の表面に形成されたドープトPoly-Siにて構成されるゲート電極8により、トレンチ6内が埋め尽くされている。ゲート絶縁膜7は、例えば、酸化膜によって構成されており、ゲート絶縁膜7の厚みはトレンチ6の側面側と底部側共に100nm程度となっている。
【0035】
このようにして、トレンチゲート構造が構成されている。このトレンチゲート構造は、図1の紙面垂直方向を長手方向として延設されている。そして、複数のトレンチゲート構造が図1の紙面左右方向において平行に並べられることで複数セルが構成されている。
【0036】
また、n^(+)型ソース領域4およびp^(+)型コンタクト層5の表面やゲート電極8の表面には、ソース電極9やゲート配線(図示せず)が形成されている。ソース電極9およびゲート配線は、複数の金属(例えばNi/Al等)にて構成されており、少なくともn型SiC(具体的にはn^(+)型ソース領域4やnドープの場合のゲート電極8)と接触する部分はn型SiCとオーミック接触可能な金属で構成され、少なくともp型SiC(具体的にはp^(+)型コンタクト層5やpドープの場合のゲート電極8)と接触する部分はp型SiCとオーミック接触可能な金属で構成されている。なお、これらソース電極9およびゲート配線は、層間絶縁膜10上に形成されることで電気的に絶縁されており、層間絶縁膜10に形成されたコンタクトホールを通じてソース電極9はn^(+)型ソース領域4およびp^(+)型コンタクト層5と電気的に接触させられ、ゲート配線はゲート電極8と電気的に接触させられている。
【0037】
そして、n^(+)型基板1の裏面側にはn^(+)型基板1と電気的に接続されたドレイン電極11が形成されている。このような構造により、nチャネルタイプの反転型のトレンチゲート構造の縦型MOSFETが構成されている。
【0038】
次に、図1に示すトレンチゲート型の縦型MOSFETの製造方法について説明する。図2?図4は、図1に示すトレンチゲート型の縦型MOSFETの製造工程を示した断面図である。以下、これらの図を参照して説明する。
【0039】
〔図2(a)に示す工程〕
まず、窒素、リン等のn型不純物濃度が例えば1.0×10^(19)/cm^(3)で厚さ300μm程度のn^(+)型基板1を用意する。このn^(+)型基板1の表面に窒素、リン等のn型不純物濃度が例えば3.0?7.0×10^(15)/cm^(3)で厚さ15μm程度のSiCからなるn^(-)型ドリフト層2をエピタキシャル成長させる。続いて、n^(-)型ドリフト層2の表面に、p型不純物濃度が例えば5.0×10^(16)?2.0×10^(19)/cm^(3)、厚さ2.0μm程度となるボロンもしくはアルミニウム等のp型不純物層をエピタキシャル成長させることにより、p型ベース領域3を形成する。
【0040】
〔図2(b)に示す工程〕
p型ベース領域3の上に、例えばLTO等で構成されるマスク20を成膜する。そして、マスク20の上にレジスト21を配置し、露光・現像などのフォトリソグラフィ工程を経てレジスト21のうちp^(+)型コンタクト層5の形成予定領域を開口させる。
【0041】
〔図2(c)に示す工程〕
レジスト21を用いてマスク20をCHF_(3)などのSiCに対する選択比の高いエッチングガスを用いてパターニングして、p^(+)型コンタクト層5の形成予定領域上においてマスク20を開口させたのち、レジスト21を除去する。そして、マスク20にてp型ベース領域3のうちのp^(+)型コンタクト層5の形成予定領域以外を覆った状態で、p型不純物(例えばボロンもしくはアルミニウム等)をイオン注入する。そして、注入されたイオンを活性化することで、ボロンもしくはアルミニウム等のp型不純物濃度(表面濃度)が例えば1.0×10^(20)/cm^(3)、厚さ0.3μm程度のp^(+)型コンタクト層5を形成する。その後、マスク20をHFなどのエッチング液を用いて除去する。
【0042】
〔図2(d)に示す工程〕
p型ベース領域3およびp^(+)型コンタクト層5の上に、例えばLTO等で構成されるマスク22を成膜する。そして、マスク22の上にレジスト23を配置し、露光・現像などのフォトリソグラフィ工程を経てレジスト23のうちn^(+)型ソース領域4の形成予定領域を開口させる。
【0043】
〔図3(a)に示す工程〕
レジスト23を用い、マスク22をCHF_(3)などのSiCに対する選択比の高いエッチングガスを用いてパターニングし、n^(+)型ソース領域4の形成予定領域上においてマスク22を開口させる。そして、マスク22にてp型ベース領域3のうちのn^(+)型ソース領域4の形成予定領域以外を覆った状態で、n型不純物をイオン注入する。このとき、n^(+)型ソース領域4の深い位置から浅い位置に至るまでボックスプロファイルによってn型不純物として窒素をイオン注入することで、例えば1×10^(20)/cm^(3)程度で第1領域4aが形成されるようにする。次いで、n^(+)型ソース領域4の浅い位置にn型不純物としてリンをイオン注入する。これにより、ソース電極9とのコンタクト部となる第2領域4bを窒素のみが導入される第1領域4aよりも基本的には高不純物濃度、具体的には1.0×10^(20)/cm^(3)以上、例えば5.0×10^(20)?1.0×10^(21)/cm^(3)程度で形成されるようにする。
【0044】
このとき、n^(+)型ソース領域4のうちの第2領域4bについては、最表面まで高不純物濃度とするのではなく、最表面から所定距離離れた位置から高不純物濃度となるようにする。図5(a)、(b)に、従来と本実施形態のn^(+)型ソース領域4のうちの第2領域4bの不純物濃度プロファイルを示し、この図を参照して従来と本実施形態のn^(+)型ソース領域4のうちの第2領域4bの不純物濃度の違いについて説明する。なお、図5(a)、(b)では、第2領域4bの不純物濃度しか示していないが、第1領域4aについては1.0×10^(20)/cm^(3)程度の濃度で窒素が注入されている。
【0045】
図5(a)に示すように、従来では、n^(+)型ソース領域4の第2領域4bについて、最表面から僅かな深さ(0.01μm程度)の場所、つまりほぼ最表面まで高不純物濃度(図中では1.0×10^(21)/cm^(3)程度の不純物濃度)としている。このように、n^(+)型ソース領域4の第2領域4bがほぼ最表面まで高不純物濃度とされる場合、n^(+)型ソース領域4の最表面近傍において高不純物濃度とされる第2領域4b中でも比較的低不純物濃度とされる部分の厚みが少なくなる。
【0046】
犠牲酸化等のダメージ除去工程を行う場合、十分なダメージ除去が行えるように、ある程度の温度で長時間加熱することになる。このため、従来のようにn^(+)型ソース領域4の第2領域4bがほぼ最表面まで高不純物濃度とされる場合、ダメージ除去工程の比較的早い時点から、n^(+)型ソース領域4の最表面近傍において第2領域4bのうち比較的低不純物濃度とされる部分が酸化されつくしてしまう。これにより、n^(+)型ソース領域4の第2領域4bのうち、より高不純物濃度とされた部分まで増速酸化され、増速酸化される時間が長時間に至るため、ソース電極9とのコンタクト部が消失してしまうのである。
【0047】
一方、図5(b)に示すように、本実施形態では、n^(+)型ソース領域4の第2領域4bについて、最表面からある程度の深さ(例えば0.05μm以上)の場所については、高不純物濃度(図中では1.0×10^(21)/cm^(3)程度の不純物濃度)とせず、比較的低不純物濃度となるようにしている。例えば、最表面では、第2領域4bの不純物濃度が1×10^(19)/cm^(3)未満となるようにしている。これにより、従来と比較して、n^(+)型ソース領域4の第2領域4bのうち比較的低不純物濃度とされる部分の厚みが厚くなる。
【0048】
したがって、この後の犠牲酸化等のダメージ除去工程を行ったときに、n^(+)型ソース領域4の第2領域4bのうち比較的低不純物濃度とされる部分が若干残るか、もしくは、この部分が消失して第2領域4bのうちの高不純物濃度の部分が増速酸化されても、比較的低不純物濃度とされる部分の酸化に時間が掛かるため、増速酸化される領域が少なくなるようにできる。これにより、n^(+)型ソース領域4の第2領域4bのうちのソース電極9とのコンタクト部が消失することを防止することができる。
【0049】
〔図3(b)に示す工程〕
マスク22を除去した後、改めてp型ベース領域3やn^(+)型ソース領域4等の上に、LTO等で構成されるエッチングマスク24を成膜する。そして、マスク24の上にレジスト25を配置し、露光・現像などのフォトリソグラフィ工程を経てレジスト25のうちトレンチ6の形成予定領域をCHF_(3)などのSiCに対する選択比の高いエッチングガスを用いて開口させる。
【0050】
〔図3(c)に示す工程〕
レジスト25を除去した後、エッチングマスク24で覆った状態で、例えばSF_(6)やCl_(2)などのエッチングガスを用いた異方性エッチングを行うことによりトレンチ6を形成する。
【0051】
〔図3(d)に示す工程〕
この後、エッチングマスク24を除去する。例えば、エッチングマスク24がLTO等のようなSiO_(2)で構成されている場合には、HFなどのエッチング液を用いて、エッチングマスク24を除去することができる。
【0052】
〔図4(a)に示す工程〕
犠牲酸化等によるダメージ除去を行う。例えば、1080℃、60分間の熱酸化処理を行ったのち、形成された酸化膜をフッ酸などで除去するという工程を行う。これにより、トレンチ6内やn^(+)型ソース領域4の最表面を含む、SiCの露出表面が犠牲酸化され、これまでのプロセス、特にトレンチ形成工程において形成されたダメージを除去することが可能となる。
【0053】
このとき、上述したように、n^(+)型ソース領域4の第2領域4bについて、最表面からある程度の深さの場所については、高不純物濃度とせず、比較的低不純物濃度となるようにしている。つまり、従来と比較して、n^(+)型ソース領域4の第2領域4bのうち比較的低不純物濃度とされる部分の厚みが厚くなるようにしている。このため、ダメージ除去工程を行ったときに、n^(+)型ソース領域4の第2領域4bのうち比較的低不純物濃度とされる部分が若干残るか、もしくは、この部分が消失して第2領域4bのうちの高不純物濃度の部分が増速酸化されても、比較的低不純物濃度とされる部分の酸化に時間が掛かるため、増速酸化される領域が少なくなるようにできる。これにより、n^(+)型ソース領域4の第2領域4bのうちのソース電極9とのコンタクト部が消失することを防止することができる。
【0054】
なお、ここでは犠牲酸化を例に挙げたが、水素エッチング、CDE(Chemical Dry Etching)等によってダメージ除去を行う場合であっても、同様の効果を得ることができる。
【0055】
〔図4(b)に示す工程〕
ゲート絶縁膜7を例えばCVD法によって酸化膜を成膜することにより形成する。ゲート絶縁膜7の形成工程をゲート酸化によって行っても良いが、CVD法などに行うことで、更にn^(+)型ソース領域4の第2領域4bの表面が増速酸化されることを抑制することが可能となる。
【0056】
続いて、ゲート絶縁膜7の表面にn型不純物(もしくはp型不純物)をドーピングしたポリシリコン層を例えば600℃の温度下で120nm程度成膜したのち、エッチバック工程等を行うことにより、ポリシリコンを平坦化した後、露光・現像などのフォトリソグラフィ工程を経てレジストをパターニングした後ゲート電極8をCF_(4)などのエッチングガスを使ってエッチングにより形成する。さらに、CVD法などによって酸化膜などによって構成される層間絶縁膜10を成膜したのち、層間絶縁膜10をパターニングしてn^(+)型ソース領域4やp^(+)型コンタクト層5に繋がるコンタクトホールを形成する。
【0057】
〔図4(c)に示す工程〕
続いて、コンタクトホール内を埋め込むように電極材料を成膜したのち、これをパターニングすることでソース電極9のうちp型SiCとオーミック接触が図れる金属部分を形成する。さらに、n^(+)型基板1の裏面側にドレイン電極11を形成する。そして、層間絶縁膜10のうちゲート電極8に繋がるコンタクトホールを別断面に形成したのち、コンタクトホール内を埋め込むようにn型SiCとオーミック接触が図れる金属材料を成膜してからパターニングし、さらにシンター処理を行うことでソース電極9および図示しないゲート配線を形成する。これにより、図1に示したトレンチゲート構造の縦型MOSFETが完成する。
【0058】
このように、本実施形態によれば、n^(+)型ソース領域4の第2領域4bについて、最表面からある程度の深さの場所については、高不純物濃度とせず、比較的低不純物濃度となるようにしている。このため、ダメージ除去工程を行ったときに、n^(+)型ソース領域4の第2領域4bのうち比較的低不純物濃度とされる部分が若干残るか、もしくは、この部分が消失して第2領域4bのうちの高不純物濃度の部分が増速酸化されても、比較的低不純物濃度とされる部分の酸化に時間が掛かるため、増速酸化される領域が少なくなるようにできる。これにより、n^(+)型ソース領域4の第2領域4bのうちのソース電極9とのコンタクト部が消失することを防止することができる。したがって、n^(+)型ソース領域4とソース電極9とのコンタクト抵抗の増大を抑制することが可能となる。
【0059】
なお、n^(+)型ソース領域4の第2領域4bのうち比較的低不純物濃度とされた領域がダメージ除去工程後にも残る場合、ソース電極9とのコンタクト抵抗を増大させることになり兼ねない。しかしながら、ソース電極9を形成する際のシンター処理によって、ソース電極9を構成する金属とSiC中のSiとがシリサイド化反応し、比較的低不純物濃度とされた領域がすべて低抵抗な金属シリサイドとなる。この場合、図6に示すコンタクト部近傍の拡大図に示されるように、n^(+)型ソース領域4の第2領域4bのうち層間絶縁膜10およびゲート絶縁膜7の下方に位置する部分では、比較的低不純物濃度が残り、ソース電極9の下方では比較的低不純物濃度とされた部分の厚み以上の厚さの金属シリサイド膜30が形成された状態となる。したがって、金属シリサイド膜30が領域4bのうち比較的高不純物濃度の部分に接続されるため、n^(+)型ソース領域4とソース電極9とのコンタクト抵抗が増大することはない。」
(3)したがって、上記引用例1には次の発明(以下、「引用例1発明」という。)が記載されていると認められる。
「半導体基板として、窒素、リン等のn型不純物濃度が例えば1.0×10^(19)/cm^(3)からなる、SiCからなるn^(+)型基板1を用いて形成されており、
n^(+)型基板1の表面には、窒素、リン等のn型不純物濃度が例えば3.0?7.0×10^(15)/cm^(3)でSiCからなるn^(-)型ドリフト層2が形成され、
n^(-)型ドリフト層2の表層部には、アルミニウム等のp型不純物濃度が例えば5.0×10^(16)?2.0×10^(19)/cm^(3)でSiCからなるp型ベース領域3がエピタキシャル成長により形成され、
p型ベース領域3の上層部分には、基本的にn型不純物濃度が例えば1.0×10^(20)/cm^(3)程度の窒素(N)が用いられ、また、表層部にn型不純物濃度が1.0×10^(20)/cm^(3)以上、例えば5.0×10^(20)?1.0×10^(21)/cm^(3)程度のリン(P)が用いられている、SiCからなるn^(+)型ソース領域4および、p型ベース領域3を部分的にイオン注入によりアルミニウム等のp型不純物濃度(表面濃度)が例えば1.0×10^(20)/cm^(3)の高不純物濃度としたp^(+)型コンタクト層5が形成され、
p型ベース領域3およびn^(+)型ソース領域4を貫通してn^(-)型ドリフト層2に達するようにトレンチ6が形成され、トレンチ6の内壁面はゲート絶縁膜7にて覆われ、
ゲート絶縁膜7の表面に形成されたドープトPoly-Siにて構成されるゲート電極8により、トレンチ6内が埋め尽くされ、
n^(+)型ソース領域4およびp^(+)型コンタクト層5の表面には、ソース電極9が形成され、
n^(+)型基板1の裏面側にはn^(+)型基板1と電気的に接続されたドレイン電極11が形成されている、
縦型MOSFET。」

2 引用例2について
原査定の拒絶の理由に引用された特開平2-139975号公報(以下、「引用例2」という。)には、図面とともに次の事項が記載されている。
(1)「 〔従来の技術〕
前記要求に応える為、化合物半導体を材料とする受光素子が実現されているが、それを製造する際、イオン注入法を適用して不純物領域を形成することが不可欠である。
第8図及び第9図は従来の化合物半導体受光素子の要部切断側面図を表している。
図に於いて、1はn型InP基板、2はStをイオン注入して形成したn型領域、3はBeをイオン注入して形成したp型頭域、4はBeをイオン注入して形成したp型頭域、5はCdを拡散して形成したp^(+)型領領域それぞれ示している。
図示例から判るように、このような化合物半導体受光素子を製造する場合、イオン注入法を多用しなければならない。
〔発明が解決しようとする課題〕
一般に、イオン注入法を実施した場合、イオンの照射で発生する結晶欠陥の回復が常に問題となる。
即ち、イオン照射に依る損傷を回復するには熱処理を行うのであるが、化合物半導体は熱的な耐性に乏しく、Si半導体のように高温の熱処理を施して結晶欠陥を完全に回復することは難しい。
通常、半導体受光素子に結晶欠陥が存在した場合、暗電流が増加し、高感度化や高速応答性を期待することができない。
本発明は、イオン注入法で不純物領域を形成した場合に発生する結晶欠陥の影響に依る暗電流を低減させた半導体受光素子を提供しようとする。
〔課題を解決するための手段〕
第1図及び第2図は本発明の原理を解説する為の半導体結晶中の不純物分布プロファイル及び結晶欠陥分布プロファイルを表す線図であり、横軸には半導体結晶の表面からの深さ方向の距離、また、縦軸には不純物及び結晶欠陥の密度をそれぞれ採ってある。
図に於いて、実線は不純物の分布を示す線、破線は結晶欠陥の分布を示す線、一点鎖線はエツチング後の表面を示す線、RFは不純物分布のピーク位W(イオン飛程)である。
第1図から明らかなように、半導体結晶に不純物イオンを注入した場合、半導体結晶表面から内部に向かって分布する不純物のプロファイルは、LSS理論に依って計算されるガウス分布に略一致したものとなる。これに対し、イオン注入に依って発生する結晶欠陥に関する同様な分布のプロファイルは、不純物分布のピーク位置R_(P)の70乃至80〔%〕の位置に分布のピークが存在することが確認されている。
そこで、本発明に於いては、第2図に見られるように、半導体結晶の表面から0.7R_(P)?R_(P)の深さまでをエツチングすることに依って結晶欠陥の大部分を除去し、必要な半導体結晶層は後からエピタキシャル成長させるものである。
このようなことから、本発明に於ける半導体受光素子の製造方法に於いては、化合物半導体基板(例えばn型InP基板11)に同一導電型を示す不純物を選択的にイオン注入しアバランシェ増倍を起こす高電界領域を限定する為の不純物領域(例えばn型不純物領域13)を形成する工程と、次いで、該化合物半導体基板の表面から前記イオン注入に於けるイオンの飛程(例えば不純物分布のピーク位置R_(P))を越えない範囲で適宜の深さをエツチングして除去する工程と、次いで、前記表面がエツチングされた化合物半導体基板上に同一導電型の化合物半導体層(例えばn型InP層14)をエピタキシャル成長させる工程とが含まれてなるよう構成する。」(第2頁左上欄3行乃至右下欄10行)
(2)したがって、上記引用例2には次の事項(以下、「引用例2記載事項」という。)が記載されていると認められる。
「化合物半導体基板(例えばn型InP基板11)に同一導電型を示す不純物を選択的にイオン注入する際に、
半導体結晶表面から内部に向かって分布する不純物のプロファイルは、LSS理論に依って計算されるガウス分布に略一致したものとなり、
イオン注入に依って発生する結晶欠陥に関する同様な分布のプロファイルは、不純物分布のピーク位置R_(P)の70乃至80〔%〕の位置に分布のピークが存在すること。」

3 引用例3について
原査定の拒絶の理由に引用された米国特許出願公開第2009/0039469号明細書(以下、「引用例3」という。)には、図面とともに次の事項が記載されている。
(1)「[0012] In SiC, points defects such as carbon vacancy (VC), silicon vacancies (VSi), vacancy-pairs (VSi-VC), antisite defects (CSi or SiC), or combination thereof, can interact with extrinsic impurities to modify the electrical properties of SiC. For instance, boron is known to produce two main acceptor levels in SiC.」(当審訳:[0012] SiCでは、炭素空孔(VC)、シリコン空孔(VSi)、空孔対(VSi-VC)、アンチサイト欠陥(C、SiまたはSiC)、またはそれらの組み合わせのような点欠陥は、SiCの電気的特性を変更するために外部からの不純物と相互作用する。例えば、ホウ素はSiCにおいて、2つの主アクセプタレベルを生成することが知られている。)
(2)したがって、上記引用例3には次の事項(以下、「引用例3記載事項」という。)が記載されていると認められる。
「SiCには点欠陥として、炭素空孔(VC)、シリコン空孔(VSi)、空孔対(VSi-VC)、アンチサイト欠陥(C、SiまたはSiC)、またはそれらの組み合わせがあること。」

第6 対比・判断
1 本願発明1について
(1)対比
本願発明1と引用例1発明とを対比すると、次のことがいえる。
ア 引用例1発明の「SiCからなるn^(+)型基板1」は、本願発明1の「炭化珪素からなる第1または第2導電型の基板(1)」に相当する。
イ 引用例1発明の「SiCからなるn^(-)型ドリフト層2」は、「n^(+)型基板1の表面」に形成され、また、「SiCからなるn^(+)型基板1」の不純物濃度は1.0×10^(19)/cm^(3)であり、「SiCからなるn^(-)型ドリフト層2」の不純物濃度は3.0?7.0×10^(15)/cm^(3)であるから、本願発明1の「前記基板の上に形成され、前記基板よりも低不純物濃度とされた第1導電型の炭化珪素からなるドリフト層(2)」に相当する。
ウ 引用例1発明の「p型ベース領域3」は、「n^(-)型ドリフト層2の表層部には、アルミニウム等のp型不純物濃度が例えば5.0×10^(16)?2.0×10^(19)/cm^(3)でSiCからなるp型ベース領域3がエピタキシャル成長により形成され」ているから、引用例1発明の「p型ベース領域3」は、本願発明1の「第2導電型の炭化珪素からなるエピタキシャル膜によって構成されていると共に第2導電型不純物としてアルミニウムが用いられたベース領域(3)」に相当する。
エ 上記アないしウから、引用例1発明は、本願発明1の「炭化珪素からなる第1または第2導電型の基板(1)と、前記基板の上に形成され、前記基板よりも低不純物濃度とされた第1導電型の炭化珪素からなるドリフト層(2)と、前記ドリフト層の上に形成され、第2導電型の炭化珪素からなるエピタキシャル膜によって構成されていると共に第2導電型不純物としてアルミニウムが用いられたベース領域(3)とを有する半導体基板」と同様の「半導体基板」を有していると認められる。
オ 引用例1発明の「n^(+)型ソース領域4」は、「p型ベース領域3の上層部分」に形成され、また、「基本的にn型不純物濃度が例えば1.0×10^(20)/cm^(3)程度の窒素(N)が用いられ、また、表層部にn型不純物濃度が1.0×10^(20)/cm^(3)以上、例えば5.0×10^(20)?1.0×10^(21)/cm^(3)程度のリン(P)が用いられている、SiC」であるから、「窒素、リン等のn型不純物濃度が例えば3.0?7.0×10^(15)/cm^(3)で」ある「n^(-)型ドリフト層2」よりn型不純物濃度が高濃度であると言える。
そうすると、引用例1発明の「n^(+)型ソース領域4」は、本願発明1の「前記ベース領域の上に形成され、前記ドリフト層よりも高不純物濃度とされた第1導電型の炭化珪素からなるソース領域(4)」に相当する。
カ 引用例1発明の「p^(+)型コンタクト層5」は、「SiCからなる」「p型ベース領域3を部分的にイオン注入」することにより形成されているから、SiCから構成されていると認められる。
また、引用例1発明の「p^(+)型コンタクト層5」は、「アルミニウム等のp型不純物濃度(表面濃度)が例えば1.0×10^(20)/cm^(3)の高不純物濃度」であるから、「アルミニウム等のp型不純物濃度が例えば5.0×10^(16)?2.0×10^(19)/cm^(3)でSiCからなるp型ベース領域3」より高不純物濃度であると言える。
そうすると、引用例1発明の「p^(+)型コンタクト層5」は、本願発明1の「前記ベース領域に接続され、前記ベース層よりも高不純物濃度とされた第2導電型の炭化珪素からなるコンタクト領域(5)」に相当する。
キ 引用例1発明の「ゲート絶縁膜7」は、「p型ベース領域3およびn^(+)型ソース領域4を貫通してn^(-)型ドリフト層2に達するようにトレンチ6が形成され」、その「トレンチ6」の内壁面を覆うものであるから、本願発明1の「前記ソース領域と前記ドリフト層との間に挟まれた前記ベース領域の表面に形成されたゲート絶縁膜(8)」に相当する。
ク 引用例1発明の「ゲート電極8」は、「ゲート絶縁膜7の表面に形成され」ているから、本願発明1の「前記ゲート絶縁膜の上に形成されたゲート電極(9)」に相当する。
ケ 引用例1発明の「ソース電極9」は、「n^(+)型ソース領域4およびp^(+)型コンタクト層5の表面に」形成されており、電気的に接続されていると認められるから、本願発明1の「前記ソース領域および前記コンタクト領域を介して前記ベース領域に電気的に接続されたソース電極(11)」に相当する。
コ 引用例1発明の「ドレイン電極11」は、「n^(+)型基板1の裏面側に」形成されているから、本願発明1の「前記基板の裏面側に形成されたドレイン電極(12)」に相当する。
サ 引用例1発明の「縦型MOSFET」は、「SiC」により構成されているから、本願発明1の「炭化珪素半導体装置」に相当する。
シ したがって、本願発明1と引用例1発明とは、以下の点で一致し、また相違する。
[一致点]
「炭化珪素からなる第1または第2導電型の基板(1)と、前記基板の上に形成され、前記基板よりも低不純物濃度とされた第1導電型の炭化珪素からなるドリフト層(2)と、前記ドリフト層の上に形成され、第2導電型の炭化珪素からなるエピタキシャル膜によって構成されていると共に第2導電型不純物としてアルミニウムが用いられたベース領域(3)とを有する半導体基板と、
前記ベース領域の上に形成され、前記ドリフト層よりも高不純物濃度とされた第1導電型の炭化珪素からなるソース領域(4)と、
前記ベース領域に接続され、前記ベース層よりも高不純物濃度とされた第2導電型の炭化珪素からなるコンタクト領域(5)と、
前記ソース領域と前記ドリフト層との間に挟まれた前記ベース領域の表面に形成されたゲート絶縁膜(8)と、
前記ゲート絶縁膜の上に形成されたゲート電極(9)と、
前記ソース領域および前記コンタクト領域を介して前記ベース領域に電気的に接続されたソース電極(11)と、
前記基板の裏面側に形成されたドレイン電極(12)とを備えた、
炭化珪素半導体装置。」
[相違点1]
本願発明1は「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向への点欠陥の分布について、前記半導体基板の表面からの点欠陥の数のピーク位置の深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていることを特徴と」しているのに対して、引用例1発明は点欠陥の分布について記載されていない点。
(2)相違点についての判断
[相違点1]について以下に検討する。
引用例1は、半導体基板の表面から深さ方向への点欠陥の分布について記載されておらず、また、点欠陥に起因するドレインリークを低減するという課題を考慮していないので、[相違点1]に係る、「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向への点欠陥の分布について、前記半導体基板の表面からの点欠陥の数のピーク位置の深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」が容易であるとは言えない。
さらに、引用例2および3には、「炭化珪素」からなる「半導体基板」について、「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向への点欠陥の分布について、前記半導体基板の表面からの点欠陥の数のピーク位置の深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」は記載されていないから、引用例1発明に、引用例2および3の記載を適用し、[相違点1]に係る構成を想起することはできない。
そして、本願発明1は、[相違点1]に係る構成を有することにより、
「【0009】
本発明は上記点に鑑みて、点欠陥に起因するドレインリークを低減することができる構造のSiC半導体装置を提供することを目的とする。」
という格別の効果を有するものである。
そうすると、[相違点1]に係る構成は、引用例1ないし3に記載された発明に基づいて当業者が容易に想到したものであるとは言えない。

2 本願発明3について
(1)対比
本願発明3と引用例1発明とを対比すると、次のことがいえる。
ア 引用例1発明の「SiCからなるn^(+)型基板1」は、本願発明3の「炭化珪素からなる第1または第2導電型の基板(1)」に相当する。
イ 引用例1発明の「SiCからなるn^(-)型ドリフト層2」は、「n^(+)型基板1の表面」に形成され、また、「SiCからなるn^(+)型基板1」の不純物濃度は1.0×10^(19)/cm^(3)であり、「SiCからなるn^(-)型ドリフト層2」の不純物濃度は3.0?7.0×10^(15)/cm^(3)であるから、本願発明3の「前記基板の上に形成され、前記基板よりも低不純物濃度とされた第1導電型の炭化珪素からなるドリフト層(2)」に相当する。
ウ 引用例1発明の「p型ベース領域3」は、「n^(-)型ドリフト層2の表層部には、アルミニウム等のp型不純物濃度が例えば5.0×10^(16)?2.0×10^(19)/cm^(3)でSiCからなるp型ベース領域3がエピタキシャル成長により形成され」ているから、引用例1発明の「p型ベース領域3」は、本願発明3の「第2導電型の炭化珪素からなるエピタキシャル膜によって構成されていると共に第2導電型不純物としてアルミニウムが用いられたベース領域(3)」に相当する。
エ 上記アないしウから、引用例1発明は、本願発明3の「炭化珪素からなる第1または第2導電型の基板(1)と、前記基板の上に形成され、前記基板よりも低不純物濃度とされた第1導電型の炭化珪素からなるドリフト層(2)と、前記ドリフト層の上に形成され、第2導電型の炭化珪素からなるエピタキシャル膜によって構成されていると共に第2導電型不純物としてアルミニウムが用いられたベース領域(3)とを有する半導体基板」と同様の「半導体基板」を有していると認められる。
オ 引用例1発明の「n^(+)型ソース領域4」は、「p型ベース領域3の上層部分」に形成され、また、「基本的にn型不純物濃度が例えば1.0×10^(20)/cm^(3)程度の窒素(N)が用いられ、また、表層部にn型不純物濃度が1.0×10^(20)/cm^(3)以上、例えば5.0×10^(20)?1.0×10^(21)/cm^(3)程度のリン(P)が用いられている、SiC」であるから、「窒素、リン等のn型不純物濃度が例えば3.0?7.0×10^(15)/cm^(3)で」ある「n^(-)型ドリフト層2」よりn型不純物濃度が高濃度であると言える。
そうすると、引用例1発明の「n^(+)型ソース領域4」は、本願発明3の「前記ベース領域の上に形成され、前記ドリフト層よりも高不純物濃度とされた第1導電型の炭化珪素からなるソース領域(4)」に相当する。
カ 引用例1発明の「p^(+)型コンタクト層5」は、「SiCからなる」「p型ベース領域3を部分的にイオン注入」することにより形成されているから、SiCから構成されていると認められる。
また、引用例1発明の「p^(+)型コンタクト層5」は、「アルミニウム等のp型不純物濃度(表面濃度)が例えば1.0×10^(20)/cm^(3)の高不純物濃度」であるから、「アルミニウム等のp型不純物濃度が例えば5.0×10^(16)?2.0×10^(19)/cm^(3)でSiCからなるp型ベース領域3」より高不純物濃度であると言える。
そうすると、引用例1発明の「p^(+)型コンタクト層5」は、本願発明3の「前記ベース領域に接続され、前記ベース層よりも高不純物濃度とされた第2導電型の炭化珪素からなるコンタクト領域(5)」に相当する。
キ 引用例1発明の「ゲート絶縁膜7」は、「p型ベース領域3およびn^(+)型ソース領域4を貫通してn^(-)型ドリフト層2に達するようにトレンチ6が形成され」、その「トレンチ6」の内壁面を覆うものであるから、本願発明3の「前記ソース領域と前記ドリフト層との間に挟まれた前記ベース領域の表面に形成されたゲート絶縁膜(8)」に相当する。
ク 引用例1発明の「ゲート電極8」は、「ゲート絶縁膜7の表面に形成され」ているから、本願発明3の「前記ゲート絶縁膜の上に形成されたゲート電極(9)」に相当する。
ケ 引用例1発明の「ソース電極9」は、「n^(+)型ソース領域4およびp^(+)型コンタクト層5の表面に」形成されており、電気的に接続されていると認められるから、本願発明3の「前記ソース領域および前記コンタクト領域を介して前記ベース領域に電気的に接続されたソース電極(11)」に相当する。
コ 引用例1発明の「ドレイン電極11」は、「n^(+)型基板1の裏面側に」形成されているから、本願発明3の「前記基板の裏面側に形成されたドレイン電極(12)」に相当する。
サ 引用例1発明の「縦型MOSFET」は、「SiC」により構成されているから、本願発明3の「炭化珪素半導体装置」に相当する。
シ したがって、本願発明3と引用例1発明とは、以下の点で一致し、また相違する。
[一致点]
「炭化珪素からなる第1または第2導電型の基板(1)と、前記基板の上に形成され、前記基板よりも低不純物濃度とされた第1導電型の炭化珪素からなるドリフト層(2)と、前記ドリフト層の上に形成され、第2導電型の炭化珪素からなるエピタキシャル膜によって構成されていると共に第2導電型不純物としてアルミニウムが用いられたベース領域(3)とを有する半導体基板と、
前記ベース領域の上に形成され、前記ドリフト層よりも高不純物濃度とされた第1導電型の炭化珪素からなるソース領域(4)と、
前記ベース領域に接続され、前記ベース層よりも高不純物濃度とされた第2導電型の炭化珪素からなるコンタクト領域(5)と、
前記ソース領域と前記ドリフト層との間に挟まれた前記ベース領域の表面に形成されたゲート絶縁膜(8)と、
前記ゲート絶縁膜の上に形成されたゲート電極(9)と、
前記ソース領域および前記コンタクト領域を介して前記ベース領域に電気的に接続されたソース電極(11)と、
前記基板の裏面側に形成されたドレイン電極(12)とを備えた、
炭化珪素半導体装置。」
[相違点2]
本願発明3は「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向へのカソードルミネッセンス測定のスペクトルについて、該カソードルミネッセンス測定のスペクトルのうち点欠陥に相当する部分におけるスペクトル強度の前記半導体基板の表面からの深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていることを特徴と」しているのに対して、引用例1発明は点欠陥の分布について記載されていない点。
(2)相違点についての判断
[相違点2]について以下に検討する。
引用例1は、カソードルミネッセンス測定のスペクトルについて、該カソードルミネッセンス測定のスペクトルのうち点欠陥に相当する部分におけるスペクトル強度の半導体基板の表面からの深さについて記載されておらず、また、点欠陥に起因するドレインリークを低減するという課題を考慮していないので、[相違点2]に係る、「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向へのカソードルミネッセンス測定のスペクトルについて、該カソードルミネッセンス測定のスペクトルのうち点欠陥に相当する部分におけるスペクトル強度の前記半導体基板の表面からの深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」が容易であるとは言えない。
さらに、引用例2および3には、「炭化珪素」からなる「半導体基板」について、「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向へのカソードルミネッセンス測定のスペクトルについて、該カソードルミネッセンス測定のスペクトルのうち点欠陥に相当する部分におけるスペクトル強度の前記半導体基板の表面からの深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」は記載されていないから、引用例1発明に、引用例2および3の記載を適用し、[相違点2]に係る構成を想起することはできない。
そして、本願発明3は、[相違点2]に係る構成を有することにより、
「【0009】
本発明は上記点に鑑みて、点欠陥に起因するドレインリークを低減することができる構造のSiC半導体装置を提供することを目的とする。」
という格別の効果を有するものである。
そうすると、[相違点2]に係る構成は、引用例1ないし3に記載された発明に基づいて当業者が容易に想到したものであるとは言えない。

3 本願発明2および本願発明4ないし8について
本願発明2は、本願発明1の発明特定事項を全て有する発明である。
また、本願発明4および5は、本願発明3の発明特定事項を全て有する発明である。
さらに、本願発明6ないし8は、本願発明1もしくは3の発明特定事項を全て有する発明である。
してみれば、本願発明1および3が引用例1ないし3に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえない以上、本願発明2および4ないし8も、引用例1ないし3に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえない。

第7 原査定についての判断
本願発明1ないし8の「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向への点欠陥の分布について、前記半導体基板の表面からの点欠陥の数のピーク位置の深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」および「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向へのカソードルミネッセンス測定のスペクトルについて、該カソードルミネッセンス測定のスペクトルのうち点欠陥に相当する部分におけるスペクトル強度の前記半導体基板の表面からの深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」は、上記「第6」で検討したとおり、原査定における引用例1には記載されておらず、また、周知の技術であるとは認められないから、引用例1発明の「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向への点欠陥の分布について、前記半導体基板の表面からの点欠陥の数のピーク位置の深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」および「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向へのカソードルミネッセンス測定のスペクトルについて、該カソードルミネッセンス測定のスペクトルのうち点欠陥に相当する部分におけるスペクトル強度の前記半導体基板の表面からの深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」が容易であるとは言えない。
また、原査定における引用例2および3には、「炭化珪素」からなる「半導体基板」について、「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向への点欠陥の分布について、前記半導体基板の表面からの点欠陥の数のピーク位置の深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」および「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向へのカソードルミネッセンス測定のスペクトルについて、該カソードルミネッセンス測定のスペクトルのうち点欠陥に相当する部分におけるスペクトル強度の前記半導体基板の表面からの深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」は記載されていないから、引用例1発明に、引用例2および3の記載を適用し、「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向への点欠陥の分布について、前記半導体基板の表面からの点欠陥の数のピーク位置の深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」および「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向へのカソードルミネッセンス測定のスペクトルについて、該カソードルミネッセンス測定のスペクトルのうち点欠陥に相当する部分におけるスペクトル強度の前記半導体基板の表面からの深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」を想起することはできない。
そうすると、本願発明1ないし8の「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向への点欠陥の分布について、前記半導体基板の表面からの点欠陥の数のピーク位置の深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」および「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向へのカソードルミネッセンス測定のスペクトルについて、該カソードルミネッセンス測定のスペクトルのうち点欠陥に相当する部分におけるスペクトル強度の前記半導体基板の表面からの深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」は、原査定における引用例1ないし3には記載されておらず、本願の出願日前における周知技術でもないので、本願発明1ないし8は、当業者であっても、原査定における引用例1ないし3に基づいて容易に発明できたものではない。
したがって、原査定を維持することはできない。

第8 当審拒絶理由についての判断
1 特許法第36条第4項第1号について
請求人は、本意見書において
「(2)理由1について
審判官殿は、請求項7、8に記載のように、請求項1-5に記載の発明の「点欠陥」は、「シリコン空孔であること」および「炭素空孔と炭素のアンチサイトとの複合欠陥であること」を含むものであるが、発明の詳細な説明には、具体的な「シリコン空孔」および「炭素空孔と炭素のアンチサイトとの複合欠陥」の分布の制御方法について記載されていないため、「シリコン空孔」および「炭素空孔と炭素のアンチサイトとの複合欠陥」の制御について、当業者が実施することができる程度に明確かつ十分に記載されていないとご指摘されている。
また、審判官殿は、段落「0037」、「0044」の記載から、「炭素のアンチサイトとシリコンのアンチサイトの複合欠陥」がX>Yの関係を有していても、他の欠陥(「シリコン空孔」および「炭素空孔と炭素のアンチサイトとの複合欠陥」)を制御することによりドレインリークを抑制することが可能となると認められるが、どのような場合にそのようになるのか発明の詳細な説明に具体的に記載されていないとご指摘されている。
また、審判官殿は、発明の詳細な説明に、「炭素のアンチサイトとシリコンのアンチサイトの複合欠陥」を制御するためにAlイオンのドーズ量を1.0×10^(20)/cm^(3)とした場合の、「シリコン空孔」および「炭素空孔と炭素のアンチサイトとの複合欠陥」の数のピーク位置の深さとPN接合界面までの深さがどのようなものとなっているのか記載されていないために、「シリコン空孔」および「炭素空孔と炭素のアンチサイトとの複合欠陥」の数のピーク位置の深さが、PN接合界面までの深さより浅くなることと、「炭素のアンチサイトとシリコンのアンチサイトの複合欠陥」を制御することが両立するのかどうか、わからないとご指摘されている。
しかしながら、点欠陥のピーク位置がイオン注入のエネルギーやドーズ量で変化することは出願時の技術常識である。したがって、本願の発明の詳細な説明に接した当業者であれば、点欠陥プロファイルを参考にイオン注入のエネルギーとドーズ量を調整し、「シリコン空孔」および「炭素空孔と炭素のアンチサイトとの複合欠陥」についてもX<Yとすることができる。
また、当業者であれば、段落「0034」、「0035」の記載から、一部の種類の点欠陥についてX>Yでも、他の種類の点欠陥にX<Yとなるものがあれば、その点欠陥によるリークパスが減るため、ドレインリークを抑制する効果が得られることを導き出せる。
そして、上記の通り、一部の種類の点欠陥についてX>Yでも、他の種類の点欠陥にX<Yとなるものがあれば、ドレインリークを抑制する効果が得られるから、「シリコン空孔」および「炭素空孔と炭素のアンチサイトとの複合欠陥」の数のピーク位置の深さが、PN接合界面までの深さより浅くなることと、「炭素のアンチサイトとシリコンのアンチサイトの複合欠陥」を制御することとの両立は、発明の効果を得るために必須ではない。
したがって、本願の発明の詳細な説明に接した当業者であれば、少なくとも一部の種類の点欠陥についてX<Yとして、ドレインリークを抑制することができる。よって、本願の発明の詳細な説明は、本願発明について、当業者が実施することができる程度に明確かつ十分に記載されていると思料する。」
旨主張している。
該意見書の主張を参酌することにより、本願の発明の詳細な説明の記載が、その発明の属する技術の分野における通常の知識を有する者がその実施をすることができる程度に明確かつ十分に記載したものであると認められる。

2 特許法第29条第1項第3号および同法第29条第2項について
本願発明1ないし8と引用例1発明を対比すると、上記「第6」で検討したように、本願発明1ないし8が「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向への点欠陥の分布について、前記半導体基板の表面からの点欠陥の数のピーク位置の深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」もしくは「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向へのカソードルミネッセンス測定のスペクトルについて、該カソードルミネッセンス測定のスペクトルのうち点欠陥に相当する部分におけるスペクトル強度の前記半導体基板の表面からの深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」を特徴としているのに対して、引用例1発明は点欠陥の分布について記載されていない点で相違する。
そして、本願発明1ないし8の「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向への点欠陥の分布について、前記半導体基板の表面からの点欠陥の数のピーク位置の深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」および「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向へのカソードルミネッセンス測定のスペクトルについて、該カソードルミネッセンス測定のスペクトルのうち点欠陥に相当する部分におけるスペクトル強度の前記半導体基板の表面からの深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」は、周知の技術であるとは認められないから、引用例1発明において、「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向への点欠陥の分布について、前記半導体基板の表面からの点欠陥の数のピーク位置の深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」もしくは「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向へのカソードルミネッセンス測定のスペクトルについて、該カソードルミネッセンス測定のスペクトルのうち点欠陥に相当する部分におけるスペクトル強度の前記半導体基板の表面からの深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」が容易であるとは言えない。
そうすると、本願発明1ないし8の「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向への点欠陥の分布について、前記半導体基板の表面からの点欠陥の数のピーク位置の深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」および「前記ソース領域および前記コンタクト領域における前記半導体基板の表面から深さ方向へのカソードルミネッセンス測定のスペクトルについて、該カソードルミネッセンス測定のスペクトルのうち点欠陥に相当する部分におけるスペクトル強度の前記半導体基板の表面からの深さをX、前記ベース領域と前記ドリフト層とによるPN接合界面までの深さをYとして、X<Yとされていること」は、当審拒絶理由における引用例1には記載されておらず、また、本願の出願日前における周知技術でもないので、本願発明1ないし8は、当業者であっても、当審拒絶理由における引用例1に基づいて容易に発明できたものではない。

3 当審拒絶理由のまとめ
したがって、当審拒絶理由によって、本願を拒絶することはできない。

第9 むすび
以上のとおり、原査定の理由によって、本願を拒絶することはできない。
他に本願を拒絶すべき理由を発見しない。
よって、結論のとおり審決する。
 
審決日 2018-01-09 
出願番号 特願2012-84912(P2012-84912)
審決分類 P 1 8・ 113- WY (H01L)
P 1 8・ 121- WY (H01L)
P 1 8・ 536- WY (H01L)
最終処分 成立  
前審関与審査官 棚田 一也  
特許庁審判長 鈴木 匡明
特許庁審判官 大嶋 洋一
小田 浩
発明の名称 炭化珪素半導体装置  
代理人 特許業務法人ゆうあい特許事務所  
代理人 特許業務法人ゆうあい特許事務所  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ