ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 取り消して特許、登録 G09G |
|---|---|
| 管理番号 | 1337454 |
| 審判番号 | 不服2017-6122 |
| 総通号数 | 220 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2018-04-27 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2017-04-27 |
| 確定日 | 2018-02-27 |
| 事件の表示 | 特願2015-176773「液晶駆動装置、画像表示装置および液晶駆動プログラム」拒絶査定不服審判事件〔平成29年 3月16日出願公開、特開2017- 53945、請求項の数(7)〕について、次のとおり審決する。 |
| 結論 | 原査定を取り消す。 本願の発明は、特許すべきものとする。 |
| 理由 |
第1 手続の経緯 特許出願: 平成27年9月8日 拒絶理由通知: 平成28年8月31日(発送日:同年9月6日) 手続補正: 平成28年11月7日 意見書: 平成28年11月7日 拒絶査定: 平成29年1月26日(送達日:同年同月31日) 拒絶査定不服審判の請求: 平成29年4月27日 第2 原査定の概要 原査定(平成29年1月26日付け拒絶査定)の概要は次のとおりである。 1.本願請求項1-7に係る発明は、以下の引用文献1-3に基づいて、その発明の属する技術の分野における通常の知識を有する者(以下、「当業者」という。)が容易に発明できたものであるから、特許法第29条第2項の規定により特許を受けることができない。 引用文献等一覧 1.特開2013-50679号公報 2.特開2012-103356号公報(周知技術を示す文献) 3.特開2006-201630号公報(周知技術を示す文献;新たに引用された文献) 第3 本願発明 本願請求項1-7に係る発明(以下、それぞれ「本願発明1」-「本願発明7」という。)は、平成28年11月7日付けの手続補正で補正された特許請求の範囲の請求項1-7に記載された事項により特定される発明であり、以下のとおりの発明である。 「 【請求項1】 液晶素子を駆動する液晶駆動装置であって、 連続して入力される入力フレーム画像データのそれぞれに対して第1のフレーム画像データおよび第2のフレーム画像データを生成する画像データ生成手段と、 前記第1および2のフレーム画像データのそれぞれに基づいて、順次、1フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて前記液晶素子の画素に対する第1の電圧の印加と該第1の電圧より低い第2の電圧の印加を制御することで該画素に階調を形成させる駆動手段とを有し、 前記画像データ生成手段は、前記入力フレーム画像データに対して第1のゲインをかけて第1のフレーム画像データを生成するとともに、前記入力フレーム画像データに対して前記第1のゲインとは異なる第2のゲインをかけて第2のフレーム画像データを生成し、前記第1のゲインと前記第2のゲインとの差が、これら第1および第2のゲインのうち高い方のゲインの20%以下であることを特徴とする液晶駆動装置。 【請求項2】 前記第1および第2のゲインの差が、前記高い方のゲインの1%以上であることを特徴とする請求項1に記載の液晶駆動装置。 【請求項3】 前記画像データ生成手段は、連続して入力される前記入力フレーム画像データのそれぞれから、前記第1および第2のゲインの和が同じになるように前記第1および第2のフレーム画像データの生成することを特徴とする請求項1または2に記載の液晶駆動装置。 【請求項4】 前記画素に対して前記第1の電圧が印加される前記サブフレーム期間をオン期間とし、前記第2の電圧が印加される前記サブフレーム期間をオフ期間とし、前記複数の画素において互いに隣接する2つの画素のうち第1の画素に対して前記オン期間となり、第2の画素に対して前記オフ期間となる前記サブフレーム期間をオン/オフ隣接期間とするとき、 前記画像データ生成手段は、前記第1および第2のフレーム画像データのうち一方のフレーム画像データに基づいて前記液晶素子が駆動されたときに前記第1および第2の画素に対して前記オン/オフ隣接期間が生じる場合において他方のフレーム画像データに基づいて前記液晶素子が駆動されたときに前記第1および第2の画素に対して前記オン/オフ隣接期間が生じないように、前記第1のゲインと前記第2のゲインとの差を与えることを特徴とする請求項1から3のいずれか一項に記載の液晶駆動装置。 【請求項5】 前記画像データ生成手段は、前記第1のフレーム画像データに基づいて前記液晶素子が駆動されたときに前記液晶素子においてディスクリネーションが発生する位置と前記第2のフレーム画像データに基づいて前記液晶素子が駆動されたときに前記ディスクリネーションが発生する位置とが互いに異なるように、前記第1のゲインと前記第2のゲインとの差を与えることを特徴とする請求項1から4のいずれか一項に記載の液晶駆動装置。 【請求項6】 液晶素子と、 請求項1から5のいずれか一項に記載の液晶駆動装置とを有することを特徴とする画像表示装置。 【請求項7】 コンピュータに、液晶素子を駆動させるコンピュータプログラムであって、 前記コンピュータに、 連続して入力される入力フレーム画像データのそれぞれに対して第1のフレーム画像データおよび第2のフレーム画像データを生成させ、 前記第1および2のフレーム画像データのそれぞれに基づいて、順次、1フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて前記液晶素子の画素に対する第1の電圧の印加と該第1の電圧より低い第2の電圧の印加を制御することで該画素に階調を形成させ、 前記画像データを生成させる段階は、前記入力フレーム画像データに対して第1のゲインをかけて第1のフレーム画像データを生成するとともに、前記入力フレーム画像データに対して前記第1のゲインとは異なる第2のゲインをかけて第2のフレーム画像データを生成し、前記第1のゲインと前記第2のゲインとの差が、これら第1および第2のゲインのうち高い方のゲインの20%以下であることを特徴とする液晶駆動プログラム。」 第4 引用文献、引用発明等 1.引用文献1について 原査定の拒絶の理由に引用された引用文献1(特開2013-50679号公報)には、図面とともに次の事項が記載されている。(下線は当審による。以下同様。) 「【0005】 ところで、図8に示したように、階調のわずかな違いで白黒の位相が反転するような階調表示法が用いられている場合には、隣接する画素間に、横電界による液晶乱れが生じることがある。例えば、図10(A),(B)に示したように、垂直方向にグラデーションとなっている映像(以下、単に「グラデーション映像」と称する。)が表示されている場合、白黒の位相が反転する画素間に、液晶乱れが生じる。この液晶乱れは、例えば、図10(B)に示したような黒い筋L1となって観察者に視認される。このような黒い筋L1は、映像品質を著しく損なう。 【0006】 本技術はかかる問題点に鑑みてなされたものであり、その第1の目的は、液晶乱れの生じにくい駆動回路およびそれを備えた表示装置を提供することにある。また、第2の目的は、液晶乱れの生じにくい表示装置の駆動方法を提供することにある。」 「【0014】 ＜1.実施の形態＞ [構成] 図1は、本技術による一実施の形態に係る表示装置1の概略構成を表したものである。この表示装置1は、表示パネル10と、表示パネル10を駆動する周辺回路20とを備えている。 【0015】 (表示パネル10) 表示パネル10は、行方向に延在する複数の走査線WSLと、列方向に延在する複数のデータ線DTLとを有しており、走査線WSLとデータ線DTLとが互いに交差する箇所に対応して画素11を有している。表示パネル10内の複数の画素11は、表示パネル10の画素領域10A全面に渡って行方向および列方向に2次元配置されている。画素11は、表示パネル10上の画面を構成する最小単位の点に対応するものである。表示パネル10がカラー表示パネルである場合には、画素11は、例えば赤、緑または青などの単色の光を発する副画素に相当し、表示パネル10がモノクロ表示パネルである場合には、画素11は、単色光(例えば白色光)を発する画素に相当する。 【0016】 画素11は、図示しないが、電気光学素子を含むメモリ内蔵の画素である。電気光学素子の種類としては、液晶セルが挙げられる。メモリの種類としては、例えば、SRAM(Static Random Access Memory)やDRAM(Dynamic Random Access Memory)などが挙げられる。画素11は、対応する1本の走査線WSLが選択されたとき、対応するデータ線DTLに供給された信号データ(ビット)の書込みに応じて発光状態または消光状態となり、その後、当該走査線WSLが非選択となっても、書込みによる発光状態または消光状態が継続するようになっている。そのため、周辺回路20は、画素11が発光状態となっている期間(点灯期間)、または画素11が消光状態となっている期間(消灯期間)の、1フレーム期間における割合を制御することにより、階調表示を実現している。 【0017】 画素11の点灯期間または消灯期間の単位として「サブフィールド」という概念がある。「サブフィールド」とは、画素11の階調を規定する階調データの各ビットに対応し、かつ当該対応ビットの重みに応じた期間の単位を指している。例えば、5ビットからなる階調データによって32階調を表現する場合、例えば、図8に示したように、例えば数mｓ幅の1ビットのデータを単位として、期間の比が1:2:4:8:16の5つのデータが用意され、これら5つのデータの組み合わせにより32階調が表現される。本実施の形態の階調表示法では、図2に示したように、階調データの各ビット(1biｔ?5biｔ)に対応し、かつ対応ビットの重みに応じた期間となるサブフィールドSF1?SF5で、信号データが規定される。 ・・・ 【0019】 (周辺回路20) 次に、周辺回路20の構成についての説明を行う。周辺回路20は、例えば、図1に示したように、変換回路30、コントローラ40、垂直駆動回路50および水平駆動回路60を有している。 ・・・ 【0021】 変換回路30は、例えば、図4に示したように、フレームメモリ31、書込回路32、読出回路33およびデコーダ34を含んでいる。フレームメモリ31は、少なくとも表示領域10Aの解像度よりも多い記憶容量を有する映像表示用メモリであり、例えば、行アドレスと、列アドレスと、行アドレスおよび列アドレスと関連付けられた各画素11の階調データとを記憶することができるようになっている。書込回路32は、同期信号20B利用して、映像信号20Aの書込アドレスWadを生成するとともに、同期信号20Bに同期してフレームメモリ31に出力するようになっている。書込みアドレスWadは、例えば、行アドレスおよび列アドレスを含んでいる。読出回路33は、制御信号40Aに基づいて、読出アドレスRadを生成し、フレームメモリ31に出力するようになっている。デコーダ34は、フレームメモリ31から出力された階調データを信号データ30Aとして出力するようになっている。 ・・・ 【0023】 水平駆動回路60は、制御信号40Bと、信号データ30Aとに基づいて、画素11の電気光学素子をオンまたはオフすることで、1F中のオン期間またはオフ期間の割合を段階的に制御するようになっている。」 「【0032】 ＜2.変形例＞ [変形例1] ところで、上記実施の形態において、水平駆動回路60は、フレームごとに、全画素に対応する信号データ30Aに対して、全画素共通の補正値を加算するとともに、補正値を周期的に変更するようにしてもよい。例えば、図7(A)?(C)に示したように、水平駆動回路60は、フレームごとに、全画素に対応する信号データ30Aに対して、 +100000000(階調レベルを+1上げる階調データ) +100000000(階調レベルを+1上げる階調データ) -010000000(階調レベルを-3下げる階調データ) +100000000(階調レベルを+1上げる階調データ) を、順番にかつ繰り返し加算するようにしてもよい。このようにした場合には、図7(C)に示したように、液晶乱れによって生じる筋L1が映像表示面内で経時的に所定の振幅で振動するので、観察者によって筋L1が視認されにくくなる。これにより、高い映像品質を得ることができる。」 上記記載から、上記引用文献1には次の発明(以下、「引用発明」という。)が記載されていると認められる。 「表示パネル10を駆動する周辺回路20であって、表示パネル10は画素11を有し、画素11は液晶セルを含むメモリ内蔵の画素であり、(【0014】-【0016】参照。) 周辺回路20は、変換回路30、および水平駆動回路60を有し、(【0019】参照。) 変換回路30は、フレームメモリ31およびデコーダ34を含み、デコーダ34は、フレームメモリ31から出力された階調データを信号データ30Aとして出力し、(【0021】参照。) 階調データの各ビット(1biｔ?5biｔ)に対応し、かつ対応ビットの重みに応じた期間となるサブフィールドSF1?SF5で、信号データが規定され、(【0017】参照。) 水平駆動回路60は、信号データ30Aに基づいて、画素11の電気光学素子をオンまたはオフすることで、オン期間またはオフ期間の割合を段階的に制御し、(【0023】参照。) また水平駆動回路60は、フレームごとに、全画素に対応する信号データ30Aに対して、全画素共通の補正値を加算するとともに、補正値を周期的に変更する、(【0032】参照。) 表示パネル10を駆動する周辺回路20。」 2.引用文献2について また、原査定の拒絶の理由に引用された引用文献2(特開2012-103356号公報)には、図面とともに次の事項が記載されている。 「【0056】 デジタル駆動の場合、隣り合った画素間で駆動状態(駆動/ブランキング)が異なることが頻繁に起こる。例えば、あるフレームにおいて隣り合った画素の階調がそれぞれ“5”(画素PA)と“6”(画素PB)の場合を仮定する。またDCバランス+で、対向電極10がV0の場合を考える。すなわち、図15においてDCバランス+であるから、V0=Vcｏm=0(V)、V1=Vｗである。サブフレーム6の時刻では、隣り合った画素の駆動状態が異なる。図7からわかるように、画素PAはブランキング状態なので、画素電極8AにはV0の電圧がかかり、画素PBは駆動状態なので、画素電極8BにはV1の電圧がかかっている。 【0057】 画素電極8AにはV0の電圧がかかり、画素電極8BにはV1の電圧がかかっているときの液晶層の電界41の状態を図16は示している。画素PBの画素電極8B(電位:Vｗ)と対向電極10(電位:0(V))間には電位差が生じ、液晶は所定量の回転をさせられる。このとき、画素PAの画素電極8A(電位:0(V))と画素PBの画素電極8B(電位:Vｗ)間にも電位差が生じ、横方向に電界が生じてしまう。このような、横方向電界42は、画素間の液晶の動きに意図しない混乱を発生させる。上記の現象は、画質劣化の一因であった。」 3.引用文献3について また、原査定において周知例として新たに引用された引用文献3(特開2006-201630号公報)には、図面とともに次の事項が記載されている。 「【0001】 発明の一つの形態は、自発光装置に発生する焼き付き現象の補正方法に関する。また、発明の一つの形態は、焼き付き現象補正装置に関する。また、発明の一つの形態は、焼き付き現象補正装置を搭載した自発光装置に関する。また、発明の一つの形態は、自発光装置に搭載されたコンピュータに焼き付き補正機能を実行させるプログラムに関する。 【背景技術】 【0002】 フラットパネルディスプレイは、コンピュータディスプレイ、携帯端末、テレビなどの製品で広く普及している。現在、主には液晶ディスプレイパネルが多く採用されているが、依然、視野角の狭さや応答速度の遅さが指摘され続けている。 一方、自発光素子で形成された有機ELディスプレイは、前述した視野角や応答性の課題を克服できるのに加え、バックライト不要の薄い形態、高輝度、高コントラストを達成できる。このため、液晶ディスプレイに代わる次世代表示装置として期待されている。 【0003】 ところで、有機EL素子その他の自発光素子は、その発光量と時間に比例して劣化する特性があることは一般的にも知られている。 一方で、ディスプレイに表示される画像の内容は一様ではない。このため、自発光素子の劣化が部分的に進行し易い。例えば時刻表示領域(固定表示領域)の自発光素子は、他の表示領域(動画表示領域)の自発光素子に比べて劣化の進行が速い。 劣化が進行した自発光素子の輝度は、他の表示領域の輝度に比して相対的に低下する。一般に、この現象は“焼き付き”と呼ばれる。以下、部分的な自発光素子の劣化を“焼き付き”と表記する。」 「【0015】 補正量決定部13は、入力信号に対する補正量を画素毎に決定する処理デバイスである。補正量決定部13は、累積劣化量差がある期間内に解消される方向で補正量を決定する。補正量の演算手法は任意である。 なお、決定された補正量は、補正効果予測部7と劣化量差補正部15に与えられる。 劣化量差補正部15は、与えられた補正量によって入力信号を補正する処理デバイスである。補正後の入力信号は、自発光素子が配列された表示パネルの駆動信号として出力される。ここでの補正処理は、補正量の加減算の他、入力信号のゲインの増減、補正量との置換などにより実現する。」 第5 対比・判断 1.本願発明1について (1)対比 本願発明1と引用発明とを対比する。 まず、引用発明において「表示パネル10は画素11を有し、画素11は液晶セルを含むメモリ内蔵の画素であ」るから、引用発明の「表示パネル10を駆動する周辺回路20」は、本願発明1の「液晶素子を駆動する液晶駆動装置」に相当するといえる。 また、引用発明の「変換回路30」が、連続して入力される入力フレーム画像データのそれぞれに対して「信号データ30A」を順次生成し、これに「水平駆動回路60」が「補正値を加算する」ものであることは当業者にとって明らかといえる。そうすると、引用発明の「変換回路30」及び「水平駆動回路60」のうち「補正値を加算する」部分を含む構成が、本願発明1の「連続して入力される入力フレーム画像データのそれぞれに対して第1のフレーム画像データおよび第2のフレーム画像データを生成する画像データ生成手段」に相当する。 次に、引用発明の「水平駆動回路60は、信号データ30Aに基づいて、画素11の電気光学素子をオンまたはオフすることで、オン期間またはオフ期間の割合を段階的に制御」するものであって、このオン期間及びオフ期間に電気光学素子(液晶素子)に印加される電圧が、本願発明1の「第1の電圧」と「該第1の電圧より低い第2の電圧」に相当する。また引用発明においては「階調データの各ビット(1biｔ?5biｔ)に対応し、かつ対応ビットの重みに応じた期間となるサブフィールドSF1?SF5で、信号データが規定され」るのであるから、引用発明の「水平駆動回路60」のうち上記制御を実施する構成が、本願発明1の「前記第1および2のフレーム画像データのそれぞれに基づいて、順次、1フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて前記液晶素子の画素に対する第1の電圧の印加と該第1の電圧より低い第2の電圧の印加を制御することで該画素に階調を形成させる駆動手段」に相当するといえる。 さらに、引用発明の「水平駆動回路60」は、「フレームごとに、全画素に対応する信号データ30Aに対して、全画素共通の補正値を加算するとともに、補正値を周期的に変更する」とされており、これは本願発明1において「前記画像データ生成手段」が「前記入力フレーム画像データに対して第1のゲインをかけて第1のフレーム画像データを生成するとともに、前記入力フレーム画像データに対して前記第1のゲインとは異なる第2のゲインをかけて第2のフレーム画像データを生成し、前記第1のゲインと前記第2のゲインとの差が、これら第1および第2のゲインのうち高い方のゲインの20%以下である」点と、「前記入力フレーム画像データに対して第1の処理をかけて第1のフレーム画像データを生成するとともに、前記入力フレーム画像データに対して前記第1の処理とは異なる第2の処理をかけて第2のフレーム画像データを生成する」点で共通するといえる。 してみると、両者の一致点及び相違点は、以下のとおりである。 (一致点) 「液晶素子を駆動する液晶駆動装置であって、 連続して入力される入力フレーム画像データのそれぞれに対して第1のフレーム画像データおよび第2のフレーム画像データを生成する画像データ生成手段と、 前記第1および2のフレーム画像データのそれぞれに基づいて、順次、1フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて前記液晶素子の画素に対する第1の電圧の印加と該第1の電圧より低い第2の電圧の印加を制御することで該画素に階調を形成させる駆動手段とを有し、 前記画像データ生成手段は、前記入力フレーム画像データに対して第1の処理をかけて第1のフレーム画像データを生成するとともに、前記入力フレーム画像データに対して前記第1の処理とは異なる第2の処理をかけて第2のフレーム画像データを生成する、 液晶駆動装置。」 (相違点) 本願発明1は、「前記入力フレーム画像データに対して第1のゲインをかけて第1のフレーム画像データを生成するとともに、前記入力フレーム画像データに対して前記第1のゲインとは異なる第2のゲインをかけて第2のフレーム画像データを生成し、前記第1のゲインと前記第2のゲインとの差が、これら第1および第2のゲインのうち高い方のゲインの20%以下であることを特徴とする」のに対し、引用発明の「水平駆動回路60は、フレームごとに、全画素に対応する信号データ30Aに対して、全画素共通の補正値を加算するとともに、補正値を周期的に変更する」ものである点。 (2)相違点についての判断 上記相違点について検討すると、相違点に係る本願発明1の「前記入力フレーム画像データに対して第1のゲインをかけて第1のフレーム画像データを生成するとともに、前記入力フレーム画像データに対して前記第1のゲインとは異なる第2のゲインをかけて第2のフレーム画像データを生成し、前記第1のゲインと前記第2のゲインとの差が、これら第1および第2のゲインのうち高い方のゲインの20%以下であることを特徴とする」という構成は、上記引用文献2,3のいずれにも記載も示唆もされていない。 上記引用文献3には、ディスプレイの階調補正に関し、「補正処理は、補正量の加減算の他、入力信号のゲインの増減、補正量との置換などにより実現する。」(【0015】)として、加減算の他にゲインの増減によって行うことも記載されてはいるが、引用文献3の 「【0001】 発明の一つの形態は、自発光装置に発生する焼き付き現象の補正方法に関する。また、・・・」 「【0002】 フラットパネルディスプレイは、・・・現在、主には液晶ディスプレイパネルが多く採用されているが、・・・ 一方、自発光素子で形成された有機ELディスプレイは、・・・」 「【0003】 ところで、有機EL素子その他の自発光素子は、その発光量と時間に比例して劣化する特性があることは一般的にも知られている。 ・・・以下、部分的な自発光素子の劣化を“焼き付き”と表記する。」 といった記載から、引用文献3の補正方法が「自発光装置に発生する焼き付き現象」に関するものであって、その対象として液晶ディスプレイパネルが除外されていることも明らかといえる。 そうすると、「隣接する画素間に、横電界による液晶乱れが生じることがある。」(【0005】)という、液晶に特有の現象を課題とする引用発明に対して、引用文献3に記載の技術を適用する動機を見いだすことはできない。また、本願発明1は、上記相違点に係る構成を備えることにより、「ディスクリネーションの発生による画質の低下が目立つ高階調側程、ディスクリネーションの発生位置を大きくずらすことができる。さらに、黒となる0は0のままとなり、画像で基準となる黒(0)は何ら変化することはない。」(審判請求書「(3-3) 本願発明と引用文献との対比」)という特有の効果を奏することも、当業者にとって明らかである。 したがって、本願発明1は、当業者であっても、引用文献1ないし3に基づいて容易に発明できたものとはいえない。 2.本願発明2-6について 本願発明2-6も、本願発明1の「前記入力フレーム画像データに対して第1のゲインをかけて第1のフレーム画像データを生成するとともに、前記入力フレーム画像データに対して前記第1のゲインとは異なる第2のゲインをかけて第2のフレーム画像データを生成し、前記第1のゲインと前記第2のゲインとの差が、これら第1および第2のゲインのうち高い方のゲインの20%以下であることを特徴とする」と同一の構成を備えるものであるから、本願発明1と同じ理由により、当業者であっても、引用文献1ないし3に基づいて容易に発明できたものとはいえない。 3.本願発明7について 本願発明7は、本願発明1に対応するプログラムの発明であり、本願発明1の「前記入力フレーム画像データに対して第1のゲインをかけて第1のフレーム画像データを生成するとともに、前記入力フレーム画像データに対して前記第1のゲインとは異なる第2のゲインをかけて第2のフレーム画像データを生成し、前記第1のゲインと前記第2のゲインとの差が、これら第1および第2のゲインのうち高い方のゲインの20%以下であることを特徴とする」に対応する構成を備えるものであるから、本願発明1と同様の理由により、当業者であっても、引用文献1ないし3に基づいて容易に発明できたものとはいえない。 第6 原査定について 1.理由1(特許法第29条第2項)について 審判請求時の補正により、本願発明1-7は「前記入力フレーム画像データに対して第1のゲインをかけて第1のフレーム画像データを生成するとともに、前記入力フレーム画像データに対して前記第1のゲインとは異なる第2のゲインをかけて第2のフレーム画像データを生成し、前記第1のゲインと前記第2のゲインとの差が、これら第1および第2のゲインのうち高い方のゲインの20%以下であることを特徴とする」という構成、もしくはそれに対応する構成を有するものとなっており、当業者であっても、拒絶査定において引用された引用文献1-3に基づいて、容易に発明できたものとはいえない。したがって、原査定の理由を維持することはできない。 第7 むすび 以上のとおり、原査定の理由によっては、本願を拒絶することはできない。 また、他に本願を拒絶すべき理由を発見しない。 よって、結論のとおり審決する。 |
| 審決日 | 2018-02-13 |
| 出願番号 | 特願2015-176773(P2015-176773) |
| 審決分類 |
P
1
8・
121-
WY
(G09G)
|
| 最終処分 | 成立 |
| 前審関与審査官 | 武田 悟 |
| 特許庁審判長 |
清水 稔 |
| 特許庁審判官 |
須原 宏光 中塚 直樹 |
| 発明の名称 | 液晶駆動装置、画像表示装置および液晶駆動プログラム |
| 代理人 | 水本 敦也 |
| 代理人 | 藤元 亮輔 |
| 代理人 | 平山 倫也 |