• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
管理番号 1341630
審判番号 不服2017-4217  
総通号数 224 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2018-08-31 
種別 拒絶査定不服の審決 
審判請求日 2017-03-24 
確定日 2018-06-21 
事件の表示 特願2012-144092「半導体装置の製造方法および半導体装置」拒絶査定不服審判事件〔平成26年 1月16日出願公開、特開2014-7363〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯

本願は、平成24年6月27日に特許出願したものであって、平成27年12月21日付け拒絶理由通知に対して平成28年3月4日付けで手続補正がなされ、同年5月2日付け最後の拒絶理由通知に対して同年7月4日付けで手続補正がなされたが、同年12月22日付けで同年7月4日付け手続補正が却下されるとともに拒絶査定がなされた。これに対し、平成29年3月24日付けで拒絶査定不服審判が請求されるとともに手続補正がなされたものである。

第2 平成29年3月24日付けの手続補正についての補正却下の決定

[補正却下の決定の結論]
平成29年3月24日付けの手続補正を却下する。

[理由]
1 本件補正
平成29年3月24日付けの手続補正(以下「本件補正」という。)は、特許請求の範囲についてするものであり、
本件補正前に、
「【請求項1】
以下の工程を含む半導体装置の製造方法:
(a)第1面、前記第1面の反対側に位置する第2面を有するダイパッドと、前記ダイパッドの隣に配置される複数のリードと、を備えるリードフレームを準備する工程;
(b)表面、前記表面に形成された複数の電極、および前記表面の反対側に位置する裏面を有する半導体チップを、前記ダイパッドの前記第1面のチップ搭載領域上に搭載する工程;
(c)前記(b)工程の後、前記半導体チップの前記複数の電極の一部と前記複数のリードを複数の第1ワイヤを介して電気的に接続し、前記複数の電極の他部と前記ダイパッドを第2ワイヤを介して電気的に接続する工程;
(d)前記(c)工程の後、前記複数のリードの一部および前記ダイパッドの前記第2面が露出するように、前記半導体チップ、前記複数の第1ワイヤおよび前記第2ワイヤを樹脂で封止する工程;
ここで、
前記ダイパッドの前記第1面の面積は、前記半導体チップの前記裏面の面積よりも大きく、
前記ダイパッドの前記第1面は、
前記チップ搭載領域と、
前記チップ搭載領域と前記複数のリードの間に位置し、前記第2ワイヤを接合する第1ボンディング領域と、
前記第1ボンディング領域と前記チップ搭載領域の間に配置され、溝または複数の穴が形成された第1窪み部配置領域と、
前記第1ボンディング領域と前記ダイパッドの周縁部の間に配置され、溝または複数の穴が形成された第2窪み部配置領域と、
を備え、
前記ダイパッドの前記第2面は、
前記ダイパッドの側面に連なる段差部と、
前記ダイパッドの前記第2面の中央部と前記段差部の間に配置される溝部と、
を備え、
前記第1窪み部配置領域、前記第1ボンディング領域、および前記第2窪み部配置領域は、前記溝部と前記チップ搭載領域の間に配置されている。
【請求項2】
請求項1において、
前記チップ搭載領域、前記第1ボンディング領域、前記第1窪み部配置領域、および前記第2窪み部配置領域における前記第1面の表面粗さは、前記第2面の表面粗さよりも粗い、半導体装置の製造方法。
【請求項3】
請求項2において、
前記溝部の深さは、前記段差部の深さよりも深い半導体装置の製造方法。
【請求項4】
請求項1において、
前記第1窪み部配置領域および前記第2窪み部配置領域のそれぞれに配置される窪み部は、穴である、半導体装置の製造方法。
【請求項5】
請求項1において、
前記第1窪み部配置領域および第2窪み部配置領域のそれぞれには、前記複数の穴が形成され、第2ワイヤは前記複数の穴で囲まれた領域内に接合される半導体装置の製造方法。
【請求項6】
請求項1において、
前記第1窪み部配置領域および前記第2窪み部領域のそれぞれには、前記複数の穴が形成され、前記複数の穴のうち、隣り合う穴の配置間隔は、前記複数の穴、それぞれの開口径の2倍以下である半導体装置の製造方法。
【請求項7】
請求項1において、
前記第1窪み部配置領域および前記第2窪み部領域のそれぞれには、前記溝が形成される半導体装置の製造方法。
【請求項8】
請求項2において、
前記第1面の表面粗さを、平坦面に対する単位面積あたりの表面積の比Srとして表わすと、
Srは、1.2以上である半導体装置の製造方法。
【請求項9】
第1面、前記第1面の反対側に位置する第2面を有するダイパッドと、
前記ダイパッドの隣に配置される複数のリードと、
表面、前記表面に形成された複数の電極、および前記表面の反対側に位置する裏面を有し、前記ダイパッドの前記第1面のチップ搭載領域上に搭載される半導体チップと、
前記半導体チップの前記複数の電極の一部と前記複数のリードを電気的に接続する複数の第1ワイヤと、
前記半導体チップの前記複数の電極の他部と前記ダイパッドを電気的に接続する第2ワイヤと、
前記複数のリードの一部および前記ダイパッドの前記第2面が露出するように、前記半導体チップ、前記複数の第1ワイヤおよび前記第2ワイヤを封止する封止体と、
を有し、
前記ダイパッドの前記第1面の面積は、前記半導体チップの前記裏面の面積よりも大きく、
前記ダイパッドの前記第1面は、
前記チップ搭載領域と、
前記チップ搭載領域と前記複数のリードの間に位置し、前記第2ワイヤを接合する第1ボンディング領域と、
前記第1ボンディング領域と前記チップ搭載領域の間に配置され、溝または複数の穴が形成された第1窪み部配置領域と、
前記第1ボンディング領域と前記ダイパッドの周縁部の間に配置され、溝または複数の穴が形成された第2窪み部配置領域と、
を備え、
前記ダイパッドの前記第2面は、
前記ダイパッドの側面に連なる段差部と、
前記ダイパッドの前記第2面の中央部と前記段差部の間に配置される溝部と、
を備え、
前記第1窪み部配置領域、前記第1ボンディング領域、および前記第2窪み部配置領域は、前記溝部と前記チップ搭載領域の間に配置されている、半導体装置。
【請求項10】
請求項9において、
前記チップ搭載領域、前記第1ボンディング領域、前記第1窪み部配置領域および前記第2窪み部配置領域における前記第1面の表面粗さは、前記第2面の表面粗さよりも粗い、半導体装置。
【請求項11】
請求項10において、
前記溝部の深さは、前記段差部の深さよりも深い半導体装置。
【請求項12】
請求項9において、
前記第1窪み部配置領域および前記第2窪み部配置領域のそれぞれに形成される窪み部は、穴である、半導体装置。
【請求項13】
請求項9において、
前記第1窪み部配置領域および第2窪み部配置領域のそれぞれには、前記複数の穴が形成され、第2ワイヤは前記複数の穴で囲まれた領域内に接合される半導体装置。
【請求項14】
請求項9において、
前記第1窪み部配置領域および前記第2窪み部領域のそれぞれには、前記複数の穴が形成され、前記複数の穴のうち、隣り合う穴の配置間隔は、前記複数の穴、それぞれの開口径の2倍以下である半導体装置。
【請求項15】
請求項9において、
前記第1窪み部配置領域および前記第2窪み部領域のそれぞれには、前記溝が形成される半導体装置。
【請求項16】
請求項10において、
前記第1面の表面粗さを、平坦面に対する単位面積あたりの表面積の比Srとして表わすと、
Srは、1.2以上である半導体装置。」
とあったところを、

本件補正により、
「【請求項1】
以下の工程を含む半導体装置の製造方法:
(a)第1面、前記第1面の反対側に位置する第2面を有するダイパッドと、前記ダイパッドの隣に配置される複数のリードと、を備えるリードフレームを準備する工程;
(b)表面、前記表面に形成された複数の電極、および前記表面の反対側に位置する裏面を有する半導体チップを、前記ダイパッドの前記第1面のチップ搭載領域上に搭載する工程;
(c)前記(b)工程の後、前記半導体チップの前記複数の電極の一部と前記複数のリードを複数の第1ワイヤを介して電気的に接続し、前記複数の電極の他部と前記ダイパッドを第2ワイヤを介して電気的に接続する工程;
(d)前記(c)工程の後、前記複数のリードの一部および前記ダイパッドの前記第2面が露出するように、前記半導体チップ、前記複数の第1ワイヤおよび前記第2ワイヤを樹脂で封止する工程;
ここで、
前記ダイパッドの前記第1面の面積は、前記半導体チップの前記裏面の面積よりも大きく、
前記ダイパッドの前記第1面は、
前記チップ搭載領域と、
前記チップ搭載領域と前記複数のリードの間に位置し、前記第2ワイヤを接合する第1ボンディング領域と、
前記第1ボンディング領域と前記チップ搭載領域の間に配置され、複数の穴が形成された第1窪み部配置領域と、
前記第1ボンディング領域と前記ダイパッドの周縁部の間に配置され、複数の穴が形成された第2窪み部配置領域と、
を備え、
前記ダイパッドの前記第2面は、
前記ダイパッドの側面に連なる段差部と、
前記ダイパッドの前記第2面の中央部と前記段差部の間に配置される溝部と、
を備え、
前記第1窪み部配置領域、前記第1ボンディング領域、および前記第2窪み部配置領域は、前記溝部と前記チップ搭載領域の間に配置され、且つ、平面視において、前記溝部とは重ならず、
平面視において、前記第1窪み部配置領域および前記第2窪み部配置領域のそれぞれには、前記複数の穴が形成され、前記第2ワイヤは前記複数の穴で囲まれた領域内に接合されている。
【請求項2】
請求項1において、
前記チップ搭載領域、前記第1ボンディング領域、前記第1窪み部配置領域、および前記第2窪み部配置領域における前記第1面の表面粗さは、前記第2面の表面粗さよりも粗い、半導体装置の製造方法。
【請求項3】
請求項2において、
前記溝部の深さは、前記段差部の深さよりも深い、半導体装置の製造方法。
【請求項4】
請求項1において、
前記第1窪み部配置領域および前記第2窪み部領域のそれぞれには、前記複数の穴が形成され、前記複数の穴のうち、隣り合う穴の配置間隔は、前記複数の穴、それぞれの開口径の2倍以下である、半導体装置の製造方法。
【請求項5】
請求項2において、
前記第1面の表面粗さを、平坦面に対する単位面積あたりの表面積の比Srとして表わすと、
Srは、1.2以上である、半導体装置の製造方法。
【請求項6】
第1面、前記第1面の反対側に位置する第2面を有するダイパッドと、
前記ダイパッドの隣に配置される複数のリードと、
表面、前記表面に形成された複数の電極、および前記表面の反対側に位置する裏面を有し、前記ダイパッドの前記第1面のチップ搭載領域上に搭載される半導体チップと、
前記半導体チップの前記複数の電極の一部と前記複数のリードを電気的に接続する複数の第1ワイヤと、
前記半導体チップの前記複数の電極の他部と前記ダイパッドを電気的に接続する第2ワイヤと、
前記複数のリードの一部および前記ダイパッドの前記第2面が露出するように、前記半導体チップ、前記複数の第1ワイヤおよび前記第2ワイヤを封止する封止体と、
を有し、
前記ダイパッドの前記第1面の面積は、前記半導体チップの前記裏面の面積よりも大きく、
前記ダイパッドの前記第1面は、
前記チップ搭載領域と、
前記チップ搭載領域と前記複数のリードの間に位置し、前記第2ワイヤを接合する第1ボンディング領域と、
前記第1ボンディング領域と前記チップ搭載領域の間に配置され、複数の穴が形成された第1窪み部配置領域と、
前記第1ボンディング領域と前記ダイパッドの周縁部の間に配置され、複数の穴が形成された第2窪み部配置領域と、
を備え、
前記ダイパッドの前記第2面は、
前記ダイパッドの側面に連なる段差部と、
前記ダイパッドの前記第2面の中央部と前記段差部の間に配置される溝部と、
を備え、
前記第1窪み部配置領域、前記第1ボンディング領域、および前記第2窪み部配置領域は、前記溝部と前記チップ搭載領域の間に配置され、且つ、平面視において、前記溝部とは重ならず、
平面視において、前記第1窪み部配置領域および前記第2窪み部配置領域のそれぞれには、前記複数の穴が形成され、前記第2ワイヤは前記複数の穴で囲まれた領域内に接合されている、半導体装置。
【請求項7】
請求項6において、
前記チップ搭載領域、前記第1ボンディング領域、前記第1窪み部配置領域および前記第2窪み部配置領域における前記第1面の表面粗さは、前記第2面の表面粗さよりも粗い、半導体装置。
【請求項8】
請求項7において、
前記溝部の深さは、前記段差部の深さよりも深い、半導体装置。
【請求項9】
請求項6において、
前記第1窪み部配置領域および前記第2窪み部領域のそれぞれには、前記複数の穴が形成され、前記複数の穴のうち、隣り合う穴の配置間隔は、前記複数の穴、それぞれの開口径の2倍以下である、半導体装置。
【請求項10】
請求項7において、
前記第1面の表面粗さを、平坦面に対する単位面積あたりの表面積の比Srとして表わすと、
Srは、1.2以上である、半導体装置。」
とするものである。なお、下線は補正箇所を示す。

上記補正の内容は、本件補正前の請求項1及び6について、「第1窪み部配置領域」及び「第2窪み部配置領域」が「溝または複数の穴」で形成されるとあったのを「複数の穴」のみとすること、「第1窪み部配置領域、第1ボンディング領域、および第2窪み部配置領域」が「平面視において、溝部とは重なら」ないこと、「平面視において、前記第1窪み部配置領域および前記第2窪み部配置領域のそれぞれには、前記複数の穴が形成され、前記第2ワイヤは前記複数の穴で囲まれた領域内に接合されて」いること、を限定したものである。
よって、本件補正は、補正前の請求項に記載された発明を特定するために必要な事項の限定を目的にするものであるから、特許法第17条の2第5項第2号に掲げる事項を目的とするものに該当する。

そこで、本件補正の請求項6に記載された発明(以下「本願補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか(特許法第17条の2第6項において準用する同法第126条第7項に規定する要件を満たすか)否かについて以下検討する。

2 引用文献
(1)原査定の拒絶の理由に引用された特開2002-76228号公報(平成14年3月15日公開。以下「引用文献1」という。)には、「樹脂封止型半導体装置」に関して、図面と共に以下の事項が記載されている。なお、下線は当審で付与した。

ア.「【0014】この樹脂封止型半導体装置は、一括モールドタイプであり、図示のように、リードフレーム1の吊りリード2で支持されたダイパッド3に搭載された半導体素子4と、この半導体素子4の上面にある所定の電極9とリードフレームの端子部5とを電気的に接続したワイヤー6と、半導体素子4の上面の残りの電極10をダイパッド表面にグランドボンディングしたワイヤー8と、ダイパッド3の裏面及び端子部5の下面と側面とを露出させた状態で、すべてのワイヤー6,8を含む半導体素子4の外囲領域を封止してなる封止樹脂7とを備えている。そして、端子部5のワイヤー接続部分に銀メッキ部分11が形成されていると共に、ダイパッド3の表面にもワイヤー接続用の銀メッキ部分12が形成されている。なお、図8では図面を見やすくするため銀メッキ部分11,12にハッチングを入れている。」

イ.「【0018】図9は本発明に係る樹脂封止型半導体装置の別の例を示す断面図、図10はその封止樹脂を透視した状態で示す平面図である。
【0019】この樹脂封止型半導体装置は、図7及び図8に示したのと略同様であるが、さらにダイパッド3の表面におけるワイヤー接続用の銀メッキ部分12の両側に沿って凹部13,14を形成した構成になっている。この樹脂封止型半導体装置では、封止樹脂7がこれらの凹部13,14に侵入するので、封止樹脂7とダイパッド3との密着性は一層良好なものになる。」

上記ア及びイから、引用文献1の「半導体装置」には以下の事項が記載されている。
上記アによれば、吊りリード2と端子部5を有したリードフレーム1、リードフレーム1の吊りリード2で支持された「ダイパッド3」、ダイパッド3に搭載され上面に電極9、10を設けた「半導体素子4」、電極9とリードフレーム1の端子部5とを電気的に接続した「ワイヤー6」、残りの電極10をダイパッド表面にグランドボンディングした「ワイヤー8」、ダイパッド3の裏面及び端子部5の下面と側面を露出させた状態ですべてのワイヤー6、8を含む半導体素子4の外囲領域を封止してなる「封止樹脂7」を備えたものである。
また、上記イによれば、封止樹脂7とダイパッド3との密着性を良好なものにするため、ダイパッド3の表面におけるワイヤー接続部分12の両側に沿って形成された「凹部13、14」を備えたものである。

そうすると、上記摘示事項、図9及び図10を総合勘案すると、引用文献1の「半導体装置」には、次の発明(以下「引用発明」という。)が記載されている。

「吊りリード2と端子部5を有したリードフレーム1と、
リードフレーム1の吊りリード2で支持されたダイパッド3と、
ダイパッド3に搭載され、上面に電極9、10を設けた半導体素子4と、
電極9とリードフレーム1の端子部5とを電気的に接続するワイヤー6と、
電極10をダイパッド表面にグランドボンディングしたワイヤー8と、
ダイパッド3の裏面及び端子部5の下面と側面を露出させた状態ですべてのワイヤー6、8を含む半導体素子4の外囲領域を封止してなる封止樹脂7と、
ダイパッド3の表面におけるワイヤー接続部分12の両側に沿って形成された凹部13、14と、
を備えた半導体装置。」

(2)原査定の拒絶の理由に引用された特開2001-85591号公報(平成13年3月20日公開。以下「引用文献2」という。)には、図面と共に以下の技術事項が記載されている。なお、下線は当審で付与した。

ウ.「【0016】ここで、本発明による半導体パッケージは、チップパッド100の底面である第2面が外部に露出され、これがチップで発生する熱の放出通路として用いられるものであって、リードフレームのチップパッドは、下記のような特徴を有する。先ず、チップパッドの端部に少なくとも2以上のスエージ処理部116を有する。図から明らかなように、横方向にチップパッドの上端及び下端の2個所にスエージ処理部116が形成されており、本発明では、スエージ処理は、チップパッド100の第2面で行われる。ここで、スエージ処理とは、チップパッド100の第2面の端部をスタンピングパンチを使って押し付けることを言う。その結果、チップパッド100の端部の形状が一層複雑化した形状に変形されるが、これについては後述する拡大図を参照して詳細に述べることにする。
【0017】したがって、湿気侵入経路がスエージ処理を施していないときよりも一層複雑になって、湿気侵入に関連した半導体パッケージの信頼性が改善される。また、このようなスエージ処理部116は、封止剤(EMC)104とリードフレームとの貼り合わせを一層堅固にし、かつ、チップパッド100の端部での熱応力を緩和させる役目をする。 本発明では、チップパッド100の端部の二つの面に対してスエージ処理を施したが、これに限定されず、4つの面に対してスエージ処理を施しても良い。一般的に、チップパッド100での熱応力は、チップパッド100の端部に集中する傾向がある。
【0018】次に、リードフレームのチップパッド100には細長い溝が形成されている。この細長い溝は第1面に構成108でき、第2面にも構成112できる。本実施の形態では、第1面及び第2面の両面に構成した。この細長い溝は“U”字状あるいは“V”字状に、全体としての連結構造が平面からみて四角形を呈していることが好ましい。また、1つではなく、2つ以上で構成して、さらなる湿気侵入の防止及び封止剤の貼り合わせ力の向上を図ることができる。
【0019】従来は、外部からの湿気を遮断できる手段がないか、ディンプルを使って湿気の侵入を防止していた。・・・(中略)・・・
【0021】図5は、図4のX-X’線断面図である。図5を参照すれば、スロット110は、チップパッド100を完全に貫通する穴状に形成されている。また、スロット110でチップが搭載される部分近傍でチップパッド100の一部が曲げ上げられた羽根部122が形成されている。なお、チップパッド100の第2面には“V”形状の細長い溝112が形成されており、第1面には“U”形状の細長い溝108が形成されている。これにより、羽根部122でも湿気が侵入する経路を延ばすようにでき、結果としてチップパッド100の第1面の“U”形状の細長い溝108で湿気の侵入が堅固に抑えられる。したがって、本発明による半導体パッケージは、湿気侵入がされ易い悪環境下でもチップに湿気が侵入されて半導体パッケージの性能が低下されることを、従来よりも確実に防止することができる。図中、参照符号102はアウタリードであり、118はチップ106とチップパッド100とを貼り合わせるエポキシ樹脂であり、100'はスロット110により別々になっているかに見えるチップパッドの両端である。」

上記ウによれば、引用文献2には、「チップパッドの底面(第2面)が露出された半導体パッケージにおいて、湿気侵入の防止及び封止剤の貼り合わせ力の向上のため、チップパッドの端部にスエージ処理部(または羽根部)を形成し、チップパッドの第1面及び第2面に溝を形成」する技術事項が記載されている。

3 対比・判断
そこで、本願補正発明と引用発明とを対比する。

(1)引用発明の「ダイパッド3」は、表面(半導体素子4を搭載する面)と裏面(当該面の反対側の面)を有しており(引用文献1の図9を参照。)、本願補正発明の「ダイパッド」の「第1面」と「第2面」に相当する構成を備えている。
また、引用発明のリードフレーム1の「端子部5」は、ダイパッド3の外周に複数配置されているから(引用文献1の図9及び図10を参照。)、本願補正発明のダイパッドの隣に配置される「複数のリード」に相当する。
よって、引用発明の「吊りリード2と端子部5を有したリードフレーム1と、リードフレーム1の吊りリード2で支持されたダイパッド3」は、本願補正発明の「第1面、前記第1面の反対側に位置する第2面を有するダイパッド」及び「前記ダイパッドの隣に配置される複数のリード」に相当する。

(2)引用発明の「半導体素子4」は、本願補正発明の「半導体チップ」に相当する。そして、引用発明の「半導体素子4」は、複数の電極9及び10を設けた上面とダイパッド3に搭載される反対側の面とを有しているから(引用文献1の図9及び図10を参照)、本願補正発明の半導体チップの「表面」と「裏面」に相当する構成を備えている。
また、引用発明の「ダイパッド3」は、その表面に半導体素子4を搭載するものであるから、本願補正発明の「ダイパッドの第1面のチップ搭載領域」に相当する構成を備えている。
よって、引用発明の「ダイパッド3に搭載され、上面に電極9、10を設けた半導体素子4」は、本願補正発明の「表面、前記表面に形成された複数の電極、および前記表面の反対側に位置する裏面を有し、前記ダイパッドの前記第1面のチップ搭載領域上に搭載される半導体チップ」に相当する。

(3)引用発明の「電極9」は、半導体素子4の上面に設けられた複数の電極の一部であるから(引用文献1の図10を参照。)、本願補正発明の「半導体チップの複数の電極の一部」に相当する。
よって、引用発明の「電極9とリードフレーム1の端子部5とを電気的に接続するワイヤー6」は、本願補正発明の「前記半導体チップの前記複数の電極の一部と前記複数のリードを電気的に接続する複数の第1ワイヤ」に相当する。

(4)引用発明の「電極10」は、半導体素子4の上面に設けられた複数の電極のうち、電極9以外の複数の電極であるから(引用文献1の図10を参照。)、本願補正発明の「半導体チップの複数の電極の他部」に相当する。
よって、引用発明の「電極10をダイパッド表面にグランドボンディングしたワイヤー8」は、本願補正発明の「前記半導体チップの前記複数の電極の他部と前記ダイパッドを電気的に接続する第2ワイヤ」に相当する。
また、引用発明の「ダイパッド3」は、半導体素子4を搭載する領域とワイヤー8をボンディングする領域とを有しているから、当然に半導体素子4よりも大きな面積である(引用文献1の図9を参照)。
よって、引用発明の「ダイパッド3」及び「半導体素子4」は、本願補正発明の「前記ダイパッドの前記第1面の面積は、前記半導体チップの前記裏面の面積よりも大きく」に相当する構成を備えている。

(5)引用発明の「ダイパッド3の裏面」は、半導体素子4を搭載する面と反対側の面であり、本願補正発明の「ダイパッドの第2面」に相当する。
また、引用発明の「封止樹脂7」は、本願補正発明の「封止体」に相当する。
そして、引用発明の「端子部5の下面と側面」は、端子部5の一部分であるから、本願補正発明の「複数のリードの一部」に相当する。
よって、引用発明の「ダイパッド3の裏面及び端子部5の下面と側面を露出させた状態ですべてのワイヤー6、8を含む半導体素子4の外囲領域を封止してなる封止樹脂7」は、本願補正発明の「前記複数のリードの一部および前記ダイパッドの前記第2面が露出するように、前記半導体チップ、前記複数の第1ワイヤおよび前記第2ワイヤを封止する封止体」に相当する。

(6)引用発明の「ダイパッド3の表面」は、半導体素子4を搭載する搭載領域を有しており、本願補正発明の「ダイパッドの第1面」に相当する。
そして、引用発明の「ワイヤー接続部分12」は、半導体素子4のワイヤー8がボンディングされるダイパッド3の表面にあり、半導体素子4の搭載領域とリードフレームの端子部5との間に位置するものであるから(引用文献1の図9を参照。)、本願補正発明の「第1ボンディング領域」に相当する。
更に、引用発明の「ダイパッド3の表面に形成された凹部13」は、ワイヤー接続部分12と半導体素子4の搭載領域との間にあるから(引用文献1の図9及び図10を参照。)、本願補正発明の「第1窪み部配置領域」に相当する。
同様に、引用発明の「ダイパッド3の表面に形成された凹部14」は、ワイヤー接続部分12よりもダイパッド3の周縁側にあるから(引用文献1の図9及び図10を参照。)、本願補正発明の「第2窪み部配置領域」に相当する。
よって、引用発明の「ダイパッド3の表面におけるワイヤー接続部分12の両側に沿って形成された凹部13、14」は、本願補正発明の「前記ダイパッドの前記第1面は、前記チップ搭載領域と、前記チップ搭載領域と前記複数のリードの間に位置し、前記第2ワイヤを接合する第1ボンディング領域と、前記第1ボンディング領域と前記チップ搭載領域の間に配置された第1窪み部配置領域と、前記第1ボンディング領域と前記ダイパッドの周縁部の間に配置された第2窪み部配置領域」に相当する。
但し、第1窪み部配置領域及び第2窪み部配置領域について、本願補正発明は「複数の穴」で形成されており、「平面視において、前記第2ワイヤは前記複数の穴で囲まれた領域内に接合されている」のに対し、引用発明はその旨の特定がされていない点で相違する。

(7)ダイパッドの第2面において、本願補正発明は「前記ダイパッドの側面に連なる段差部と、前記ダイパッドの前記第2面の中央部と前記段差部の間に配置される溝部」を備えているのに対し、引用発明はその旨の特定がされていない点で相違する。
更に、本願補正発明は「前記第1窪み部配置領域、前記第1ボンディング領域、および前記第2窪み部配置領域は、前記溝部と前記チップ搭載領域の間に配置され、且つ、平面視において、前記溝部とは重なら」ないのに対し、引用発明はその旨の特定がされていない点で相違する。

そうすると、本願補正発明と引用発明とは、以下の点で一致ないし相違する。

<一致点>
「第1面、前記第1面の反対側に位置する第2面を有するダイパッドと、
前記ダイパッドの隣に配置される複数のリードと、
表面、前記表面に形成された複数の電極、および前記表面の反対側に位置する裏面を有し、前記ダイパッドの前記第1面のチップ搭載領域上に搭載される半導体チップと、
前記半導体チップの前記複数の電極の一部と前記複数のリードを電気的に接続する複数の第1ワイヤと、
前記半導体チップの前記複数の電極の他部と前記ダイパッドを電気的に接続する第2ワイヤと、
前記複数のリードの一部および前記ダイパッドの前記第2面が露出するように、前記半導体チップ、前記複数の第1ワイヤおよび前記第2ワイヤを封止する封止体と、
を有し、
前記ダイパッドの前記第1面の面積は、前記半導体チップの前記裏面の面積よりも大きく、
前記ダイパッドの前記第1面は、
前記チップ搭載領域と、
前記チップ搭載領域と前記複数のリードの間に位置し、前記第2ワイヤを接合する第1ボンディング領域と、
前記第1ボンディング領域と前記チップ搭載領域の間に配置された第1窪み部配置領域と、
前記第1ボンディング領域と前記ダイパッドの周縁部の間に配置された第2窪み部配置領域と、
を備えた、
半導体装置。」

<相違点1>
第1窪み部配置領域及び第2窪み部配置領域について、本願補正発明は「複数の穴」で形成されており、「平面視において、前記第2ワイヤは前記複数の穴で囲まれた領域内に接合されている」のに対し、引用発明はその旨の特定がされていない。

<相違点2>
ダイパッドの第2面において、本願補正発明は「前記ダイパッドの側面に連なる段差部と、前記ダイパッドの前記第2面の中央部と前記段差部の間に配置される溝部」を備えているのに対し、引用発明はその旨の特定がされていない。

<相違点3>
本願補正発明は「前記第1窪み部配置領域、前記第1ボンディング領域、および前記第2窪み部配置領域は、前記溝部と前記チップ搭載領域の間に配置され、且つ、平面視において、前記溝部とは重なら」ないのに対し、引用発明はその旨の特定がされていない

そこで、まず相違点1について判断する。
一般に、樹脂と密着するように構成する対象物において、樹脂との接触面積を増やすために当該対象物に窪みを形成することはごく普通に行われていることである。そして、窪みの形状として「複数の穴」を選択することは、例えば引用文献2(従来ディンプルを採用した点。段落【0019】、【0025】を参照。)、原査定の拒絶の理由に引用された特開平7-161896号公報(貫通しない穴であるディンプルを採用した点。従来の技術を説明した段落【0005】、【0006】を参照。)、特開平6-21303号公報(貫通穴または貫通しない穴を採用した点。段落【0003】ないし【0007】を参照。)に記載されているように、周知の技術事項である。
よって、引用発明の「凹部」に代えて周知の技術事項を採用して相違点1の構成にすることは、当業者が容易になし得た事項である。

次に、相違点2及び相違点3について判断をする。
引用文献2(上記「第2」 [理由]2(2)を参照。)は、湿気侵入の防止及び封止剤の貼り合わせ力の向上のため、チップパッド(本願補正発明の「ダイパッド」に相当。)の第2面(底面)に、スエージ処理部(または羽根部)と溝を構成したものである。また、引用文献2には、第1面(チップ搭載面)にも溝が形成されており、第1面と第2面の溝の配置関係は適宜なし得るところ(図4、図5、図6、図8を参照。)、図4及び図5の実施形態を参照すると、第1面の溝よりも第2面の溝の方が外側に形成することも適宜なし得る事項である。
よって、引用発明と引用文献2に記載された技術事項とは、少なくともダイパッドと樹脂との密着性を良好にするために、ダイパッドに窪みを設けたものであるから、引用発明において引用文献2に記載された技術事項を採用して、相違点2(ダイパッドの側面に段差部を形成すること、ダイパッド裏面に窪みを形成すること。)、相違点3(ダイパッド裏面に形成した窪みをダイパッド表面に形成した窪みよりも外側に配置すること。)の構成にすることは、当業者が容易になし得た事項である。
なお、第1窪み部配置領域及び第2窪み部配置領域に窪みとして複数の穴を形成することは、上記相違点1についての判断で示したとおり、特開平7-161896号公報や特開平6-21303号公報に記載されているように、周知の技術事項である。

したがって、本願補正発明は、引用発明、引用文献2及び周知の技術事項により当業者が容易になし得たものである。

4 むすび
以上のとおり、本願補正発明は、引用文献1に記載された発明、引用文献2に記載された技術事項及び周知の技術事項により当業者が容易になし得たものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができないものである。
したがって、本件補正は、特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するものであるから、同法第159条第1項で読み替えて準用する同法第53条第1項の規定により却下すべきものである。


第3 本願発明について

1 本願発明
平成29年3月24日付けの手続補正は上記のとおり却下されたので、本願の請求項1ないし16に係る発明は、平成28年3月4日付けの手続補正により補正された特許請求の範囲の請求項1ないし16に記載された事項により特定されたものであるところ、請求項9に係る発明(以下「本願発明」という。)は、以下のとおりである。
「【請求項9】
第1面、前記第1面の反対側に位置する第2面を有するダイパッドと、
前記ダイパッドの隣に配置される複数のリードと、
表面、前記表面に形成された複数の電極、および前記表面の反対側に位置する裏面を有し、前記ダイパッドの前記第1面のチップ搭載領域上に搭載される半導体チップと、
前記半導体チップの前記複数の電極の一部と前記複数のリードを電気的に接続する複数の第1ワイヤと、
前記半導体チップの前記複数の電極の他部と前記ダイパッドを電気的に接続する第2ワイヤと、
前記複数のリードの一部および前記ダイパッドの前記第2面が露出するように、前記半導体チップ、前記複数の第1ワイヤおよび前記第2ワイヤを封止する封止体と、
を有し、
前記ダイパッドの前記第1面の面積は、前記半導体チップの前記裏面の面積よりも大きく、
前記ダイパッドの前記第1面は、
前記チップ搭載領域と、
前記チップ搭載領域と前記複数のリードの間に位置し、前記第2ワイヤを接合する第1ボンディング領域と、
前記第1ボンディング領域と前記チップ搭載領域の間に配置され、溝または複数の穴が形成された第1窪み部配置領域と、
前記第1ボンディング領域と前記ダイパッドの周縁部の間に配置され、溝または複数の穴が形成された第2窪み部配置領域と、
を備え、
前記ダイパッドの前記第2面は、
前記ダイパッドの側面に連なる段差部と、
前記ダイパッドの前記第2面の中央部と前記段差部の間に配置される溝部と、
を備え、
前記第1窪み部配置領域、前記第1ボンディング領域、および前記第2窪み部配置領域は、前記溝部と前記チップ搭載領域の間に配置されている、半導体装置。」

2 引用文献
原査定の拒絶の理由で引用された引用文献1、引用文献2及びその記載事項は、上記「第2 [理由]2」に記載したとおりである。

3 対比・判断
本願発明は、上記「第2」で検討した本願補正発明の「第1窪み部配置領域」及び「第2窪み部配置領域」が「溝または複数の穴」で形成されるとあったのを「複数の穴」のみとすること、「複数の穴」で形成すること、「第1窪み部配置領域、第1ボンディング領域、および第2窪み部配置領域」が「平面視において、溝部とは重なら」ないこと、「平面視において、前記第1窪み部配置領域および前記第2窪み部配置領域のそれぞれには、前記複数の穴が形成され、前記第2ワイヤは前記複数の穴で囲まれた領域内に接合されて」いること、の限定を削除したものである。
そうすると、本願発明の特定事項を全て含み、さらに他の特定事項を付加したものに相当する本願補正発明が、上記「第2 [理由]3」に記載したとおり、引用文献1に記載された発明、引用文献2に記載された技術事項、及び周知の技術事項に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により(但し、相違点1はなくなる。)、引用文献1に記載された発明、引用文献2に記載された技術事項により当業者が容易に発明をすることができたものである。

4 むすび
以上のとおり、本願の請求項9に係る発明は、特許法第29条第2項の規定により、特許を受けることができない。
したがって、本願は、その余の請求項について論及するまでもなく拒絶すべきものである。
よって、結論のとおり審決する。
 
審理終結日 2018-04-20 
結審通知日 2018-04-24 
審決日 2018-05-08 
出願番号 特願2012-144092(P2012-144092)
審決分類 P 1 8・ 575- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 松田 直也▲吉▼澤 雅博  
特許庁審判長 森川 幸俊
特許庁審判官 井上 信一
酒井 朋広
発明の名称 半導体装置の製造方法および半導体装置  
代理人 筒井 大和  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ