• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部申し立て 1項3号刊行物記載  H01L
管理番号 1343881
異議申立番号 異議2017-701085  
総通号数 226 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 2018-10-26 
種別 異議の決定 
異議申立日 2017-11-17 
確定日 2018-08-09 
異議申立件数
訂正明細書 有 
事件の表示 特許第6130085号発明「圧電素子および圧電素子の製造方法」の特許異議申立事件について,次のとおり決定する。 
結論 特許第6130085号の明細書、特許請求の範囲を訂正請求書に添付された訂正明細書及び特許請求の範囲のとおり,訂正後の請求項〔1ないし7〕,〔8ないし12〕及び〔13ないし19〕について訂正することを認める。 特許第6130085号の請求項1ないし4,6ないし19に係る特許を維持する。 特許第6130085号の請求項5にかかる特許についての特許異議の申立てを却下する。 
理由 第1 手続の経緯
特許第6130085号の請求項1ないし19に係る特許についての出願は,平成28年8月31日(優先権主張平成27年9月11日)に国際出願され,平成29年4月21日にその特許権の設定登録がされ,その後,その特許について,平成29年11月17日に特許異議申立人 浜俊彦 により特許異議の申立てがされ,平成30年2月23日付けで取消理由が通知され,その指定期間内である平成30年4月18日に意見書の提出及び訂正の請求があったものである。

第2 訂正の適否についての判断
1 訂正の内容
本件訂正請求による訂正の内容は,以下の(1)ないし(11)のとおりである。
(1) 訂正事項1
特許請求の範囲の請求項1に
「前記下部電極は、前記圧電層との境界部が結晶化された金属酸化物により形成されている、圧電素子。」
と記載されているのを,
「前記下部電極は、前記圧電層との境界部が結晶化された金属酸化物により形成されており,前記第1電極層上には、20nmより大きく1000nm以下の厚さを有する保護層が設けられており、前記第1の電極層の厚さは、2nm以上20nm以下である、圧電素子。」
に訂正する(請求項1の記載を直接的に又は間接的に引用する請求項2?4,6,7も同様に訂正する)。
(2)訂正事項2
特許請求の範囲の請求項5を削除する。
(3)訂正事項3
特許請求の範囲の請求項6に
「前記第2電極層は、還元性のある金属原子を含む、請求項5に記載の圧電素子。」
とあるのを,
「前記第2電極層は、還元性のある金属原子を含む、請求項1?4いずれか1項に記載の圧電素子。」
に訂正する(請求項6の記載を引用する請求項7も同様に訂正する)。
(4)訂正事項4
特許請求の範囲の請求項7に
「前記第1電極層上には、100nm以上の保護層が設けられている、請求項1?6のいずれか1項に記載の圧電素子。」
とあるのを,
「前記第1電極層上には、100nm以上の保護層が設けられている、請求項1、2、3、4または6に記載の圧電素子。」
に訂正する。
(5)訂正事項5
明細書の段落【0007】に
「下部電極は、圧電層との境界部が結晶化された金属酸化物により形成されている。」
とあるのを,
「下部電極は、圧電層との境界部が結晶化された金属酸化物により形成されおり,第1電極層上には、20nmより大きく1000nm以下の厚さを有する保護層が設けられており、第1の電極層の厚さは、2nm以上20nm以下である。」
に訂正する。
(6)訂正事項6
明細書の段落【0010】を削除する。
(7)訂正事項7
明細書の段落【0011】に
「この場合、好ましくは、」
とあるのを,
「上記第1の局面による圧電素子において,好ましくは,」
に訂正する。
(8)訂正事項8
特許請求の範囲の請求項8に
「前記下部電極を形成する工程は、前記圧電層との境界部を金属酸化物を結晶化して形成する工程を含む、圧電素子の製造方法。」
とあるのを,
「前記下部電極を形成する工程は、前記圧電層との境界部を金属酸化物を結晶化して形成する工程を含み,前記第1電極層上に、20nmより大きく1000nm以下の厚さを有する保護層を形成する工程をさらに備え,前記第1電極層を形成する工程は、厚さが2nm以上20nm以下になるように前記第1電極層を形成する工程を含む、圧電素子の製造方法。」
に訂正する(請求項8の記載を直接的に又は間接的に引用する請求項9?12も同様に訂正する)。
(9)訂正事項9
明細書の段落【0013】に
「下部電極を形成する工程は、圧電層との境界部を金属酸化物を結晶化して形成する工程を含む。」
とあるのを,
「下部電極を形成する工程は、圧電層との境界部を金属酸化物を結晶化して形成する工程を含み,第1電極層上に、20nmより大きく1000nm以下の厚さを有する保護層を形成する工程をさらに備え,第1電極層を形成する工程は、厚さが2nm以上20nm以下になるように前記第1電極層を形成する工程を含む。」
に訂正する。
(10)訂正事項10
特許請求の範囲の請求項13に
「前記下部電極は、前記圧電層との境界部が結晶化された金属酸化物により形成されている、圧電素子。」
とあるのを,
「前記下部電極は、前記圧電層との境界部が結晶化された金属酸化物により形成されており、前記第1電極層上には、20nmより大きく1000nm以下の厚さを有する保護層が設けられており、前記第1の電極層の厚さは、2nm以上20nm以下である、圧電素子。」
に訂正する(請求項13の記載を直接的に又は間接的に引用する請求項14?19も同様に訂正する)。
(11)訂正事項11
明細書の段落【0015】に
「下部電極は、圧電層との境界部が結晶化された金属酸化物により形成されている。」
とあるのを,
「下部電極は、圧電層との境界部が結晶化された金属酸化物により形成されており、第1電極層上には、20nmより大きく1000nm以下の厚さを有する保護層が設けられており、第1の電極層の厚さは、2nm以上20nm以下である。」
に訂正する。

2 訂正の目的の適否,一群の請求項,新規事項の有無,及び特許請求の範囲の拡張・変更の存否
(1)上記訂正事項1は,明細書の記載に基づいて導き出される構成である。
すなわち,「前記第1電極層上には、20nmより大きく1000nm以下の厚さを有する保護層が設けられており、前記第1の電極層の厚さは、2nm以上20nm以下である、」ことは,明細書の段落【0028】の
「また、第1上部電極層41は、保護層の厚さが厚い場合(たとえば、保護層の厚さが約20nmより大きく約1000nm以下の場合)には、たとえば、約2nm以上約40nm以下の厚さに形成することが好ましい。つまり、第1上部電極層41の厚さが約40nmより大きいと、保護層を厚くした場合でも割れる可能性が高くなる。さらに、第1上部電極層41は、約2nm以上約20nm以下の厚さに形成することがより好ましく、約20nm以下にすることで割れの発生がより低減される。また、第1上部電極層41は、第2上部電極層42としてTiを設ける場合、厚さが第2上部電極層42の厚さよりも大きくなるように形成されている。」
の記載に基づくものである(下線は当審で付与した。)。
したがって,上記訂正事項1の訂正は,明細書に記載された事項の範囲内において,第1上部電極及び保護層のそれぞれの厚さを限定したものと言える。
すなわち,訂正事項1の訂正は,特許請求の範囲の減縮を目的とするものであって,新規事項の追加に該当せず,また,実質上特許請求の範囲を拡張し,又は変更するものではない。

(2)訂正事項2は請求項を削除するものであるから,特許請求の範囲の減縮を目的とするものであって,新規事項の追加に該当せず,また,実質上特許請求の範囲を拡張し,又は変更するものではない。

(3)訂正事項3,4の訂正は,明瞭でない記載の釈明を目的とする訂正であって,新規事項の追加に該当せず,実質上特許請求の範囲を拡張し,又は変更するものでもない。

(4)訂正事項5の訂正は,上記訂正事項1に係る訂正に伴い特許請求項の範囲と明細書の記載との整合を図るための訂正であり,明細書の段落【0028】には,「第1上部電極層41は、保護層の厚さが厚い場合(たとえば、保護層の厚さが約20nmより大きく約1000nm以下の場合)には、たとえば、約2nm以上約40nm以下の厚さに形成することが好ましい。つまり、第1上部電極層41の厚さが約40nmより大きいと、保護層を厚くした場合でも割れる可能性が高くなる。さらに、第1上部電極層41は、約2nm以上約20nm以下の厚さに形成することがより好ましく、」と記載されているので,明瞭でない記載の釈明を目的とする訂正であって,新規事項の追加に該当せず,実質上特許請求の範囲を拡張し,又は変更するものでもない。

(5)訂正事項6の訂正は,明細書の段落【0010】を削除するものであるから,明瞭でない記載の釈明を目的とする訂正であって,新規事項の追加に該当せず,実質上特許請求の範囲を拡張し,又は変更するものでもない。

(6)訂正事項7は,明細書の段落【0011】に「この場合、好ましくは、」とあるのを,「上記第1の局面による圧電素子において,好ましくは,」と訂正するものであるから,明瞭でない記載の釈明を目的とする訂正であって,新規事項の追加に該当せず,実質上特許請求の範囲を拡張し,又は変更するものでもない。

(7)訂正事項8は,上記「(1)」と同様の理由により,特許請求の範囲の減縮を目的とするものであって,新規事項の追加に該当せず,また,実質上特許請求の範囲を拡張し,又は変更するものではない。

(8)訂正事項9の訂正は,上記訂正事項8に係る訂正に伴い特許請求項の範囲と明細書の記載との整合を図るための訂正であり,明細書の段落【0028】には,「第1上部電極層41は、保護層の厚さが厚い場合(たとえば、保護層の厚さが約20nmより大きく約1000nm以下の場合)には、たとえば、約2nm以上約40nm以下の厚さに形成することが好ましい。つまり、第1上部電極層41の厚さが約40nmより大きいと、保護層を厚くした場合でも割れる可能性が高くなる。さらに、第1上部電極層41は、約2nm以上約20nm以下の厚さに形成することがより好ましく、」と記載されているので,明瞭でない記載の釈明を目的とする訂正であって,新規事項の追加に該当せず,実質上特許請求の範囲を拡張し,又は変更するものでもない。

(9)訂正事項10は,上記「(1)」と同様の理由により,特許請求の範囲の減縮を目的とするものであって,新規事項の追加に該当せず,また,実質上特許請求の範囲を拡張し,又は変更するものではない

(10)訂正事項11は,上記訂正事項10に係る訂正に伴い特許の範囲と明細書の記載との整合を図るための訂正であり,明細書の段落【0028】には,「第1上部電極層41は、保護層の厚さが厚い場合(たとえば、保護層の厚さが約20nmより大きく約1000nm以下の場合)には、たとえば、約2nm以上約40nm以下の厚さに形成することが好ましい。つまり、第1上部電極層41の厚さが約40nmより大きいと、保護層を厚くした場合でも割れる可能性が高くなる。さらに、第1上部電極層41は、約2nm以上約20nm以下の厚さに形成することがより好ましく、」と記載されているので,明瞭でない記載の釈明を目的とする訂正であって,新規事項の追加に該当せず,実質上特許請求の範囲を拡張し,又は変更するものでもない。

(11)そして,これら訂正は,一群の請求項〔1ないし7〕,〔8ないし12〕及び〔13ないし19〕に対して請求されたものである。

3 小括
以上のとおりであるから,本件訂正請求による訂正は特許法第120条の5第2項第1号及び第3号に掲げる事項を目的とするものであり,かつ,同条第4項及び同条第9項において準用する同法第126条第4項から第6項までの規定に適合するので,訂正後の請求項〔1ないし7〕,〔8ないし12〕及び〔13ないし19〕について訂正を認める。

第3 特許異議の申立てについて
1 本件発明
本件訂正請求により訂正された訂正請求項1ないし4,6,7,8ないし12,13ないし19に係る発明(以下「本件発明1ないし4,6,7,8ないし12,13ないし19」という。)は,それぞれ,その特許請求の範囲の請求項1ないし4,6,7,8ないし12,13ないし19に記載された事項により特定されるとおりのものである(下線は,訂正部分を示す。)。

「【請求項1】
電子機器に組み込まれる圧電素子であって、
基板上または下地膜上に形成された下部電極と、
前記下部電極上に形成された圧電層と、
前記圧電層上に形成された上部電極とを備え、
前記上部電極は、少なくとも前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第1電極層と、前記第1電極層上に形成された第2電極層とを含み、
前記下部電極は、前記圧電層との境界部が結晶化された金属酸化物により形成されており、
記第1電極層上には、20nmより大きく1000nm以下の厚さを有する保護層が設けられており、
前記第1の電極層の厚さは、2nm以上20nm以下である、圧電素子。
【請求項2】
前記下部電極は、前記基板上または前記下地膜上に形成された第1下部電極層と、前記第1下部電極層上に形成され、前記第1下部電極層とは異なる材料により形成された第2下部電極層と、前記第2下部電極層上に形成され、結晶化された金属酸化物により形成され、前記圧電層に接する第3下部電極層とを含み、
前記第2下部電極層の厚さは、前記第1下部電極層の厚さよりも大きい、請求項1に記載の圧電素子。
【請求項3】
前記第1下部電極層は、チタンにより形成されており、
前記第2下部電極層は、白金により形成されている、請求項2に記載の圧電素子。
【請求項4】
前記第1電極層の金属酸化物は、ルテニウム酸ストロンチウムを含む、請求項1?3のいずれか1項に記載の圧電素子。
【請求項5】
(削除)
【請求項6】
前記第2電極層は、還元性のある金属原子を含む、請求項1?4のいずれか1項に記載の圧電素子。
【請求項7】
前記第1電極層上には、100nm以上の保護層が設けられている、請求項1、2、3、4または6に記載の圧電素子。
【請求項8】
基板上または下地膜上に下部電極を形成する工程と、
前記下部電極上に圧電層を形成する工程と、
前記圧電層上に上部電極を形成する工程とを備え、
前記上部電極を形成する工程は、少なくとも前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第1電極層を形成する工程と、前記第1電極層の前記金属酸化物が結晶化する温度未満の温度条件下により、前記第1電極層上に第2電極層を形成する工程とを含み、
前記下部電極を形成する工程は、前記圧電層との境界部を金属酸化物を結晶化して形成する工程を含み、
前記第1電極層上に、20nmより大きく1000nm以下の厚さを有する保護層を形成する工程を更に備え、
前記第1電極層を形成する工程は,厚さが2nm以上20nm以下になるように前記第1電極層を形成する工程を含む、圧電素子の製造方法。
【請求項9】
前記下部電極を形成する工程は、前記基板上または前記下地膜上に第1下部電極層を形成する工程と、前記第1下部電極層上に前記第1下部電極層とは異なる材料により第2下部電極層を形成する工程と、前記第2下部電極層上に金属酸化物を結晶化して前記圧電層に接する第3下部電極層を形成する工程とを含み、
前記第2下部電極層を形成する工程では、前記第2下部電極層の厚さが前記第1下部電極層の厚さよりも大きくなるように前記第2下部電極層を形成する、請求項8に記載の圧電素子の製造方法。
【請求項10】
前記第1下部電極層は、チタンにより形成し、
前記第2下部電極層は、白金により形成する、請求項9に記載の圧電素子の製造方法。
【請求項11】
前記上部電極を形成する工程の後の全ての工程は、前記第1電極層の前記金属酸化物が結晶化する温度未満の温度条件下で行われるように構成されている、請求項8?10のいずれか1項に記載の圧電素子の製造方法。
【請求項12】
前記上部電極上に前記上部電極を覆うように絶縁層を形成する工程をさらに備える、請求項8?11のいずれか1項に記載の圧電素子の製造方法。
【請求項13】
電子機器に組み込まれる圧電素子であって、
基板上または下地膜上に形成された下部電極と、
前記下部電極上に形成された圧電層と、
前記圧電層上に形成された上部電極と、
前記上部電極上に形成され、前記上部電極を覆う絶縁層とを備え、
前記上部電極は、少なくとも前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第1電極層と、前記第1電極層上に形成された第2電極層とを含み、
前記下部電極は、前記圧電層との境界部が結晶化された金属酸化物により形成されており、
記第1電極層上には、20nmより大きく1000nm以下の厚さを有する保護層が設けられており、
前記第1の電極層の厚さは、2nm以上20nm以下である、圧電素子。
【請求項14】
前記下部電極は、前記基板上または前記下地膜上に形成された第1下部電極層と、前記第1下部電極層上に形成され、前記第1下部電極層とは異なる材料により形成された第2下部電極層と、前記第2下部電極層上に形成され、結晶化された金属酸化物により形成され、前記圧電層に接する第3下部電極層とを含み、
前記第2下部電極層の厚さは、前記第1下部電極層の厚さよりも大きい、請求項13に記載の圧電素子。
【請求項15】
前記第1下部電極層は、チタンにより形成されており、
前記第2下部電極層は、白金により形成されている、請求項14に記載の圧電素子。
【請求項16】
前記上部電極上に沿って形成され、前記絶縁層とともに前記上部電極を覆う引出配線をさらに備える、請求項13?15のいずれか1項に記載の圧電素子。
【請求項17】
前記絶縁層は、前記下部電極の上面と、前記圧電層の側面と、前記上部電極の上面とに沿って覆うように配置されている、請求項13?16のいずれか1項に記載の圧電素子。
【請求項18】
前記絶縁層は、前記下部電極の上面と、前記圧電層の側面と、前記圧電層の縁部上面と、前記上部電極の上面とに沿って覆うように配置されている、請求項13?17のいずれか1項に記載の圧電素子。
【請求項19】
前記絶縁層は、前記下部電極の上面と、前記圧電層の側面と、前記圧電層の縁部上面と、前記上部電極の上面とに沿って覆うように配置され、
前記上部電極上に沿って形成され、前記絶縁層とともに前記上部電極を覆う引出配線をさらに備える、請求項13?18のいずれか1項に記載の圧電素子。」

2 取消理由の概要
訂正前の請求項1ないし19に係る特許に対して平成30年2月23日付けで特許権者に通知した取消理由の要旨は,次のとおりである。
ア 請求項1ないし19に係る発明は,その出願の日前の特許出願であって,その出願後に特許掲載公報の発行又は出願公開がされた甲第1号証の特許出願の願書に最初に添付された明細書,特許請求の範囲又は図面に記載された発明と同一であり,しかも,この出願の発明者がその出願前の特許出願に係る上記の発明をした者と同一ではなく,またこの出願の時において,その出願人が上記特許出願の出願人と同一でもないので,特許法第29条の2の規定により,特許を受けることができないから,その発明に係る特許は取り消すべきものである。

3 甲号証の記載
(1)甲第1号証(特願2014-239589号(特開2016-72589号公報))の特許出願の願書に最初に添附された明細書、特許請求の範囲又は図面(以下,「明細書等」という。)には,以下の記載がある(下線は当審で付与した。以下同じ。)。

「【技術分野】
【0001】
本発明は、薄膜状の圧電体および電極を有する薄膜圧電体素子およびその製造方法並びにその薄膜圧電体素子を有するヘッドジンバルアセンブリ、ハードディスク装置、インクジェットヘッド、可変焦点レンズおよびセンサに関する。」

「【0058】
薄膜圧電体素子12b(薄膜圧電体素子12aも同様)は、図5に示すように、下地膜15と、下部電極膜17と、下部密着膜16aと、圧電体膜13と、上部密着膜16bと、上部電極膜27および応力均衡化膜14とを有し、これらが順に積層されている積層構造を有している。薄膜圧電体素子12bは、後述する素子応力F12と内部応力F14との均衡が確保されるように、応力均衡化膜14が上部電極膜27上に形成されている。薄膜圧電体素子12b、12aは図示しないエポキシ樹脂を用いてベース絶縁層5の表面に固着されている。」

「【0063】
さらに、図20に示すように、凹凸面13Aは、凸部13aと凹部13bとの高さの差(表面粗さともいう)がt13になっている。そして、この表面粗さt13よりも、後述する上部密着膜16bの膜厚t16b(35nm程度)が同程度か幾分大きい。上部密着膜16bの下面から上面までの少なくとも半分の部分が凹部13bの中に入り込めばよく、図6に示すように、ほぼ全体が入り込んでもよい。これにより、図6、図8に示すように、上部密着膜16bが圧電体膜13の凹凸面13Aに応じた凹凸構造を備え、上部密着膜16bの上面が凹凸面13Aに応じた凹凸面になる。この場合、上部密着膜16bの上面は、凹凸面13Aに対応した凸部と凹部とを有している。」

「【0066】
下部電極膜17は、例えば、Ptを主成分とする金属材料(Ptのほかに、Au,Ag,Pd,Ir,Ru,Cuを含んでもよい)からなる薄膜(膜厚は100nm程度)であって、下地膜15上に形成されている。下部電極膜17の結晶構造は面心立方構造である。下部密着膜16aは、例えば、SrRuO_(3)(SROともいう)等のエピタキシャル成長した導電性材料からなる薄膜(膜厚は20nm程度)であって、下部電極膜17の圧電体膜13側の上面に形成されている。この下部密着膜16a上に圧電体膜13が形成されている。」

「【0067】
上部密着膜16bは、例えば、SrRuO_(3)等のアモルファス導電性材料からなる薄膜(膜厚は35nm程度)であって、圧電体膜13の凹凸面13A上に形成されている。前述したように、上部密着膜16bの上面が凹凸面13Aに応じた凹凸面となっている。
【0068】
上部電極膜27は、例えば、Ptを主成分とする金属材料(Ptのほかに、Au,Ag,Pd,Ir,Rh,Ni,Pb,Ru,Cuを含んでもよい)を用いた多結晶の薄膜(膜厚は50nm程度)であって、上部密着膜16b上に形成されている。前述したように、上部電極膜27の上面も、凹凸面13Aに応じた凹凸面である。また、結晶構造は面心立方構造である。
【0069】
応力均衡化膜14は、上部電極膜27上に形成されている。応力均衡化膜14は、合金材料を用いた多結晶の薄膜(膜厚は100nm程度)であって、後述する素子応力F12を打ち消し得る(相殺し得る)内部応力F14を有している。」

「【0076】
保護絶縁層25は、接続配線11および薄膜圧電体素子12a、薄膜圧電体素子12bの表面全体を覆うように、ベース絶縁層5の表面を被覆している。保護絶縁層25は例えばポリイミドを用いて形成され、5μm?10μm程度の厚さを有している。この保護絶縁層25は、フレクシャ6の図示しないカバー層と共用にして一体に製造されることが望ましい。ただし、薄膜圧電体素子12a、12bが予め保護絶縁層を有しているときは、保護絶縁層25によって薄膜圧電体素子12a、12bを覆わなくてもよい」

「【0081】
続いて、下部電極膜形成工程を実行する。この工程では、スパッタリングによってPtを主成分とする金属材料を下地膜15上にエピタキシャル成長させる。このエピタキシャル成長によって下部電極膜17を形成する。次いで、下部密着膜形成工程を実行する。この工程では、例えばSROを用いてスパッタリングによって、下部電極膜17の上面に下部密着膜16aを形成する。
【0082】
その後、圧電体膜形成工程を実行する。この工程では、図13に示すように、スパッタリングによって、PZT等の圧電材料を下部密着膜16a上にエピタキシャル成長させる。その際、第1の成膜パラメータを制御することにより、圧電材料の表面に粗さを持たせ、上面が前述の凹凸面13Aとなるようにして圧電体膜13を形成する。」

「【0089】
続いて、上部密着膜形成工程を実行する。この工程では、図14に示すように、例えばSROを用いてスパッタリングによって圧電体膜13の凹凸面13A上に上部密着膜16bを形成する。」

「【0093】
そして、上部電極膜形成工程では、スパッタリングによってPtを主成分とする金属材料を上部密着膜16b上に成長させ、上部電極膜27を形成する。上部電極膜はエピタキシャル成長膜ではなく、多結晶の無配向膜、または(110)面や(111)面の優先配向膜である。」

「【0095】
その後、応力均衡化膜形成工程を実行する。この工程では、スパッタリングによって、鉄(Fe)を主成分とする合金材料(例えば、Fe、CoおよびMoを含む合金材料)を用いて応力均衡化膜14を形成する。すると、薄膜圧電体素子12bが得られる。
【0096】
なお、薄膜圧電体素子12bは基板51を用いて製造しているが、下地膜15とともにその基板51を研磨やエッチング等によって除去する。それから、必要に応じてポリイミド等の保護膜を形成し、端子を形成した後、薄膜圧電体素子12a、12bが、エポキシ樹脂を用いて後に舌部19となる部分に固着される。」

【図5】

(2)以上の記載によれば,甲第1号証には以下の発明(以下,「先願発明1」及び「先願発明2」という。)が記載されていると認められる。

先願発明1:
「薄膜圧電体素子を有するヘッドジンバルアセンブリ、ハードディスク装置、インクジェットヘッド、可変焦点レンズおよびセンサの薄膜圧電対素子12bであって,
下地膜15上に積層された下部電極膜17と,
下部電極膜17上に積層された下部密着膜16aと,
下部密着膜16a上に積層された圧電対膜13と,
圧電対膜13上に積層された上部密着膜16bと,
上部密着膜16b上に積層された上部電極膜27と,
上部電極膜27上に積層された応力均衡化膜14と,
応力均衡化層14に積層された保護絶縁膜25を有し,
上部密着膜16bは,SrRuO_(3)等のアモルファス導電性材料からなる薄膜であり,
下部密着膜16aは,面心立方構造を有す金属材料からなる下部電極膜17上にエピタキシャル成長した,SrRuO_(3)等の導電性材料からなる薄膜であり,
保護絶縁膜25の膜厚は5μm?10μm程度であり,
圧力均衡化膜14の膜厚は400nm程度であり,
上部電極膜27の膜厚は50nm程度であり,
上部密着膜16bの膜厚は35nm程度である,
薄膜圧電対素子12b。」

先願発明2:
「金属材料を下地膜15上にエピタキシャル成長させ,面心立方構造を有す金属材料からなる下部電極膜17を形成する下部電極膜形成工程と,
下部電極膜17上にエピタキシャル成長させ,SrRuO_(3)等の導電性材料からなる薄膜を形成する下部密着膜形成工程と,
下部密着膜16a上に圧電材料をエピタキシャル成長させる圧電体膜形成工程と,
圧電体膜13上にSrRuO_(3)等のアモルファス導電性材料からなる上部密着膜16bを形成する上部密着膜形成工程と,
金属材料を上部密着膜16b上に成長させ、上部電極膜27を形成する上部電極膜形成工程と,
上部電極膜27上に応力均衡化膜14を形成する応力均衡化膜形成工程と,
ポリイミド等の保護絶縁膜25を形成する工程,
を備え,
保護絶縁膜25の膜厚は5μm?10μm程度であり,
圧力均衡化膜14の膜厚は400nm程度であり,
上部電極膜27の膜厚は50nm程度であり,
上部密着膜16bの膜厚は35nm程度である,
薄膜圧電対素子12bの製造方法。」

(2)甲第2号証(特開2004-335708号公報)には、以下の記載がある。

「【請求項1】
半導体基板と、
前記半導体基板の上方に設けられ、下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられた誘電体膜とを含むキャパシタと、
を備え、
前記下部電極は、貴金属膜及び貴金属酸化物膜の中から選択された導電膜と、前記誘電体膜と前記導電膜との間に設けられ、ABO_(3)で表され、且つBサイト元素として第1の金属元素を含むペロブスカイト型金属酸化物膜と、前記導電膜と前記金属酸化物膜との間に設けられ、且つペロブスカイト型金属酸化物のBサイト元素である第2の金属元素を含む金属膜と、を備え、
前記第2の金属元素が酸化物を生成するときのギブスの自由エネルギーの減少量の方が、前記第1の金属元素が酸化物を生成するときのギブスの自由エネルギーの減少量より大きく、
前記金属酸化物膜の厚さは5nm以下である
ことを特徴とする半導体装置。」

「【0022】
本実施形態の比較例として、シリコン基板上に、SiO_(2)膜、チタン膜(厚さ10nm)、プラチナ膜(厚さ100nm)、SRO膜(厚さ10nm)及びPZT膜(厚さ130nm)を順次形成した試料を作製した。SRO膜及びPZT膜に関しては、アモルファス膜をスパッタリングによって形成した後、酸素雰囲気中でのアニールにより結晶化を行った。また、本実施形態に対応する試料として、シリコン基板上に、SiO_(2)膜、チタン膜(厚さ10nm)、プラチナ膜(厚さ100nm)、チタン膜(厚さ1.5nm)、SRO膜(厚さ2.5nm)及びPZT膜(厚さ130nm)を順次形成した試料を作製した。SRO膜に関しては、基板温度550℃で、In-situ結晶化プロセスのスパッタリングにより形成した。PZT膜に関しては、アモルファス膜をスパッタリングによって形成した後、酸素雰囲気中でのアニールにより結晶化を行った。」

(3)甲第3号証(特開平11-195768号公報)には、以下の記載がある。

「【0013】Pb(Zr,Ti)O_(3)膜の上に上部電極を形成すると、SrRuO_(3)/Pb(Zr,Ti)O_(3)/上部電極が積層された強誘電体キャパシタが得られる。SrRuO_(3)膜の成膜時に基板加熱を行わないため、酸素欠陥を制御しやすい。また、大口径の基板の使用に適し、量産性に優れる。
【0014】本発明の他の観点によると、SiO_(2)が表出した主表面を有する下地基板と、前記下地基板の主表面上に形成され、該主表面と上層との接着力を高めるための接着層と、前記接着層の上に形成されたPt膜と、前記Pt膜の上に形成された下部SrRuO_(3)膜と、前記下部SrRuO_(3)の上に形成されたPb(Zr,Ti)O_(3)膜と、前記Pb(Zr,Ti)O_(3)の上に形成された上部SrRuO_(3)膜とを有する電子装置が提供される。」

「【0020】たとえば、シリコン基板1の表面を熱酸化し、SiO_(2)膜2を形成する。SiO_(2)膜2の上に、TiターゲットをAr雰囲気中でスパッタリングすることにより、厚さ約10nm?20nmのTi膜3を形成する。Ti膜3の上に、PtターゲットをAr雰囲気中でスパッタリングすることにより、厚さ約80nm?90nmの下部Pt膜4を形成する。
【0021】下部Pt膜4の上に、RFマグネトロンスパッタリングにより、厚さ5nm?100nm、好ましくは厚さ約80nm?90nmの下部SRO膜5を形成する。SRO膜5の形成は、例えば、容量20リットル程度のスパッタリング装置を用い、スパッタガスとしてAr、ターゲットとしてSr_(1.2)RuO_(3)(SRO)の焼結体を用い、印加RF電力を120W、Arガス流量を30sccm、ガス圧を10mTorrとして行う。
【0022】ターゲットSROの組成Sr_(1.2)RuO_(3)は、化学量論組成Sr_(1)Ru_(1)O_(3)と較べ、Srリッチの(過剰なSrを含む)組成である。現在のスパッタリング技術では、正確に化学量論組成のSRO膜を作成することは容易ではない。SROがRuリッチになると、Ruの拡散が生じ易くなり、近傍の絶縁膜の絶縁性劣化し易い。Srリッチの組成にすることにより、Ruの拡散を低減できる。但し、重要なことはRuリッチのSRO膜の形成を避けることであり、形成されるSRO膜は化学量論組成であってもよい。技術の進歩により、正確に化学量論組成のSRO膜を作成できるようになった場合は、意図的に化学量論組成のSRO膜を形成してもよい。
【0023】スパッタリングにおいて、基板の積極的な加熱は行わない。しかし、成膜中の基板温度は、プラズマに晒されることにより、約100℃程度になっているものと思われる。なお、基板ホルダに冷却水を流して積極的に冷却し、基板温度を室温程度に維持しておいてもよい。他の冷却手段を用いてもよい。
【0024】積極的な基板加熱を行わないで成膜したSRO膜はアモルファス状態となる。アモルファスのSRO膜を、酸素を含む酸化性雰囲気中で、例えばランプアニール等により熱処理して結晶化させる。この熱処理は、例えば、容積20リットル程度のアニール装置内に酸素を5リットル/分程度流し、昇温速度1℃/秒で600℃まで昇温し、600℃の温度を30分間維持し、30分かけて200℃まで降温させ、その後自然冷却することにより行う。
【0025】この熱処理により、アモルファスのSRO膜を多結晶化することができる。昇温温度、昇温状態の維持時間は、この例に限らない。たとえば100℃/秒の昇温温度で600℃まで昇温し、600℃の温度を2分間維持してもよい。アニール温度も600℃に限らない。
【0026】多結晶化したSRO膜5の上に、ゾル-ゲル法により、厚さ約300nmのPZT膜6を形成する。まず、PbとZrとTiとのモル組成比が110:52:48となるように調整された有機金属化合物(ゾルゲル溶液)を準備する。PZTの化学量論組成に対してPbリッチの組成である。PbリッチのPZTは、後述するように、パイロクロア相の発生を防止し、テトラゴナル相のペロブスカイトを形成するのに有効である。」

(4)甲第4号証(特開2014-54745号公報)には、以下の記載がある。

「【0024】
ノズルプレート100Aは、アクチュエータ102Aを駆動するための信号を伝送する個別電極103と共有電極107とを有する。さらに、個別電極103は、配線部103aが個別電極端子部104に接続される。個別電極端子部104は、インクジェットヘッドの外部からインクジェットヘッドにおける個々のノズルを駆動する信号を受ける個別電極用の端子部である。共有電極端子部105は、共有電極の配線部に接続され、インクジェットヘッドを駆動する信号を受ける共有電極用の端子部である。
【0025】
アクチュエータ102A、個別電極103、個別電極端子部104、共有電極107、共有電極端子部105、絶縁体109は、振動板106上に形成される。図4に示すように、アクチュエータ102A、個別電極103、共有電極107および絶縁体109は、少なくとも振動板106上のインク圧力室201に対応する領域EAにおいて、ノズル穴101に対して軸対称となるように構成する。」

【図4】

(5)甲第5号証(特開2003-179282号公報)には、以下の記載がある。

「【0057】薄膜圧電体素子8は、それぞれ第1電極膜11と第2電極膜13とで挟まれた圧電体薄膜12からなる2個の積層体10をそれらの第2電極膜13同士を接着層14で接着することによって積層一体化した二層積層体に、さらに絶縁保護膜15および接続電極膜16を成膜し、所定のパターン形成を行うことで構成されている。」

【図1】(B)

(6)甲第6号証(特開2010-219153号公報)には、以下の記載がある。

【図6】

4 判断
(1)取消理由通知に記載した取消理由について
ア 特許法第29条の2について
(ア) 本件発明1について
本件発明1と先願発明1とを対比する。
a 先願発明1の「ヘッドジンバルアセンブリ、ハードディスク装置、インクジェットヘッド、可変焦点レンズおよびセンサ」は,本件発明1の「電子機器」に相当する。
そうすると,先願発明1の「薄膜圧電体素子を有するヘッドジンバルアセンブリ、ハードディスク装置、インクジェットヘッド、可変焦点レンズおよびセンサの薄膜圧電対素子12b」は,下記[相違点1]及び[相違点2]を除き,本件発明1の「電子機器に組み込まれる圧電素子」に相当する。
b 先願発明1の「下地膜15」及び「圧電対膜13」,それぞれ本件発明の「下地膜」及び「圧電層」に相当する。
c 先願発明1の「上部密着膜16b」は,「圧電対膜13」上に積層されており,SrRuO_(3)等のアモルファス導電性材料からなる薄膜であるから,本件発明1の「上部電極」のうち,以下の[相違点1]を除き,「少なくとも前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第1電極層」に相当する。
また,先願発明1の「上部電極膜27」は,「上部密着膜16b」上に積層されていることから,本件発明1の「前記第1電極層上に形成された第2電極層」に相当する。
そうすると,先願発明1の「上部密着膜16b」及び「上部電極膜27」は,本件発明1の「少なくとも前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第1電極層と、前記第1電極層上に形成された第2電極層とを含」む「上部電極」に相当する。
d 先願発明1の「下部密着膜16a」は,面心立方構造を有す金属材料からなる下部電極膜17上にエピタキシャル成長した,SrRuO_(3)等の導電性材料からなる薄膜であるから,結晶構造を有していると認められる。加えて,「下部密着膜16a」上には「圧電体膜13」が積層されていることから,先願発明1の「下部密着膜16a」は,本件発明1の「下部電極」のうち「前記圧電層との境界部が結晶化された金属酸化物により形成され」た層に相当する。
そして,先願発明1の「下部電極膜17」は,「下地膜15」上に積層されていることから,先願発明1の「下部電極膜17」及び「下部密着膜16a」は,本件発明1の「基板上または下地膜上に形成された下部電極」に相当する。
e 本件特許明細書段落【0027】の「なお、保護層は、第1上部電極層41よりも上層の層である。つまり、保護層は、第2上部電極層42、第3上部電極層43、絶縁層5および引出配線6を含む。」の記載から,先願発明1の「上部密着膜16b」上に積層された,「上部電極膜27」,「応力均衡化膜14」及び「保護絶縁膜2」は,以下の[相違点2]を除き,本件発明1の「保護層」に相当する。
f 上記a?eより,本件発明1と先願発明1とは以下の点で相違する。
[相違点1]
本件発明1の「第1の電極層」の厚さは、2nm以上20nm以下であるのに対して,先願発明1の「上部密着膜16b」の厚さは35nm程度である点。
[相違点2]
本件発明1の「保護層」の厚さは,20nmより大きく1000nm以下であるのに対して,先願発明1の「上部電極膜27」,「応力均衡化膜14」及び「保護絶縁膜2」の厚さはそれぞれ,50nm程度,400nm程度及び5μm?10μm程度である点。
g 相違点の判断
本件明細書の段落【0028】に「また、第1上部電極層41は、保護層の厚さが厚い場合(たとえば、保護層の厚さが約20nmより大きく約1000nm以下の場合)には、たとえば、約2nm以上約40nm以下の厚さに形成することが好ましい。つまり、第1上部電極層41の厚さが約40nmより大きいと、保護層を厚くした場合でも割れる可能性が高くなる。さらに、第1上部電極層41は、約2nm以上約20nm以下の厚さに形成することがより好ましく、約20nm以下にすることで割れの発生がより低減される。」と記載されていることから,本件発明1では「第1電極層」の厚さを[相違点1]の数値範囲に限定することで,電極層の「割れの発生がより低減される」ものであり,[相違点1]は,課題解決のための具体化手段における微差であるということはできない。
h 小括
したがって,本件発明1は,先願発明1と同一ではなく,特許法第29条の2の規定に違反してされたものではない。

(イ) 本件発明2ないし4,6,7について
本件発明2ないし4,6,7は,請求項1を直接的に又は間接的に引用する発明であるから,上記「(ア)」と同様の理由により,本件発明2ないし4,6,7は,先願発明1と同一ではなく,特許法第29条の2の規定に違反してされたものではない。

(ウ) 本件発明8について
本件発明8と先願発明2とを対比する。
a 先願発明2の「下部密着膜形成工程」は,面心立方構造を有す金属材料からなる下部電極膜17上にSrRuO_(3)等の導電性材料からなる薄膜をエピタキシャル成長させる工程であるから,エピタキシャル成長させた薄膜は結晶構造を有していると認められる。
そして,「圧電体膜形成工程」によって,下部密着膜16a上に圧電材料をエピタキシャル成長させているから,「下部密着膜形成工程」によってエピタキシャル成長させた薄膜は,本件発明8の「前記圧電層との境界部」に形成されたものに相当する。
そうすると,先願発明2の「下部密着膜形成工程」は,本件発明8の「前記圧電層との境界部を金属酸化物を結晶化して形成する工程」に相当する。
してみれば,先願発明2の「下部電極膜形成工程」及び「下部密着膜形成工程」は,本件発明8の「基板上または下地膜上に下部電極を形成する工程」に相当する。
b 先願発明2の「圧電体膜形成工程」は,本件発明8の「前記下部電極上に圧電層を形成する工程」に相当する。
c 先願発明2の「圧電体膜13上にSrRuO_(3)等のアモルファス導電性材料からなる上部密着膜16bを形成する上部密着膜形成工程」は,以下の[相違点3]を除き,本件発明8の「前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第1電極層を形成する工程」に相当する。
d 先願発明2の「上部密着膜形成工程」により形成された「アモルファス導電性材料からなる上部密着膜16b」は、後の工程により結晶化することを避けなければいけないことは明らかである。
そうすると、「上部密着膜形成工程」の後の工程である,先願発明2の「上部電極膜形成工程」は,「アモルファス導電性材料からなる上部密着膜16b」が結晶化しないように,「アモルファス導電性材料からなる上部密着膜16b」が結晶化する温度未満の温度条件により,上部電極膜を形成しなければならないことは,当業者にとって自明である。
してみれば,先願発明2の「上部電極膜形成工程」は,本件発明8の「前記第1電極層の前記金属酸化物が結晶化する温度未満の温度条件下により、前記第1電極層上に第2電極層を形成する工程」に相当する。
e 本件特許明細書段落【0027】の「なお、保護層は、第1上部電極層41よりも上層の層である。つまり、保護層は、第2上部電極層42、第3上部電極層43、絶縁層5および引出配線6を含む。」の記載から,先願発明2の,「上部電極膜形成工程」により形成された「上部電極膜27」,「応力均衡化膜形成工程」により形成された「応力均衡化膜14」及び「ポリイミド等の保護絶縁膜25を形成工程」により形成された「保護絶縁膜25」は,以下の[相違点4]を除き,本件発明8の「保護層」に相当する。
そうすると,先願発明2の「上部電極膜形成工程」,「応力均衡化膜形成工程」及び「ポリイミド等の保護絶縁膜25を形成工程」と,本件発明8の「前記第1電極層上に、20nmより大きく1000nm以下の厚さを有する保護層を形成する工程」は,「前記第1電極層上に、保護層を形成する工程」である点で共通する。
f 上記a?eより,本件発明8と先願発明2とは以下の点で相違する。
[相違点3]
本件発明8の「第1電極層を形成する工程」は,厚さが2nm以上20nm以下になるように前記第1電極層を形成する工程であるのに対して,先願発明2の「上部密着膜形成工程」により形成された「上部密着膜」の厚さは35nm程度である点。
[相違点4]
本件発明8の「保護層を形成する工程」で形成された保護増は、20nmより大きく1000nm以下の厚さを有する保護層であるのに対して,先願発明2の「上部電極膜形成工程」,「応力均衡化膜形成工程」及び「ポリイミド等の保護絶縁膜25を形成工程」で形成された「上部電極膜27」,「圧力均衡化膜14」及び「保護絶縁膜25」の厚さはそれぞれ,50nm程度,400nm程度及び5μm?10μm程度である点。
g 相違点の判断
本件明細書の段落【0028】に「また、第1上部電極層41は、保護層の厚さが厚い場合(たとえば、保護層の厚さが約20nmより大きく約1000nm以下の場合)には、たとえば、約2nm以上約40nm以下の厚さに形成することが好ましい。つまり、第1上部電極層41の厚さが約40nmより大きいと、保護層を厚くした場合でも割れる可能性が高くなる。さらに、第1上部電極層41は、約2nm以上約20nm以下の厚さに形成することがより好ましく、約20nm以下にすることで割れの発生がより低減される。」と記載されていることから,本件発明8では「第1電極層」の厚さを[相違点3]の数値範囲に限定することで,電極層の「割れの発生がより低減される」ものであり,[相違点3]は,課題解決のための具体化手段における微差であるということはできない。
h 小括
したがって,本件発明8は,先願発明2と同一ではなく,特許法第29条の2の規定に違反してされたものではない。

(エ) 本件発明9ないし12について
本件発明9ないし12は,請求項8を直接的に又は間接的に引用する発明であるから,上記「(ウ)」と同様の理由により,本件発明9ないし12は,先願発明2と同一ではなく,特許法第29条の2の規定に違反してされたものではない。

(オ) 本件発明13
本件発明13は,本件発明1に「前記上部電極上に形成され、前記上部電極を覆う絶縁層」を備えるとの限定を加えたものである。
先願発明1の「保護絶縁膜25」は,本件発明13の「前記上部電極上に形成され、前記上部電極を覆う絶縁層」に相当するから,本件発明13と先願発明1とは以下の点で相違する。
[相違点5]
本件発明13の「第1の電極層」の厚さは、2nm以上20nm以下であるのに対して,先願発明1の「上部密着膜16b」の厚さは35nm程度である点。
[相違点6]
本件発明13の「保護層」の厚さは,20nmより大きく1000nm以下であるのに対して,先願発明1の「上部電極膜27」,「応力均衡化膜14」及び「保護絶縁膜2」の厚さはそれぞれ,50nm程度,400nm程度及び5μm?10μm程度である点。
そして,上記「(ア)g」と同じ理由により,[相違点5]は,課題解決のための具体化手段における微差であるということはできない。
したがって,本件発明13は,先願発明1と同一ではなく,特許法第29条の2の規定に違反してされたものではない。

(カ) 本件発明14ないし19について
本件発明14ないし19は,請求項13を直接的に又は間接的に引用する発明であるから,上記「(オ)」と同様の理由により,本件発明14ないし19は,先願発明1と同一ではなく,特許法第29条の2の規定に違反してされたものではない。

第4 むすび
以上のとおりであるから、取消理由通知に記載した取消理由及び特許異議申立書に記載した特許異議申立理由によっては、本件請求項1ないし4,6ないし19に係る特許を取り消すことはできない。
また、他に本件請求項1ないし4,6ないし19に係る特許を取り消すべき理由を発見しない。
請求項5に係る発明は,訂正により,削除されたため,本件特許の請求項5に対して,特許異議申立人 浜俊彦 がした特許異議の申立てについては,対象となる請求項が存在しない。
よって、結論のとおり決定する。
 
発明の名称 (54)【発明の名称】
圧電素子および圧電素子の製造方法
【技術分野】
【0001】
この発明は、圧電素子および圧電素子の製造方法に関する。
【背景技術】
【0002】
従来、圧電素子が知られている。圧電素子は、たとえば、特開2015-026676号公報に開示されている。
【0003】
上記特開2015-026676号公報には、基板上に形成された下部電極と、下部電極上に形成された圧電層と、圧電層上に形成された上部電極とを備える圧電素子が開示されている。上記特開2015-026676号公報の圧電素子では、下部電極は、白金により形成された第1の電極と、SRO(ルテニウム酸ストロンチウム)により形成された第2の電極とを含んでいる。また、上部電極は、SROにより形成された第3の電極と、白金により形成された第4の電極とを含んでいる。また、第2の電極および第3の電極を成膜する際に、SROの結晶の配向を所望の配向にするために、300℃以上に基板を加熱した状態で成膜を行っている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2015-026676号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、上記特開2015-026676号公報のような従来の圧電素子では、交流電圧を所定時間印加すると圧電素子の圧電定数d_(31)(電極面に沿った方向に関する圧電定数)が低下するという不都合がある。このため、使用により圧電素子の性能が低下するという問題点がある。
【0006】
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、使用により性能が低下するのを抑制することが可能な圧電素子およびそのような圧電素子の製造方法を提供することである。
【課題を解決するための手段】
【0007】
上記課題を解決するために本願発明者が鋭意検討した結果、上部電極を、少なくとも圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第1電極層を含むように形成することによって、交流電圧を所定時間印加後も圧電素子の圧電定数d_(31)が低下するのを抑制することが可能であり、その結果、使用により圧電素子の性能が低下するのを抑制することが可能であることを見い出した。すなわち、この発明の第1の局面による圧電素子は、電子機器に組み込まれる圧電素子であって、基板上または下地膜上に形成された下部電極と、下部電極上に形成された圧電層と、圧電層上に形成された上部電極とを備え、上部電極は、少なくとも圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第1電極層と、第1電極層上に形成された第2電極層とを含み、下部電極は、圧電層との境界部が結晶化された金属酸化物により形成されており、第1電極層上には、20nmより大きく1000nm以下の厚さを有する保護層が設けられており、第1電極層の厚さは、2nm以上20nm以下である。なお、本発明の圧電素子は、圧電素子製造途中の中間製品を除く完成品としての圧電素子である。
【0008】
この発明の第1の局面による圧電素子では、上記のように、上部電極が、少なくとも圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第1電極層を含むことによって、交流電圧を所定時間印加後も圧電素子の圧電定数d_(31)が低下するのを抑制することができる。これにより、使用により圧電素子の性能が低下するのを抑制することができる。
また、上記第1の局面による圧電素子において、好ましくは、下部電極は、基板上または下地膜上に形成された第1下部電極層と、第1下部電極層上に形成され、第1下部電極層とは異なる材料により形成された第2下部電極層と、第2下部電極層上に形成され、結晶化された金属酸化物により形成され、圧電層に接する第3下部電極層とを含み、第2下部電極層の厚さは、第1下部電極層の厚さよりも大きい。
また、この場合、好ましくは、第1下部電極層は、チタンにより形成されており、第2下部電極層は、白金により形成されている。
【0009】
上記第1の局面による圧電素子において、好ましくは、第1電極層の金属酸化物は、ルテニウム酸ストロンチウムを含む。このように構成すれば、ルテニウム酸ストロンチウム(SRO)を含む第1電極層の圧電層との境界部をアモルファス状の部分を含むように形成することにより、金属酸化物により形成された圧電層から第2電極層に酸素が移動するのを効果的に抑制することができるので、交流電圧を所定時間印加後も圧電素子の圧電定数d_(31)が低下するのを効果的に抑制することができると考えられる。
【0010】
(削除)
【0011】
上記第1の局面による圧電素子において、好ましくは、第2電極層は、還元性のある金属原子を含む。このように構成すれば、上部電極に還元性のある金属原子を用いた場合でも、金属酸化物により形成された圧電層から第2電極層に酸素が移動するのを第1電極層により効果的に抑制することができる。
【0012】
上記第1の局面による圧電素子において、好ましくは、第1電極層上には、100nm以上の保護層が設けられている。このように構成すれば、アモルファス状の金属酸化物を含む第1電極層の割れを効果的に抑制することができる。
【0013】
この発明の第2の局面による圧電素子の製造方法は、基板上または下地膜上に下部電極を形成する工程と、下部電極上に圧電層を形成する工程と、圧電層上に上部電極を形成する工程とを備え、上部電極を形成する工程は、少なくとも圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第1電極層を形成する工程と、第1電極層の金属酸化物が結晶化する温度未満の温度条件下により、第1電極層上に第2電極層を形成する工程とを含み、下部電極を形成する工程は、圧電層との境界部を金属酸化物を結晶化して形成する工程を含み、第1電極層上に、20nmより大きく1000nm以下の厚さを有する保護層を形成する工程をさらに備え、第1電極層を形成する工程は、厚さが2nm以上20nm以下になるように前記第1電極層を形成する工程を含む。
【0014】
この発明の第2の局面による圧電素子の製造方法では、上記のように構成することによって、交流電圧を所定時間印加後も圧電素子の圧電定数d_(31)が低下するのを抑制することができる。これにより、使用により性能が低下するのを抑制することが可能な圧電素子を製造することができる。また、第1電極層の金属酸化物が結晶化する温度未満の温度条件下により上部電極を形成することにより、圧電素子の比誘電率が大きくなるのを抑制することができる。これにより、圧電素子の電気容量が大きくなるのに起因してノイズが発生するのを抑制することができるので、フィードバック制御により圧電素子を駆動させる場合でも精度よく制御することができる。
また、上記第2の局面による圧電素子の製造方法において、好ましくは、下部電極を形成する工程は、基板上または下地膜上に第1下部電極層を形成する工程と、第1下部電極層上に第1下部電極層とは異なる材料により第2下部電極層を形成する工程と、第2下部電極層上に金属酸化物を結晶化して圧電層に接する第3下部電極層を形成する工程とを含み、第2下部電極層を形成する工程では、第2下部電極層の厚さが第1下部電極層の厚さよりも大きくなるように第2下部電極層を形成する。
また、この場合、好ましくは、第1下部電極層は、チタンにより形成し、第2下部電極層は、白金により形成する。
【0015】
上記第2の局面による圧電素子の製造方法において、好ましくは、上部電極を形成する工程の後の全ての工程は、第1電極層の金属酸化物が結晶化する温度未満の温度条件下で行われるように構成されている。このように構成すれば、第1電極層の金属酸化物が後の工程において結晶化するのを防止することができる。
また、上記第2の局面による圧電素子の製造方法において、好ましくは、上部電極上に上部電極を覆うように絶縁層を形成する工程をさらに備える。
この発明の第3の局面による圧電素子は、電子機器に組み込まれる圧電素子であって、基板上または下地膜上に形成された下部電極と、下部電極上に形成された圧電層と、圧電層上に形成された上部電極と、上部電極上に形成され、上部電極を覆う絶縁層とを備え、上部電極は、少なくとも圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第1電極層と、第1電極層上に形成された第2電極層とを含み、下部電極は、圧電層との境界部が結晶化された金属酸化物により形成されており、第1電極層上には、20nmより大きく1000nm以下の厚さを有する保護層が設けられており、第1電極層の厚さは、2nm以上20nm以下である。
また、上記第3の局面による圧電素子において、好ましくは、下部電極は、基板上または下地膜上に形成された第1下部電極層と、第1下部電極層上に形成され、第1下部電極層とは異なる材料により形成された第2下部電極層と、第2下部電極層上に形成され、結晶化された金属酸化物により形成され、圧電層に接する第3下部電極層とを含み、第2下部電極層の厚さは、第1下部電極層の厚さよりも大きい。
また、この場合、好ましくは、第1下部電極層は、チタンにより形成されており、第2下部電極層は、白金により形成されている。
また、上記第3の局面による圧電素子において、好ましくは、上部電極上に沿って形成され、絶縁層とともに上部電極を覆う引出配線をさらに備える。
また、上記第3の局面による圧電素子において、好ましくは、絶縁層は、下部電極の上面と、圧電層の側面と、上部電極の上面とに沿って覆うように配置されている。
また、上記第3の局面による圧電素子において、好ましくは、絶縁層は、下部電極の上面と、圧電層の側面と、圧電層の縁部上面と、上部電極の上面とに沿って覆うように配置されている。
また、上記第3の局面による圧電素子において、好ましくは、絶縁層は、下部電極の上面と、圧電層の側面と、圧電層の縁部上面と、上部電極の上面とに沿って覆うように配置され、上部電極上に沿って形成され、絶縁層とともに上部電極を覆う引出配線をさらに備える。
【発明の効果】
【0016】
本発明によれば、上記のように、使用により性能が低下するのを抑制することが可能な圧電素子およびそのような圧電素子の製造方法を提供することができる。
【図面の簡単な説明】
【0017】
【図1】
本発明の一実施形態による圧電素子の全体を示した概略図である。
【図2】
本発明の一実施形態による圧電素子の要部を示した概略図である。
【図3】
実施例および比較例による圧電定数d_(31)の変化率を説明するための図である。
【図4】
実施例および比較例による成膜温度と比誘電率との関係を説明するための図である。
【発明を実施するための形態】
【0018】
以下、本発明の実施形態を図面に基づいて説明する。
【0019】
(圧電素子の構成)
図1および図2を参照して、本発明の一実施形態による圧電素子100の構成について説明する。
【0020】
本発明の一実施形態による圧電素子100は、アクチュエータとして用いられるように構成されている。たとえば、圧電素子100は、フィードバック制御を行って駆動するアクチュエータとして用いられる。図1に示すように、圧電素子100は、基板1と、下部電極2と、圧電層3と、上部電極4と、絶縁層5と、引出配線6とを備えている。なお、絶縁層5および引出配線6は、特許請求の範囲の「保護層」の一例である。
【0021】
図2に示すように、基板1は、シリコン基板11と、シリコン基板11上に形成されたSiO_(2)からなるシリコン酸化層12とを含んでいる。シリコン酸化層12は、シリコン基板11を熱酸化することによりシリコン基板11の表面に形成される。基板1は、たとえば、約300μm以上約725μm以下の厚みを有する。シリコン酸化層12は、たとえば、約100nm以上約500nm以下の厚みを有する。
【0022】
下部電極2は、基板1上に形成されている。また、下部電極2は、第1下部電極層21と、第2下部電極層22と、第3下部電極層23とを含んでいる。具体的には、下部電極2は、基板1側から順に、第1下部電極層21、第2下部電極層22、第3下部電極層23が積層されて形成されている。第1下部電極層21は、チタン(Ti)により形成されている。また、第1下部電極層21は、たとえば、約1nm以上約20nm以下の厚みを有する。第2下部電極層22は、白金(Pt)により形成されている。また、第2下部電極層22は、たとえば、約50nm以上約200nm以下の厚みを有する。
【0023】
第3下部電極層23は、金属酸化物により形成されている。たとえば、第3下部電極層23は、ルテニウム酸ストロンチウム(SRO)、ニッケル酸リチウム(LNO)、酸化ルテニウム(RuOx)、酸化イリジウム(IrOx)、LaSrCoO_(3)などにより形成されている。また、第3下部電極層23の金属酸化物は、結晶化されている。つまり、第3下部電極層23は、圧電層3の結晶配向を所望の配向にするためのシードレイヤー(種結晶層)としての機能を有する。また、第3下部電極層23は、たとえば、約2nm以上約40nm以下の厚みを有する。
【0024】
圧電層3は、下部電極2上に形成されている。圧電層3は、電圧が印加されることにより、変形するように構成されている。圧電層3は、強誘電体により形成されている。たとえば、圧電層3は、チタン酸ジルコン酸鉛(PZT(Pb(Zr,Ti)O_(3)))、チタン酸ビスマス(BTO(Bi_(4)Ti_(3)O_(12)))、チタン酸ビスマスランタン(BLT((Bi,La)_(4)Ti_(3)O_(12)))、タンタル酸ストロンチウムビスマス(SBT(SrBi_(2)Ta_(2)O_(9)))、チタン酸ジルコン酸ランタン鉛(PLZT((PbLa)(ZrTi)O_(3)))などにより形成されている。また、圧電層3は、たとえば、約0.75μm以上約5μm以下の厚みを有する。
【0025】
上部電極4は、圧電層3上に形成されている。また、上部電極4は、第1上部電極層41と、第2上部電極層42と、第3上部電極層43とを含んでいる。具体的には、上部電極4は、圧電層3側から順に、第1上部電極層41、第2上部電極層42、第3上部電極層43が積層されて形成されている。なお、第1上部電極層41、第2上部電極層42および第3上部電極層43は、それぞれ、特許請求の範囲の「第1電極層」、「第2電極層」および「第3電極層」の一例である。また、第2上部電極層42および第3上部電極層43は、それぞれ、特許請求の範囲の「保護層」の一例である。
【0026】
ここで、本実施形態では、第1上部電極層41は、金属酸化物により形成されている。たとえば、第1上部電極層41は、ルテニウム酸ストロンチウム(SRO)、ニッケル酸リチウム(LNO)、酸化ルテニウム(RuOx)、酸化イリジウム(IrOx)、LaSrCoO_(3)などにより形成されている。また、第1上部電極層41の金属酸化物は、アモルファス状(非結晶状態)である。つまり、第1上部電極層41は、少なくとも圧電層3との境界部がアモルファス状の部分を含む金属酸化物により形成されている。また、第1上部電極層41は、第2上部電極層42と圧電層3との反応を抑制するために設けられている。具体的には、第1上部電極層41は、圧電層3の酸素が第2上部電極層42に移動するのを抑制するバリア層としての機能を有する。
【0027】
また、第1上部電極層41は、保護層の厚さが薄い場合(たとえば、保護層の厚さが約20nm以上約100nm以下の場合)には、たとえば、約2nm以上約10nm以下の厚さに形成することが好ましい。つまり、第2上部電極層42としてTiを設ける場合、第1上部電極層41の厚さが約2nmより小さいと、Tiによる圧電層3(たとえば、PZT)からの脱酸素を防止することができない。また、第1上部電極層41の厚さが約10nmより大きいと、第1上部電極層41が割れる可能性が高くなる。さらに、第1上部電極層41は、約2nm以上約5nm以下の厚さに形成することがより好ましく、約5nm以下にすることで割れの発生がより低減される。なお、保護層は、第1上部電極層41よりも上層の層である。つまり、保護層は、第2上部電極層42、第3上部電極層43、絶縁層5および引出配線6を含む。
【0028】
また、第1上部電極層41は、保護層の厚さが厚い場合(たとえば、保護層の厚さが約20nmより大きく約1000nm以下の場合)には、たとえば、約2nm以上約40nm以下の厚さに形成することが好ましい。つまり、第1上部電極層41の厚さが約40nmより大きいと、保護層を厚くした場合でも割れる可能性が高くなる。さらに、第1上部電極層41は、約2nm以上約20nm以下の厚さに形成することがより好ましく、約20nm以下にすることで割れの発生がより低減される。また、第1上部電極層41は、第2上部電極層42としてTiを設ける場合、厚さが第2上部電極層42の厚さよりも大きくなるように形成されている。
【0029】
第2上部電極層42は、チタン(Ti)により形成されてる。また、Tiにより形成された第2上部電極層42は、密着層としての役割を有している。特に、第3上部電極層43に金(Au)を用いる場合には密着層として効果的に機能する。また、第2上部電極層42は、たとえば、約1nm以上約20nm以下の厚みを有する。第3上部電極層43は、金(Au)により形成されている。また、第3上部電極層43は、たとえば、約50nm以上約500nm以下の厚みを有する。
【0030】
絶縁層5は、図1に示すように、下部電極2と引出配線6とを電気的に絶縁するために設けられている。また、絶縁層5は、下部電極2、圧電層3および上部電極4を覆うように配置されている。絶縁層5は、たとえば、シリコン酸化物(SiO_(2))により形成されている。
【0031】
引出配線6は、上部電極4に電力を供給可能なように接続されている。具体的には、引出配線6は、絶縁層5の空いた部分において、上部電極4を覆うように接続されている。つまり、上部電極4は、絶縁層5および引出配線6により、覆われている。言い換えると、絶縁層5および引出配線6は、圧電素子100に電圧を印加した際に、上部電極4にクラックが発生するのを抑制する保護膜としての機能を有する。
【0032】
(圧電素子の製造方法)
【0033】
次に、圧電素子100の製造方法について説明する。
【0034】
圧電素子100の製造方法は、基板1の表面を熱酸化する工程と、基板1上に下部電極2を形成する工程と、下部電極2上に圧電層3を形成する工程と、圧電層3上に上部電極4を形成する工程と、上部電極4上に絶縁層5および引出配線6を形成する工程とを備えている。
【0035】
基板1の表面を熱酸化する工程は、基板1を構成するシリコン(Si)基板11が約700℃の温度で熱酸化されて、シリコン基板11の表面にSiO_(2)からなるシリコン酸化層12が形成される。基板1上に下部電極2を形成する工程では、スパッタリングにより、下部電極2の第1下部電極層21、第2下部電極層22および第3下部電極層23が順次積層される。この際、基板1は、約500℃に加熱される。これにより、第3下部電極層23の金属酸化物が結晶化される。
【0036】
下部電極2上に圧電層3を形成する工程では、スパッタリングにより、下部電極2の第3下部電極層23上に、強誘電体材料が積層される。この際、基板1は、約500℃に加熱される。これにより、圧電層3として、ペロブスカイト構造を有する結晶が積層される。
【0037】
圧電層3上に上部電極4を形成する工程は、少なくとも圧電層3との境界部がアモルファス状の部分を含む金属酸化物により形成された第1上部電極層41を形成する工程と、第1上部電極層41の金属酸化物が結晶化する温度未満の温度条件下により、第1上部電極層41上に第2上部電極層42を形成する工程と、第1上部電極層41の金属酸化物が結晶化する温度未満の温度条件下により、第2上部電極層42上に第3上部電極層43を形成する工程とを含んでいる。
【0038】
圧電層3上に上部電極4を形成する工程では、スパッタリングにより、上部電極4の第1上部電極層41、第2上部電極層42および第3上部電極層43が順次積層される。この際、基板1は、加熱されない。つまり、圧電層3上に上部電極4を形成する工程は、約80℃以下で行われる。これにより、第1上部電極層41の金属酸化物は、結晶化せずにアモルファス状となる。なお、以降の工程においても、第1上部電極層41の金属酸化物が結晶化するような熱(たとえば、300℃以上の熱)は加えられないように構成されている。つまり、上部電極4を形成する工程の後の全ての工程は、第1上部電極層41の金属酸化物が結晶化する温度未満の温度条件下で行われるように構成されている。
【0039】
上部電極4上に絶縁層5および引出配線6を形成する工程では、上部電極4上に、絶縁層5が形成される。そして、絶縁層5上に、引出配線6が形成される。これらにより、圧電素子100が製造される。なお、圧電素子100が電子機器に組み込まれて電子機器が製造される際、および、電気機器に組み込まれた圧電素子100が駆動される際も、第1上部電極層41の金属酸化物が結晶化する温度以上にならないように製造または駆動される。
【0040】
(実施形態の効果)
本実施形態では、以下のような効果を得ることができる。
【0041】
本実施形態では、上記のように、上部電極4が、少なくとも圧電層3との境界部がアモルファス状の部分を含む金属酸化物により形成された第1上部電極層41を含むことによって、交流電圧を所定時間印加後も圧電素子100の圧電定数d_(31)が低下するのを抑制することができる。これにより、使用により圧電素子100の性能が低下するのを抑制することができる。
【0042】
また、本実施形態では、上記のように、第1上部電極層41の金属酸化物は、ルテニウム酸ストロンチウムを含む。これにより、ルテニウム酸ストロンチウム(SRO)を含む第1上部電極層41の圧電層3との境界部をアモルファス状の部分を含むように形成することにより、圧電素子100に電圧を印加して駆動する際、第1上部電極層41と圧電層3とが反応して圧電素子100の圧電定数d_(31)が低下するのを抑制することができると考えられる。また、圧電素子100の誘電率の上昇も抑制することができる。さらに、金属酸化物により形成された圧電層3から第2上部電極層42に酸素が移動するのを効果的に抑制することができるので、交流電圧を所定時間印加後も圧電素子100の圧電定数d_(31)が低下するのを効果的に抑制することができると考えられる。
【0043】
また、本実施形態では、上記のように、第1上部電極層41の厚さを、第2上部電極層42の厚さよりも大きくなるように形成する。これにより、圧電層3と第2上部電極層42との間に形成された第1上部電極層41の厚みを大きくすることができるので、金属酸化物により形成された圧電層3から第2上部電極層42に酸素が移動するのを効果的に抑制することができる。
【0044】
また、本実施形態では、上記のように、第1上部電極層41の厚さを、2nm以上40nm以下に形成する。これにより、第1上部電極層41の厚さを2nm以上にすることにより、金属酸化物により形成された圧電層3から第2上部電極層42に酸素が移動するのを効果的に抑制することができる。また、第1上部電極層41の厚さを40nm以下にすることにより、アモルファス状の金属酸化物を含む第1上部電極層41の割れの発生を抑制することができる。
【0045】
また、本実施形態では、上記のように、上部電極4の第2上部電極層42を、たとえば、還元性のあるチタンにより形成する。これにより、上部電極4に還元性のあるチタンを用いた場合でも、金属酸化物により形成された圧電層3から第2上部電極層42に酸素が移動するのを第1上部電極層41により効果的に抑制することができる。また、還元性のある元素を含む第2上部電極層42としては、上述のチタン以外にクロムやタングステンやこれらの化合物などを用いることができる。
【0046】
また、本実施形態では、上記のように、第1上部電極層41上に、100nm以上の保護層を設ける。これにより、アモルファス状の金属酸化物を含む第1上部電極層41の割れを効果的に抑制することができる。
【0047】
(実施例の説明)
次に、図3および図4を参照して、本実施形態による圧電素子100の評価を行った実験結果(実施例)について説明する。なお、図3および図4に示す実施例では、上部電極4の第1上部電極層41は、SROにより形成されている。
【0048】
まず、図3に示すAC電圧印加時の圧電定数d_(31)の変化率について説明する。実施例の圧電素子は、上部電極がアモルファス状の金属酸化物電極(第1上部電極層41)と、金属電極(第2上部電極層42および第3上部電極層43)とを含んでいる。比較例1の圧電素子は、上部電極が結晶化した金属酸化物電極と、金属電極とを含んでいる。比較例2の圧電素子は、上部電極として金属電極のみを用いている。その他の構成は、実施例、比較例1および比較例2とも同じ条件である。
【0049】
また、実施例、比較例1および比較例2では、圧電素子に0-45Vの500Hzの正弦波のAC電圧(交流電圧)を印加した。AC電圧印加後の各時間毎に圧電定数d_(31)(電極面に沿った方向に関する圧電定数)を測定し、AC電圧印加前の値を基準(100%)として、それぞれ変化率を算出した。
【0050】
図3に示すように、実施例では、AC電圧印加直後から、5時間経過後までの間、圧電定数d_(31)は、略変化していない。比較例1では、AC電圧印加後3時間経過後から圧電定数d_(31)が低下している。比較例2では、AC電圧印加直後から、圧電定数d_(31)が低下し、1時間経過後測定不能となった。上記のように、上部電極の金属酸化物電極をアモルファス状にすることにより、AC電圧を所定時間印加後も圧電素子の圧電定数d_(31)が低下するのを抑制することが可能であることが分かった。これにより、使用により圧電素子の性能が低下するのを抑制することが可能であることが分かった。
【0051】
次に、図4に示す酸化物電極成膜温度と比誘電率との関係について説明する。実施例の圧電素子は、上部電極の金属酸化物電極(第1上部電極層41)を約25℃の温度で成膜した。比較例3の圧電素子は、上部電極の金属酸化物電極を約450℃で成膜した。比較例4の圧電素子は、上部電極の金属酸化物電極を約500℃で成膜した。
【0052】
図4に示すように、実施例では、比誘電率が約880であった。比較例3では、比誘電率が約1050であった。比較例4では、比誘電率が約1650であった。つまり、金属酸化物電極が結晶化している比較例3および4では、比誘電率が大きくなっていることが分かる。また、上部電極の金属酸化物電極をアモルファス状にすることにより、比誘電率が大きくなるのを抑制することが可能であることが分かった。
【0053】
(変形例)
なお、今回開示された実施形態および実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態および実施例の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更(変形例)が含まれる。
【0054】
たとえば、上記実施形態では、本発明の圧電素子をアクチュエータとして用いる構成の例を示したが、本発明はこれに限られない。本発明では、圧電素子をアクチュエータ以外の電圧を力に変換する装置として用いてもよい。また、圧電素子を、力を電圧に変換する装置として用いてもよい。たとえば、圧電素子をセンサとして用いてもよい。
【0055】
また、上記実施形態では、基板上に下部電極を形成する構成の例を示したが、本発明はこれに限られない。本発明では、基板上に下地膜を設け、下地膜上に下部電極を形成してもよい。
【0056】
また、上記実施形態では、上部電極の第1上部電極層(第1電極層)がアモルファス状の金属酸化物により形成されている構成の例を示したが、本発明はこれに限られない。本発明では、上部電極の第1電極層は、少なくとも圧電層との境界部がアモルファス状の金属酸化物の部分を含んでいればよい。
【0057】
また、上記実施形態では、上部電極の第1上部電極層(第1電極層)がアモルファス状の金属酸化物により形成されている構成の例を示したが、本発明はこれに限られない。本発明では、レーザ照射により熱を加えて、上部電極の第1電極層の一部を局所的に結晶化してもよい。これにより、圧電素子の駆動時に上部電極にクラックが生じるのを効果的に抑制することが可能である。
【0058】
また、上記実施形態では、上部電極の第2上部電極層(第2電極層)をチタン(Ti)により形成する構成の例を示したが、本発明はこれに限られない。本発明では、上部電極の第2電極層をチタン以外により形成してもよい。たとえば、上部電極の第2電極層を白金(Pt)により形成してもよい。また、上部電極層として、圧電層側から順に、SRO層、PT層を設けてもよい。また、上部電極として、圧電層側から順に、SRO層、PT層、Ti層、Au層を設けてもよい。また、上部電極として、圧電層側から順に、SRO層、Ti層、Au層を設けてもよい。また、上部電極として、圧電層側から順に、SRO層、PT層、Au層を設けてもよい。
【符号の説明】
【0059】
1 基板
2 下部電極
3 圧電層
4 上部電極
5 絶縁層(保護層)
6 引出配線(保護層)
41 第1上部電極層(第1電極層)
42 第2上部電極層(第2電極層、保護層)
43 第3上部電極層(第3電極層、保護層)
100 圧電素子
(57)【特許請求の範囲】
【請求項1】
電子機器に組み込まれる圧電素子であって、
基板上または下地膜上に形成された下部電極と、
前記下部電極上に形成された圧電層と、
前記圧電層上に形成された上部電極とを備え、
前記上部電極は、少なくとも前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第1電極層と、前記第1電極層上に形成された第2電極層とを含み、
前記下部電極は、前記圧電層との境界部が結晶化された金属酸化物により形成されており、
前記第1電極層上には、20nmより大きく1000nm以下の厚さを有する保護層が設けられており、
前記第1電極層の厚さは、2nm以上20nm以下である、圧電素子。
【請求項2】
前記下部電極は、前記基板上または前記下地膜上に形成された第1下部電極層と、前記第1下部電極層上に形成され、前記第1下部電極層とは異なる材料により形成された第2下部電極層と、前記第2下部電極層上に形成され、結晶化された金属酸化物により形成され、前記圧電層に接する第3下部電極層とを含み、
前記第2下部電極層の厚さは、前記第1下部電極層の厚さよりも大きい、請求項1に記載の圧電素子。
【請求項3】
前記第1下部電極層は、チタンにより形成されており、
前記第2下部電極層は、白金により形成されている、請求項2に記載の圧電素子。
【請求項4】
前記第1電極層の金属酸化物は、ルテニウム酸ストロンチウムを含む、請求項1?3のいずれか1項に記載の圧電素子。
【請求項5】
(削除)
【請求項6】
前記第2電極層は、還元性のある金属原子を含む、請求項1?4のいずれか1項に記載の圧電素子。
【請求項7】
前記第1電極層上には、100nm以上の保護層が設けられている、請求項1、2、3、4または6に記載の圧電素子。
【請求項8】
基板上または下地膜上に下部電極を形成する工程と、
前記下部電極上に圧電層を形成する工程と、
前記圧電層上に上部電極を形成する工程とを備え、
前記上部電極を形成する工程は、少なくとも前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第1電極層を形成する工程と、前記第1電極層の前記金属酸化物が結晶化する温度未満の温度条件下により、前記第1電極層上に第2電極層を形成する工程とを含み、
前記下部電極を形成する工程は、前記圧電層との境界部を金属酸化物を結晶化して形成する工程を含み、
前記第1電極層上に、20nmより大きく1000nm以下の厚さを有する保護層を形成する工程をさらに備え、
前記第1電極層を形成する工程は、厚さが2nm以上20nm以下になるように前記第1電極層を形成する工程を含む、圧電素子の製造方法。
【請求項9】
前記下部電極を形成する工程は、前記基板上または前記下地膜上に第1下部電極層を形成する工程と、前記第1下部電極層上に前記第1下部電極層とは異なる材料により第2下部電極層を形成する工程と、前記第2下部電極層上に金属酸化物を結晶化して前記圧電層に接する第3下部電極層を形成する工程とを含み、
前記第2下部電極層を形成する工程では、前記第2下部電極層の厚さが前記第1下部電極層の厚さよりも大きくなるように前記第2下部電極層を形成する、請求項8に記載の圧電素子の製造方法。
【請求項10】
前記第1下部電極層は、チタンにより形成し、
前記第2下部電極層は、白金により形成する、請求項9に記載の圧電素子の製造方法。
【請求項11】
前記上部電極を形成する工程の後の全ての工程は、前記第1電極層の前記金属酸化物が結晶化する温度未満の温度条件下で行われるように構成されている、請求項8?10のいずれか1項に記載の圧電素子の製造方法。
【請求項12】
前記上部電極上に前記上部電極を覆うように絶縁層を形成する工程をさらに備える、請求項8?11のいずれか1項に記載の圧電素子の製造方法。
【請求項13】
電子機器に組み込まれる圧電素子であって、
基板上または下地膜上に形成された下部電極と、
前記下部電極上に形成された圧電層と、
前記圧電層上に形成された上部電極と、
前記上部電極上に形成され、前記上部電極を覆う絶縁層とを備え、
前記上部電極は、少なくとも前記圧電層との境界部がアモルファス状の部分を含む金属酸化物により形成された第1電極層と、前記第1電極層上に形成された第2電極層とを含み、
前記下部電極は、前記圧電層との境界部が結晶化された金属酸化物により形成されており、
前記第1電極層上には、20nmより大きく1000nm以下の厚さを有する保護層が設けられており、
前記第1電極層の厚さは、2nm以上20nm以下である、圧電素子。
【請求項14】
前記下部電極は、前記基板上または前記下地膜上に形成された第1下部電極層と、前記第1下部電極層上に形成され、前記第1下部電極層とは異なる材料により形成された第2下部電極層と、前記第2下部電極層上に形成され、結晶化された金属酸化物により形成され、前記圧電層に接する第3下部電極層とを含み、
前記第2下部電極層の厚さは、前記第1下部電極層の厚さよりも大きい、請求項13に記載の圧電素子。
【請求項15】
前記第1下部電極層は、チタンにより形成されており、
前記第2下部電極層は、白金により形成されている、請求項14に記載の圧電素子。
【請求項16】
前記上部電極上に沿って形成され、前記絶縁層とともに前記上部電極を覆う引出配線をさらに備える、請求項13?15のいずれか1項に記載の圧電素子。
【請求項17】
前記絶縁層は、前記下部電極の上面と、前記圧電層の側面と、前記上部電極の上面とに沿って覆うように配置されている、請求項13?16のいずれか1項に記載の圧電素子。
【請求項18】
前記絶縁層は、前記下部電極の上面と、前記圧電層の側面と、前記圧電層の縁部上面と、前記上部電極の上面とに沿って覆うように配置されている、請求項13?17のいずれか1項に記載の圧電素子。
【請求項19】
前記絶縁層は、前記下部電極の上面と、前記圧電層の側面と、前記圧電層の縁部上面と、前記上部電極の上面とに沿って覆うように配置され、
前記上部電極上に沿って形成され、前記絶縁層とともに前記上部電極を覆う引出配線をさらに備える、請求項13?18のいずれか1項に記載の圧電素子。
 
訂正の要旨 審決(決定)の【理由】欄参照。
異議決定日 2018-07-31 
出願番号 特願2016-575257(P2016-575257)
審決分類 P 1 651・ 113- YAA (H01L)
最終処分 維持  
前審関与審査官 加藤 俊哉  
特許庁審判長 飯田 清司
特許庁審判官 小田 浩
加藤 浩一
登録日 2017-04-21 
登録番号 特許第6130085号(P6130085)
権利者 住友精密工業株式会社
発明の名称 圧電素子および圧電素子の製造方法  
代理人 宮園 博一  
代理人 宮園 博一  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ