ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 取り消して特許、登録 G09G 審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 G09G |
|---|---|
| 管理番号 | 1347477 |
| 審判番号 | 不服2017-17022 |
| 総通号数 | 230 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2019-02-22 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2017-11-16 |
| 確定日 | 2019-01-22 |
| 事件の表示 | 特願2015-540117「アクティブマトリックスディスプレイのデジタル駆動」拒絶査定不服審判事件〔平成26年 5月 8日国際公開、WO2014/068017、平成28年 1月14日国内公表、特表2016-500850、請求項の数(19)〕について、次のとおり審決する。 |
| 結論 | 原査定を取り消す。 本願の発明は、特許すべきものとする。 |
| 理由 |
第1 手続の経緯 本願は、2013年10月30日(パリ条約による優先権主張 2012年11月1日(以下、「優先日」という。) 米国)を国際出願日とする出願であって、平成29年4月20日付け拒絶理由通知に対して、平成29年6月5日付けで手続補正がなされたが、平成29年7月31日付けで拒絶査定(謄本送達日 平成29年8月8日)(以下、「原査定」という。)がなされ、これに対し、平成29年11月16日に拒絶査定不服審判が請求され、同時に手続補正がなされたものである。 その後、当審において平成30年8月17日付けで拒絶理由(以下、「当審拒絶理由」という。)が通知され、平成30年10月12日付けで手続補正がなされたものである。 第2 本願発明 本願の請求項1-19に係る発明(以下、それぞれ「本願発明1」-「本願発明19」という。)は、平成30年10月12日付けの手続補正で補正された特許請求の範囲の請求項1-19に記載された事項により特定される発明であり、本願発明1、14は以下のとおりのものである。 「【請求項1】 所定のフレームレートでアクティブマトリックスディスプレイ(55)をデジタル駆動するための方法であって、 上記アクティブマトリックスディスプレイ(55)は複数の行及び複数の列で論理的に編成された複数の画素を備え、 上記方法は、 nビットデジタル画像コードにより画像フレーム内で表示すべき画像の複数の画素のそれぞれを表現するステップと、 上記画像フレームを自然数のサブフレームに分割するステップと、 各サブフレーム内で、上記複数の行のうちの少なくとも1つを2回連続的に選択するステップとを含み、 第1の選択において、上記nビットデジタル画像コードの第1の所定ビットに対応する第1のデジタルコードが上記選択された行に書き込まれ、第2の選択において、上記nビットデジタル画像コードの第2の所定ビットに対応する第2のデジタルコードが上記選択された行に書き込まれ、上記第2の選択と上記第1の選択との間に所定の時間遅延が存在する方法。」 「【請求項14】 所定のフレームレートでアクティブマトリックスディスプレイ(55)を駆動するためのデジタル駆動回路であって、 上記アクティブマトリックスディスプレイ(55)は、表示すべき画像の続くフレームを表示するように、複数の行及び複数の列で論理的に編成された複数の画素を備え、上記画像は各画素に対してnビットデジタル画像コードにより表現され、 上記デジタル駆動回路は、 上記複数の行を連続的に選択するためのデジタル選択線駆動回路(51)と、 上記nビットデジタル画像コードを選択された行における対応する画素に書き込むためのデジタルデータ線駆動回路(52)とを備え、 上記デジタル選択線駆動回路(51)は、第1の選択において、上記nビットデジタル画像コードの第1の所定ビットに対応する第1のデジタルコードを当該選択された行に書き込み、第2の選択において、上記nビットデジタル画像コードの第2の所定ビットに対応する第2のデジタルコードを当該選択された行に書き込むように、上記複数の行のうちの少なくとも1つを1つのサブフレーム内で2回連続的に選択し、 上記第2の選択と上記第1の選択との間に所定の時間遅延が存在するように構成されるデジタル駆動回路。」 本願発明2-13は、本願発明1を減縮した発明である。 本願発明15-19は、本願発明14を減縮した発明である。 第3 引用文献、引用発明等 1 引用文献1について 原査定の拒絶の理由に引用された引用文献1(特開2006-209093号公報)には、図面とともに、次の事項が記載されている(下線は、当審で付与したものである。以下同様。)。 「【0001】 本発明は表示装置およびその駆動方法、特に時間階調方式を適用した表示装置に関する。 【背景技術】 【0002】 近年、画素を発光ダイオード(LED)などの発光素子で形成した、いわゆる自発光型の表示装置が注目を浴びている。このような自発光型の表示装置に用いられる発光素子としては、有機発光ダイオード(OLED(Oｒganic Lighｔ Emiｔｔing Diｏde)、有機EL素子、エレクトロルミネッセンス(Elecｔｒｏ Lｕmineｓcence:EL)素子などとも言う)が注目を集めており、ELディスプレイなどに用いられるようになってきている。OLEDなどの発光素子は自発光型であるため、液晶ディスプレイに比べて画素の視認性が高く、バックライトが不要で応答速度が速い等の利点がある。また発光素子の輝度は、そこを流れる電流値によって制御される。 【0003】 このような表示装置の発光階調を制御する駆動方式として、デジタル階調方式とアナログ階調方式とがある。デジタル階調方式はデジタル制御で発光素子をオンオフさせ、階調を表現している。一方、アナログ階調方式には、発光素子の発光強度をアナログ制御する方式と発光素子の発光時間をアナログ制御する方式がある。 【0004】 デジタル階調方式の場合、発光・非発光の2状態しかないため、このままでは、2階調しか表現できない。そこで、別の手法を組み合わせて、多階調化を図ることが行われている。多階調化のための手法としては、時間階調法を用いられることが多い。 【0005】 デジタル制御で画素の表示状態を制御して、時間階調を組み合わせて階調を表現するディスプレイとしては、デジタル階調方式を用いた有機ELディスプレイの他にも、いくつか存在する。例としては、プラズマディスプレイなどがある。 【0006】 時間階調法とは、発光している期間の長さや、発光した回数を制御して、階調を表現する方法である。つまり、1フレーム期間を複数のサブフレーム期間に分割し、各サブフレームに、発光回数や発光時間などの重み付けを行い、重み付けの総量(発光回数の総和や、発光時間の総和)を階調ごとに差を付けることによって、階調を表現している。このような時間階調法を用いると、疑似輪郭(または偽輪郭)などと呼ばれる表示不良を起こすことが知られており、その対策が検討されている(特許文献1?特許文献7参照)。」 「【0025】 (実施の形態1) まずここでは、例として、5ビットで階調を表現する場合について考える。つまり、32階調の場合について述べる。まず、表現したい階調(ここでは5ビット)を上位ビットと下位ビットとに分ける。ここでは例として、上位ビットを3ビット、下位ビットを2ビットとする。 【0026】 本発明では、階調を分割した各々の領域(ここでは上位ビットおよび下位ビット)においては、各サブフレームにおける点灯期間(または、ある時間における点灯回数)を順次足し合わせていくことにより、階調を表現する。つまり、階調が大きくなるにしたがって、点灯するサブフレームが増えていくようにする。そのため、小さい階調において点灯しているサブフレームは、大きい階調においても点灯していることになる。このような階調方式を、重ね合わせ時間階調方式と呼ぶことにする。この重ね合わせ時間階調方式を、階調を分割した領域の各々において、適用する。これにより、全体の階調を表現する。 【0027】 次に、具体例として、各階調におけるサブフレームの選択方法、つまり、各階調において各々のサブフレームを点灯させるのかどうかについて述べる。図1に、5ビットで階調を表現して、上位ビットを3ビット、下位ビットを2ビットとした場合のサブフレームの選択方法について示す。上位ビットは、サブフレーム数は7個(SF1?SF7)である。これにより、3ビットつまり8階調を表現することが出来る。点灯期間の長さは全て4であるとする。ここで、階調数の1と点灯期間の長さの1とが対応するものとする。下位ビットは、サブフレーム数は3個(SF8?SF10)である。これにより、2ビットつまり4階調を表現することが出来る。点灯期間の長さは全て1であるとする。このように、上位ビットを7個のサブフレーム、下位ビットを3個のサブフレーム、合計サブフレーム数10個で、5ビットの階調を表現することが出来る。」  図1 「【0103】 (実施の形態2) 本実施の形態では、タイミングチャートの例について述べる。サブフレームの選択方法は、一例として、図1のものを用いることにするが、これに限定されず、他のサブフレームの選択方法や他の階調数などにも容易に適用可能である。 【0104】 また、サブフレームが出現する順番は、一例として、SF1、SF8、SF2、SF9、SF3、SF10、SF4、SF5、SF6、SF7であるとするが、これに限定されず、他の順番にも容易に適用可能である。 【0105】 まず、画素に信号を書き込む期間と点灯する期間とが分離されている場合のタイミングチャートを図14に示す。まず、信号書き込み期間において、1画面分の信号を全画素に入力する。この間は、画素は点灯しない。信号書き込み期間が終了したのち、点灯期間が始まり、画素が点灯する。そのときの点灯期間の長さは、4である。次に、次のサブフレームが始まり、信号書き込み期間において、1画面分の信号を全画素に入力する。この間は、画素は点灯しない。信号書き込み期間が終了したのち、点灯期間が始まり、画素が点灯する。そのときの点灯期間の長さは、1である。 【0106】 同様のことを繰り返すことにより、点灯期間の長さが、4、1、4、1、4、1、4、4、4、4という順序で配置される。」 「【0108】 また、この駆動方法は、ELディスプレイ(有機ELディスプレイ、無機ELディスプレイ又は無機材料と有機材料とを含む素子からなるディスプレイなど)やフィールドエミッションディスプレイやデジタル・マイクロミラー・デバイス(DMD)を用いたディスプレイなどに適用することも好適である。 【0109】 その場合の画素構成を図15に示す。ゲート線1507を選択して、選択トランジスタ1501をオン状態にして、信号線1505から信号を保持容量1502に入力する。すると、その信号に応じて、駆動トランジスタ1503の電流が制御され、第1電源線1506から、表示素子1504を通って、第2電源線1508に電流が流れる。」  図14 段落【0105】及び図14から、最初のサブフレームの信号書き込み期間において、1画面分の信号を全画素に入力し、次に、次のサブフレームが始まり、信号書き込み期間において、1画面分の信号を全画素に入力することが、読み取れる。 したがって、上記記載より、引用文献1には、次の発明(以下、「引用発明」という。)が記載されている(括弧内は、認定に用いた引用文献1の記載箇所を示す。)。 「1フレーム期間を複数のサブフレーム期間に分割し、各サブフレームに、発光時間の重み付けを行い、発光時間の総和を階調ごとに差を付けることによって、階調を表現している時間階調法が用いられるデジタル階調方式を用いた有機ELディスプレイ(【0004】-【0006】)の駆動方法であって(【0001】)、 5ビットで階調を表現して、上位ビットを3ビット、下位ビットを2ビットとした場合のサブフレームの選択方法で(【0027】)、 階調を分割した上位ビットおよび下位ビットにおいては、各サブフレームにおける点灯期間を順次足し合わせていくことにより、階調を表現するもので(【0026】)、 上位ビットは、サブフレーム数は7個(SF1?SF7)であり、3ビットつまり8階調を表現することができ、点灯期間の長さは全て4であり、 下位ビットは、サブフレーム数は3個(SF8?SF10)であり、2ビットつまり4階調を表現することができ、点灯期間の長さは全て1であり(【0027】)、 1フレーム期間にサブフレームが出現する順番は、SF1、SF8、SF2、SF9、SF3、SF10、SF4、SF5、SF6、SF7であり(【0006】、【0104】)、 信号は画素に、ゲート線1507を選択して入力するものであり(【0109】)、 最初のサブフレームの信号書き込み期間において、1画面分の信号を全画素に入力し、信号書き込み期間が終了したのち、点灯期間が始まり、点灯期間の長さ4にわたり画素が点灯し、 次に、次のサブフレームが始まり、信号書き込み期間において、1画面分の信号を全画素に入力し、信号書き込み期間が終了したのち、点灯期間が始まり、点灯期間の長さ1にわたり画素が点灯し(【0105】、図14)、 同様のことを繰り返すことにより、点灯期間の長さが、4、1、4、1、4、1、4、4、4、4という順序で配置される方法(【0106】)。」 2 引用文献2について 原査定の拒絶の理由に引用された引用文献2(特開平10-222121号公報)には、図面とともに、次の事項が記載されている。 「【0001】 【発明の属する技術分野】本発明は、画像表示装置および画像表示方法に係り、さらに詳しくは、階調表示を行うマトリックス型の画像表示装置および画像表示方法の改良に関するものである。」 「【0046】次に、この画像表示装置により2^(8)階調表示を行う動作について、図2を用いてさらに具体的に説明する。図2は、タイミングテーブルの一例を示した図表であり、表示部10の各画素について、各階調レベル毎の書き込み及び消去のタイミングの一例が、横方向に階調レベルをとり、縦方向に走査ラインをとって、タイミング番号により示されている。なお、この図表中では、タイミング番号が3桁の8進数で表記されている。また、本明細書において_((7))、_((8))、_((10))を付した数値は、それぞれ7進数、8進数、10進数により表記されていることを示している。 【0047】まず、第1走査ラインの動作に注目して説明する。第1走査ラインとは、表示部10の最上段に配置された走査ライン101であり、第2走査ライン、第3走査ライン、・・・が下方向へ順に配置され、最下段には第32走査ラインが配置されている。 【0048】タイミング番号が「001_((8))」の時点で、第1走査ラインの書き込み選択を行うことにより表示データの書込シーケンスがスタートする。この時、第1走査ライン上の各画素には、階調レベル0の表示データが書き込まれる。階調レベル0は、従来のサブフィールド0に相当するものであり、その発光(表示)時間は最も短い「1_((8))」である。従って、タイミング番号が「002_((8))」の時点で第1走査ライン消去選択が行われる。 【0049】そして、タイミング番号が次の値「003_((8))」となった時点で、再び、第1走査ラインの書き込み選択を行う。この時、第1走査ライン上の各画素には、次の階調レベル、即ち、階調レベル1の表示データが書き込まれる。階調レベル1は、従来のサブフィールド1に相当するものであり、その発光(表示)時間は「2_((8))」である。従って、タイミング番号が「005_((8))」の時点で第1走査ラインの消去選択が行われる。 【0050】全く同様にして、階調レベル2については、タイミング番号「006_((8))」の時点で書き込み選択が行われ、タイミング番号「012_((8))」の時点で消去選択が行われる。引き続いて階調レベル3の書き込み選択を行うが、次のタイミング番号「013_((8))」は最下位桁が「3」であり、階調レベル1の書き込み選択時のタイミング番号「003_((8))」の最下位桁と同一となってしまう。このため、さらに次のタイミング番号「014_((8))」の時点で書き込み選択を行い、タイミング番号「024_((8))」の時点で消去選択を行う。 【0051】階調レベル4については、次のタイミング番号「025_((8))」の時点で書き込み選択が行われ、タイミング番号「045_((8))」の時点で消去選択が行われる。引き続いて階調レベル5の書き込み選択を行うが、次のタイミング番号「046_((8))」は最下位桁が「6」であり、階調レベル2の書き込み選択時のタイミング番号「006_((8))」の最下位桁と同一となってしまう。このため、さらに次のタイミング番号「047_((8))」の時点で書き込み選択を行い、タイミング番号「107_((8))」の時点で消去選択を行う。」 「【0054】次に、第2走査ライン以降の動作について説明する。第2走査ラインは、タイミング番号「011_((8))」の時点で書き込み選択が開始され、まず、階調レベル0の表示データの書き込みが行われる。このタイミング番号「011_((8))」は、第1走査ラインに対し階調レベル0の書き込み選択を行う際のタイミング番号「001_((8))」の2桁目に「1」を加えて求められる。」 「【0056】第3走査ラインについては、タイミング番号「021_((8))」の時点で書き込み選択が行われ、階調レベル0の表示データの書き込みが行われる。このタイミング番号「021_((8))」は、第1走査ラインに対し階調レベル0の書き込み選択を行う際のタイミング番号「001_((8))」の2桁目に「2」を加えて求められる。第4走査ラインについては「031_((8))」の時点で、第5走査ラインについては「041_((8))」の時点で階調レベル0の書き込み選択が行われる。以下同様にして、最後の第32走査ラインは「371_((8))」の時点で階調レベル0の書き込み選択が行われることになる。」  図2 上記記載より、引用文献2には、次の技術が記載されている。 「第1走査ラインは、タイミング番号が「001_((8))」の時点で階調レベル0の表示データが書き込まれ、タイミング番号が「003_((8))」の時点で階調レベル1の表示データが書き込まれ、タイミング番号「006_((8))」の時点で階調レベル2の表示データが書き込まれ、タイミング番号「014_((8))」の時点で階調レベル3の表示データが書き込まれ、タイミング番号「025_((8))」の時点で階調レベル4の表示データが書き込まれ、 第2走査ラインは、タイミング番号「011_((8))」の時点で階調レベル0の表示データが書き込まれ、 第3走査ラインは、タイミング番号「021_((8))」の時点で階調レベル0の表示データが書き込まれる、 画像表示装置により2^(8)階調表示を行う画像表示方法。」 3 引用文献3について 原査定の拒絶の理由に引用された引用文献3(特開2006-330712号公報)には、図面とともに、次の事項が記載されている。 「【0118】 図13(A)は横軸に時間をとり、縦軸に表示画面の行番号をとったものである。この例では、表示画面は上から順に書き込みをおこなっており、そのため表示が遅れることになる。図13(A)の例では上から順に書き込みをおこなっているが、これには限定されない。以下には4ビットを例にとり説明を行う。 【0119】 図13(A)では、1フレームを4つのサブフレーム(Tｓ1、Tｓ2、Tｓ3、Tｓ4)に分けている。それぞれのサブフレームの期間の長さの比は、Tｓ1:Tｓ2:Tｓ3:Tｓ4=8:4:2:1となっている。これらのサブフレームを組み合わせることによって、点灯期間の長さを0から15までのいずれかに設定することが可能である。このように1フレームを2のべき乗のサブフレームに区切って階調を表現できる。また、Tｓ4では点灯期間が短いため、画面の下半分の書き込みが終了前に、上半分を消灯する必要があり、書き込みと消去を並行しておこなっている。 【0120】 図13(B)は図13(A)と異なる時間区分で階調表現をおこなったものである。図13(A)の階調表現手段では上位ビットが変化したときに、疑似輪郭と呼ばれる不具合が発生する。これは人間の目が7階調目と8階調を交互に見たときに映像が本来の階調とは異なって見えるように錯覚をするものである。従って、図13(B)では上位ビットを分割し、上述した疑似輪郭現象を軽減しているものである。具体的には、最上位ビット(ここではTｓ1)を4つに分割し、1フレーム内部に配置している。また、第2ビット(ここではTｓ2)を2分割し、1フレーム内部に配置している。このようにして、時間的に長いビットを分割し、疑似輪郭の軽減をおこなっている。」 4 引用文献4について 原査定の拒絶の理由に引用された引用文献4(特開2006-113445号公報)には、図面とともに、次の事項が記載されている。 「【0052】 次に図13はこの発明にかかる第4の実施の形態を示すものであり、これは1フレーム期間において、各画素を構成するEL素子に対して逆バイアス電圧を印加させるためのダミーサブフレームDSが含まれるように構成されている。すなわち、図13に示す例においては図12に示した例と同様なサブフレームに対する階調ビットの割り付け構成になされており、さらに1フレーム期間の最後にダミーサブフレームDSが付加され、このダミーサブフレームDSを含めて、1フレームが8つのサブフレームに分割されている。」 5 引用文献5について 原査定の拒絶の理由に引用された引用文献5(特開2006-065093号公報)には、図面とともに、次の事項が記載されている。 「【0045】 尚、図9乃至図11に示したように、ある階調(輝度レベル)表示において、点灯制御単位を複数のサブフレーム期間で構成することにより、ガンマ補正を行なう際に生じる(1フレーム期間における)発光デューティ(Dｕｔｙ)の低下を抑制することができる。 この発光デューティの低下について説明すると、例えば図13(a)に示すように、1フレーム期間をサブフレーム1?7(SF1?SF7)に時分割し、ガンマ(γ)値=2としてガンマ補正を行ない8階調表示をする場合、各サブフレーム期間における発光デューティ(%)は略、図示する値となる。また、1フレーム期間における平均発光デューティは54%となり、ガンマ補正を行なわない場合よりも平均輝度は明らかに低下する。 【0046】 そこで、図13(b)に示すように、例えば、1フレーム期間をサブフレーム1?8(SF1?SF8)に時分割し、8階調表示を行なう場合、SF7とSF8を一つの点灯制御単位とすれば、SF1?SF6のそれぞれにおける発光デューティを長くすることができる。即ち、この図13(b)の場合には、1フレーム期間における平均発光デューティは56%となり、平均輝度を向上することができる。 【0047】 また、8階調表示で、さらに平均輝度を向上するためには、例えば、図13(c)に示すように、1フレーム期間をサブフレーム1?10(SF1?SF10)に時分割し、SF5とSF6、SF7とSF8、SF9とSF10をそれぞれ点灯制御単位とすればよい。即ち、この図13(c)の場合には、1フレーム期間における平均発光デューティは70%となる。」 6 引用文献6について 原査定の拒絶の理由に引用された引用文献6(国際公開第2008/018113号)には、図面とともに、次の事項が記載されている。 「[0019] 前記のように、好ましくは図7に示すように各サブフレーム期間内においてEL素子の発光後、消灯させることによって、発光期間が制御される。 このため、図1に示した画素10の構成においては、図9に示すように、走査ラインAl?Anに消去ドライバ33の出力側を接続し、走査ラインAl?Anを画素データ書込み走査と消去データ書込み走査とで共用し、データラインBl?Bmも画素データと消去データとで共用する。画素データの書込みと消去データの書込みの切り換えは、走査制御信号G1を走査ラインA1?Anに供給するためのイネ一ブル信号EN1と、消去制御信号G2を走査ラインAl?Anに供給するためのイネ一ブル信号EN2により制御する。」 7 引用文献7について 原査定において周知技術を示す文献として引用された引用文献7(特開2008-268262号公報)には、図面とともに、次の事項が記載されている。 「【0011】 有機EL装置100は時分割階調法で駆動され、64階調を表現することができる。階調は1フレーム期間内で発光する時間の長さを制御することによって表すことができる。図2は時分割階調法による階調表現を説明する図である。図に示すように、1フレームは6つのサブフレームに分割されている。各々のサブフレームはそれぞれ期間の長さが異なっており、それぞれの期間は、各階調を表現できる発光時間に対応している。一般に64階調の場合には、1フレームは期間の長さがそれぞれ、「1」、「2」、「4」、「8」、「16」、「32」の階調に対応する6つのサブフレームから構成される。 【0012】 6つのサブフレームSF1?SF6のうち、最も長い期間(「32」)のサブフレームSF6は有機EL素子の輝度50%の階調に対応し、次に長い期間(「16」)のサブフレームSF5は輝度25%の階調に対応している。最も短い期間(「1」)のサブフレームSF1は最も暗い階調に対応する。図2に示すように、サブフレームSF6の期間有機EL素子を発光させると輝度50%、サブフレームSF5の期間発光させると輝度25%となり、このようにして階調が表現される。」 8 引用文献8について 原査定において周知技術を示す文献として引用された引用文献8(特開2004-302320号公報)には、図面とともに、次の事項が記載されている。 「【0014】 つまり、上記した手順によって走査線の選択順番を決定することで、階調データの各ビットに対応した走査線を選択することができ、非順次走査方式を実現することが可能となる。従って、高精細な画像表示などにおける表示ムラを抑えることが可能となる。 ここで、上記したように数値群を生成するときに、走査線の総数×階調データのビット数Bを正確な比率で分割(比率に応じた整数で分割)できないようなときは、前記各比率に応じた数値の近傍値に分割することで対応する。例えば、走査線の総数が59本で、階調データのビット数が4ビットであったときは、1:2:4:8の比率で分割することになるが、この場合は正確に分割できない部分があるため、15、31、63、127(1:2.1:4.2:8.5)といったように、正確な比率の数値に分割できない部分はその近傍値とする。」 第4 対比・判断 1 本願発明1について (1)対比 本願発明1と引用発明を対比する。 ア 引用発明の「有機ELディスプレイ」は、複数の行及び複数の列に配置された複数の画素を備えることは明らかで、「信号は画素に、ゲート線1507を選択して入力するものであ」るから、アクティブマトリックスディスプレイといえる。 また、引用発明は「1フレーム期間を複数のサブフレーム期間に分割し、各サブフレームに、発光時間の重み付けを行い、発光時間の総和を階調ごとに差を付けることによって、階調を表現している時間階調法が用いられるデジタル階調方式を用いた有機ELディスプレイの駆動方法」であるから、所定のフレームレートで、「有機ELディスプレイ」を「デジタル」「駆動」していることは明らかである。 したがって、引用発明の上記「有機ELディスプレイの駆動方法」は、本願発明1の「所定のフレームレートでアクティブマトリックスディスプレイ(55)をデジタル駆動するための方法」に相当するといえる。 イ 本願の明細書の「【0040】・・・またさらに、“列”及び“行”の用語は結合するアレイ素子のセットを説明するために使用される。その結合は行と列とのデカルトアレイの形態とできるが、本発明はこれに限定されない。当業者により理解されるであろうように、列及び行は容易に交換可能であり、この開示ではこれらの用語は交換可能であることが意図される。また、非デカルトアレイが構成されてもよく、本発明の範囲内に含まれる。従って、“行”及び“列”の用語は広く解釈されるべきである。この広い解釈において容易化するために、特許請求の範囲は行及び列で論理的に編成されたことに言及する。これにより、画素素子のセットがトポロジー的に線形的に交差する方法であるが物理的なもしくはトポグラフィカルな(局所的な)配列はそうである必要がない方法で結合される、ことが意味される。例えば、行は円であってよく、これらの円の列半径,円,及び半径はこの発明では“論理的に編成された”行及び列として説明される。」の記載を参酌すると、引用発明の複数の行及び複数の列に配置された複数の画素を備えていることが明らかな「有機ELディスプレイ」は、本願発明1の「上記アクティブマトリックスディスプレイ(55)は複数の行及び複数の列で論理的に編成された複数の画素を備え」ているものに相当する。 ウ 引用発明は、「1フレーム期間を複数のサブフレーム期間に分割し」「た有機ELディスプレイの駆動方法であって、」「5ビットで階調を表現して、」「各サブフレームにおける点灯期間を順次足し合わせていくことにより、階調を表現するもので、」「1画面分の信号を全画素に入力し、」「画素が点灯」しているので、引用発明は、「5ビット」のデジタル画素コードにより、「1フレーム」内で「各サブフレームにおける点灯期間を順次足し合わせていくことにより」、表示すべき「全画素」のそれぞれを「階調」で「表現」しているといえる。 したがって、引用発明の「1フレーム期間を複数のサブフレーム期間に分割し」「た有機ELディスプレイの駆動方法であって、」「5ビットで階調を表現して、」「各サブフレームにおける点灯期間を順次足し合わせていくことにより、階調を表現するもので、」「1画面分の信号を全画素に入力し、」「画素が点灯」することは、本願発明1の「nビットデジタル画像コードにより画像フレーム内で表示すべき画像の複数の画素のそれぞれを表現するステップ」に相当する。 エ 引用発明の「1フレーム期間を複数のサブフレーム期間に分割」することであって、「5ビットで階調を表現して、上位ビットを3ビット、下位ビットを2ビットとした場合のサブフレームの選択方法で、」「上位ビットは、サブフレーム数は7個(SF1?SF7)であり、」「下位ビットは、サブフレーム数は3個(SF8?SF10)であ」ることは、本願発明1の「上記画像フレームを自然数のサブフレームに分割するステップ」に相当する。 オ 引用発明の「ゲート線1507」は、本願発明1の「行」に相当する。 したがって、引用発明の「信号は画素に、ゲート線1507を選択して入力するものであり」「最初のサブフレームの信号書き込み期間において、1画面分の信号を全画素に入力し、」「次に、次のサブフレームが始まり、信号書き込み期間において、1画面分の信号を全画素に入力し、」「同様のことを繰り返すこと」と、本願発明1の「各サブフレーム内で、上記複数の行のうちの少なくとも1つを2回連続的に選択するステップとを含」むこととは、「各サブフレーム内で、上記複数の行のうちの少なくとも1つを選択するステップとを含」む点で共通する。 すると、本願発明1と引用発明とは、次の一致点及び相違点を有する。 (一致点) 「所定のフレームレートでアクティブマトリックスディスプレイ(55)をデジタル駆動するための方法であって、 上記アクティブマトリックスディスプレイ(55)は複数の行及び複数の列で論理的に編成された複数の画素を備え、 上記方法は、 nビットデジタル画像コードにより画像フレーム内で表示すべき画像の複数の画素のそれぞれを表現するステップと、 上記画像フレームを自然数のサブフレームに分割するステップと、 各サブフレーム内で、上記複数の行のうちの少なくとも1つを選択するステップとを含む、 方法。」 (相違点) 本願発明1が、「各サブフレーム内で、上記複数の行のうちの少なくとも1つを2回連続的に選択するステップとを含み、第1の選択において、上記nビットデジタル画像コードの第1の所定ビットに対応する第1のデジタルコードが上記選択された行に書き込まれ、第2の選択において、上記nビットデジタル画像コードの第2の所定ビットに対応する第2のデジタルコードが上記選択された行に書き込まれ、上記第2の選択と上記第1の選択との間に所定の時間遅延が存在する」のに対して、引用発明は、「最初のサブフレームの信号書き込み期間において、1画面分の信号を全画素に入力し、」「次に、次のサブフレームが始まり、信号書き込み期間において、1画面分の信号を全画素に入力し、」「同様のことを繰り返す」が、「サブフレーム」内で複数の行のうちの少なくとも1つを2回連続的に選択することはなく、「第1の選択において、上記nビットデジタル画像コードの第1の所定ビットに対応する第1のデジタルコードが上記選択された行に書き込まれ、第2の選択において、上記nビットデジタル画像コードの第2の所定ビットに対応する第2のデジタルコードが上記選択された行に書き込まれ、上記第2の選択と上記第1の選択との間に所定の時間遅延が存在する」こともない点。 (2)判断 上記相違点について検討する。 引用文献2には、第1走査ラインは、タイミング番号が「001_((8))」の時点で階調レベル0の表示データが書き込まれ、タイミング番号が「003_((8))」の時点で階調レベル1の表示データが書き込まれ、タイミング番号「006_((8))」の時点で階調レベル2の表示データが書き込まれ、タイミング番号「014_((8))」の時点で階調レベル3の表示データが書き込まれ、タイミング番号「025_((8))」の時点で階調レベル4の表示データが書き込まれ、第2走査ラインは、タイミング番号「011_((8))」の時点で階調レベル0の表示データが書き込まれ、第3走査ラインは、タイミング番号「021_((8))」の時点で階調レベル0の表示データが書き込まれる、画像表示装置により2^(8)階調表示を行う画像表示方法が記載されているが(上記「第3 2」)、 各サブフレーム内で、複数の行のうちの少なくとも1つを2回連続的に選択するステップとを含み、第1の選択において、nビットデジタル画像コードの第1の所定ビットに対応する第1のデジタルコードが選択された行に書き込まれ、第2の選択において、nビットデジタル画像コードの第2の所定ビットに対応する第2のデジタルコードが選択された行に書き込まれ、第2の選択と第1の選択との間に所定の時間遅延が存在することは記載されていない。 また、引用文献3-8についても、同様に、各サブフレーム内で、複数の行のうちの少なくとも1つを2回連続的に選択するステップとを含み、第1の選択において、nビットデジタル画像コードの第1の所定ビットに対応する第1のデジタルコードが選択された行に書き込まれ、第2の選択において、nビットデジタル画像コードの第2の所定ビットに対応する第2のデジタルコードが選択された行に書き込まれ、第2の選択と第1の選択との間に所定の時間遅延が存在することは記載されていない。 したがって、上記相違点に係る本願発明1の構成は、引用発明、引用文献2-8に記載された技術に基づいて、当業者が容易に想到し得たことであるとはいえない。 よって、本願発明1は、引用発明、引用文献2-8に記載された技術に基づいて、当業者が容易に発明をすることができたとはいえない。 2 本願発明2-13について 本願発明1を直接又は間接的に引用する本願発明2-13は、本願発明1をさらに限定した発明であるから、本願発明1と同じ理由によって、引用発明、引用文献2-8に記載された技術に基づいて、当業者が容易に発明をすることができたとはいえない。 3 本願発明14について 本願発明14は、本願発明1に対応する物の発明であり、上記相違点に係る本願発明1の「各サブフレーム内で、上記複数の行のうちの少なくとも1つを2回連続的に選択するステップとを含み、第1の選択において、上記nビットデジタル画像コードの第1の所定ビットに対応する第1のデジタルコードが上記選択された行に書き込まれ、第2の選択において、上記nビットデジタル画像コードの第2の所定ビットに対応する第2のデジタルコードが上記選択された行に書き込まれ、上記第2の選択と上記第1の選択との間に所定の時間遅延が存在する」に対応する構成を備えるものであるから、本願発明1と同様な理由により、引用発明、引用文献2-8に記載された技術に基づいて、当業者が容易に発明をすることができたとはいえない。 4 本願発明15-19について 本願発明14を直接又は間接的に引用する本願発明15-19は、本願発明14をさらに限定した発明であるから、本願発明1と同様な理由によって、引用発明、引用文献2-8に記載された技術に基づいて、当業者が容易に発明をすることができたとはいえない。 第5 原査定の拒絶の理由について 1 原査定の拒絶の理由の概要は次のとおりである。 この出願の下記の請求項に係る発明は、その優先日前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 ・請求項 1-5,15-16,18-20 ・引用文献等 1-3,7-8 ・請求項 5 ・引用文献等 1-3,7-8 ・請求項 6 ・引用文献等 1-2,4,7-8 ・請求項 7-8 ・引用文献等 1-4,7-8 ・請求項 9-11 ・引用文献等 1-4,7-8 ・請求項 12-14 ・引用文献等 1-5,7-8 ・請求項 17-20 ・引用文献等 1-8 ＜引用文献等一覧＞ 1.特開2006-209093号公報 2.特開平10-222121号公報 3.特開2006-330712号公報 4.特開2006-113445号公報 5.特開2006-065093号公報 6.国際公開第2008/018113号 7.特開2008-268262号公報(周知技術を示す文献;新たに引用された文献) 8.特開2004-302320号公報(周知技術を示す文献;新たに引用された文献) 2 原査定の拒絶の理由についての判断 平成30年10月12日付け手続補正により補正された請求項1、14は、「各サブフレーム内で、上記複数の行のうちの少なくとも1つを2回連続的に選択するステップとを含み、第1の選択において、上記nビットデジタル画像コードの第1の所定ビットに対応する第1のデジタルコードが上記選択された行に書き込まれ、第2の選択において、上記nビットデジタル画像コードの第2の所定ビットに対応する第2のデジタルコードが上記選択された行に書き込まれ、上記第2の選択と上記第1の選択との間に所定の時間遅延が存在する」という構成又はそれに対応する構成を有するものであり、上記のとおり、本願発明1-19は、引用発明、引用文献2-8に記載された技術に基づいて、当業者が容易に発明をすることができたとはいえない。 したがって、原査定を維持することはできない。 第6 当審拒絶理由について 特許法第36条第6項第2号について 1 当審では、請求項14の「第2の選択において、上記nビットデジタル画像コードの第1の所定ビットに対応する第2のデジタルコードを当該選択された行に書き込むように」という記載が不明確であるとの拒絶の理由を通知しているが、平成30年10月12日付けの補正において、「第2の選択において、上記nビットデジタル画像コードの第2の所定ビットに対応する第2のデジタルコードを当該選択された行に書き込むように」と補正された結果、この拒絶の理由は解消した。 2 当審では、請求項15の「上記所定の時間遅延」という記載が不明確であるとの拒絶の理由を通知しているが、平成30年10月12日付けの補正において、請求項14が「上記第2の選択と上記第1の選択との間に所定の時間遅延が存在するように構成される」と補正された結果、この拒絶の理由は解消した。 第7 むすび 以上のとおり、本願発明1-19は、引用発明、引用文献2-8に記載された技術に基づいて、当業者が容易に発明できたものではない。 したがって、原査定の拒絶の理由によっては、本願を拒絶することはできない。 また、他に本願を拒絶すべき理由を発見しない。 よって、結論のとおり審決する。 |
| 審決日 | 2019-01-07 |
| 出願番号 | 特願2015-540117(P2015-540117) |
| 審決分類 |
P
1
8・
121-
WY
(G09G)
P 1 8・ 537- WY (G09G) |
| 最終処分 | 成立 |
| 前審関与審査官 | 西島 篤宏 |
| 特許庁審判長 |
中塚 直樹 |
| 特許庁審判官 |
中村 説志 須原 宏光 |
| 発明の名称 | アクティブマトリックスディスプレイのデジタル駆動 |
| 代理人 | 山田 卓二 |
| 代理人 | 山田 卓二 |
| 代理人 | 川端 純市 |
| 代理人 | 川端 純市 |
