• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H03G
管理番号 1348347
審判番号 不服2017-10340  
総通号数 231 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2019-03-29 
種別 拒絶査定不服の審決 
審判請求日 2017-07-11 
確定日 2019-01-24 
事件の表示 特願2013- 15575「自動利得制御装置及び方法,パワー調整装置及び無線送信システム」拒絶査定不服審判事件〔平成25年 8月15日出願公開,特開2013-157985〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由
1.手続の経緯

本願は,平成25年1月30日(パリ条約による優先権主張 平成24年1月31日,中国)の出願であって,平成28年9月13日付けで拒絶理由が通知され,平成28年11月11日に手続補正がなされ,平成29年4月20日付けで拒絶査定がなされ,平成29年7月11日に拒絶査定不服審判が請求されたものである。

2.本願発明

本願の請求項1に係る発明(以下,「本願発明」という。)は,平成28年11月11日の手続補正により補正された明細書,特許請求の範囲及び図面の記載からみて,その特許請求の範囲の請求項1に記載された事項により特定される,以下のとおりのものと認める。

「自動利得制御装置であって,
可変利得により入力信号に対して調整を行い,調整結果を出力する可変利得調整ユニット;
前記調整結果に対してアナログ/デジタル変換を行い,アナログ/デジタル変換結果を得るアナログ/デジタル変換ユニット;及び
前記アナログ/デジタル変換結果の最大値又は最小値の所定時間周期における分布状況を確定し,該分布状況と第一分布条件とを比較し,該分布状況が該第一分布条件を満たす場合,該分布状況に対応する可変利得を不変に保ち,該分布状況が該第一分布条件を満たさない場合,該分布状況に対応する可変利得を変更し,該分布状況を再び確定する処理を行い,該分布状況が第二分布条件を満たすまで前記処理を繰り返す利得確定ユニットを含み,
前記第二分布条件は,前記第一分布条件と同じ又は前記第一分布条件よりも厳しく,
前記分布状況は,前記所定時間周期における前記アナログ/デジタル変換結果の最小値の出現確率,又は,前記所定時間周期における前記アナログ/デジタル変換結果の最大値の出現確率である,自動利得制御装置。」

3.拒絶査定の概要

平成29年4月20日付けの拒絶査定の概要は,

この出願の請求項1に係る発明は,その出願前に日本国内又は外国において,頒布された下記1.又は2.の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。

<引用文献等一覧>
1.特開昭58-150310号公報
2.特開昭59-207730号公報

というものである。

4.引用例

原査定に引用された特開昭58-150310号公報(以下,「引用文献」という。)には,

「第1図において,通常のアナログ-デジタル(A-D)変換回路12は入力端子14に結合された入力信号端子Sをもっている。一例として,A-D変換回路12は装置の出力端子16に接続された出力端子0に,11ミリボルトよりも低い入力に対する全ての論理値0から700ミリボルトの入力に対する全ての論理値1に至る範囲の6ビット語を発生する6ビット装置とされている。A-D変換回路12は多重ケーブル(少なくとも6回線)を経て高ピーク検出回路18および低ピーク検出回路20に結合されている。多重ケーブルは22のようなスラッシュ(/)線で示されている。クロック源24はA-D変換回路12,高ピーク検出回路18,低ピーク検出回路20の各クロック(c)端子に結合されている。
26のような各クロック・パルスの発生時に,A-D変換回路12は端子14に供給されつゝある電圧信号の振幅を代表する値を持った6ビット語を発生する。例示した6ビットA-D変換回路について言えば,A-D変換回路12からの出力信号が6個の″1″を含んでおれば,本質的に6個の入力ナンド・ゲートとタイミング回路とからなる高ピーク検出器18は28で示すような瞬間的な論理0のパルスを発生し,そうでないときは論理1レベルの信号を発生する。もしA-D変換回路12によって生成される信号が6個の″0″を含んでおれば,6個の入力ノア・ゲートを含んでいることを除けばピーク検出回路18と同様な低ピーク検出回路18は6個の0(6個の1の代りに)に応答して30で示すような瞬時論理0パルスを発生し,そうでないときは論理1レベルの信号を発生する。
検出回路18は第1の増加カウンタ40の計数A端子に結合されている。カウンタ40は2個の出力端子HPとHPバー(上線のついたHPを「HPバー」と記載する。以下同様。)とを有する高ピーク2重閾値検出回路42に接続されている。検出器42は後程詳細に説明するように第2図に示すテーブル1の行1および2に従って動作する。検出器42は本質的に所定の時点においてカウンタ40内に含まれる計数値を予め選定された組の高い数および低い数と比較する比較器,およびテーブル1に示された出力信号を発生するゲートを含む論理装置とからなっている。同様に検出器20は第2の増加カウンタ46に結合されており,この第2の増加カウンタ46は次いで低ピーク検出器48に結合されている。第2図のテーブル1の行3および4に従って動作する検出器48は先の検出器42と同様な構造をもっている。
検出器42の出力HPはアンド・ゲート50および52の一方の入力に結合されており,出力HPバーはアンド・ゲート54および56の一方の入力に結合されている。検出器48の出力LPはアンド・ゲート50および56の第2の入力に結合されており,出力LPバーはアンド・ゲート52および54の第2の入力に結合されている。更新制御回路60は検出器42および48のクロック入力端子Cに結合されており,また短遅延線Dを経てカウンタ40および46のリセット入力端子R,アンド・ゲート50,52,54および56の各々の第3の入力にそれぞれ結合されている。後程更に詳細に説明するように,適当な持点で回路60は62で示すような瞬時パルスを発生し,カウンタ40および46の計数値を検出器42および48にそれぞれクロックで導入し,上記カウンタ40および46をリセットする。同時に検出器42および48によって発生された信号は第3図のテーブル2で示すようにパルス62によって付勢されたアンド・ゲート50,52,54および56の1つを動作状態とすることができる。これについては後程さらに詳細に説明する。アンド・ゲート50および54は第3のアップ/ダウン2進カウンタ64のアップ入力UP,ダウン入力DNに結合されている。アンド・ゲート52および56は第4のアップ/ダウン2進カウンタ66の入力UP,DNに結合されている。
カウンタ64は多重ケーブルを経て2進重み付け切換減衰器68の制御端子Cに結合されている。デジタル化されるべきアナログ信号が供給される装置の入力信号端子70は電流バッファ72に結合されている。電流バッファ72の出力は自動利得制御回路の減衰器68の信号入力に結合されている。自動利得制御回路は減衰器68の他にカウンタ64,および上記減衰器68の出力が結合される固定利得増幅器76からなっている。減衰器68は一般には3:1の減衰比をもっている。
カウンタ68はアンド・ゲート50を通過する信号によってその計数値が増加するので,減衰器68の減衰量が大きくなり,増幅器76を通過する信号のピーク-ピーク振幅を減少させ,それによって減衰器68の入力から増幅器76の出力に至る間で測定される利得を減少させる。上記とは逆にアンド・ゲート54からの信号によってカウンタ64の計数値が減少すると,減衰器68の減衰度は減少し,増幅器76を通過する信号のピーク-ピーク振幅を増加させる。一般にはカウンタ64は6ビットカウンタであり,従ってこのカウンタ64を64段階の減衰比のいずれかに次々とセットすることができる。」(3頁右上欄14行?4頁左下欄5行)

第1図

第2図

第3図


「カウンタ40は全部の論理が1の検出器18によって発生されるパルスの数を計数し,一方カウンタ46は全部の論理が0の検出器20によって発生されるパルスの数を計数する。前に述べたように,所定持続時間のアナログ信号およびクロック源24から供給される一定周波数のクロック・パルスに対して,A-D変換器12によって発生されるデジタル語の全数は前もって知られている。A-D変換器12の全動作範囲を使用することが望まれる任意の信号が供給される時は,このようなデジタル語の全数の小部分すなわち一部は全て論理1であるべきであり,また小部分すなわち一部は全て論理0であるべきである。もし全て1の語が発生せず,全て0の語のみが発生すると,A-D変換器12の全デジタル範囲は利用されない。同様にあまりに多数の全て論理1の語および全て論理0の語が発生すると,A-D変換器は飽和し,A-D変換器12によって発生されるデジタル語のいずれの利用においても歪を発生する。前に述べたTVカメラを使用する場合は,経験からフレームが0.5パーセント乃至1.5パーセントの全論理1を含み,1パーセント乃至2パーセントの全論理0を含む場合に最も好ましい画像の得られることが判った。このような一連のアナログ信号に対するA-D変換器によって発生される語の数は既知であり且つ一定であるので,各種の割合(パーセンテージ)を代表する数もまた既知であり,カウンタ・デコーダあるいはメモリ中のような配線によって各検出器42および48に記憶される。
一例として,各アナログ信号はA-D変換器12によって1000の語にデジタル化されると仮定する。従って,検出器42は値5および15を記憶し,一方検出器48は値10および20を記憶する。例証となるアナログ信号が端子14に供給され,デジタル化された後,次のアナログ信号が発生する前に,62のような初期パルスが発生し,カウンタ40の値を検出器42にクロックによって導き,カウンタ46の値を検出器48に導く。そしてカウンタ40および46を御破算する。
検出器42では,カウンタ40からの数を小部分0.5パーセントおよび1.5パーセントを代表する数と比較する。値5および15を使用し,第2図のテーブル1を参照すると,もしカウンタ40の計数が高すぎる,すなわち15以上であると,端子HPは論理1レベルにセットされ,端子HPは論理0レベルにセットされる。またもしカウンタ40の計数が充分には高くなく,すなわち5以下であると,端子HPは論理1レベルにセットされ,端子HPは論理0レベルにセットされる。さもなければHP,HPバーの双方が論理0レベルにセットされる。
検出器48とカウンタ46とはテーブル1の行3,4に従って同じように動作する。検出器42および48内において上述の動作が行なわれた後,更新制御回路60からのパルス62がアンド・ゲート50,52,54および56を付勢する。もしあれば付勢される特定のアンド・ゲート(せいぜい1個のアンド・ゲートのみが付勢される)がテーブル2に従って決定される。例えば,もしHP,LPの双方が論理1(テーブル2の行2)であれば,ゲート50が付勢され,A-D変換器12が取扱い得る上限あるいは下限,あるいはその両方の外側にあるアナログ信号が多すぎることを示す。この場合,テーブル2の行2に従って,カウンタ64(前の修正条件によって最初にその上限と下限との間のある任意の計数値にセットされていると仮定できる)は1だけ進められる。それによって減衰器68の減衰量は増加され,増幅器76の出力の振幅は減少し,減衰器68と増幅器76の組合わせからなる回路の利得は低下する。従って,次のアナログ信号が端子70に供給されたとき,端子14に現われる信号の振幅は先行するアナログ信号の振幅よりも減少する。1つのアナログ信号と次のアナログ信号との間には変化が無いか,あるいは一般にTVカメラによって生成される連続するフレーム信号の場合のように上記変化が小さいという前提がある。もしゲート50よりもゲート54が付勢されると(HP=論理1,LP=論理1),端子14における信号は高いピーク部分および低いピーク部分を全く含まないか,含んでいても極めて少ないことを意味する。従って,カウンタ64は1だけ減少し,減衰器68の減衰量は少なくなり,増幅器76の出力における信号の振幅は,端子70における次のアナログ信号が先行する信号よりも大きな利得で増幅されるように増大される。
次にいずれのゲートも付勢されない(テーブル2の行1,6,7,8,9)状態について説明する。行1は,あまり多くなく,またあまり少なくない全て論理0および全て論理1のデジタル語が発生される状態を示し,増幅器76および80は適正に調整されている。すなわち,端子14に供給される信号は大きくも小さくもなく,また好ましくない状態にオフセットされていない状態に調整される。行6,7,8および9は,A-D変換器12に供給される信号が,このA-D変換器があまりにも多いおよびあまりにも少ない全て論理1のデジタル語を発生し,またあまりにも多いおよびあまりにも少ない全て論理0のデジタル語を発生する状態を示している。テーブル2の行1によって示される状態の場合は,一連のアナログ信号が,増幅器76および80の一方あるいは双方を前述のように再調整する必要がある程度にその内容に変化が生じるまで,カウンタ64および66のいずれの値も変化しない。」(5頁左上欄19行?6頁右下欄17行)

「(6) 所定の時間長の終りにおいて動作する更新制御手段(60,D)が設けられており,この更新制御手段は各ピーク閾値検出器を動作させて第1,第2,第3および第4の信号のそれぞれを発生させ,その後ゲートを付勢し,第1および第2の増加カウンタ(40,46)をリセットするように動作することを特徴とする上記(10)あるいは(5)記載の装置。」(8頁右上欄17行?左下欄4行)

が記載されている。

(1)引用文献においては,「デジタル化されるべきアナログ信号が供給される装置の入力信号端子70は電流バッファ72に結合され」て,「電流バッファ72の出力」が「自動利得制御回路の減衰器68の入力信号に結合」されており,「自動利得制御回路は,減衰器68の他にカウンタ64,および上記減衰器68の出力が結合される固定利得増幅器76からなっている」から,引用文献の「切換減衰器68とカウンタ64と増幅器76」は「自動利得制御回路」である。
そして,引用文献の第1図に記載される「装置」は,「自動利得制御回路」を含む装置であるから「自動利得制御装置」であるといえる。

(2)引用文献においては,「カウンタ68はアンド・ゲート50を通過する信号によってその計数値が増加するので,減衰器68の減衰量が大きくな」る一方,「上記とは逆にアンド・ゲート54からの信号によってカウンタ64の計数値が減少すると,減衰器68の減衰度は減少」しているから,引用文献の「減衰器68」は,カウンタ64の計数値によって減衰度を大きく,あるいは減少しているといえる。つまり「減衰器68」は「可変減衰」する回路である。
したがって,引用文献の「切換減衰器68」と「増幅器76」は,全体として「可変減衰により入力アナログ信号に対して調整を行い,調整結果を出力する」回路であるといえる。

(3)引用文献においては,「A-D変換回路12」は,「増幅器76の出力」が演算増幅器80を介して入力されており,「増幅器76の出力」は自動利得制御回路の出力であって調整結果であるから,引用文献の「A-D変換回路12」は,「前記調整結果に対してアナログ/デジタル変換を行い,アナログ/デジタル変換結果を得る」回路であるといえる。

(4)引用文献の「高ピーク検出器18」「低ピーク検出器20」「カウンタ40」「カウンタ46」「カウンタ64」「更新制御回路60」の機能について,

「A-D変換回路12」は「11ミリボルトよりも低い入力に対する全ての論理0から700ミリボルトの入力に対する全ての論理1に至る範囲の6ビット語を発生する6ビット装置」である。
「高ピーク検出器18」は,「6ビット語」が発生する「A-D変換回路12」からの出力信号が,6個の″1″を含んでおれば論理0のパルスを発生する回路であり,「高ピーク検出器18」の出力は「カウンタ40」のA端子に接続されており,「カウンタ40」は,全部の論理が1の検出器18によって発生されるパルスの数を計数している回路である。
また,「低ピーク検出器20」は,「6ビット語」が発生する「A-D変換回路12」からの出力信号が,6個の″0″を含んでおれば,論理0パルスを発生する回路であり,「低ピーク検出器20」の出力は「カウンタ46」に結合されており,「カウンタ46」は,全部の論理が0の検出器20によって発生されるパルスの数を計数している回路である。
ここで,「高ピーク2重閾値検出器42」と「低ピーク2重閾値検出器48」は,更新制御回路60が出力するパルス62により「カウンタ40」と「カウンタ46」の計数値を読み出すとともに,遅延素子60により遅延されたパルス62により「カウンタ40」と「カウンタ46」がリセットされることにより,1000語毎の全論理1と全論理0の計数値を読み出すように構成されているから,「更新制御回路60」は1000語毎にパルス62を出力していることは明らかである。

上記によれば,引用文献の「高ピーク検出器18」「低ピーク検出器20」「カウンタ40」「カウンタ46」「更新制御回路60」は,全体として,A-D変換回路12が出力する全論理1と全論理0の係数値を1000語毎に確定する回路であるといえる。

(5)引用文献の「高ピーク2重閾値検出器42」「低ピーク2重閾値検出器48」「アンド・ゲート50」「アンド・ゲート54」「カウンタ64」の機能について,

「検出器42」は,図2の行1および2に従って動作するのであって,「検出器42」にカウンタ40からの数を小部分0.5パーセントおよび1.5パーセントを代表する数,すなわち1000語に対する0.5パーセントと1.5パーセントである「5」と「15」と比較し,「カウンタ40」の値が「15」以上,すなわち高すぎる場合にHPが論理1レベルにセットされ,カウンタ40の計数が「5」未満,すなわち低すぎる場合にHPバーが論理1レベルにセットされ,どちらでもない,すなわち適正な場合は,HP,HPバーの双方が論理0レベルにセットされる。
つまり,「カウンタ40」が出力する「全論理1の数」について,HPの「論理1」は係数過大であること,HPバーの「論理1」は係数不十分であること,HP,HPバーの両方が「論理0」の場合は適正であること,をそれぞれ示している。

また,「検出器48」と「カウンタ46」も同じように動作するのであって,「検出器48」は,「A-D変換回路12」の出力が全部の論理が0の値の割合が第1の所定の割合より高いとLPが論理1,LPバーが論理0となり,第2の所定の割合より低いとLPが論理0,LPバーが論理1となり,第2の所定の割合と第1の所定の割合の間の場合は,LP,LPバーの双方が0となる出力を行う回路である。
つまり,「カウンタ46」が出力する「全論理0の数」について,LPの「論理1」は係数過大であること,LPバーの「論理1」は係数不十分であること,LP,LPバーの両方が「論理0」の場合は適正であること,をそれぞれ示している。

そして,「アンド・ゲート50」は,HP,LPの双方が論理1のとき,すなわち,A-D変換器12の全論理1の数の係数過大および全論理0の数の係数過大であるときに付勢されるから,アナログ信号の全論理1の数と全論理0の数の両方が多すぎることを示している。これは,A-D変換回路12に入力されるアナログ信号の振幅が大きすぎる場合に「アンド・ゲート50」から論理1が出力されることを意味している。
一方,「アンド・ゲート54」は,HPバー,LPバーの双方が論理1のとき,すなわち,A-D変換器12の全論理1の数の係数不十分および全論理0の数の係数不十分であるときに付勢されるから,アナログ信号の全論理1の数と全論理0の数の両方が少なすぎることを示している。これは,A-D変換回路12に入力されるアナログ信号の振幅が小さすぎる場合に「アンド・ゲート54」から論理1が出力されることを意味している。

ここで,「アンド・ゲート50」の出力は,カウンタ64のアップ入力として入力され,「アンド・ゲート54」の出力は,カウンタ64のダウン入力として入力されるから,カウンタ64は,「A-D変換回路12に入力されるアナログ信号」が「振幅が大きすぎる」と判断した場合に増加し,「振幅が小さすぎる」と判断した場合に減少するようなカウンタであり,アンド・ゲート50とアンド・ゲート54のどちらからも「論理1」が出力されない場合は,カウンタ64は増加も減少もしないことは明らかである。

そして,「切換減衰器68」は,カウンタ64の出力が増加する,すなわちA-D変換回路12に入力されるアナログ信号の振幅が大きすぎる場合が増加すると,減衰量が大きく,すなわちA-D変換回路12に入力されるアナログ信号の振幅が小さくなり,カウンタ64の出力が減少する,すなわちA-D変換回路12に入力されるアナログ信号の振幅が小さすぎる場合が増加すると,減衰度を減少,すなわちA-D変換回路12に入力されるアナログ信号の振幅が大きくなるように制御される。

上記によれば,「高ピーク2重閾値検出器42」「低ピーク2重閾値検出器48」「アンド・ゲート50」「アンド・ゲート54」「カウンタ64」で構成される回路は,全体として,
(4)で確定した「A-D変換回路12が出力する全論理1と全論理0の1000語毎の係数値」に対して,
全論理1の割合が0.5パーセントから1.5パーセントであるか全論理0の割合が1パーセントから2パーセントであるかどうかを判断し,
該全論理1の割合が0.5パーセントから1.5パーセントであるか全論理0の割合が1パーセントから2パーセントである場合,可変減衰を変更せず,該全論理1の割合が1.5パーセントより多く全論理0の割合が2パーセントより多い場合と,全論理1の割合が0.5パーセンとより少なく全論理0の割合が1パーセントより少ない場合に,全論理1の割合が0.5パーセントから1.5パーセントであるか全論理0の割合が1パーセントから2パーセントになるまで可変減衰を変更し,リセットする処理を行い,全論理1の割合が0.5パーセントから1.5パーセントであるか全論理0の割合が1パーセントから2パーセントになるまで可変減衰を変更しつづける回路であるといえる。

したがって,上記引用文献には,以下の発明(以下,「引用発明」という。)が開示されているといえる。

「自動利得制御装置であって,
可変減衰により入力アナログ信号に対して調整を行い,調整結果を出力する切換減衰器68と増幅器76と,
前記調整結果に対してアナログ/デジタル変換を行い,アナログ/デジタル変換結果を得るA-D変換回路12と,
A-D変換回路12が出力する全論理1と全論理0の係数値を1000語毎に確定する高ピーク検出器18と低ピーク検出器20とカウンタ40とカウンタ46と更新制御回路60と,
A-D変換回路12が出力する全論理1と全論理0の1000語毎の係数値に対して,全論理1の割合が0.5パーセントから1.5パーセントであるか全論理0の割合が1パーセントから2パーセントであるかどうかを判断し,該全論理1の割合が0.5パーセントから1.5パーセントであるか全論理0の割合が1パーセントから2パーセントである場合,可変減衰を変更せず,該全論理1の割合が1.5パーセントより多く全論理0の割合が2パーセントより多い場合と,全論理1の割合が0.5パーセンとより少なく全論理0の割合が1パーセントより少ない場合に,全論理1の割合が0.5パーセントから1.5パーセントであるか全論理0の割合が1パーセントから2パーセントになるまで可変減衰を変更し,リセットする処理を行い,全論理1の割合が0.5パーセントから1.5パーセントであるか全論理0の割合が1パーセントから2パーセントになるまで可変減衰を変更しつづける高ピーク2重閾値検出器42と低ピーク2重閾値検出器48とアンド・ゲート50とアンド・ゲート54とカウンタ64とを含む
自動利得制御回路。」

5.対比

本願発明と引用発明を対比する。

引用発明の「可変減衰により入力アナログ信号に対して調整を行い,調整結果を出力する切換減衰器68と増幅器76」は,可変減衰と増幅により全体として可変利得となるから,「可変利得調整ユニット」と呼ぶことは任意である。
そうすると,引用発明の「可変減衰により入力アナログ信号に対して調整を行い,調整結果を出力する切換減衰器68と増幅器76」と本願発明の「可変利得により入力アナログ信号に対して調整を行い,調整結果を出力する可変利得調整ユニット」とは,「可変制御により入力アナログ信号に対して調整を行い,調整結果を出力する可変利得調整ユニット」の点で共通する。

引用発明の「前記調整結果に対してアナログ/デジタル変換を行い,アナログ/デジタル変換結果を得るA-D変換回路12」は,本願発明の「前記調整結果に対してアナログ/デジタル変換を行い,アナログ/デジタル変換結果を得るアナログ/デジタル変換ユニット」に相当する。

引用発明の「A-D変換回路12の出力」は「アナログ/デジタル変換結果」であって,「全論理1」は「最大値」であり,「全論理0」が「最小値」であるから,「A-D変換回路12が出力する全論理1と全論理0の係数値を1000語毎に確定する」とは,「A-D変換回路の出力結果の最大値と最小値の数を1000語毎に確定」していることである。
そして,「数を1000語毎」に確定することは,割合を「1000語」の周期毎に確定していることと同じであるから,「A-D変換回路12が出力する最大値と最小値の所定の時間周期における確率」を確定しているといえる。

ここで,本願明細書の段落【0031】に「このような分布状況の一例は,アナログ/デジタル変換器194の出力信号の最大値又は最小値の所定時間周期内における出現確率であり」と記載されているから,本願発明における「分布状況」とは,「所定時間周期内における出現確率」が含まれると解される。
したがって,引用発明の「1000語毎の係数値」は,本願発明の「所定時間周期内における出現確率」に相当し,
引用発明の「A-D変換回路12が出力する全論理1と全論理0の係数値を1000語毎に確定する」と本願発明の「前記アナログ/デジタル変換結果の最大値または最小値の所定時間周期における分布状況」とは,「前記アナログ/デジタル変換結果の最大値及び/または最小値の所定時間周期における分布状況」である点で共通する。
また,引用発明の分布状況は「1000語毎のA-D変換回路12の出力の最小値の係数値」及び「1000語毎のA-D変換回路12の出力の最大値の係数値」であるから,本願発明の「前記分布状況は,前記所定時間周期における前記アナログ/デジタル変換結果の最小値の出現確率,又は,前記所定時間周期における前記アナログ/デジタル変換結果の最大値の出現確率」とは,「前記分布状況は,前記所定時間周期における前記アナログ/デジタル変換結果の最小値の出現確率,及び/又は,前記所定時間周期における前記アナログ/デジタル変換結果の最大値の出現確率」である点で共通する。

そして,引用発明において,該「全論理1と全論理0の1000語毎の係数値」が「全論理1の割合が0.5パーセントから1.5パーセントであるか全論理0の割合が1パーセントから2パーセントであるかどうかを判断」することは,「最大値と最小値の確率」を「0.5パーセントから1.5パーセント」と「1パーセントから2パーセント」とを比較していることであって,「0.5パーセントから1.5パーセント」と「1パーセントから2パーセント」を「第一分布条件」と呼ぶことは任意であるから,引用発明は,「該分布状況と第一分布条件とを比較し」ているといえる。

さらに,引用発明は「該全論理1の割合が0.5パーセントから1.5パーセントであるか全論理0の割合が1パーセントから2パーセントである場合」に可変減衰を変更しないから,「該分布状況が第一分布条件を満たす場合」に「可変制御を不変に保」っているといえる。
一方,「該全論理1の割合が1.5パーセントより多く全論理0の割合が2パーセントより多い場合と,全論理1の割合が0.5パーセンとより少なく全論理0の割合が1パーセントより少ない場合」とは,「該分布状況が第一分布条件を満たさない場合」であって,「可変減衰を変更」しているから,「該分布状況に対応する可変制御を変更」しているといえる。
ここで,「1000語毎」に「係数値」を確定して「可変制御を変更」しているから,「分布状況を再び確定する処理を行」っているといえ,さらに,「全論理1の割合が0.5パーセントから1.5パーセントであるか全論理0の割合が1パーセントから2パーセントになるまで」変更しているから,「該分布状況が第一分布条件を満たすまで前記処理を繰り返」しているといえる。

上記によれば,引用発明は,本願発明の「前記アナログ/デジタル変換結果の最大値又は最小値の分布状況を確定し,該分布状況と第一分布条件とを比較し,該分布状況が該第一分布条件を満たす場合,該分布状況に対応する可変利得を不変に保ち,該分布状況が該第一分布条件を満たさない場合,該分布状況に対応する可変利得を変更し,該分布状況を再び確定する処理を行い,該分布状況が第二分布条件を満たすまで前記処理を繰り返す」場合の「前記第二分布条件は,前記第一分布条件と同じ」である場合に相当する。

したがって,本願発明と引用発明は,

「自動利得制御装置であって,
可変制御により入力信号に対して調整を行い,調整結果を出力する可変利得調整ユニット;
前記調整結果に対してアナログ/デジタル変換を行い,アナログ/デジタル変換結果を得るアナログ/デジタル変換ユニット;及び
前記アナログ/デジタル変換結果の最大値及び/又は最小値の所定時間周期における分布状況を確定し,該分布状況と第一分布条件とを比較し,該分布状況が該第一分布条件を満たす場合,該分布状況に対応する可変制御を不変に保ち,該分布状況が該第一分布条件を満たさない場合,該分布状況に対応する可変制御を変更し,該分布状況を再び確定する処理を行い,該分布状況が第二分布条件を満たすまで前記処理を繰り返す利得確定ユニットを含み,
前記第二分布条件は,前記第一分布条件と同じであり,
前記分布状況は,所定時間周期における前記アナログ/デジタル変換結果の最大値の出現確率,及び/又は,所定時間周期における前記アナログ/デジタル変換結果の最小値の出現確率である
自動利得制御装置。」

で一致し,下記の点で相違する。

相違点1

「可変制御」として,本願発明は「可変利得」であるのに対し,引用発明は「可変減衰」である点。

相違点2

「分布状況」として,本願発明は,「前記所定時間周期における前記アナログ/デジタル変換結果の最小値の出現確率,又は,前記所定時間周期における前記アナログ/デジタル変換結果の最大値の出現確率」であって,確定する分布状況も「前記アナログ/デジタル変換結果の最大値又は最小値」であるのに対し,引用発明は,「前記所定時間周期における前記アナログ/デジタル変換結果の最小値の出現確率,及び,前記所定時間周期における前記アナログ/デジタル変換結果の最大値の出現確率」であって,確定する分布状況も「前記アナログ/デジタル変換結果の最小値及び最大値」である点。

6.検討・判断

相違点1について

可変制御を行うにあたり,「可変利得」により調整を行うことは周知であるから,「可変制御」を行うにあたり,引用発明における「可変減衰器と増幅器」を用いて「可変減衰」により調整を行う代わりに,「可変利得」により調整を行うようにすることは当業者であれば容易に想到しうることである。

相違点2について

所定の計測を行って制御するにあたり,測定対象のパラメータを減らすことは,制御に必要な精度,コスト,能力に応じて行えば良いことが技術常識であるから,引用発明におけるアナログ・デジタル変換回路の出力に対して測定して確定するパラメータを「最大値及び最小値」から1つに減らして「最大値又は最小値」とすること,すなわち,「前記所定時間周期における前記アナログ/デジタル変換結果の最小値の出現確率,及び,前記所定時間周期における前記アナログ/デジタル変換結果の最大値の出現確率」から「前記所定時間周期における前記アナログ/デジタル変換結果の最小値の出現確率,又は,前記所定時間周期における前記アナログ/デジタル変換結果の最大値の出現確率」とすることは,当業者であれば容易に想到しうることである。

7.むすび

以上のとおり,本願発明は,引用発明及び引用文献に記載された事項ないしは自明な事項に基づいて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により,特許を受けることができない。

よって,結論のとおり審決する。
 
審理終結日 2018-11-21 
結審通知日 2018-11-27 
審決日 2018-12-10 
出願番号 特願2013-15575(P2013-15575)
審決分類 P 1 8・ 121- Z (H03G)
最終処分 不成立  
前審関与審査官 小林 正明  
特許庁審判長 北岡 浩
特許庁審判官 吉田 隆之
中野 浩昌
発明の名称 自動利得制御装置及び方法、パワー調整装置及び無線送信システム  
代理人 伊東 忠彦  
代理人 伊東 忠重  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ