• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H04N
審判 査定不服 5項独立特許用件 特許、登録しない。 H04N
管理番号 1349605
審判番号 不服2017-19194  
総通号数 232 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2019-04-26 
種別 拒絶査定不服の審決 
審判請求日 2017-12-25 
確定日 2019-03-07 
事件の表示 特願2013-136083「撮像素子および撮像装置」拒絶査定不服審判事件〔平成26年 8月 7日出願公開、特開2014-143667〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成25年6月28日(優先権主張 平成24年12月28日)の出願であって、その手続の経緯は以下のとおりである。

平成28年 4月 6日:手続補正書
平成29年 1月31日:拒絶理由通知
平成29年 4月 6日:意見書、手続補正書
平成29年 9月27日:拒絶査定
平成29年12月25日:拒絶査定不服審判請求
平成29年12月25日:手続補正書

第2 平成29年12月25日付けの手続補正についての補正の却下の決定
[補正の却下の決定の結論]
平成29年12月25日付けの手続補正を却下する。

[理由]
1 本件補正の内容
平成29年12月25日付けの手続補正(以下、「本件補正」という。)は、平成29年4月6日付けの手続補正により補正された特許請求の範囲の請求項1ないし10を、本件補正による特許請求の範囲の請求項1ないし8に補正するものであり、本件補正は、請求項1に係る次の補正事項を含むものである(下線は補正箇所を示す。)。

(補正前の請求項1)
【請求項1】
マトリックス状に配列され、光学像に応じた電圧信号を出力する複数の画素と、
前記電圧信号をデジタル画像信号に変換するAD変換部と、
前記デジタル画像信号に基づいてオートフォーカス制御に用いるフォーカス評価値を生成する評価値生成部と、
前記デジタル画像信号を画像表示のための画像表示信号として出力する表示信号出力部と、
前記フォーカス評価値を前記画像表示信号とは独立して出力する評価値出力部と、
を有することを特徴とする撮像素子。

(補正後の請求項1)
【請求項1】
マトリックス状に配列され、光学像に応じた電圧信号を出力する複数の画素と、前記電圧信号をデジタル画像信号に変換するAD変換部と、前記デジタル画像信号に基づいてオートフォーカス制御に用いるフォーカス評価値を生成する評価値生成部と、前記デジタル画像信号を画像表示のための画像表示信号として出力する表示信号出力部と、前記フォーカス評価値を前記画像表示信号とは独立して出力する評価値出力部と、を有し、互いに積層された第1の素子部と第2の素子部からなる撮像素子であって、前記第1の素子部が前記光学像を受光する側に位置するとともに前記複数の画素を備え、前記第2の素子部が前記評価値生成部を備えることを特徴とする撮像素子。

2 補正の適合性
(1)補正の目的について
請求項1に係る補正は、補正前の「撮像素子」について、「互いに積層された第1の素子部と第2の素子部からなる撮像素子であって、前記第1の素子部が前記光学像を受光する側に位置するとともに前記複数の画素を備え、前記第2の素子部が前記評価値生成部を備える」と限定するものであり、特許請求の範囲の減縮を目的とする補正といえる。
そして、本件補正前の請求項1に記載された発明と本件補正後の請求項1に記載された発明の産業上の利用分野及び解決しようとする課題は変わるものではなく、同一であるといえるから、請求項1に係る補正は、特許法第17条の2第5項第2号の規定に該当するものである。

(2)補正の範囲及び単一性について
請求項1に係る補正は、願書に最初に添付した明細書、特許請求の範囲又は図面の段落0047?0050の記載に基づくものである。
よって、請求項1に係る補正は、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてするものであり、特許法第17条の2第3項の規定に適合するものである。

また、請求項1に係る補正は、上記のとおり、特許請求の範囲の減縮を目的とする補正であるから、本件補正前の請求項1に記載された発明と、本件補正後の請求項1に記載された発明は、発明の単一性の要件を満たすものといえ、請求項1に係る補正は、特許法第17条の2第4項の規定に適合するものである。

(3)独立特許要件について
以上のように、請求項1に係る補正は、特許請求の範囲の減縮を目的とする補正であるから、本件補正後の請求項1に記載された発明が、特許法第17条の2第6項において準用する同法第126条第7項の規定に適合するか(特許出願の際独立して特許を受けることができるものであるか)について以下に検討する。

(3-1)本願補正発明
本件補正後の請求項1に記載された発明(以下、「本願補正発明」という。)は、次のとおりのものである。
なお、本願補正発明の各構成の符号は、説明のために当審において付与したものであり、以下、構成A?構成Iと称する。

(本願補正発明)
(A)マトリックス状に配列され、光学像に応じた電圧信号を出力する複数の画素と、
(B)前記電圧信号をデジタル画像信号に変換するAD変換部と、
(C)前記デジタル画像信号に基づいてオートフォーカス制御に用いるフォーカス評価値を生成する評価値生成部と、
(D)前記デジタル画像信号を画像表示のための画像表示信号として出力する表示信号出力部と、
(E)前記フォーカス評価値を前記画像表示信号とは独立して出力する評価値出力部と、
を有し、
(F)互いに積層された第1の素子部と第2の素子部からなる撮像素子であって、
(G)前記第1の素子部が前記光学像を受光する側に位置するとともに前記複数の画素を備え、
(H)前記第2の素子部が前記評価値生成部を備える
(I)ことを特徴とする撮像素子。

(3-2)引用文献の記載事項
ア 引用文献1
原査定の拒絶の理由に引用された引用文献1である特開2010-283787号公報には、「撮像装置」(発明の名称)に関し、図面とともに次に掲げる事項が記載されている。
なお、下線は、強調のために当審で付したものである。

(ア)「【技術分野】
【0001】
本発明は、撮像チップとデジタル信号処理部(DSP:Digital Signal Processor)を有する撮像装置に関し、特に、高性能で低コストの撮像装置に関する。」

(イ)「【0038】
(実施の形態1)
本実施の形態では、第1の設計ルールで設計された積層型撮像チップと、第2の設計ルールで設計された第1DSPチップとを備え、積層型撮像チップは画素回路の上部に光電変換膜を有し、第2の設計ルールが前記第1の設計ルールに比べより微細化された設計ルールである撮像装置について説明する。この撮像装置によれば、DSPチップには最先端の微細化技術を用いることにより、処理性能の確保と機能の充実を図ることができる。撮像チップは、画素回路の上部に光電変換膜を有する開口率の大きい積層型なので量子効率を劣化させない。しかも、撮像チップには、画素最先端の微細化技術を用いる必要がないので、大幅なコストダウンを図ることができる。このように、撮像装置は、撮像チップの量子化効率を劣化させずに高性能で低コストにすることができる。
【0039】
以下、図面を参照しながら本発明の実施の形態1に係る撮像装置について説明する。
図1は、実施の形態1における撮像装置に用いられるチップセットの構成を示すブロック図である。この撮像装置は、同図のように、第1の設計ルールで設計された積層型撮像チップ210と、第2の設計ルールで設計されたDSPチップ211とを備える。ここで、第2の設計ルールは、第1の設計ルールに比べより微細化された設計ルールである。一般に設計ルールとは、集積回路をウエハに製造するプロセス条件をいい、最小加工寸法を用いて表される。最小加工寸法は、ゲート配線等の配線の幅または配線の間隔である。
【0040】
撮像チップ210は、複数の積層型画素を有するセンサ部300と、複数の積層型画素を駆動する駆動部とを備える。同図では、駆動部は行選択回路311、列選択回路312およびTG(タイミング発生回路)320に該当する。さらに撮像チップ210は、GCA(ゲイン制御アンプ)330、ADC(アナログ-デジタル変換回路)340を備える。
【0041】
DSPチップ211は、撮像チップ210の動作を制御する各種の制御信号を供給し、撮像チップ210から信号線214を介して信号を受け画像処理を行う。各種の制御信号は、例えば、マスタークロックライン212を介して供給されるマスタークロック信号、電子シャッタ信号線213を介して供給される電子シャッタ信号等を含む。信号線214には、画素毎に、リセットトランジスタに起因するリセット雑音のレベルを示すリセットレベル信号と、光電変換により蓄積された信号レベルを示す画素レベル信号とが、撮像チップ210からDSPチップ211に出力される。」

(ウ)「【0042】
図2は、実施の形態1における撮像チップの主要部の構成を示すブロック図である行選択回路311と、列選択回路312と、4つの積層型画素とを図示している。
【0043】
行選択回路311は、行列状に配置された積層型画素のうち画素行を選択する走査を行う。行選択回路311は垂直走査回路とも呼ばれる。
【0044】
列選択回路312は、行選択回路311により選択された画素行のうち列を選択する走査を行う。列選択回路312は水平走査回路とも呼ばれる。
【0045】
同図では、便宜上4つの積層型画素のみを図示しているが、実際には数百万?数千万の画素が行列状に配置されている。積層型画素の回路図および断面図の一例を図3Aおよび図3Bに示す。」

(エ)「【0046】
各積層型画素は、図3Aの回路図、図3Bの断面図に示すように、リセットトランジスタ302、アンプトランジスタ303、アドレストランジスタ304、蓄積ダイオード305、画素電極306、光電変換膜307、透明電極308を含む。なお、302G、303G、304Gは、リセットトランジスタ302のゲート電極、アンプトランジスタ303のゲート電極、アドレストランジスタ304のゲート電極を示す。
【0047】
光電変換膜307は、画素サイズに対して100パーセントの開口率を有する。画素電極306は、画素サイズに対して100パーセントより小さいが100パーセントに近い面積を有する。
【0048】
画素への入射光は透明電極308を通過し光電変換膜307で信号電荷に変換される。変換された信号電荷は画素電極306および蓄積ダイオード305に到達する。このとき、光電変換膜307から蓄積ダイオード305への信号電荷の転送は、透明電極308に印加される電圧によって制御される。
【0049】
蓄積ダイオード305の電位は、リセットトランジスタ302によりリセットされる。アンプトランジスタ303は、リセット時の蓄積ダイオード305の信号電荷量を示すリセットレベルと、リセットから蓄積時間を経過した時の蓄積ダイオード305に蓄積された信号電荷量を示す画素信号レベルとを垂直信号線310に出力する。」

(オ)「【0063】
(実施の形態2)
本実施の形態では、1DSPチップが、画素内のリセット雑音を示すリセットレベル信号を一時蓄積するためのフレームメモリを有する構成について説明する。
【0064】
図5は、実施の形態2における撮像装置に用いられるチップセットの構成を示すブロック図である。同図は、図1と比較して、DSPチップ211の代わりにDSPチップ211aを備える点が異なる。DSPチップ211aは、DSPチップ211と比べて、フレームメモリ22、ノイズ抑制部23、画像処理部24を備える点が異なっている。以下、図1と同じ点は説明を省略し、異なる点を中心に説明する。
【0065】
フレームメモリ22は、1フレーム分のリセットレベルの信号を一時保持するメモリである。
【0066】
ノイズ抑制部23は、フレームメモリ22に一時蓄積されたリセットレベル信号を用いて、画素信号に対してノイズ抑制処理を行い、各画素値を決定する。
【0067】
画像処理部24は、決定された画素値からなる画像を用いて、さらに、手ブレ補正、顔検出等の画像処理を行う。
【0068】
図6は、実施の形態2におけるDSPチップにおける処理の一例を示すフローチャート図である。DSPチップ211aは、1フレーム中の画素毎に(ループ1)、撮像チップ210からリセットレベルを示す信号を取得し(S61)、フレームメモリ22に格納する(S62)。さらに、DSPチップ211aは、1フレーム中の画素毎に(ループ2)、撮像チップ210から画素の信号レベルを示す信号を取得し(S66)、画素の信号レベルを示す信号に対して、フレームメモリ22のリセットレベルを示す信号を用いてノイズ抑制処理を行う(S67)。ノイズ抑制処理では、例えば、画素の信号レベルを示す信号と、対応するリセットレベルを示す信号との差分を求め、差分を画素値と決定する。DSPチップ211aは、決定した画素値により画像を生成し、必要に応じて画像処理を施す(S69)。
【0069】
なお、図6では、ループ1の処理の完了後にループ2の処理が開始するが、ループ1の処理が完了する前にループ2の処理が開始してもよい。
【0070】
最近はセンサの画素数が急激に増大しており、1フレーム分のメモリがあまりに大きくなる場合はDSP外部にフレームメモリ22を設ける方が望ましい。リセットレベルの信号と画素信号レベルの信号とを用いるノイズ抑制処理は、高速で行われるため高速のDRAMをメモリに使うことが望ましいが、速度を少し遅くすれば安価なEEPROMを使ってもよい。EEPROMの場合はDSPの外部に設けることになる。混載が難しいためである。
【0071】
リセットレベルの信号をAD変換しフレームメモリに一時蓄積し、それに対応する信号が読み出されたときに対応するリセット雑音を読み出しそれを差し引く作業は、高速で行われるため処理自身は単純であるが、DSPの負荷は非常に重くなる。したがって半導体の最先端の微細高速技術が必要である。DSPはほかにも信号処理を並列で行っているため、1つのDSPで処理が間に合わない場合は2つのDSPを使う場合もありうる。ほかの信号処理とは、画像のエッジ部分を検出し強調しすっきりした画像にするような処理、レンズの焦点が合っているかを判定するためのデータを作る処理や、最近では顔を認識するような処理である。」

(カ)「【0096】
(実施の形態6)
本実施の形態では、上記実施の形態1から5のチップセットを用いた撮像装置の具体例について説明する。
【0097】
上記各実施の形態における撮像装置は、例えば、図12Aのようなデジタルスチルカメラ、図12Bのようなデジタルムービーカメラである。
【0098】
図13は、図12A、図12Bのようなカメラに、各実施形態のチップセットを適用した場合のシステム構成を示すブロック図である。
【0099】
同図のカメラシステムでは、撮像チップ210、DSPチップ211の他に、カメラ全体を制御するマイクロコントローラ235と、そのプログラムを記憶するEEPROM236を備える。DSPチップ211は、TVに接続するためのモニタ出力信号、デジタル出力信号を出力する機能をサポートする。」

(キ)「【図13】



イ 引用文献2
前置報告書で周知技術を示す文献として引用された引用文献2である特開2004-146816号公報には、「固体撮像装置およびこれを用いた機器」に関し、図面とともに次に掲げる事項が記載されている。

(ア)「【技術分野】
【0001】
本発明は、携帯電話等で使用される小型の撮像装置であって、超小型、低コスト、高性能の3要素を高い次元で両立させた固体撮像装置と、この固体撮像装置を用いた小型の機器に関する。」

(イ)「【発明を実施するための最良の形態】
【0013】
本発明にかかる固体撮像装置は、撮像用半導体チップの全てのトランジスタが同一導電体のトランジスタで構成されている。本固体撮像装置は、さらに、撮像用半導体チップが画像処理用半導体チップの上に積層された構成とすることが好ましい。これにより、撮像用半導体チップと画像処理用半導体チップとを接続する配線の長さを短縮でき、タイミングパルス供給線への雑音の重畳の低減が図れ、さらなる高性能化を実現できる。これらのチップを積層することにより、配線の長さを短縮することができ、撮像用半導体チップから出力される映像信号に重畳するノイズをも低減することができるからである。撮像用半導体チップの全てのトランジスタを同一導電体で構成した場合、増幅率の高いアンプを構成することが難しい。従って、本固体撮像装置においてチップが積層された構成を採用する効果は、従来のCMOSで構成された撮像用半導体チップを画像処理用半導体チップの上に積層された構成を採用する効果よりもさらに大きいものである。また、実装面積を1チップ構成の場合と同等以下として、超小型化が実現できる。これにより、超小型、低コストかつ高性能の撮像装置を実現でき、撮像機能を備えたさまざまな応用製品の超小型化、低コスト化、高性能化に貢献できる。」

(ウ)「【0021】
図1および図2に、本発明の撮像装置の一実施形態を示す。図1は、本実施形態にかかる撮像装置の概略構成を示す斜視図であり、図2は、この撮像装置の構成を示す平面図である。本実施形態にかかる撮像装置は、撮像チップ(撮像用半導体チップ)101と画像処理チップ(画像処理用半導体チップ)106との2チップで構成され、画像処理チップ106の上に撮像チップ101が積層されている。撮像チップ101には、光を電気信号に変換するセンサ部102と、センサ部102を駆動する垂直走査回路103および水平走査回路104と、センサ部102の信号を増幅するアンプ105が形成される。また、撮像チップ101は、図2に示すように、タイミングパルス発生回路(TG: Timing Generator)107からタイミングパルスが入力されるタイミングパルス入力端子112と、撮像された映像信号を出力する映像信号出力端子113とを含む複数の端子を有している。なお、図2では、複数の端子の一部のみを示し、他の端子の図示は省略されている。また、図1では、端子の図示は省略されている。」

(3-3)引用文献に記載された発明及び技術
ア 引用文献1に記載された発明
引用文献1に記載された発明を以下に認定する。

(ア)チップセットについて
上記(3-2)ア(ア)によれば、引用文献1には、「撮像チップとデジタル信号処理部(DSP:Digital Signal Processor)を有する撮像装置」が記載されている。
また、上記(3-2)ア(カ)によれば、「実施の形態6」として、「上記実施の形態1から5のチップセットを用いた撮像装置の具体例」が記載されている。
以下、引用文献1に記載された発明として、「実施の形態6」における、「実施の形態2」のチップセットを用いた撮像装置の具体例を認定する。

上記(3-2)ア(オ)によれば、「実施の形態2」について、「図5は、実施の形態2における撮像装置に用いられるチップセットの構成を示すブロック図」であり、「同図は、図1と比較して、DSPチップ211の代わりにDSPチップ211aを備える点が異なる」と記載されている。
また、上記(3-2)ア(イ)によれば、「図1は、実施の形態1における撮像装置に用いられるチップセットの構成を示すブロック図である」と記載されている。
よって、「実施の形態2」における撮像装置に用いられるチップセットの認定にあたっては、「実施の形態1」に関する記載も参照する。

上記(3-2)ア(イ)によれば、「実施の形態1における撮像装置に用いられるチップセットの構成」について、「この撮像装置は、同図のように、第1の設計ルールで設計された積層型撮像チップ210と、第2の設計ルールで設計されたDSPチップ211とを備える」と記載されている。

以上によれば、引用文献1には、『撮像装置に用いられるチップセットであって、積層型撮像チップと、DSPチップとを備えるチップセット』の発明が記載されている。

(イ)センサ部について
上記(3-2)ア(イ)によれば、「撮像チップ210は、複数の積層型画素を有するセンサ部300」を備えることが記載されている。
また、上記(3-2)ア(ウ)によれば、引用文献1には、「撮像チップ」には、「数百万?数千万の画素が行列状に配置されている」ことが記載されている。

上記(3-2)ア(エ)によれば、「各積層型画素」について、「画素への入射光は透明電極308を通過し光電変換膜307で信号電荷に変換」され、「変換された信号電荷は画素電極306および蓄積ダイオード305に到達」し、「リセットから蓄積時間を経過した時の蓄積ダイオード305に蓄積された信号電荷量を示す画素信号レベルとを垂直信号線310に出力する」ことが記載されている。

以上によれば、引用文献1には、「撮像チップ」が、『複数の積層型画素を有するセンサ部であって、数百万?数千万の画素が行列状に配置され、各積層型画素では、画素への入射光は透明電極を通過し光電変換膜で信号電荷に変換され、変換された信号電荷は画素電極および蓄積ダイオードに到達し、リセットから蓄積時間を経過した時の蓄積ダイオードに蓄積された信号電荷量を示す画素信号レベルとを垂直信号線に出力する、センサ部』を有することが記載されている。

(ウ)ADCについて
上記(3-2)ア(イ)によれば、「撮像チップ210」は、「ADC(アナログ-デジタル変換回路)340を備える」と記載されている。
以上によれば、引用文献1には、「撮像チップ」が、『ADC(アナログ-デジタル変換回路)』を備えることが記載されている。

(エ)DSPチップについて
上記(3-2)ア(イ)によれば、「DSPチップ211」は、「撮像チップ210から信号線214を介して信号を受け画像処理」を行い、「信号線214には、画素毎に、リセットトランジスタに起因するリセット雑音のレベルを示すリセットレベル信号と、光電変換により蓄積された信号レベルを示す画素レベル信号とが、撮像チップ210からDSPチップ211に出力される」と記載されている。

上記(3-2)ア(オ)によれば、「DSPチップ211a」は、「フレームメモリ22、ノイズ抑制部23、画像処理部24を備える」と記載されている。
また、上記(3-2)ア(オ)によれば、「フレームメモリ22は、1フレーム分のリセットレベルの信号を一時保持するメモリである」、「ノイズ抑制部23は、フレームメモリ22に一時蓄積されたリセットレベル信号を用いて、画素信号に対してノイズ抑制処理を行い、各画素値を決定する」、「画像処理部24は、決定された画素値からなる画像を用いて、さらに、手ブレ補正、顔検出等の画像処理を行う。」と載されている。
上記(3-2)ア(オ)によれば、「DSPはほかにも信号処理を並列で行っている」、「ほかの信号処理とは、画像のエッジ部分を検出し強調しすっきりした画像にするような処理、レンズの焦点が合っているかを判定するためのデータを作る処理や、最近では顔を認識するような処理である」と記載されている。

以上によれば、引用文献1には、『DSPチップは、撮像チップから信号線を介して信号を受け画像処理を行い、信号線には、画素毎に、リセットトランジスタに起因するリセット雑音のレベルを示すリセットレベル信号と、光電変換により蓄積された信号レベルを示す画素レベル信号とが、撮像チップからDSPチップに出力され、DSPチップは、フレームメモリ、ノイズ抑制部、画像処理部を備え、フレームメモリは、1フレーム分のリセットレベルの信号を一時保持するメモリであり、ノイズ抑制部は、フレームメモリに一時蓄積されたリセットレベル信号を用いて、画素信号に対してノイズ抑制処理を行い、各画素値を決定し、画像処理部は、決定された画素値からなる画像を用いて、さらに、手ブレ補正、顔検出等の画像処理を行い、DSPはほかにも信号処理を並列で行っており、ほかの信号処理とは、画像のエッジ部分を検出し強調しすっきりした画像にするような処理、レンズの焦点が合っているかを判定するためのデータを作る処理や、最近では顔を認識するような処理である』ことが記載されている。

(オ)DSPチップの出力について
上記(3-2)ア(カ)によれば、図13のシステム構成について、「同図のカメラシステムでは、撮像チップ210、DSPチップ211の他に、カメラ全体を制御するマイクロコントローラ235」を備え、「DSPチップ211は、TVに接続するためのモニタ出力信号、デジタル出力信号を出力する機能をサポートする」と記載されている。
また、上記(3-2)ア(キ)によれば、図13では、DSPチップ211は、モニタ出力とは別の信号線により、マイクロコントローラ235と相互に接続されている。

以上によれば、引用文献1には、『DSPチップは、TVに接続するためのモニタ出力信号、デジタル出力信号を出力する機能をサポートし、DSPチップは、モニタ出力とは別の信号線により、カメラ全体を制御するマイクロコントローラと相互に接続されている』ことが記載されている。

(カ)まとめ
以上によれば、引用文献1には、次の発明(以下、「引用発明」という。)が記載されていると認められる。引用発明の各構成については、以下、構成a?構成cと称する。

(引用発明)
(a)撮像装置に用いられるチップセットであって、
(b)積層型撮像チップと、
(c)DSPチップとを備え、
(b)撮像チップは、
(b1)複数の積層型画素を有するセンサ部であって、数百万?数千万の画素が行列状に配置され、各積層型画素では、画素への入射光は透明電極を通過し光電変換膜で信号電荷に変換され、変換された信号電荷は画素電極および蓄積ダイオードに到達し、リセットから蓄積時間を経過した時の蓄積ダイオードに蓄積された信号電荷量を示す画素信号レベルとを垂直信号線に出力する、センサ部と、
(b2)ADC(アナログ-デジタル変換回路)
を備え、
(c1)DSPチップは、撮像チップから信号線を介して信号を受け画像処理を行い、
信号線には、画素毎に、リセットトランジスタに起因するリセット雑音のレベルを示すリセットレベル信号と、光電変換により蓄積された信号レベルを示す画素レベル信号とが、撮像チップからDSPチップに出力され、
(c2)DSPチップは、フレームメモリ、ノイズ抑制部、画像処理部を備え、
フレームメモリは、1フレーム分のリセットレベルの信号を一時保持するメモリであり、
ノイズ抑制部は、フレームメモリに一時蓄積されたリセットレベル信号を用いて、画素信号に対してノイズ抑制処理を行い、各画素値を決定し、
画像処理部は、決定された画素値からなる画像を用いて、さらに、手ブレ補正、顔検出等の画像処理を行い、
DSPはほかにも信号処理を並列で行っており、ほかの信号処理とは、画像のエッジ部分を検出し強調しすっきりした画像にするような処理、レンズの焦点が合っているかを判定するためのデータを作る処理や、最近では顔を認識するような処理であり、
(c3)DSPチップは、TVに接続するためのモニタ出力信号、デジタル出力信号を出力する機能をサポートし、
(c4)DSPチップは、モニタ出力とは別の信号線により、カメラ全体を制御するマイクロコントローラと相互に接続されている
(a)チップセット。

イ 引用文献2に記載された技術
上記(3-2)イ(ア)?(ウ)によれば、引用文献2には、以下の技術が記載されていると認められる。

(文献2技術)
「撮像チップ(撮像用半導体チップ)と画像処理チップ(画像処理用半導体チップ)との2チップで構成される固体撮像装置において、画像処理チップの上に撮像チップが積層された構成とする技術。」

(3-4)対比
次に、本願補正発明と、引用発明を対比する。

ア 構成Aについて
構成b1の「複数の積層型画素」が、「行列状に配置される」ことは、構成Aの「複数の画素」が、「マトリックス状に配列される」ことに相当する。

構成b1の「複数の積層型画素」における「画素への入射光」は、「光学像」をなすものといえる。
また、構成b1の「複数の積層型画素」において、「画素への入射光は透明電極を通過し光電変換膜で信号電荷に変換され、変換された信号電荷は画素電極および蓄積ダイオードに到達し、リセットから蓄積時間を経過した時の蓄積ダイオードに蓄積された信号電荷量を示す画素信号レベル」は、「光学像に応じた電圧信号」といえる。
よって、構成b1の「複数の積層型画素」が、「信号電荷量を示す画素信号レベル」を出力することは、構成Aの「複数の画素」が、「光学像に応じた電圧信号を出力する」ことに相当する。

以上によれば、構成b1の「複数の積層型画素」は、構成Aの「マトリックス状に配列され、光学像に応じた電圧信号を出力する複数の画素」に相当する。

したがって、本願補正発明と引用発明は、「マトリックス状に配列され、光学像に応じた電圧信号を出力する複数の画素」を有する点で一致する。

イ 構成Bについて
構成b2の「ADC(アナログ-デジタル変換回路)」は、構成bの「撮像チップ」に備えられたものである。
また、構成bの「撮像チップ」から、DSPチップに「画素レベル信号」が出力されている(構成c1)。
ここで、撮像チップに備えられたADCが、画素から出力されたアナログ信号をデジタル信号に変換するものであることは、当業者にとって明らかである。
よって、構成b2の「ADC(アナログ-デジタル変換回路)」は、構成b1の「複数の積層型画素」から出力された「信号電荷量を示す画素信号レベル」をデジタル信号に変換し、DSPチップに出力される「画素レベル信号」とするものといえる。

上記アで述べたとおり、構成b1の「複数の積層型画素」から出力された「信号電荷量を示す画素信号レベル」は、「電圧信号」といえるから、構成Bの「前記電圧信号」に相当する。
また、構成b2の「ADC(アナログ-デジタル変換回路)」で、デジタル信号に変換された「信号電荷量を示す画素信号レベル」であってDSPチップに出力される「画素レベル信号」は、「デジタル画像信号」をなすものといえる。
よって、構成b2の「ADC(アナログ-デジタル変換回路)」は、構成Bの「前記電圧信号をデジタル画像信号に変換するAD変換部」に相当する。

したがって、本願補正発明と引用発明は、「前記電圧信号をデジタル画像信号に変換するAD変換部」を有する点で一致する。

ウ 構成Cについて
構成bの「撮像チップ」から「DSPチップ」に「画素レベル信号」が出力され(構成c1)、構成cの「DSPチップ」のノイズ抑制部は、「画素信号に対してノイズ抑制処理を行い、各画素値を決定し」(構成c2)、「画像処理部」は、「決定された画素値からなる画像を用いて、さらに、手ブレ補正、顔検出等の画像処理を行う」(構成c2)ものである。
ここで、構成c2の「画素信号」は、構成c1の「画素レベル信号」といえるから、構成c2の「画像処理部」は、画素レベル信号に基づいて、「レンズの焦点が合っているかを判定するためのデータを作る処理」を行うといえる。

上記イで述べたとおり、構成c1の「画素レベル信号」は、「デジタル画像信号」をなすものといえるから、構成Cの「前記デジタル画像信号」に相当する。
また、撮像装置の技術分野において、「レンズの焦点が合っているか」を判定するためのデータとして、フォーカスを評価する値を用いることは技術常識であり、フォーカスを評価する値が、オートフォーカスの制御に用いられ得ることも技術常識である。
よって、構成c2の「レンズの焦点が合っているかを判定するためのデータ」は、オートフォーカスの制御に用いられる、フォーカスを評価する値といえ、構成Cの「オートフォーカス制御に用いるフォーカス評価値」に相当する。

以上によれば、構成c2の「画像処理部」は、構成Cの「前記デジタル画像信号に基づいてオートフォーカス制御に用いるフォーカス評価値を生成する評価値生成部」に相当する。

したがって、本願補正発明と引用発明は、「前記デジタル画像信号に基づいてオートフォーカス制御に用いるフォーカス評価値を生成する評価値生成部」を有する点で一致する。

エ 構成Dについて
構成cの「DSPチップ」は、撮像チップから「画素レベル信号」が出力されている(構成c1)。
また、構成cの「DSPチップ」は、「TVに接続するためのモニタ出力信号」を出力する機能をサポートしている(構成c3)。
ここで、撮像装置において、「TVに接続するためのモニタ出力信号」を出力する際に、撮像チップから出力された画素レベル信号をモニタ出力信号としてTVに出力することは、極めて一般的に行われることである。
よって、構成cの「DSPチップ」は、画素レベル信号を、TVに接続するためのモニタ出力信号として出力する構成を備えるといえる。

上記イで述べたとおり、構成c1の「画素レベル信号」は、「デジタル画像信号」をなすものといえるから、構成Dの「前記デジタル画像信号」に相当する。
また、構成c3の「TVに接続するためのモニタ出力信号」は、TVに画像を表示するための信号といえるから、構成Dの「画像表示のための画像表示信号」に相当する。
よって、構成cの「DSPチップ」は、構成Dの「前記デジタル画像信号を画像表示のための画像表示信号として出力する表示信号出力部」に相当する構成を有しているといえる。

したがって、本願補正発明と引用発明は、「前記デジタル画像信号を画像表示のための画像表示信号として出力する表示信号出力部」を有する点で一致する。

オ 構成Eについて
構成cの「DSPチップ」は、「モニタ出力とは別の信号線により、カメラ全体を制御するマイクロコントローラ」と相互に接続されている(構成c4)。
ここで、構成c4の「マイクロコントローラ」は、カメラ全体を制御するものであるから、オートフォーカスの制御は、「マイクロコントローラ」で行われると解するのが相当であり、マイクロコントローラでオートフォーカスの制御を行うために、DSPチップは、マイクロコントローラと相互に接続されている信号線を介して、マイクロコントローラに構成c2の「レンズの焦点が合っているかを判定するためのデータ」を出力していると解するのが相当である。
よって、構成cの「DSPチップ」は、モニタ出力とは別の信号線により、マイクロコントローラと相互に接続されている信号線を介して、マイクロコントローラに「レンズの焦点が合っているかを判定するためのデータ」を出力する構成を備えているといえる。

上記ウで述べたとおり、構成c2の「レンズの焦点が合っているかを判定するためのデータ」は、「フォーカス評価値」に相当するから、構成Eの「前記フォーカス評価値」に相当する。
また、上記エで述べたとおり、構成c3の「モニタ出力信号」は、「画像表示信号」に相当するから、構成Eの「前記画像表示信号」に相当する。
また、構成cの「DSPチップ」が、構成c2の「レンズの焦点が合っているかを判定するためのデータ」を、モニタ出力とは別の信号線により、マイクロコントローラと相互に接続されている信号線を介して出力することは、「前記フォーカス評価値を前記画像表示信号とは独立して出力する」ことといえる。
よって、構成cの「DSPチップ」は、構成Eの「前記フォーカス評価値を前記画像表示信号とは独立して出力する評価値出力部」に相当する構成を有しているといえる。

したがって、本願補正発明と引用発明は、「前記フォーカス評価値を前記画像表示信号とは独立して出力する評価値出力部」を有する点で一致する。

カ 構成F、Iについて
構成bの「積層型撮像チップ」は、構成Fの「第1の素子部」に相当する。
また、構成cの「DSPチップ」は、構成Fの「第2の素子部」に相当する。
また、構成aの「撮像装置に用いられるチップセット」は、構成bの「積層型撮像チップ」と、構成cの「DSPチップ」とを備えるから、構成aの「チップセット」と構成Fの「撮像素子」は、「第1の素子部と第2の素子部からなる撮像要素」である点で共通する。

したがって、本願補正発明と引用発明は、「第1の素子部と第2の素子部からなる撮像要素」である点で共通する。
ただし、「第1の素子部と第2の素子部からなる撮像要素」が、本願補正発明では、「互いに積層された第1の素子部と第2の素子部からなる撮像素子」であるのに対し、引用発明では、撮像チップとDSPチップを備えるチップセットである点で、両発明は相違する。

キ 構成Gについて
構成bの「積層型撮像チップ」は、構成b1の「複数の積層型画素」を備えている。
また、構成b1の「複数の積層型画素」に対しては、「画素への入射光」が存在している。
よって、構成bの「積層型撮像チップ」は、画素への入射光を受光する側に位置するといえる。

上記カで述べたとおり、構成bの「積層型撮像チップ」は、「第1の素子部」に相当するから、構成Gの「前記第1の素子部」に相当する。
また、構成アで述べたとおり、構成b1の「複数の積層型画素」は、「複数の画素」に相当するから、構成Gの「前記複数の画素」に相当する。
また、上記アで述べたとおり、構成b1の「複数の積層型画素」における「画素への入射光」は、「光学像」をなすものといえる。
よって、構成bの「積層型撮像チップ」が画素への入射光を受光する側に位置し、構成b1の「複数の積層型画素」を備えることは、構成Gの「前記第1の素子部が前記光学像を受光する側に位置するとともに前記複数の画素を備える」ことに相当する。

したがって、本願補正発明と引用発明は、「前記第1の素子部が前記光学像を受光する側に位置するとともに前記複数の画素を備える」点で一致する。

ク 構成Hについて
上記カで述べたとおり、構成cの「DSPチップ」は、「第2の素子部」に相当するから、構成Hの「前記第2の素子部」に相当する。
また、上記オで述べたとおり、構成c2の「画像処理部」は、「評価値生成部」に相当するから、構成Hの「前記評価値生成部」に相当する。
よって、構成cの「DSPチップ」が、構成c2の「画像処理部」を備えることは、構成Hの「前記第2の素子部が前記評価値生成部を備える」ことに相当する。

したがって、本願補正発明と引用発明は、「前記第2の素子部が前記評価値生成部を備える」点で一致する。

ケ まとめ
以上によれば、本願補正発明と引用発明の一致点及び相違点は、以下のとおりである。

[一致点]
(A)マトリックス状に配列され、光学像に応じた電圧信号を出力する複数の画素と、
(B)前記電圧信号をデジタル画像信号に変換するAD変換部と、
(C)前記デジタル画像信号に基づいてオートフォーカス制御に用いるフォーカス評価値を生成する評価値生成部と、
(D)前記デジタル画像信号を画像表示のための画像表示信号として出力する表示信号出力部と、
(E)前記フォーカス評価値を前記画像表示信号とは独立して出力する評価値出力部と、
を有し、
(F’)第1の素子部と第2の素子部からなる撮像要素であって、
(G)前記第1の素子部が前記光学像を受光する側に位置するとともに前記複数の画素を備え、
(H)前記第2の素子部が前記評価値生成部を備える
(I’)ことを特徴とする撮像要素。

[相違点]
「第1の素子部と第2の素子部からなる撮像要素」が、本願補正発明では、「互いに積層された第1の素子部と第2の素子部からなる撮像素子」(構成F、I)であるのに対し、引用発明では、撮像チップとDSPチップを備えるチップセットである点。

(3-5)判断
上記(3-3)イの(文献2技術)のように、「撮像チップ(撮像用半導体チップ)と画像処理チップ(画像処理用半導体チップ)との2チップで構成される固体撮像装置において、画像処理チップの上に撮像チップが積層された構成とする技術」は、撮像装置の技術分野における周知技術といえる。

そして、引用発明において、撮像チップとDSPチップを備えるチップセットをどのように実装するかは、周知の手法の中から当業者が適宜選択し得るものであるから、引用発明において、撮像チップとDSPチップを備えるチップセットを実装する際に、上記周知技術を採用し、撮像チップとDSPチップを積層して一の固体撮像装置とすることにより、相違点に係る構成とすることは、当業者が容易に想到し得ることである。

(3-6)効果等について
本願補正発明の構成は、上記のとおり当業者が容易に想到できたものであるところ、本願補正発明が奏する効果は、その容易想到である構成から当業者が容易に予測し得る範囲内のものであり、同範囲を超える顕著なものではない。

(3-7)まとめ
以上のように、本願補正発明は、引用文献1に記載された発明及び周知技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができるものではない。

3 むすび
以上のとおり、本件補正は、特許法第17条の2第6項において準用する同法第126条第7項の規定に違反してなされたものであるから、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。
よって、上記補正の却下の決定の結論のとおり決定する。

第3 本願発明について
1 本願発明
平成29年12月25日付けの手続補正は上記のとおり却下されたので、本願の請求項に係る発明は、平成29年4月6日付けの手続補正により補正された特許請求の範囲の請求項1ないし10に記載された事項により特定されるものであり、その請求項1に係る発明(以下、「本願発明」という。)は、上記第2の1に示した(補正前の請求項1)に記載された事項により特定されるとおりのものである。

2 原査定における拒絶の理由
原査定の拒絶の理由のうちの特許法第29条第2項に係る理由は、概略、以下のとおりである。

この出願の請求項1に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。


1.特開2010-283787号公報

3 引用発明
原査定の拒絶の理由に引用された引用文献1の記載事項は、上記第2の2(3-2)アに示したとおりであり、引用文献1に記載された発明(引用発明)は、上記第2の2(3-3)アに認定したとおりである。

4 対比、判断
本願発明は、上記第2の1の(補正後の請求項1)で追加された限定事項である構成F、G、Hを省いたものである。

そうすると、本願発明の特定事項を全て含み、さらに他の特定事項を付加したものに相当する本願補正発明が上記第2の2(3)に記載したとおり、引用文献1に記載された発明及び周知技術に基いて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用文献1に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものである。

第4 むすび
以上のとおり、本願発明は、引用文献1に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

したがって、本願は、その余の請求項について検討するまでもなく、拒絶をすべきものである。

よって、結論のとおり審決する。
 
審理終結日 2018-12-25 
結審通知日 2019-01-08 
審決日 2019-01-21 
出願番号 特願2013-136083(P2013-136083)
審決分類 P 1 8・ 575- Z (H04N)
P 1 8・ 121- Z (H04N)
最終処分 不成立  
前審関与審査官 粕谷 満成鈴木 明  
特許庁審判長 鳥居 稔
特許庁審判官 小池 正彦
坂東 大五郎
発明の名称 撮像素子および撮像装置  
代理人 別役 重尚  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ