• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H01L
審判 査定不服 2項進歩性 取り消して特許、登録 H01L
審判 査定不服 特36条4項詳細な説明の記載不備 取り消して特許、登録 H01L
管理番号 1350232
審判番号 不服2018-1081  
総通号数 233 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2019-05-31 
種別 拒絶査定不服の審決 
審判請求日 2018-01-26 
確定日 2019-04-16 
事件の表示 特願2016- 23359「ショットキー接触部を有する半導体デバイスを製造するための方法」拒絶査定不服審判事件〔平成28年 8月18日出願公開、特開2016-149554、請求項の数(11)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は,平成28年2月10日(パリ条約による優先権主張 2015年(平成27年)2月11日,独国)の出願であって,その手続の経緯は以下のとおりである。
平成29年 2月17日付け 拒絶理由通知書
平成29年 5月17日 意見書・手続補正書の提出
平成29年 6月 1日付け 拒絶理由通知書
平成29年 8月16日 意見書・手続補正書の提出
平成29年 9月19日付け 拒絶査定
平成30年 1月26日 審判請求書・手続補正書の提出
平成30年11月16日付け 拒絶理由通知書
平成31年 2月20日 意見書・手続補正書の提出

第2 原査定の概要
原査定(平成29年9月19日付け拒絶査定)の概要は次のとおりである。

本願請求項1ないし19に係る発明は、以下の引用文献1ないし13に基づいて、その発明の属する技術の分野における通常の知識を有する者が容易に発明できたものであるから、特許法第29条第2項の規定により特許を受けることができない。

＜引用文献等一覧＞
引用文献1 特開平08-195403号公報
引用文献2 特開2009-081177号公報
引用文献3 特開昭61-296754号公報
引用文献4 特開2006-302999号公報
引用文献5 特開昭60-261177号公報
引用文献6 特開昭60-025275号公報
引用文献7 特開平04-080962号公報
引用文献8 特開2008-130874号公報
引用文献9 特開平03-295229号公報
引用文献10 特開昭64-050527号公報
引用文献11 特開2004-055586号公報
引用文献12 特開2008-042198号公報
引用文献13 特開2013-161805号公報

第3 当審拒絶理由の概要
当審拒絶理由(平成30年11月16日付け拒絶理由)の概要は次のとおりである。

A.この出願は,発明の詳細な説明の記載が,特許法第36条第4項第1号に規定する要件を満たしていない。
B.この出願は,特許請求の範囲の記載が,特許法第36条第6項第1号に規定する要件を満たしていない。
C.この出願は,特許請求の範囲の記載が,特許法第36条第6項第2号に規定する要件を満たしていない。
D.本願請求項13ないし17に係る発明は、以下の引用文献7,12ないし17に基づいて、その発明の属する技術の分野における通常の知識を有する者が容易に発明できたものであるから、特許法第29条第2項の規定により特許を受けることができない。

＜引用文献等一覧＞
引用文献12 特開2008-42198号公報
引用文献14 特開2008-34646号公報
引用文献15 特開2012-69798号公報
引用文献16 特開2013-251406号公報
引用文献13 特開2013-161805号公報
引用文献17 特開2002-299642号公報
引用文献7 特開平4-80962号公報

第4 本願発明
本願の請求項1ないし11に係る発明(以下,それぞれ「本願発明1」ないし「本願発明11」という。)は,平成31年2月20日付けの手続補正で補正された特許請求の範囲の請求項1ないし11に記載された事項により特定される以下の発明である。

「【請求項1】
ショットキー接合部とｐn接合部とを含むMPSダイオード(300)を製造するための方法であって、
基板表面(311)を有するSiC半導体基板(310)であって、前記基板表面(311)においてさらされる露出部分を有する少なくとも1つのnドープ領域(323)、および、前記nドープ領域(323)に囲まれ前記基板表面(311)においてさらされる露出部分を有する少なくとも1つのｐドープ領域(321)とを含むSiC半導体基板(310)を設けるステップと、
前記SiC半導体基板(310)の前記ｐドープ領域(321)上に接触メタライゼーション(354)を形成するステップと、
前記基板表面(311)を120秒未満の間、0.0133パスカル(0.1ミリトル)?0.11パスカル(0.8ミリトル)の圧力で容量結合プラズマにさらすことによって前記SiC半導体基板(310)を前処理しアモルファスnドープ半導体表面層を形成するステップであって、前記プラズマに容量結合している電力が5W?40Wの間の範囲であるステップと、
ショットキー接合形成材料(351)を前記前処理済みの基板表面(311)上にスパッタリングして、前記ショットキー接合形成材料(351)と前記nドープ領域(323)の前記露出部分との間にショットキー接触部を形成するステップと、
前記SiC半導体基板(310)のアクティブ領域(391)内にメタライゼーション(353)を形成するステップと、
を含み、
前記ショットキー接合形成材料(351)および前記メタライゼーション(353)は、前記アクティブ領域(391)においてアノード・メタライゼーションを形成し、前記アノード・メタライゼーションは、前記接触メタライゼーション(354)とオーム接触している、方法。
【請求項2】
前記ショットキー接合形成材料(351)が、モリブデン、窒化モリブデン、チタニウム、窒化チタン、タンタル、窒化タンタル、ドーピング濃度が少なくとも10^(17)/cm^(3)の多結晶シリコン、およびそれらの任意の組合せからなる群から選択される、請求項1に記載の方法。
【請求項3】
前記SiC半導体基板(310)を前処理する前に前記基板表面(311)を粗清浄化するステップをさらに含み、前記粗清浄化するステップが、湿式化学粗清浄化、スパッタリング粗清浄化、反応性スパッタリング粗清浄化、およびそれらの任意の組合せを含む、請求項1または2に記載の方法。
【請求項4】
前記湿式化学粗清浄化が、蒸溜水、H_(2)O_(2)および水酸化アンモニウムを含む第1の洗浄溶液、ならびに/または蒸溜水、H_(2)O_(2)および塩酸を含む第2の洗浄溶液で前記基板表面(311)を清浄化するステップを含む、請求項3に記載の方法。
【請求項5】
前記スパッタリング粗清浄化および/または前記反応性スパッタリング粗清浄化用が、前記前処理用の電力よりも大きい電力で容量結合プラズマに前記基板表面(311)をさらすステップを含み、前記スパッタリング粗清浄化および/または前記反応性スパッタリング粗清浄化用の前記電力が、少なくとも40W、好ましくは少なくとも60W、より好ましくは少なくとも80Wである、請求項3に記載の方法。
【請求項6】
前記基板表面(311)の前記前処理によって、アモルファスnドープ半導体表面層が形成される、請求項1?5のいずれか一項に記載の方法。
【請求項7】
前記基板表面(311)の前記前処理が実行され、その結果、前記基板表面(311)でのフェルミ準位が所定の値に固定される、請求項1?6のいずれか一項に記載の方法。
【請求項8】
前記基板表面(311)を前処理するプロセス、および前記前処理された基板表面(311)上に前記ショットキー接合形成材料(351)をスパッタリングするプロセスが、同じプロセス・チャンバ内で実行される、請求項1?7のいずれか一項に記載の方法。
【請求項9】
前記基板表面(311)を粗清浄化するプロセス、前記前処理された基板表面(311)上に前記ショットキー接合形成材料(351)をスパッタリングするプロセス、および前記スパッタリングされたショットキー接合形成材料(351)上にメタライゼーション(353)を形成するプロセスのうち、少なくとも1つのプロセスも前記同じプロセス・チャンバ内で実行される、請求項8に記載の方法。
【請求項10】
前記前処理された基板表面(311)上に前記ショットキー接合形成材料(351)をスパッタリングするステップが、窒素含有雰囲気中で実行される、請求項1?9のいずれか一項に記載の方法。
【請求項11】
前記SiC半導体基板(310)を前処理するステップが、前記基板表面(311)をアルゴン・プラズマ放電にさらすステップを含む、請求項1?10のいずれか一項に記載の方法。」

第5 引用文献,引用発明等について
1 引用文献1について
原査定及び当審の拒絶の理由に引用された引用文献1(特開平08-195403号公報)には,図面とともに次の事項が記載されている。

「【0001】
【産業上の利用分野】本発明は、半導体装置に関し、特に、ショットキーゲート型電界効果トランジスタやショットキーバリアダイオード等の能動層とショットキー接合をなす電極を有する高出力用の半導体装置に関する。」

「【0014】
【課題を解決するための手段】上述する問題点を解決するため、本発明は、化合物半導体基板上部に形成した能動層とショットキー接合をなすショットキー電極を有し、前記能動層のショットキー電極を形成された領域及びその近傍のうち少なくとも一部に、高抵抗層が形成されている半導体装置であって、前記高抵抗層がプラズマ処理を施すことにより形成された0.6乃至0.8eVの表面準位によるものであることを特徴とする。
【0015】
【作用】本発明によれば、能動層のショットキー電極が形成された領域及びその近傍のうち少なくとも一部に形成される高抵抗層は、プラズマ処理を施すことによって生成された砒素リッチによる欠陥に起因した活性化エネルギーが0.6乃至0.8eV、密度が約1×10^(14)cm^(-3)の表面準位によるものであることがわかり、能動層に均一性、信頼性がより優れた高抵抗層を設けることができる。
【0016】
【実施例】以下、図面を参照して本発明の実施例を説明する。なお、各実施例において、第1の実施例と同一もしくは同等の部分には同一番号を付し、重複する部分の説明は省略する。
【0017】図1(a)?(d)は、本発明の一実施例によるGaAｓMESFET10の製造方法を示す断面図であり、以下にその概略を説明する。まず、図1(a)に示すように、半絶縁性GaAｓからなる半導体基板11表面に、能動層を形成する。この能動層は、n型イオンを注入して形成したn能動層12と、n能動層12の両側、つまりソース領域及びドレイン領域に高濃度のn型イオンを注入して形成したn^(+) 能動層13から構成されている。この場合、例えば、イオン注入法により、半絶縁性基板11の表面に注入エネルギー80keV、注入量6×10^(12)cm^(-2)でn型イオンを注入してn能動層12を形成した後、n^(+) 能動層13を形成しようとする領域を除く領域をレジスト(図示せず)で覆い、このレジストをマスクとして注入エネルギー120keV、注入量2×10^(13)cm^(-2)でn型イオンを注入し、ソース電極及びドレイン電極を形成する領域の下にn^(+) 能動層13を形成する。
【0018】次いで、図1(b)に示すように、n^(+) 能動層13の上にAｕ-Ge/Ni系等のオーミック金属を蒸着してソース電極14及びドレイン電極15を形成し、両電極14、15を熱処理して合金化する。
【0019】次いで、図1(c)に示すように、ゲート形成用レジスト層19をマスクとし、開口部19aを通してn能動層12のゲート近傍にのみ矢印A方向にプラズマ照射を行う。このプラズマ処理により、ショットキー電極形成領域及びその周辺部のn能動層12に高抵抗層12aを形成する。
【0020】このプラズマ処理は、例えば反応性イオンエッチング(RIE)装置を用いて実施することができる。また、プラズマ源となるガス種は、O_(2) 、N_(2) 、Aｒ、CF_(4) 、CHF_(3) 、H_(2) 等のガスを始めとして、プラズマ源となるガスであれば任意のガスを用いることができる。あるいは、これらのガスを複数組み合わせたものであってもよい。
【0021】最後に、図1(d)に示すように、半導体基板11を6N-HCl(6規定の塩酸)に1分間浸漬して高抵抗層12aの表面に形成された酸化膜(図示せず)を除去した後、Ti/Pｔ/AｕまたはAl等からなるショットキー電極16を形成し、GaAｓMESFET10を得る。
【0022】以上説明したように、このGaAｓMESFET10の構成及びその製造方法の特徴とするところは、ショットキー接合をなすショットキー電極16直下及びその近傍にプラズマ処理を施すことにより、n能動層12にプラズマ処理による高抵抗層12aを形成することにある。したがって、前記実施例において、プラズマ処理工程以外の他の工程は、従来の工程と同様である。
【0023】なお、前記実施例では、リセスエッチングを行わない場合を示したが、リセスエッチングを行ってショットキー電極を形成した構造のものでもよい。
・・・ 中 略 ・・・
【0028】前記実施例の特性を調べるため、プラズマ源となるガス種としてO_(2) ガスを用いて、表1に示す条件下でRIE装置によりプラズマ処理を施し、図1に示した構造のGaAｓMESFET10を作製した。
【0029】
【表1】

・・・ 中 略 ・・・
【0031】図6は、本発明のさらに別の実施例によるショットキーバリアダイオード60を示す断面図である。この実施例では、ショットキー電極44直下及びその周囲のショットキー電極44よりも広い領域にプラズマ処理を施して高抵抗層42aを形成している。このようなショットキーバリアダイオード60においては、高抵抗層42aによってショットキー電極44の端部での電界集中が緩和される結果、ショットキーバリアダイオードの順方向特性を低下させることなく逆方向電流電圧特性が改善される。
【0032】図7は、本発明のさらに別の実施例によるショットキーバリアダイオード70を示す断面図である。この実施例では、ショットキー電極44の外周部分の直下近傍の領域にのみプラズマ処理を施して高抵抗層42aを形成している。
【0033】このようなショットキーバリアダイオード70においても、高抵抗層42aによってショットキー電極44の端部の電界集中を小さくすることができるので、図6の実施例と同様に、順方向特性を維持したままで逆方向電流電圧特性が大幅に改善される。
【0034】図8は、本発明のさらに別の実施例によるショットキーバリアダイオード80を示す断面図である。この実施例では、ショットキー電極44の外周部分の直下から外側近傍においてのみプラズマ処理を施して高抵抗層42aを形成している。
【0035】このようなショットキーバリアダイオード80においても、高抵抗層42aによってショットキー電極44の端部の電界集中を小さくすることができるので、図6の実施例と同様に、順方向特性を維持したままで逆方向電流電圧特性が大幅に改善される。また、このような構造のショットキーバリアダイオード80であれば、ショットキー電極44を形成した後で、プラズマ処理を施して高抵抗層42aを形成することもできる。
【0036】図9は、本発明のさらに別の実施例によるショットキーバリアダイオード90を示す断面図である。この実施例は、ショットキー電極44直下全面にプラズマ処理を施して高抵抗層42aを形成している。
【0037】このようなショットキーバリアダイオード90においては、ショットキー電極44の直下の領域でn能動層42が高抵抗化される結果、ショットキー電極44の障壁高さを小さくすることができ、ショットキーバリアダイオード90の逆方向特性を低下させることなく順方向特性を向上させることができる。
【0038】なお、図9では、ショットキー電極44と高抵抗層42aとが一致しているが、高抵抗層42aがショットキー電極44よりも狭い領域に形成されていても良い。
【0039】前記図6?図9の実施例を検討すると、ショットキーバリアダイオードにおいては、ショットキー電極の直下のほぼ全体にプラズマ処理を施して高抵抗層を形成することにより、順方向特性が改善でき、ショットキー電極の外周縁部、または外周縁部と隣接する領域にプラズマ処理を施して高抵抗層を形成することにより、逆方向特性が改善できることが確認された。また、ショットキー電極の直下全面及びその外周領域にプラズマ処理を施して高抵抗層を形成することにより、ショットキーバリアダイオードの順方向特性及び逆方向特性がともに改善できることも確認された。
【0040】前記各実施例で示してきた高抵抗層のメカニズムを調べるため、プラズマ源となるガス種としてO_(2) ガスを用いて、表2に示す条件下でRIE装置によりプラズマ処理を施し、前記実施例の高抵抗層を形成し、TEM(Transmission Electron Microscopy)法、XPS(X ray Photo-emission Spectroscopy )法、ICTS(Isothermal Capacitance Transient Spectroscopy )法により分析した。
【0041】
【表2】

【0042】まず、TEM法により、n能動層の深さ方向に対するAｓ/Ga比を調べた。この結果を図10に示す。図10の横軸は深さ方向、縦軸はAｓ/Ga比であって、黒丸で示すものが実施例の深さ方向に対するAｓ/Ga比、白丸で示すものがプラズマ処理を施さない従来例の深さ方向に対するAｓ/Ga比である。図10から分かるように、本実施例によれば、従来例よりもn能動層の表面から10nm以下の領域、つまり前記高抵抗層でAｓ/Ga比が大きくなっている。
【0043】次に、XPS法により、n能動層表面から約7nmの領域、つまり高抵抗層でのAｓ/Ga比を調べた。この結果を図11に示す。図11の横軸はセルフバイアス、縦軸はAｓ/Ga比である。図11から分かるように、本実施例によれば、プラズマ処理を施さない従来例よりもAｓ/Ga比が大きくなっている。
【0044】次に、ICTS法により、活性化エネルギー、密度及びキャリア濃度を調べた。この結果から、高抵抗層には、活性化エネルギーが0.6乃至0.8eV、密度が約1×10^(14)cm^(-3)の表面準位が形成されていることが分かった。また、高抵抗層のキャリア濃度は、n能動層の1/5以下となっていることも分かった。
【0045】これらの分析結果から、砒素リッチによる欠陥に起因する活性化エネルギーが0.6乃至0.8eV、密度が約1×10^(14)cm^(-3)の表面準位により、均一、かつ良好な高抵抗層が形成されていることが分かった。
【0046】なお、プラスマ装置、プラズマ処理の条件等は、前記各実施例のものに限定されることはなく、使用する化合物半導体基板及びその特性等に応じて、適宜選定、設定すればよい。
【0047】また、前記実施例では、GaAｓMESFETとショットキバリアダイオードについて説明したが、本発明の特徴とするところは、ショットキー電極形成前あるいは形成後に半導体基板の能動層のショットキー電極形成領域またはその近傍のうち少なくとも一部にプラズマ処理を施すことにある。従って、本発明は、GaAｓMESFETやショットキバリアダイオード以外にも、高電子移動度トランジスタ、プレーナ型ショットキバリアダイオード等の金属と半導体とのショットキー接合を利用した化合物半導体装置一般に適用することができる。また、GaAｓMESFETやショットキバリアダイオードの場合にも、前記各実施例の構造及び製造プロセスに限定されることなく、他の構造の半導体装置の製造方法にも適用することができる。」

2 引用文献2について
原査定の拒絶の理由に引用された引用文献2(特開2009-081177号公報)には,図面とともに次の事項が記載されている。」

「【0001】
本発明は、ショットキー接合ゲート型の電界効果トランジスタに関し、特にガリウム砒素基板上に形成された電界効果トランジスタに関する。また、本発明は、該電界効果トランジスタを備える半導体チップ及び該半導体チップを備える半導体装置に関する。」

「【0059】
ゲート電極12は、電子供給層としてのn形AlGaAｓ層5の上に形成される。例えば、ゲート電極12がn形AlGaAｓ層5に接する細い横幅としてのゲート長は約0.2μmで、0.3?1μm程度の上方で横幅が0.5?2μm程度に広がった部分があるT字型で、この広がった部分での金属の厚さは0.3?1μm程度である。また、信頼性を確保するため、n形AlGaAｓ層5に接するショットキー性金属層11として、例えば、チタン(Ti)以外に、バナジウム(V)、クロム(Cｒ)、ジルコニウム(Zｒ)、ニオブ(Nb)、モリブデン(Mｏ)、ハフニウム(Hf)、タンタル(Ta)、タングステン(W)等、またはこれらの珪化物(例えばTiSi)や窒化物(例えばTiN)の耐熱性金属を厚さ20?60nm程度と薄く設ける。そして、この上にゲート配線層としてアルミニウム(Al)やニッケル(Ni)等の低抵抗な金属を厚さ300?1000nm(=0.3?1μm)程度と厚く積層する。さらにこの上にゲート電極12を保護するため、ショットキー性金属層11と同一な膜を改めて20?100nm程度と薄く設けてもよい。」

3 引用文献3について
原査定の拒絶の理由に引用された引用文献3(特開昭61-296754号公報)には,図面とともに次の事項が記載されている。

「[発明の技術分野]
本発明は、半導体装置及びその製造方法に関わり、特に基板にGaAｓを用いた場合の相補型回路に関する。」(第2頁左上欄14行乃至17行)

「例えばMESFETのゲート電極としては、n型GaAｓと良好なショットキ障壁を形成し、かつ熱処理後もその特性が保持されるものであればよく、WNｘの他、W,WSiｘ,W-Al,Mｏ,MｏSiｘ,MｏNｘなどを用いることができる。」(第4頁左下欄8行乃至13行)

4 引用文献4について
原査定の拒絶の理由に引用された引用文献4(特開2006-302999号公報)には,図面とともに次の事項が記載されている。

「【0001】
本発明は、半導体装置に関し、特に、GaAｓを主材料とする化合物半導体層を有する基板上に形成された電極を備える半導体装置に関する。」

「【0024】
本実施の形態1に係る半導体装置によれば、ショットキー電極であるゲート電極8は、TaNｘ層6を有する。TaNｘはその構成金属であるTaがｐH-電位図(Pourvaix図)において腐食する点を持たないため、W,Si等の容易に腐食する材料を含むWSiNよりも耐湿性が高い。そのため、本実施の形態1に係るゲート電極8によれば、WSiN層を有する従来のゲート電極に比べて、耐湿性を高めることができる。なお、以上ではショットキー電極を例にとり説明したが、基板100にオーミック接合されたオーミック電極(例えば、HBTのエミッタ電極)の場合であっても、TaNｘ層6を設けることによって、耐湿性の向上という効果は得られる。」

5 引用文献5について
原査定の拒絶の理由に引用された引用文献5(特開昭60-261177号公報)には,図面とともに次の事項が記載されている。

「〔発明の利用分野〕
本発明はショットキ障壁を用いた化合物半導体電界効果トランジスタに関するものである。」(第1頁左下欄11行乃至13行)

「〔発明の概要〕
本発明の骨子は下記のようになる。
化合物半導体を用いた電界効果トランジスターを構成するに当ってショットキ電極を次の様に構成する。
第1に、ショットキ接合に、金属に代る多結晶Siを用いる。
第2に多結晶シリコンはリン或いは砒素のドープを行ない、低抵抗化を図る。」(第2頁左上欄11行乃至19行)

「その後、第2図(b)のようにスパッタ法によって多結晶Si17を2000Åに被着し、リンイオンを25KeVで5×10^(12)cm^(-3)を多結晶にイオン注入し、ランプアニールで、アニールを施し、多結晶Si17の低抵抗化を図る。その後、ゲート電極となるように周知のホトリソグラフィを用いて、ゲートパターンを形成し、多結晶Si17とホトレジスト膜をマスクとしてドライエッチングする。」(第2頁右上欄16行乃至左下欄4行)

6 引用文献6について
原査定の拒絶の理由に引用された引用文献6(特開昭60-025275号公報)には,図面とともに次の事項が記載されている。

「産業上の利用分野
本発明は、III-V族化合物半導体の電界効果トランジスター(以後、MES・FETという)のゲートの形成法に関するものである。」(第1頁左下欄18行乃至右下欄1行)

「さらに、フォト・リソ法で、そのレジスト膜が加工され、更に、弗酸と弗化アンモン水溶液の混液からなる緩衝液で、二酸化硅素(SiO_(2))が加工される((b))。つぎに、露出した活性層を酒石酸系の腐蝕液で、かるく腐蝕し、水洗、乾燥する。
第1表、ロット番号5?8までは、その後、次の如くなされる。まず、プラズマ装置、すなわち、プラズマCVD装置の反応室に、基板を設置し、水素(H_(2))ガスをその反応室に導入して、反応室内の圧力を0.8ｔｏｒｒに調制する。50Wの高周波入力でプラズマを発生させ、5分間、この状態を保つ。つぎに、反応室から、その基板を取り出し、別の蒸着装置又は、スパッター装置で、所定の金属膜を形成する((c))。」(第4頁左上欄9行乃至右上欄3行)

「前述の如く露光活性層を酒石酸系の腐蝕液で腐蝕後まず、蒸着装置ないしスパッター装置のチャンバー内に、基板を設置し、水素(H_(2))ガスをそのチャンバー内に導入し、圧力を0.5ｔｏｒｒ程度に調節する。つぎに、500VA入力のネオン・トランスを用いて、チャンバー内にプラズマを発生させ、この状態を、第1表の示した時間保持する。つぎに、すみやかにそのチャンバー内を高真空にして所定の金属膜を形成する。この金属膜形成以後の過程は、前述のロット番号5?8の場合に同様である。」(第4頁右上欄15行乃至左下欄5行)

7 引用文献7について
原査定及び当審の拒絶の理由に引用された引用文献7(特開平04-080962号公報)には,図面とともに次の事項が記載されている。

「3.発明の詳細な説明
本発明は従来のものより更に整流特性が良好であって損失の少ないショットキバリアダイオードに関するものである。」(第1頁右下欄2行乃至5行)

「本発明では、金属と半導体との間にアモルファス層を形成することで、1種類の金属でφ_(B)を制御するもので、金属にAlを選んだ場合を例にすると、Alとn型Siとのφ_(B)は0.76eVである。これより低いφ_(B)のショットキバリアダイオードAlでつくりたい場合、すなわち、逆方向リーク電流が高くなってもV_(F)の低い(ローロス)ダイオードをAlでつくりたい場合、Alとn型Siとの間に水素を含まないアモルファス層を形成することで、金属がAlでもφ_(B)が低いローロスダイオードが作製できる。
また、逆に高いφ_(B)のショットキバリアダイオードをAlでつくりたい場合、すなわち、V_(F)は高くてもよいから逆方向リーク電流の低いダイオードをAlでつくりたい場合、Alとn型Siとの間に水素を含んだアモルファス層を形成することで、金属がAlでもφ_(B)が高いダイオードが作製できる。」(第2頁左下欄2行乃至19行)

「次に、凹部を形成する部分の酸化膜を除去する第2次の写真処理を行う。
RIE(Reacｔiｖe Iｏn Eｔcheｒ)を使用して、CHF_(3)ガスを導入し、約5mTｏｒｒに調整したら約2kWの電力を投入して、酸化膜を4?5分でエッチングする。引き続き同一真空チャンバー内で、CCl_(2)F_(2)ガスを導入し、約5mTｏｒｒに調整したら約2kWの電力を投入して、約3μm深さで開口部が約3μmを約7?8分でエッチングする。
ほぼU字形にエッチングする。こうしてa≒2μm、f=3μm、h=3μmの凹凸形状8がほぼできた。
なお、Siエッチング形状の制御は、Siエッチングガスの種類をCF_(4)、NF_(3)等のF系、CCl_(4)、CCl_(2)F_(2)等のCl系ガスの比率を調整することにより、深さに対する上部開口部の距離を調整することも可能である。
RIEによるSiエッチング後、プラズマダメージ層を除去するために、約200?500ÅのSiをH_(2)O_(2)、NH_(4)F、H_(2)Oの混合液からなるSiエッチング液で除去し、引き続き表面の酸化膜をフッ酸系のエッチング液で全面除去する。
上記エッチング処理後に、凹部が完全に埋め込まれる様にスパッタ酸化膜を全面に形成する。
スパッタ酸化膜形成後、ガードリング内側の酸化膜を除去する第3次の写真処理を行う。
第3次の写真処理後フッ酸系のエッチング液でガードリング内側の酸化膜を除去する。この時、RIEで形成されたf=3μm、h=3μmの凹部には酸化膜が埋め込まれた状態である。
次に、RIEを使用して、Aｒガスを導入し、約5mTｏｒｒに調整したら、約2kWの電力を投入し、プラズマ放電させる。Aｒプラズマに晒されたガードリング内側のSi表面にはアモルファス状のシリコン層3が形成される。
なお、アモルファスシリコン層の膜厚・性質などはRIEの条件、圧力、パワー、導入するガスの種類等を変えることにより制御することも可能である。
次に、凹部の埋め込まれた酸化膜をフッ酸系のエッチング液で除去する。こうして凸部にアモルファスシリコン層が、凹部にはシリコン層4が存在する凹凸形状の表面が形成された。
上記凹部酸化膜のエッチング後、Allを蒸着する。」(第3頁左下欄19行乃至第4頁右上欄3行)

8 引用文献8について
原査定の拒絶の理由に引用された引用文献8(特開2008-130874号公報)には,図面とともに次の事項が記載されている。

「【0001】
本発明は、電極膜/炭化珪素構造体、当該構造体を含む炭化珪素ショットキバリアダイオード、当該構造体を含む金属-炭化珪素半導体構造電界効果トランジスタ、当該構造体の電極膜の成膜最適化方法および当該構造体の製造方法に関する。」

「【0016】
次に、第1の実施形態に係る電極/SiC構造体の製造方法について図2を参照して説明する。図2は、図1に示す電極/SiC構造体の製造方法を示す断面図である。はじめに、用意したSiC基板10をRCA洗浄法(NH_(4)OH+H_(2)O_(2)混合液、HCl+H_(2)O_(2)混合液を用いた伝統的半導体基板洗浄法)などで十分洗浄した後、図2(a)に示すように、SiC基板10の表面側に常圧CVD(化学的気相成長法)で所定の厚みの絶縁膜11、例えばSiO_(2)を400nm成膜する。次に、図2(b)に示すように、周知のフォトリソグラフィとエッチング法を用いて絶縁膜11に接触窓12を開口する。接触窓12の開口が終了したところで再びRCA洗浄法などで洗浄し、接触窓12により露出したSiC基板10の表面を清浄化する。洗浄が済んだところで、図2(c)に示すように、接触窓12により露出したSiC基板10の表面および絶縁膜11の全面に微細積木構造を呈する金属電極膜(ここではNi膜)13aを所定の厚み、たとえば300nm蒸着する。微細積木構造を呈する金属電極膜13aは、例えば、電子ビーム蒸着を用いて形成することができる。金属電極膜13aの条件の一例を挙げると、次のとおりである。なお、基板温度とは、絶縁膜11および接触窓12が形成されたSiC基板10の温度を示している。以下、絶縁膜11および接触窓12が形成されたSiC基板10の温度を基板温度とする。」

9 引用文献9について
原査定の拒絶の理由に引用された引用文献9(特開平03-295229号公報)には,図面とともに次の事項が記載されている。

「〔産業上の利用分野〕
本発明は化合物半導体装置の製造方法に関し、特に詳細には、ショットキーゲートを有する化合物半導体装置の製造方法に関する。」(第1頁左下欄16行乃至右下欄2行)

「次に、イオン注入し、熱処理した表面1aに対して、Aｒガスを用いたプラズマ処理を施す。このプラズマ処理は、高周波出力を50W、Aｒ、ガス流量150ｓccm、1分間の条件で行う。このプラズマ処理により、半導体基板表面に何等のダメージも残さないで、基板表面の炭素、酸素等の不純物が除去される。この状態を第1図(c)に示す。
次に、半導体基板全面に、スパッタ法を使用してタングステン/シリコン(W・Si)の膜4を5000オングストロームの厚さに形成する。この状態を第1図(d)に示す。」(第2頁左下欄2行乃至13行)

10 引用文献10について
原査定の拒絶の理由に引用された引用文献10(特開昭64-050527号公報)には,図面とともに次の事項が記載されている。

「(産業上の利用分野)
本発明は半導体装置の製造方法に係り、特にGaAｓ(ガリウム・ヒ素)半導体基板の表面上にショットキー電極を形成する方法に関する。」(第1頁右下欄7行乃至10行)

「このように形成されたn型GaAｓ基板を、たとえばNH_(4)F(フッ化アンモニウム)で化学洗浄して表面の自然酸化膜を不完全ながら除去する。この状態のGaAｓ基板10を前記スパッタ処理容器1内にセットする。そして、この処理容器1内を1×10^(-4)Paの高真空になるまで排気した後、エッチャントガスとしてたとえばAｒ(アルゴン)ガスを0.8Pa程度になるまで導入し、下部電極2側に1kW程度の高周波電力を投入して、基板表面のスパッタエッチングを約5分間行わせ、基板表面層を第2図(a)に点線で示すようにある程度除去する。この場合、ターゲット5の汚染を防止するために、予めシャッタ4を閉じておく。
次に、処理容器1内の全ガス圧の10%程度の分圧を有するようにN_(2)(窒素)ガスを導入してAｒ+N_(2)の雰囲気を作る。そして、今度は上部電極3側に高周波電力を供給して上記シャッタ4を開き、反応性スパッタリングを行わせ、第2図(b)に示すように、基板表面上にタングステンシリサイドの窒化物であるWSi-Nｘ膜13を約150nmの厚さとなるように堆積する。この場合、基板表面のスパッタエッチング工程から基板表面のスパッタ堆積工程までは、処理容器1内る真空状態の中で連続的に行われ、この間に基板表面が大気にさらされることはないので、上記WSi-Nｘ膜13と基板表面との間に自然酸化膜が介在することはなく、WSi-Nｘ膜13が基板表面上に直接に形成される。
この後は、通常の工程にしたがってMESFETあるいはショットキーダイオードのショットキー電極を形成する。」(第2頁右下欄16行乃至第3頁右上欄6行)

11 引用文献11について
原査定の拒絶の理由に引用された引用文献11(特開2004-055586号公報)には,図面とともに次の事項が記載されている。

「【0001】
【発明の属する技術分野】
本発明は、ショットキー接合とPN接合とが並存した構造を有するJｕncｔiｏn Baｒｒieｒ Cｏnｔｒｏlled Schｏｔｔkｙ(以下JBSと称す)に関し、さらに詳細にはプラナー構造を用いた高速・中電流・中耐圧型JBS半導体装置の実現にあたり、その順電圧降下VFの低減と逆回復時間ｔｒｒの短縮(トレード・オフ)に最適な電子線の照射条件の決定方法や、その製造方法に関するものである。」

「【0005】
かような市場の要望(ニーズ)に応える為のデバイスの有力候補の一つとしてショットキー接合とPN接合とが並存した構造を有するJBSが考えられることが当業界においては周知である。例えば、JBS構造(呼称方法もまちまちであるが)の文献としては、[ISPSD’93,ｐｐ.199?204,Cｏmｐaｒiｓｏn ｏf High Vｏlｔage Pｏｗeｒ Recｔifieｒ Sｔｒｕcｔｕｒeｓ, bｙ M.Mehｒeｔｒa ＆ B.J.Baliga]等が発表されて久しい。
また、その応用は、IGBTと抱き合わせで用いられるFWD(フリー・ホイール・ダイオード)等の応用においても根強い要求があり、これらにも種々の文献発表があるが、例えば、[ISPSD’01,ｐｐ.307?314,Gｒeaｔ Imｐｒｏｖemenｔ in IGBT Tｕｒn-ｏn Chaｒacｔeｒiｓｔicｓ ｗiｔh Tｒench Oｘide Schｏｔｔkｙ(TOPS) Diｏde, bｙ M.Nemｏｔｏ, eｔ al]
IGBTは一般的に数十?数百A型の大面積(＆中高速)素子であること、またそれと対で併用するFRDも従って大面積素子となるが、逆回復時間ｔｒｒは素子面積の増大とともに増大することを考慮しても、上記文献中に述べられている紹介例は何れもその運転周波数において、せいぜい数十KHZ程度の応用であるため、逆回復時間ｔｒｒが約一桁上の200?300nｓと長い中高速デバイスである。さらにそれら向けのFWD開発においては、当初はプラナー構造が中心であったが、最近では究極の構造としてトレンチ構造のものも多く発表されてきている。しかしながら、トレンチ構造は、デバイス表面の微細化に対しては有利である一方、製法が複雑化することと、どうしても価格面での不利を伴う。」

「【0015】
【発明の実施の形態】
以下に本発明の一実施の形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
まず、図1を参照して本JBSの構造につき説明する。図1は本発明の一実施形態のJBSを示す断面図(下部)と平面図(上部)である。なお、本実施形態においては、P型活性領域4が前記第二導電型活性領域に対応し、N^(-)型領域3が前記第一導電型領域に対応する。
【0016】
図1に示すように本JBSは、N^(+)型の半導体基板1と、半導体基板1上にN^(-)型でエピタキシャル成長により形成された半導体層2とを備える。
半導体層2の表層中央部には表面視円形状の多数のP型活性領域4が不純物導入によりに等間隔に形成され、これらを包囲するようにP型のガードリング5が形成される。半導体層2の表層最外周部にはN^(+)型又はP^(+)型のチャネルストップ領域6がガードリング5と間隔を隔てて不純物導入により形成される。半導体層2の残存部がN^(-)型領域3となる。
【0017】
さらに本JBSは、半導体層2表面上に敷設されるバリアメタル7と、半導体酸化膜8と、PSG(リン・珪酸・ガラス)保護膜23bとを備える。
バリアメタル7は、ガードリング5の内周縁及びガードリング5に囲まれた全領域を覆っている。したがって、ガードリング5に囲まれた領域で半導体層2表面上に露出するP型活性領域4の露出面及びN^(-)型領域3の露出面はバリアメタル7によって覆われている。P型活性領域4とN^(-)型領域3によりPN接合が形成され、N^(-)型領域3とバリアメタル7によってショットキー接合が形成される。
バリアメタル7の第一導電型領域であるN^(-)型領域3に対するショットキー障壁高さ(φBN)は、φBN≧0.68eVである。このような条件を満たす半導体と金属との組み合せの例を、各組み合せにおけるφBN値を括弧内に示して列挙する。例えば、Si(n型)に対してはAg(φBN=0.78eV), Al(φBN=0.72eV), Aｕ(φBN=0.80eV), Mｏ(φBN=0.68eV), Pd(φBN=0.81eV), Pｔ(φBN=0.90eV)である。GaAｓ(n型)に対してはAg(φBN=0.88eV), Al(φBN=0.80eV),Aｕ(φBN=0.90eV),Cｕ(φBN=0.82eV), Hf(φBN=0.72eV), Pｔ(φBN=0.84eV),Ta(φBN=0.85eV), W(φBN=0.80eV)である。GaAｓ(ｐ型)に対してはHf(φBN=0.68eV)である。
半導体酸化膜8は、ガードリング5の外周縁及びチャネルストップ領域6の内周縁及びガードリング5とチャネルストップ領域6との間で露出するN^(-)型領域3の露出面を覆っている。
PSG保護膜23bは、この半導体酸化膜8に敷設されている。
【0018】
さらに本JBSは、第一電極メタル9と、第二電極メタル10と、等電位リング(Eｑｕi-Pｏｔenｔial-Ring)電極メタル11と、最終絶縁保護膜24とを備える。本JBSでは第一電極メタル9が陽極電極、第二電極メタル10が陰極電極となり、本JBSはこれら2電極を端子とするダイオードを成す。
半導体酸化膜8の開口部を介して第一電極メタル9がガードリング5及びバリアメタル7に接合する。
N^(-)型領域3側の電極である第二電極メタル10は、半導体基板1の裏面に被着される。
等電位リング電極メタル11は第二電極メタル10と等電位に保持されているものであり、半導体酸化膜8の外周開口部を介してチャネルストップ領域6に接続する。
第一電極メタル9、第二電極メタル10及び等電位リング電極メタル11はアルミニウム等により構成することができる。
最終絶縁保護膜24は素子周辺領域にリング状に敷設されて第一電極メタル9の縁部及び等電位リング電極メタル11を被覆し、電気的・機械的負荷から保護する。最終絶縁保護膜24としては、シリコン窒化物やPSG膜を用いることができる。
【0019】
図1に示すように本JBSはプレーナ技術により製作されるもので、P型活性領域4及びガードリング5の下端縁部は丸みを帯びており曲面接合を構成する。特に本JBSは、ガードリング5の下端外周縁である外端コーナー部12に最大電界が生じるように構成されたものである。これにより高電圧印加時にガードリング5が形成された素子周辺部分によって高エネルギーを負担し耐久する。このようにガードリング5を形成し、かつ、最大電界がガードリング5で生じるように構成することにより高耐圧のJBSを得ることができる。」

【図1】

12 引用文献12について
原査定及び当審の拒絶の理由に引用された引用文献12(特開2008-042198号公報)には,図面とともに次の事項が記載されている。(下線は,当審で付与した。以下同じ。)

「【0001】
本発明は、半導体デバイス及びその製造方法に関し、より詳細には、降伏が制御された接合障壁ショットキー(Jｕncｔiｏn Baｒｒieｒ Schｏｔｔkｙ)(JBS)ダイオードを含む半導体デバイス及びその製造方法に関する。」

「【0005】
使用される終端のタイプに関わらず、十分に大きな逆電圧が接合部に印加された場合、ショットキーダイオードは故障する。そうした故障は、一般に破局的であり、デバイスに損傷を与える、又はデバイスを破壊する恐れがある。さらに、ショットキーダイオードには、接合部が故障する前であっても、大きな逆漏れ電流が起こることがある。そうした漏れ電流を低減するために、接合障壁ショットキー(JBS)ダイオードが開発された。JBSダイオードは、マージドPINショットキー(Meｒged PIN-Schｏｔｔkｙ)(MPS)ダイオードと呼ばれることもある。」

「【0041】
図2は、本発明のいくつかの実施形態によるJBSダイオードの上面図である。ダイオード100は、上面を有するドリフト層114を備え、上面内には、ドリフト層114とは反対の導電型の、複数の低濃度ドープ領域130が形成されている。図2に示した実施形態では、低濃度ドープ領域130は、ドリフト層114内に、ストライプ形領域として形成されている。しかし、低濃度ドープ領域130を、他の形状に形成してもよい。
【0042】
ドリフト層114を、ダイオード100に関する電圧阻止及びオン抵抗の設計要件に応じて、例えば、約2×10^(14)から約1×10^(17)cm^(-3)のドーパント濃度を有する2H、4H、6H、3C及び/又は15Rポリタイプのn型シリコンカーバイドから形成することができる。GaN、GaAｓ、シリコン又はゲルマニウムなど、その他のタイプの半導体材料を使用してもよい。特定の実施形態では、ドリフト層114は、n型ドーパントを約5×10^(15)cm^(-3)の濃度でドープした4H-SiCを含んでいる。低濃度ドープ領域130を、例えば、ホウ素及び/又はアルミニウムなどのｐ型ドーパントを、ドリフト層114内に、約1×10^(17)から約1×10^(18)cm^(-3)の濃度でイオン注入することによって形成することができ、低濃度ドープ領域130は、ドリフト層114の表面の下に、約0.3から約0.5μmの深さまで広がることができる。特定の実施形態では、低濃度ドープ領域130を、約5×10^(17)cm^(-3)のドーパント濃度でドープすることができ、低濃度ドープ領域130は、ドリフト層114の表面の下に、約0.3μmの深さまで広がることができる。
【0043】
複数の高濃度ドープ領域116も、ドリフト層114内に設けられる。高濃度ドープ領域116を、例えば、ホウ素及び/又はアルミニウムなどのｐ型ドーパントをドリフト層114内に、約1×10^(18)から約1×10^(19)cm^(-3)の濃度でイオン注入することによって形成することができ、高濃度ドープ領域116は、ドリフト層114の表面の下に、約0.3から約0.5μmの深さまで広がることができる。特定の実施形態では、高濃度ドープ領域116を、約5×10^(18)cm^(-3)のドーパント濃度でドープすることができ、高濃度ドープ領域116は、ドリフト層114の表面の下に、約0.3μmの深さまで広がることができる。高濃度ドープ領域116を、例えば、エピタキシャル成長によって形成してもよい。
【0044】
図2に示した実施形態において示す低濃度ドープ領域130は、ドリフト層114の表面の部分114Aを露出させ、また(ドリフト層の露出領域114A及び高濃度ドープ領域116を除き)ドリフト層114の活性領域110全体にわたって広がる、離隔されたストライプの領域として設けられている。金属ショットキー接点(図示せず)が、ドリフト層114を覆い、金属ショットキー接点は、ドリフト層114の露出領域114A、ならびに低濃度ドープ領域130及び高濃度ドープ領域116と接触している。本明細書では、「活性領域」という用語は、ショットキー金属がそこでドリフト層と接触し、また、ドリフト層114の露出部分114Aと、低濃度ドープ領域130と、高濃度ドープ領域116とを含む、半導体デバイスの2次元領域を示している。したがって、活性領域は、ショットキー接合領域を含むが、例えば、以下に説明する縁部終端領域は含まない。
【0045】
ダイオード100は、ダイオード100の活性領域110を取り囲む縁部終端領域115を含むことができる。縁部終端領域115は、ジャンクションターミネーションエクステンション(JTE)領域、フィールドリング、フィールドプレート、ガードリング、ならびに/あるいは前述の又はその他の終端の組合せを含むことができる。
【0046】
SiCショットキーダイオードのその他の従来型終端について、文献に記載されている(例えば、非特許文献1参照)。SiCショットキーバリアダイオード用のｐ型エピタキシガードリング終端について、文献に記載されている(例えば、非特許文献2参照)。さらに、その他の終端技法について、文献に記載されている(例えば、"SiC Semiconductor Device Comprising A PN Junction With A Voltage Absorbing Edge"という名称の特許文献3参照)。
【0047】
他のタイプの接合終端が文献に開示されている(例えば、本発明の譲受人に譲渡され、その開示を、その全体が記載されているのと同様に、参照により本明細書に組み込む特許文献4参照)。
【0048】
図3は、本発明のいくつかの実施形態によるJBSダイオードの断面図である。ダイオード(デバイス)100の、図2の線A-Aに概略沿った断面図である。ダイオード100のいくつかのフィーチャの寸法は、見やすくするために誇張されている。図3から分かるように、ダイオード100は、ドリフト層114がその上に形成された基板112を含んでいる。高濃度ドープ領域116を、ドリフト層114内に注入領域として形成することができる。同様に、低濃度ドープ領域130を、ドリフト層114内に注入領域として形成することができる。高濃度ドープ領域116及び低濃度ドープ領域130が、ドリフト層114とは反対の導電型を有するので、低濃度ドープ領域130は、ドリフト層114とともにｐ-n接合部J3を形成し、高濃度ドープ領域116は、ドリフト層114とともにｐ-n接合部J5を形成している。
【0049】
デバイス100の活性領域110の、低濃度ドープ領域130及び高濃度ドープ領域116により占有される表面積と、活性領域110の全表面積との比が、デバイス100の逆漏れ電流とデバイス100の順電圧降下の両方に影響を及ぼし得る。例えば、低濃度ドープ領域130と高濃度ドープ領域116とによって占有された面積が、活性領域110の全面積に対して増大した場合、逆漏れ電流は低減するが、デバイス100の順電圧降下は増大し得る。したがって、デバイス100の活性領域110の、低濃度ドープ領域130及び高濃度ドープ領域116により占有される表面積と、活性領域110の全表面積との比を選択するのに、逆漏れ電流と順電圧降下の間のトレードオフを使用することができる。いくつかの実施形態では、デバイス100の活性領域110の、低濃度ドープ領域130及び高濃度ドープ領域116により占有される表面積と、活性領域110の全表面積との比を、約2%?40%とすることができる。
【0050】
ドリフト層114の表面上のアノード接点118が、隣接する低濃度ドープ領域130同士の間、及び/又は低濃度ドープ領域130と高濃度ドープ領域116との間のドリフト層114の露出部分114Aとともに、ショットキー接合部J4を形成している。アノード接点(cｏnｔacｔ)118は、高濃度ドープ領域116とともにオーム接点を形成することができると共に、ドリフト層114とともにショットキー接点を形成することができる、アルミニウム、チタン及び/又はニッケルなどの金属を含むことができる。
【0051】
カソード接点(cｏnｔacｔ)120が、ドリフト層114とは反対側の基板112の側面上に形成されている。カソード接点120は、n型シリコンカーバイドへのオーム接点を形成することができる、ニッケルなどの金属を含むことができる。
【0052】
順方向動作では、アノード接点118とドリフト層114の露出部分114Aとの間のショットキー接合部J4が、高濃度ドープ領域116とドリフト層114との間のPN接合部J5より先にオンになる。したがって、低順電圧では、デバイスはショットキーダイオードの挙動を呈する。すなわち、低順電圧では、ダイオード100の動作が、ショットキー接合部J4を越える多数キャリアの注入によって支配される。正常動作条件下では、少数キャリアの注入がないので、ダイオード100は、一般のショットキーダイオードの特性である、非常に速いスイッチング能力を有することができる。
【0053】
高濃度ドープ領域116を、ショットキー接合部J4のターンオン電圧よりも高い順電圧で導通し始めるように設計することができる。したがって、ダイオード100の順電圧を増大させる電流サージが生じた場合、ｐ-n接合部J5が導通し始める。ｐ-n接合部J5が導通し始めた後、ダイオード100の動作は、ｐ-n接合部J5を越える少数キャリアの注入及び再結合によって支配される。その場合、ダイオードのオン抵抗が低下し、それにより、所与の電流レベルについて、ダイオード100によって消費される電力量を低下させることができる。したがって、ダイオード100の順電圧が増大するときにｐ-n接合部J5がオンになることで、ダイオード100内の順電流暴走を低減及び/又は防止することができる。
【0054】
しかし、逆バイアス条件下では、低濃度ドープ領域130とドリフト層114との間のｐ-n接合部J3によって形成される空乏領域、及びｐ-n接合部J5の空乏領域が広がって、デバイス100を通る逆電流を阻止し、それによって、ショットキー接合部J4を保護し、デバイス100内の逆漏れ電流を制限することができる。したがって、逆バイアスでは、ダイオード100は、実質的にPINダイオードのように機能することができる。
【0055】
従来型のJBSショットキーダイオードとは異なり、本発明のいくつかの実施形態によるダイオード100の電圧阻止能力は、低濃度ドープ領域130の厚さ及びドーピングによって決まる。すなわち、十分に大きな逆電圧がダイオード100に印加された場合、低濃度ドープ領域130内の空乏領域が、アノード接点118に関連する空乏領域にパンチスルーし、大きな逆電流がデバイス100内を流れるのを可能にする。低濃度ドープ領域130が、ダイオード100の活性領域110全体にわたって分配されているので、この逆降伏を均一に分配して、逆降伏がダイオード100に損傷を与えることができないように制御することができる。すなわち、デバイス100の降伏を、低濃度ドープ領域130のパンチスルーに局所化することができ、それにより、ダイオード100の活性領域110全体にわたって均等に分配された降伏電流をもたらすことができる。その結果、ダイオード100の降伏特性を制御することができ、ダイオード100は、ダイオード100に損傷を与えずに、かつ/又はダイオード100を破壊することなく、大きな逆電流に耐えることができる。
【0056】
いくつかの実施形態では、低濃度ドープ領域130のドーピングを、パンチスルー電圧が、普通ならダイオード100の縁部終端で対応することができる最大逆電圧よりも、わずかに小さくなるように選択することができる。」

「【0064】
図7は、本発明の他の実施形態によるJBSダイオードの断面図である。ダイオード200は、基板112及びドリフト層114を備えている。高濃度ドープ領域116が、ドリフト層114内に、複数の低濃度ドープ領域130とともに形成される。ダイオード200は、さらに、高濃度ドープ領域116上にオーム接点を形成する第1の部分228と、ドリフト層114とともにショットキー接点を形成する第2の部分238とを備え、アノード接点218を有している。図7に示すように、第2の部分238を、アノード接点218の第1の部分228を覆うように形成することができる。第1の部分228は、例えば、アルミニウム、チタン及び/又はニッケルを含むことができ、第2の部分238は、例えば、アルミニウム、チタン及び/又はニッケルを含むことができる。シリコンカーバイドへのオーム接点及び/又はショットキー接点を形成するためのその他の適切な材料が、当技術分野で公知であり、そうした材料を、本発明のいくつかの実施形態と共に使用することができる。
【0065】
図8は、本発明の他の実施形態によるJBSダイオードの上面図である。ダイオード300は、図2のデバイス100のストライプ形の領域ではなく、ドリフト層114内に円形のアイランド330として構成された、複数の低濃度ドープ領域330を含むことができる。いくつかの実施形態では、低濃度ドープ領域330は、概して長方形の形状、及び/又は不規則な形状を有することができる。
【0066】
図9は、本発明のいくつかの実施形態による作業をフローチャートに示す図である。それらの方法は、半導体層114内に、低濃度ドープ領域130を形成すること(ブロック410)を含んでいる。上述したように、低濃度ドープ領域130は、半導体層114の導電型とは反対の導電型を有する。
【0067】
それらの方法はさらに、半導体層114内に高濃度ドープ領域116を形成すること(ブロック420)を含んでいる。高濃度ドープ領域116は、低濃度ドープ領域130と同じ導電型を有するが、低濃度ドープ領域130よりも高濃度にドープされる。低濃度ドープ領域130及び高濃度ドープ領域を、イオン注入によって形成することができる。
【0068】
第1の金属層228を、高濃度ドープ領域116上にオーム接点として形成し(ブロック430)、第2の金属層238を、半導体層114及び低濃度ドープ領域130上に形成する(ブロック440)。第2の金属層238は、半導体層114の露出部分114Aと共にショットキー接点を形成することができる。第2の金属層238も、低濃度ドープ領域130と共にショットキー接点を形成することができる。」

【図2】

【図3】

【図7】

【図8】

【図9】

上記記載において,【図7】に記載された「JBSダイオード」の発明の「ドリフト層114」及び「高濃度ドープ層116」が如何なる導電性を有するのか明記されていない。
しかしながら,段落【0042】に記載されているように,【図2】に記載された「JBSダイオード」の発明の「ドリフト層114」は,「約2×10^(14)から約1×10^(17)cm^(-3)のドーパント濃度を有する」「n型シリコンカーバイド」であるから,同じ番号が付された【図7】に記載された「JBSダイオード」の発明の「ドリフト層114」も,約2×10^(14)から約1×10^(17)cm^(-3)のドーパント濃度を有するn型シリコンカーバイドであると認められる。
また,段落【0043】に記載されているように,【図2】に記載された「JBSダイオード」の発明の「高濃度ドープ層116」は,ｐ型ドーパントをドリフト層114内にイオン注入することにより形成され,「ドリフト層114」とともにｐ-n接合部J5を形成しているから,同じ番号が付された【図7】に記載された「JBSダイオード」の発明の「高濃度ドープ層116」も,ｐ型ドーパントをドリフト層114内にイオン注入することにより形成され,「ドリフト層114」とともにｐ-n接合部J5を形成するものであると認められる。
さらに,【図7】に記載された「JBSダイオード」の発明は,ショットキー接点を形成する第2の部分238を備えるとともに,「高濃度ドープ領域116」上にオーム接点を形成する第1の部分228を備え,「高濃度ドープ領域116」は「ドリフト層114」とともにｐ-n接合部J5を形成するものであるから,マージドPINショットキー(Meｒged PIN-Schｏｔｔkｙ)(MPS)ダイオードであると言える。
また【図8】に記載されているように,「高濃度ドープ領域116」は,「ドリフト層114」の「露出部分114A」に囲まれており,また,「高濃度ドープ領域116」の露出した面と,「ドリフト層114」の「露出部分114A」は同じ面であると認められる。

したがって,上記引用文献1【図7】ないし【図9】には次の発明(以下,「引用発明」という。)が記載されていると認められる。

「ショットキー接点とｐ-n接合部を有するマージドPINショットキー(Meｒged PIN-Schｏｔｔkｙ)(MPS)ダイオードを形成する方法であって,
約2×10^(14)から約1×10^(17)cm^(-3)のドーパント濃度を有するn型シリコンカーバイドのドリフト層114を備え,
ドリフト層114内に、低濃度ドープ領域130を形成し,
ｐ型ドーパントをドリフト層114内にイオン注入することにより形成され,その表面がドリフト層114の露出部分114Aに囲まれ,ドリフト層114とともにｐ-n接合部J5を形成する高濃度ドープ層116を形成し,
高濃度ドープ領域116上にオーム接点として第1の部分228を形成し,
ドリフト層114の露出部分114Aと共にショットキー接点を形成する第2の部分238を,第1の部分228を覆うように形成し,アノード接点218とする,方法。」

13 引用文献13について
原査定及び当審の拒絶の理由に引用された引用文献13(特開2013-161805号公報)には,図面とともに次の事項が記載されている。

「【0001】
本発明は、炭化珪素半導体装置の製造方法に関し、より詳細には、半導体と金属との接合界面のショットキ障壁による整流作用を利用する炭化珪素ショットキバリアダイオードなどの炭化珪素半導体装置の製造方法に関する。」

「【0023】
＜第1の実施の形態＞
図1は、本発明の第1の実施の形態における炭化珪素半導体装置1の構成を示す断面図である。炭化珪素半導体装置1は、本発明の第1の実施の形態の炭化珪素半導体装置の製造方法によって製造される。本実施の形態の炭化珪素半導体装置1は、ショットキバリアダイオード(Schottky Barrier Diode;略称:SBD)である。
【0024】
炭化珪素半導体装置1は、炭化珪素基板11、エピタキシャル層12、金属層13、表面電極14および裏面電極15を備えて構成される。炭化珪素基板11とエピタキシャル層12とは、炭化珪素基体10を構成する。
【0025】
炭化珪素基板11は、n型の導電性を有するn型半導体基板である。炭化珪素基板11は、本実施の形態では、4H型のポリタイプを有するn型4H-炭化珪素基板である。
【0026】
エピタキシャル層12は、炭化珪素基板11の厚み方向一方側の表面上に設けられる。具体的には、エピタキシャル層12は、n型4H-炭化珪素基板である炭化珪素基板11の(0001)シリコン面上に設けられる。エピタキシャル層12は、n型の導電性を有する。エピタキシャル層12は、ドリフト層として機能する。
【0027】
金属層13は、エピタキシャル層12の厚み方向一方側の表面上に設けられる。本実施の形態の金属層13は、ショットキ金属であるチタン(Ti)を、スパッタ成膜装置を用いて成膜して形成されたTi層である。
【0028】
表面電極14は、金属層13の厚み方向一方側の表面上に設けられる。裏面電極15は、炭化珪素基板11の厚み方向他方側の表面上、すなわちエピタキシャル層12が設けられる側と反対側の表面上に設けられる。
【0029】
本実施の形態の炭化珪素半導体装置の製造方法では、以下のようにして、炭化珪素半導体装置1を製造する。まず、炭化珪素基板11の厚み方向一方側の表面上、具体的にはn型4H-炭化珪素基板11の(0001)シリコン面上に、n型ドリフト層としてn型エピタキシャル層12をエピタキシャル成長させる。これによって、炭化珪素基体10を得る。
【0030】
次に、炭化珪素基体10の厚み方向一方側の表面上、すなわちエピタキシャル層12の厚み方向一方側の表面上に、金属層13を形成する。本実施の形態では、金属層13となるショットキ金属材料を、スパッタ成膜装置を用いて成膜することによって、金属層13を形成する。ショットキ金属材料としては、たとえばチタン(Ti)が用いられる。スパッタ成膜装置としては、たとえば図2に示すスパッタ成膜装置20が用いられる。
【0031】
図2は、本発明の第1の実施の形態で用いられるスパッタ成膜装置20を示す断面図である。スパッタ成膜装置20は、一対の電極21,22、電源24、チャンバ25および真空ポンプ26を備えて構成される。一対の電極21,22は、陰極21および陽極22によって構成される。陰極21および陽極22は、互いに対向して配置される。陰極21上には、ショットキ金属材料から成るターゲット23が設置される。陽極22上には、ターゲット23に対向するように、試料である炭化珪素基体10が設置される。一対の電極21,22、ターゲット23および炭化珪素基体10は、チャンバ25に収容される。
【0032】
スパッタ成膜装置20では、真空ポンプ26でチャンバ25内を吸引し、一対の電極21,22間に電源24によって高周波交流電圧(以下「高周波電圧」という)を印加し、ガス導入口27からスパッタ用ガスを導入することによって、一対の電極21,22間にスパッタ用ガスのプラズマを発生させる。発生したプラズマ中のイオンによって、ショットキ金属材料から成るターゲット23がスパッタされる。スパッタされた成膜材料であるターゲット23のイオン(以下「成膜材料イオン」という場合がある)が、炭化珪素基体10上に堆積して、金属層13となる金属膜が成膜される。スパッタ用ガスとしては、たとえばアルゴン(Aｒ)などの不活性ガスが用いられる。
【0033】
スパッタ成膜装置20で成膜するときには、スパッタされてターゲット23から放出された成膜材料イオン、および不活性ガスなどのスパッタ用ガスの炭化珪素基体10への入射エネルギーが、炭化珪素の結合エネルギーに比べて、十分に小さくなっている必要がある。炭化珪素の結合エネルギーは約4.8eVであるので、前記入射エネルギーは、具体的には、炭化珪素の結合エネルギーである約4.8eVに比べて、十分に小さくなっている必要がある。
【0034】
これを実現するために、本実施の形態では、陰極21と陽極22との間に印加する印加電圧(以下「スパッタ電圧」という場合がある)を、スパッタに必要な照射イオンの加速電圧の閾値以上、炭化珪素の格子の乱れが確認されない電圧以下に設定する。炭化珪素の格子の乱れが確認されない電圧の値は、具体的には300Vである。たとえばスパッタ用ガスとしてAｒを用いる場合、スパッタに必要な照射イオンであるAｒの加速電圧の閾値は20Vであるので、スパッタ電圧は、20V以上300V以下に設定される。
【0035】
このようにスパッタ電圧を20V以上300V以下に設定することによって、成膜材料イオンおよび不活性ガスなどのスパッタ用ガスの炭化珪素基体10への入射エネルギーを、炭化珪素の結合エネルギーよりも小さく、具体的には4.8eVよりも小さくすることができる。
【0036】
これによって、成膜材料イオンである金属材料、および不活性ガスなどのスパッタ用ガスを、低ダメージで炭化珪素基体10へ入射させることができる。換言すれば、金属材料およびスパッタ用ガスによる炭化珪素基体10へのダメージを抑えることができる。したがって、炭化珪素と金属との界面に生じるダメージを抑えることができるので、一定の電気特性を有する炭化珪素半導体装置1を安定して製造することができる。
【0037】
以上のようにして金属層13を形成した後、金属層13を所望のデバイス形状へとパターニングする。その後、金属層13の厚み方向一方側の表面上に表面電極14を形成する。また炭化珪素基体10の厚み方向他方側の表面上、すなわち炭化珪素基板11の厚み方向他方側の表面上に、裏面電極15を形成する。このようにして、ショットキバリアダイオードである炭化珪素半導体装置1が得られる。
【0038】
図3は、本発明の第1の実施の形態で形成されたショットキ界面の格子を透過型電子顕微鏡(Transmission Electron Microscope;略称:TEM)で観察して得たTEM像を示す図である。図3では、本実施の形態の炭化珪素半導体装置の製造方法に従って、SiC層であるエピタキシャル層12上に、スパッタ電圧を300V以下として、金属層13であるTi層を形成した場合のショットキ界面を示している。図3に示すショットキ界面は、SiC層であるエピタキシャル層12と、Ti層である金属層13との界面である。図4は、図3に示す領域AのSiC格子を模式的に示す図である。
【0039】
図5は、従来の炭化珪素半導体装置の製造方法で形成されたショットキ界面の格子のTEM像を示す図である。図4では、SiC層であるエピタキシャル層12上に、スパッタ電圧を360Vとして、金属層13であるTi層を形成した場合のショットキ界面を示している。図6は、図5に示す領域BのSiC格子を模式的に示す図である。
【0040】
図5および図6から、従来の炭化珪素半導体装置の製造方法で形成されたショットキ界面では、界面の格子に乱れが生じていることが分かる。これに対し、図3および図4に示す本実施の形態の場合は、界面の格子に乱れがないことが分かる。
【0041】
このことから、本実施の形態の炭化珪素半導体装置の製造方法で製造されたショットキバリアダイオードである炭化珪素半導体装置1では、SiC層であるエピタキシャル層12と、ショットキバリア電極である金属層13との界面の格子の乱れが軽減され、理想的なショットキ界面が形成されていることが分かる。
【0042】
図7は、スパッタ電圧とショットキ障壁高さφbとの関係の一例を示す図である。図7において、横軸はスパッタ電圧値[V]を示し、縦軸はショットキ障壁高さφbを示す。図7から、スパッタ電圧が高くなると、ショットキ障壁高さφbが小さくなることが分かる。
【0043】
図8は、スパッタ電圧とショットキ障壁高さφbのばらつきσとの関係の一例を示す図である。図8において、横軸はスパッタ電圧値[V]を示し、縦軸はショットキ障壁高さφbのばらつきσを示す。図8から、スパッタ電圧を低くすることによって、ショットキ障壁高さφbのばらつきσが小さくなることが分かる。
【0044】
図9は、ショットキバリアダイオードの逆方向リーク電流値とスパッタ電圧との関係の一例を示す図である。図9において、横軸はスパッタ電圧値[V]を示し、縦軸は逆方向リーク電流値[A]を示す。図9から、スパッタ電圧が高くなると、逆方向リーク電流値が大きくなることがわかる。
【0045】
以上の結果から、本実施の形態の炭化珪素半導体装置の製造方法のように、スパッタ電圧を20V?300Vに設定して、ショットキメタルである金属層13を成膜することによって、スパッタ電圧をたとえば360Vとする従来技術に比べて、ショットキ障壁高さφbを高くすることができる。また、ショットキ障壁高さφbのばらつきσを低減することができる。これによって、順方向電流特性および逆方向電流特性が揃ったショットキバリアダイオードを提供することが可能となる。
【0046】
本実施の形態では、スパッタ電圧を20V以上300V以下にすることによって、金属材料およびスパッタ用ガスの炭化珪素基体10への入射エネルギーを炭化珪素の結合エネルギーよりも小さくしているが、前記入射エネルギーを炭化珪素の結合エネルギーよりも小さくする方法は、これに限定されない。
【0047】
たとえば、一対の電極21,22間の距離を10cm、すなわち0.1m以上とすることによって、前記入射エネルギーを炭化珪素の結合エネルギーよりも小さくして、金属層13となる金属膜を成膜してもよい。これによって、本実施の形態と同様の効果を得ることができる。
【0048】
また、たとえば、スパッタ用ガスの流量を10ｓccm未満として、前記入射エネルギーを炭化珪素の結合エネルギーよりも小さくして、金属層13となる金属膜を成膜してもよい。これによって、本実施の形態と同様の効果を得ることができる。ここで、ｓccmは、0℃、1気圧(aｔm)における1分間(min)あたりの流量(cc)であり、1ｓccm=1.69×10^(-4)Pa・m^(3)/ｓecである。」

【図7】

【図8】

14 引用文献14について
当審の拒絶の理由に引用された引用文献14(特開2008-34646号公報)には,図面とともに次の事項が記載されている。

「【0001】
本発明は、ショットキーバリアダイオード、PNダイオード、MOSFET、IGBT等の高耐圧半導体装置に関する。」

「【0014】
n^(-)型半導体層2の上面は、シリコン酸化膜9で覆われ、例えばTiにより形成されたショットキー電極3の上部を開口した後、例えばAlからなる第1の電極(アノード電極)4を形成されている。さらにポリイミド等の保護膜10で全面が覆われ、第1の電極4の上部が開口されている。n^(+) 型SiC半導体基板1の裏面には、例えばNiからなる第2の電極(カソード電極)5が形成されている。」

15 引用文献15について
当審の拒絶の理由に引用された引用文献15(特開2012-069798号公報)には,図面とともに次の事項が記載されている。

「【0001】
本発明は、半導体装置の製造方法に関する。より詳細には、半導体装置のオーミック電極を形成する方法に関する。」

「【0020】
半導体層12の下面には、オーミック電極30が形成されている。オーミック電極30は、高濃度n型層14とオーミック接合されている。オーミック電極30は、半導体層12側からNiシリサイド層30a、Ti層30b、Ni層30c、Aｕ層30dが順に積層された多層構造を備えている。Ti層30bの厚さは約100nmであり、Ni層30cの厚さは約100nmであり、Aｕ層30dの厚さは約50nmである。半導体層12の上面のうち、JBS構造上には、ショットキー電極32が形成されている。ショットキー電極32は、半導体層12とショットキー接合されている。ショットキー電極32は、半導体層12に接するTi層32aと、Ti層32a上に形成されたAl層32bにより構成されている。Ti層32aの厚さは約100nmであり、Al層32bの厚さは、約3μmである。半導体層12の上面のうち、ショットキー電極32よりも外周側の領域には、厚さが約1μmの層間絶縁膜34(SiO2膜)が形成されている。層間絶縁膜34上には、厚さが約5μmのポリイミド膜36が形成されている。」

16 引用文献16について
当審の拒絶の理由に引用された引用文献16(特開2013-251406号公報)には,図面とともに次の事項が記載されている。

「【0001】
この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。」

「【0028】
ショットキー電極7上には、例えばアルミニウムでできた電極パッド8が設けられている。電極パッド8は、活性領域から耐圧構造部へと延在し、かつその最も耐圧構造部側の端部はショットキー電極7上で終端している。JTE構造上には、ショットキー電極7および電極パッド8の最も耐圧構造部側の各端部を覆うように、例えばポリイミドからなるパッシベーション膜などの保護膜9が設けられている。保護膜9は、放電防止の機能を有する。」

17 引用文献17について
当審の拒絶の理由に引用された引用文献17(特開2002-299642号公報)には,図面とともに次の事項が記載されている。

「【0001】
【発明の属する技術分野】本発明は、半導体素子及びその製造方法に係わり、特に立方晶系3C型SiCからなるショットキー素子及びその製造方法に関する。」

「【0025】(第2の実施形態)Si基板を除去するまでは第1の実施形態と同様に行った。その後、低電子濃度層に10keVの加速電圧、ドーズ量5ｘ10^(12)cm^(-2)でAlをインプラし、表面極薄層を絶縁層とした(図2を援用すると3aに相当。)。この絶縁層の組成はAlを多量に含むアモルファスSiCであり、膜厚は3nmであった。その上にショットキー電極(4)、高電子濃度層(2)にオーミック電極(5)を形成し、ショットキー素子を作製した。逆方向耐圧が800Vの良好なショットキー特性が得られた。図5のa(一点鎖線)にI-V特性を示す。」

第6 対比・判断について
1 本願発明1について
(1)本願発明1と引用発明を対比する。
ア 引用発明の「ショットキー接点とｐ-n接合部を有するマージドPINショットキー(Meｒged PIN-Schｏｔｔkｙ)(MPS)ダイオードを形成する方法」は,本願発明1の「ショットキー接合部とｐn接合部とを含むMPSダイオード(300)を製造するための方法」に相当する。

イ 引用発明の「ドリフト層114」は,「約2×10^(14)から約1×10^(17)cm^(-3)のドーパント濃度」により「n型シリコンカーバイド」としたものであり,又,「ドリフト層114」は「露出部分114A」を有しているから,引用発明の「n型シリコンカーバイド」は,本願発明1の「前記基板表面(311)においてさらされる露出部分を有する少なくとも1つのnドープ領域(323)」に相当する。

ウ 引用発明の「高濃度ドープ層116」は,「ｐ型ドーパントをドリフト層114内にイオン注入することにより形成され,その表面がドリフト層114の露出部分114Aに囲まれ,ドリフト層114とともにｐ-n接合部J5を形成する」ものであるから,本願発明1の「前記nドープ領域(323)に囲まれ前記基板表面(311)においてさらされる露出部分を有する少なくとも1つのｐドープ領域(321)」に相当する。

エ そして,上記「イ」及び「ウ」から,引用発明の「ドリフト層114」及び「高濃度ドープ層116」を含む「シリコンカーバイド」からなる部分は,本願発明1の「SiC半導体基板(310)」に相当する。
そうすると,引用発明は,本願発明1の「基板表面(311)を有するSiC半導体基板(310)であって、前記基板表面(311)においてさらされる露出部分を有する少なくとも1つのnドープ領域(323)、および、前記nドープ領域(323)に囲まれ前記基板表面(311)においてさらされる露出部分を有する少なくとも1つのｐドープ領域(321)とを含むSiC半導体基板(310)を設けるステップ」を有していると認められる。

オ 本願明細書の
「【0062】
ショットキー接合形成材料351および第1のメタライゼーション353は続いて、図10Eに示すように、エッチ・マスク372を使用して湿式化学エッチングされる。ショットキー接合形成材料351および第1のメタライゼーション353はともに、アクティブ区域391内にアノード・メタライゼーションを形成し、このアノード・メタライゼーションは、nドープ領域323の露出部分、および接触メタライゼーション354、したがってｐドープ領域321とオーム接触している。」
の記載から,本願発明の「接触メタライゼーション354」は,「ｐドープ領域321」とオーム接触するものである。
そうすると,引用発明の「高濃度ドープ領域116上にオーム接点として」形成された「第1の部分228」は,本願発明1の「接触メタライゼーション(354)」に相当し,引用発明も本願発明の「前記SiC半導体基板(310)の前記ｐドープ領域(321)上に接触メタライゼーション(354)を形成するステップ」と同様のステップを有していると認められる。

カ 引用発明の「ドリフト層114の露出部分114Aと共にショットキー接点を形成する第2の部分238を,第1の部分228を覆うように形成」することと,本願発明1の「ショットキー接合形成材料(351)を前記前処理済みの基板表面(311)上にスパッタリングして、前記ショットキー接合形成材料(351)と前記nドープ領域(323)の前記露出部分との間にショットキー接触部を形成するステップ」は,「ショットキー接合形成材料(351)を基板表面(311)上に設け,前記ショットキー接合形成材料(351)と前記nドープ領域(323)の前記露出部分との間にショットキー接触部を形成するステップ」点で共通する。

カ してみると,本願発明1と引用発明は,以下の点で一致し,又,相違する。

[一致点]
「ショットキー接合部とｐn接合部とを含むMPSダイオード(300)を製造するための方法であって,
基板表面(311)を有するSiC半導体基板(310)であって,前記基板表面(311)においてさらされる露出部分を有する少なくとも1つのnドープ領域(323),および,前記nドープ領域(323)に囲まれ前記基板表面(311)においてさらされる露出部分を有する少なくとも1つのｐドープ領域(321)とを含むSiC半導体基板(310)を設けるステップと,
前記SiC半導体基板(310)の前記ｐドープ領域(321)上に接触メタライゼーション(354)を形成するステップと,
ショットキー接合形成材料(351)を基板表面(311)上に前記ショットキー接合形成材料(351)と前記nドープ領域(323)の前記露出部分との間にショットキー接触部を形成するステップと,
を含む,方法。」

[相違点1]
本願発明1は,「前記基板表面(311)を120秒未満の間、0.0133パスカル(0.1ミリトル)?0.11パスカル(0.8ミリトル)の圧力で容量結合プラズマにさらすことによって前記SiC半導体基板(310)を前処理しアモルファスnドープ半導体表面層を形成するステップであって、前記プラズマに容量結合している電力が5W?40Wの間の範囲であるステップ」を有しているのに対して,引用発明は対応するステップを有していない点。

[相違点2]
「ショットキー接合形成材料(351)を基板表面(311)上に設け,前記ショットキー接合形成材料(351)と前記nドープ領域(323)の前記露出部分との間にショットキー接触部を形成するステップ」について,本願発明1は「ショットキー接合形成材料(351)を前記前処理済みの基板表面(311)上にスパッタリング」して「ショットキー接触部を形成」しているのに対して,引用発明はそのようになっていない。

[相違点3]
本願発明1は「前記SiC半導体基板(310)のアクティブ領域(391)内にメタライゼーション(353)を形成するステップ」を有し,「前記ショットキー接合形成材料(351)および前記メタライゼーション(353)は、前記アクティブ領域(391)においてアノード・メタライゼーションを形成し、前記アノード・メタライゼーションは、前記接触メタライゼーション(354)とオーム接触している」のに対して,引用発明はそのようになっていない点。

(2)相違点についての判断
上記[相違点1]について検討する。
引用文献1ないし11及び13ないし17には,[相違点1]に係る,「前記基板表面(311)を120秒未満の間、0.0133パスカル(0.1ミリトル)?0.11パスカル(0.8ミリトル)の圧力で容量結合プラズマにさらすことによって前記SiC半導体基板(310)を前処理しアモルファスnドープ半導体表面層を形成するステップであって、前記プラズマに容量結合している電力が5W?40Wの間の範囲であるステップ」は記載されておらず,周知の技術であったとも言えない。
そして,本願発明1は
「【0032】
ショットキー接合形成材料を堆積させる前に、特にインサイチュ・スパッタリング(in-situ sputtering)として実行される前処理によって、基板表面において良好に規定された密度で構造欠陥がもたらされる。これらの欠陥を含む層領域は、アモルファス半導体表面層213と呼ばれる。構造欠陥すなわち結晶欠陥は電気的に活性な欠陥でもあり、これが、半導体基板210のバンドギャップ内の所与の電気的位置にフェルミ準位を固定する。したがって、基板表面211でのフェルミ準位は、所定の値に再現性よく固定することができる。構造欠陥は長期間安定であり、以下の処理ステップによって著しく影響を受けることがない。」
という,格別の効果を有するものである。
してみると,[相違点1]に係るステップは,引用文献1ないし17に記載された発明に基づいて,当業者が容易に想到したものであるとは言えない。

(3)本願発明1についてのまとめ
したがって,他の相違点について判断するまでもなく,本願発明1は,当業者であっても引用発明,引用文献1ないし11及び13ないし17に記載された発明に基づいて容易に発明できたものあるとは言えない。

2 本願発明2ないし11について
本願発明2ないし11は,本願発明1を引用するものであり,本願発明1の発明特定事項を全て備えるから,前記「1」と同様の理由により,引用文献1ないし17に記載された発明に基づいて,当業者が容易に発明することができたものではない。

第7 原査定についての判断
前記「第6 対比・判断について」のとおりであるから,本願発明1ないし11は,拒絶査定において引用された引用文献1ないし13に記載された発明に基づいて,当業者が容易に発明をすることができたものではない。
したがって,原査定の理由によって,本願を拒絶することはできない。

第8 当審拒絶理由についての判断
1 特許法第36条第4項について
平成31年2月20日にされた手続補正により,発明の詳細な説明の記載が,特許法第36条第4項に規定する要件を満たしていないとの拒絶の理由は解消した。

2 特許法第36条第6項第1号及び第2号について
平成31年2月20日にされた手続補正により,特許請求の範囲の記載が,特許法第36条第6項第1項及び第2号に規定する要件を満たしていないとの拒絶の理由は解消した。

3 特許法第29条第2項について
平成31年2月20日にされた手続補正により,請求項13ないし17は削除されたから,特許法第29条第2項の規定により特許を受けることができないとの拒絶の理由は解消した。

4 当審拒絶理由についての判断のまとめ
したがって,当審拒絶理由の理由によって,本願を拒絶することはできない。

第9 むすび
以上のとおり,本願発明1ないし11は,当業者が引用文献1ないし13に記載された発明に基づいて容易に発明をすることができたものではない。
したがって,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。
 
審決日 2019-04-01 
出願番号 特願2016-23359(P2016-23359)
審決分類 P 1 8・ 537- WY (H01L)
P 1 8・ 121- WY (H01L)
P 1 8・ 536- WY (H01L)
最終処分 成立  
前審関与審査官 綿引 隆  
特許庁審判長 恩田 春香
特許庁審判官 小田 浩
河合 俊英
発明の名称 ショットキー接触部を有する半導体デバイスを製造するための方法  
代理人 園田・小林特許業務法人  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ