• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1351084
審判番号 不服2017-15342  
総通号数 234 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2019-06-28 
種別 拒絶査定不服の審決 
審判請求日 2017-10-16 
確定日 2019-04-25 
事件の表示 特願2013-131142「酸化物トランジスタ」拒絶査定不服審判事件〔平成27年 1月 8日出願公開,特開2015- 5672〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1 手続の経緯
本願は,平成25年6月21日の出願であって,平成28年12月13日付け拒絶理由通知に応答して平成29年2月16日に意見書,手続補正書が提出されたが,同年7月12日付けで拒絶査定がなされ,これに対して,同年10月16日に拒絶査定不服審判の請求がなされると同時に手続補正書が提出された。そして,同年12月11日に上申書が提出され,その後,当審において,平成30年11月20日付けで,平成29年10月16日の手続補正についての補正却下の決定をし,同日付けで拒絶理由を通知し,期間を指定して意見書を提出する機会を与えたが,請求人からは何の応答もない。

第2 本願発明について
平成29年10月16日に提出された手続補正書による補正は,平成30年11月20日付けの補正の却下の決定により,却下されることとなったので,本願の請求項1ないし9に係る発明は,平成29年2月16日に提出された手続補正書により補正された特許請求の範囲1ないし9に記載された事項により特定されるものであるところ,その請求項1に係る発明(以下「本願発明」という。)は,その請求項1に記載された事項により特定される次のとおりのものである。
「【請求項1】
ゲート電極,ゲート絶縁膜,酸化物半導体膜,ソース電極及びドレイン電極を含み,前記ゲート電極が少なくとも銅を含み,
前記ゲート絶縁膜が,SiO_(ｘ)を含まない膜,又はSiO_(ｘ)を含まない膜とSiO_(2)を含む膜とを含む積層体であり,
S値が0.2以下,オフ電流が1×10^(-15)A/μm以下,Vｔhが0V以上1.0V以下である酸化物トランジスタ。」

第3 当審の拒絶理由通知書の概要
当審の拒絶の理由である,平成30年11月20日付け拒絶理由通知の理由は,概略,次のとおりのものである。
本願の請求項1,3,5に係る発明は,本願の出願前に日本国内又は外国において,頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献1に記載された発明に基づいて,本願の請求項2,4,6に係る発明は,本願の出願前に日本国内又は外国において,頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献1,2に記載された発明に基づいて,本願の請求項7,8に係る発明は,本願の出願前に日本国内又は外国において,頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献1-3に記載された発明に基づいて,本願の請求項9に係る発明は,本願の出願前に日本国内又は外国において,頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献1-4に記載された発明に基づいて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。
引用文献1.再公表特許第2010/098101号
引用文献2.特開2010-141230号公報
引用文献3.特開2011-9697号公報
引用文献4.特開2012-60091号公報

第4 引用文献の記載及び引用発明
1 引用文献1の記載事項
本願出願前に,頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献1(再公表特許第2010/098101号,平成24年8月30日発行)には,次の事項が記載されている。(下線は当審で付与した。以下同じ。)
「【特許請求の範囲】
【請求項1】
銅,又は銅を含む合金材料からなるゲート電極と,
酸化物半導体からなる活性層と,
前記ゲート電極と前記活性層との間に配置されシリコン窒化物からなる第1の絶縁層と,前記第1の絶縁層と前記活性層との間に配置されシリコン酸化物からなる第2の絶縁層とを含むゲート絶縁膜と,
前記活性層とそれぞれ電気的に接続されたソース電極及びドレイン電極と
を具備するトランジスタ。
＜途中省略＞
【請求項5】
請求項1に記載のトランジスタであって,
前記酸化物半導体は,In,Ga,又はZnの酸化物系材料からなる
トランジスタ。」
「【技術分野】
【0001】
本発明は,酸化物半導体からなる活性層を有するトランジスタ,トランジスタの製造方法及びその製造装置に関する。」
「【発明が解決しようとする課題】
【0008】
酸化物半導体からなる活性層の電気伝導性は,含有する酸素の量に影響される。したがって,ゲート絶縁膜の構成材料の種類及びその成膜方法によっては,活性層とゲート絶縁膜の界面反応に起因して,活性層の酸素濃度比に変動をもたらし,活性層の電気伝導性を変化させるおそれがある。例えば,ゲート絶縁膜としてCVD法で形成されたシリコン窒化膜を用いると,膜中の残存水素が原因で活性層中の酸素が還元される場合がある。この場合,活性層の電気伝導性が高まり,オフ電流特性(トランジスタのオフ状態におけるソース-ドレイン間の電流特性)が低下するという問題を発生させる。
【0009】
また,銅は,シリコン酸化物中での拡散係数が比較的高い。したがって,ゲート電極を銅で構成し,かつ,ゲート絶縁膜をシリコン酸化物で構成すると,ゲート絶縁膜の絶縁耐圧が低下し,目的とするトランジスタ特性が得られなくなる。このため,TFTの高速化を図るためにゲート電極を銅で構成すると,ゲート絶縁膜の構成材料の選択性が狭められるという問題が発生する。
【0010】
以上のような事情に鑑み,本発明の目的は,活性層の電気伝導度のばらつきを抑制できるとともに,ゲート絶縁耐圧を確保することができるトランジスタ,トランジスタの製造方法及びその製造装置を提供することにある。」
「【発明を実施するための形態】
【0015】
本発明の一実施形態に係るトランジスタは,ゲート電極と,活性層と,ゲート絶縁膜と,ソース電極及びドレイン電極とを具備する。
上記ゲート電極は,銅,又は銅を含む合金材料からなる。
上記活性層は,酸化物半導体からなる。
上記ゲート絶縁膜は,第1の絶縁層と,第2の絶縁層とを含む。上記第1の絶縁層は,上記ゲート電極と上記活性層との間に配置され,シリコン窒化物からなる。上記第2の絶縁層は,上記第1の絶縁層と上記活性層との間に配置され,シリコン酸化物からなる。
上記ソース電極及びドレイン電極は,上記活性層とそれぞれ電気的に接続される。
【0016】
上記トランジスタにおいて,ゲート絶縁膜は,第1の絶縁層と第2の絶縁層の積層構造を有する。活性層側に位置する第2の絶縁層は,シリコン酸化物で構成されており,その成膜方法はスパッタリング法でもよいし,CVD法でもよい。スパッタリング法で形成されたシリコン酸化膜は,CVD法で形成されたシリコン窒化膜と異なり,膜中に水素を含有しない。したがって,当該水素による活性層中の酸素の還元が回避され,ソース-ドレイン間のオフ電流値の増加が防止される。これにより,活性層の電気伝導度のばらつきを抑制して,安定した電気的特性を有するトランジスタを得ることができる。なお,CVD法で形成されたシリコン酸化膜に関しては,シリコン窒化膜よりも水素含有量が低く,スパッタリング法で形成されたシリコン酸化膜と同様な特性が確認されている。
【0017】
また,ゲート電極と第2の絶縁層との間に形成される第1の絶縁層は,シリコン窒化物からなる。第1の絶縁層は,ゲート電極を構成する銅原子のシリコン酸化物からなる第2の絶縁層への拡散を阻止するバリア層として機能する。これにより,ゲート絶縁膜の耐圧低下を防止して,信頼性の高いトランジスタを得ることが可能となる。
＜途中省略＞
【0022】
活性層を構成する酸化物半導体は,例えば,In,Ga,又はZnの酸化物系材料で構成することができる。
これにより,高移動度の薄膜トランジスタを得ることができる。In,Ga,又はZnの酸化物系材料としては,ZnO,ZnO_(2),GaO,Ga_(2)O,Ga_(2)O_(3),InO,In_(2)O_(3),In-Zn-O系材料,Ga-Zn-O系材料,In-Ga-O系材料,In-Ga-Zn-O系材料等が含まれる。また,活性層を構成する酸化物半導体は,上記の例に限定されず,例えば,CdO等の他の酸化物半導体を用いることも可能である。
【0023】
本発明の一実施形態に係るトランジスタの製造方法は,基材の上に銅,又は銅を含む合金材料からなるゲート電極を形成することを含む。上記ゲート電極上には,シリコン窒化物からなる第1の絶縁層がCVD法によって形成される。上記第1の絶縁層上には,シリコン酸化物からなる第2の絶縁層がスパッタリング法またはCVD法によって形成される。上記第2の絶縁層上には,酸化物半導体からなる活性層が形成される。上記活性層上にはソース電極及びドレイン電極が形成される。」
「【0031】
(第1の実施形態)
図1は,本発明の実施形態によるトランジスタの構成を示す概略断面図である。本実施形態では,いわゆるボトムゲート型の電界効果型トランジスタを例に挙げて説明する。
【0032】
本実施形態のトランジスタ1は,ゲート電極11と,活性層15と,ゲート絶縁膜14と,ソース電極17Sと,ドレイン電極17Dとを有する。
【0033】
ゲート電極11は,基材10の表面に形成された導電膜からなる。基材10は,透明なガラス基板である。ゲート電極11は,銅(Cｕ)又は銅を含む合金材料で構成され,例えばスパッタリング法,CVD法によって形成される。ゲート電極11の厚さは特に限定されず,例えば,300nmである。
【0034】
ゲート電極11は,密着層24を介して,基材10の表面に形成されている。密着層24は,ゲート電極11と基材10との間の密着性を高めるために設けられる。密着層24は,チタン(Ti),モリブデン(Mｏ)などの金属単層膜またはこれらの積層膜で構成することができる。また,密着層24は,銅とマグネシウムあるいはクロムなどの合金の酸化膜で構成することも可能である。これにより,ゲート電極11とガラス基材10との間の密着性を確保しつつ,ゲート電極11の酸化を防止して低抵抗値を維持することができる。
【0035】
活性層15は,トランジスタ1のチャネル層として機能する。活性層14は,酸化物半導体からなり,スパッタリング法によって形成される。本実施形態では,活性層15は,In-Ga-Zn-O系組成を有する酸化物半導体材料で形成され,その膜厚は,例えば50nm?200nmである。
【0036】
ゲート絶縁膜14は,ゲート電極11と活性層15の間に形成される。ゲート電極14は,第1の絶縁層14Aと第2の絶縁層14Bとの積層構造を有する。第1の絶縁層14Aは,ゲート電極11側に位置し,第2の絶縁層14Bは,活性層15側に位置する。
【0037】
第1の絶縁層14Aは,シリコン窒化膜(SiNｘ)で構成されている。第1の絶縁層14Aは,プラズマCVD法で作製することができる。
【0038】
一方,第2の絶縁層14Bは,シリコン酸化物(SiO_(2)またはSiOｘ)のスパッタ膜で構成される。第2の絶縁層14Bは,ゲート電極11と活性層15との間を電気的に絶縁する機能のほか,第1の絶縁層14Aと活性層15との間における界面反応を阻止する機能を有する。」
「【0044】
また,ゲート電極11と第2の絶縁層14Bとの間に形成される第1の絶縁層14Aは,シリコン窒化物からなる。この第1の絶縁層14Bは,ゲート電極11を構成する銅原子のシリコン酸化物からなる第2の絶縁層14Bへの拡散を阻止するバリア層として機能する。これにより,応答性の向上を図りつつ,ゲート絶縁膜14の耐圧低下を防止して,信頼性の高いトランジスタを得ることが可能となる。」
「【0083】
以上のように構成される本実施形態のトランジスタ1は,ソース電極17Sとドレイン電極17Dとの間に一定の順方向電圧(ソース-ドレイン電圧:Vdｓ)が印加される。この状態において,ゲート電極11とソース電極17Sの間に閾値電圧(Vｔh)以上のゲート電圧(Vgｓ)が印加されることで,活性層15中にキャリア(電子,正孔)が生成されるとともに,ソース-ドレイン間の順方向電圧によって,ソース-ドレイン間に電流(ソース-ドレイン電流:Idｓ)が発生する。ゲート電圧が大きくなるほど,ソース-ドレイン電流(Idｓ)も大きくなる。
【0084】
このときのソース-ドレイン電流は,オン電流(on-state current)とも呼ばれ,活性層15の移動度が高いほど,大きな電流値が得られる。本実施形態では,活性層15が酸化物半導体で構成されているため,アモルファスシリコンで構成される活性層と比較して,移動度が高い。したがって,本実施形態によれば,オン電流値が高い電界効果トランジスタ1を得ることができる。
【0085】
一方,ゲート電極11への印加電圧がオフ(0)の場合,ソース-ドレイン間に発生する電流は,ほとんどゼロとなる。このときのソース-ドレイン電流は,オフ電流(off-state current)とも呼ばれ,活性層15の電気抵抗値とソース-ドレイン電圧とで決まる。オフ電流値が小さいほど,オン電流値とオフ電流値との比(オン-オフ電流比)が大きくなるため,トランジスタとしては良好な特性が得られることになる。
【0086】
そこで本実施形態において,ゲート絶縁膜14は,プラズマCVD法で成膜されたシリコン窒化膜からなる第1の絶縁層14Aと,スパッタリング法で成膜されたシリコン酸化膜からなる第2の絶縁層14Bの積層構造を有する。第2の絶縁層14Bが活性層15と第1の絶縁層14Aとの間に介在することで,第1の絶縁層14Aが含有する水素の影響により,活性層15の還元反応が防止される。これにより,活性層15の電気的特性の変動が回避され,オン-オフ電流比の高い優れたトランジスタ特性を得ることができる。
【0087】
図7及び図8は,図1に示したトランジスタ構造において,ゲート絶縁膜の構成を異ならせて作製した各種サンプルのトランジスタ特性を示す実験結果である。各サンプルの活性層の構成及び成膜条件は共通とした。酸素分圧は2つの条件を設定し,それぞれの条件にて各サンプルを作製した。図7は,酸素分圧が0.05Paのときの実験結果,図8は,酸素分圧が0.15Paのときの実験結果である。活性層は厚み50nmとし,アニール条件は,空気中300℃の温度で15分間とした。各サンプルのゲート絶縁膜の構成は以下のとおりである。
【0088】
サンプル1(◆):CVD法で作製した厚み3500Å(オングストローム)のシリコン窒化膜と,その上にスパッタ法で作製した厚み250Åのシリコン酸化膜との積層膜
サンプル2(■):CVD法で作製した厚み3500Åのシリコン窒化膜と,その上にスパッタ法で作製した厚み500Åのシリコン酸化膜との積層膜
サンプル3(●):スパッタ法で作製した厚み2150Åのシリコン酸化膜(単層膜)
サンプル4(▲):CVD法で作製した厚み3500Åのシリコン窒化膜(単層膜)
【0089】
図7及び図8に示すように,トランジスタ特性は,概略的に,ゲート電圧(Vgｓ)0の位置を境に右側がオン電流特性,左側がオフ電流特性を示している。図7を参照すると,サンプル1?3はほぼ同様なオン電流値及びオフ電流値を有しているのに対して,サンプル4はオフ電流値が他のサンプルに比べて高い。サンプル4は,ゲート絶縁膜の活性層との界面がシリコン窒化物のCVD膜で構成されている。このため,当該ゲート絶縁膜と活性層との間に界面反応が生じ,活性層の酸化度が他のサンプルに比べて低下したことによって,活性層の電気抵抗値が低下したものと考えられる。酸素分圧を高めて活性層を作製した場合も,図8に示すように同様の結果が得られた。図7の実験結果に比べて,サンプル4のオフ電流特性の低下は目立たないが,ゲート絶縁膜と活性層の界面構造の違いがオフ電流特性に大きく影響することが明らかとなった。
【0090】
以上述べたように,本実施形態のトランジスタ1によれば,活性層15の電気伝導度の変動を防止できるので,信頼性の向上を図ることができる。
【0091】
また,本実施形態のトランジスタの製造方法によれば,活性層15の電気伝導度のばらつきを抑えることができるので,信頼性の高い薄膜トランジスタを安定して製造することが可能となる。」
図7は,引用文献1に記載された発明における,一実施形態に係るトランジスタの作用を説明する一実験結果であって,以下のとおりである。

「

」

図8は,引用文献1に記載された発明における,一実施形態に係るトランジスタの作用を説明する他の実験結果であって,以下のとおりである。

「

」

2 引用発明及び技術的事項
(1)上記1の記載から,引用文献1には,次の発明(以下「引用発明」という。)が記載されているものと認められる。
「銅,又は銅を含む合金材料からなるゲート電極と,
酸化物半導体からなる活性層と,
前記ゲート電極と前記活性層との間に配置されシリコン窒化物からなる第1の絶縁層と,前記第1の絶縁層と前記活性層との間に配置されシリコン酸化物からなる第2の絶縁層とを含むゲート絶縁膜と,
前記活性層とそれぞれ電気的に接続されたソース電極及びドレイン電極と
を具備するトランジスタであって,
前記酸化物半導体は,In,Ga,又はZnの酸化物系材料からなる
トランジスタ。」

(2)また,上記1の記載から,引用文献1には,ゲート絶縁膜を,シリコン窒化膜の単層膜で作製する(段落【0088】のサンプル4)という技術的事項が記載されている。

3 引用文献2の記載及び技術的事項
本願出願前に,頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献2(特開2010-141230号公報,平成22年6月24日出願公開)には,次の事項が記載されている。
「【0017】
第1配線層150及び半導体層220の上には,第2配線層を構成する絶縁層170が形成されている。絶縁層170は,例えば上記した低誘電率絶縁膜である。ゲート絶縁膜160は,拡散防止膜としても機能し,第1配線層150上の全面に設けられている。そして半導体層220はゲート絶縁膜160の上に形成されている。ゲート絶縁膜160すなわち拡散防止膜は,例えばSiCN膜であり,厚さが10nm以上50nm以下である。」
すなわち,引用文献2には,ゲート絶縁膜をSiCN膜で形成するという技術的事項が記載されている。

4 引用文献3の記載及び技術的事項
本願出願前に,頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献3(特開2011-9697号公報,平成23年1月13日出願公開)には,次の事項が記載されている。
「【0032】
次に,導電層106を覆うように,ゲート絶縁層として機能する絶縁層108を形成する(図1(C)参照)。絶縁層108は,酸化シリコン,酸化窒化シリコン,窒化シリコン,窒化酸化シリコン,酸化アルミニウム,酸化タンタル等の材料を用いて形成することができる。また,これらの材料からなる膜を積層させて形成しても良い。これらの膜は,スパッタ法等を用いて厚さが5nm以上250nm以下となるように形成すると好ましい。例えば,絶縁層108として,スパッタ法を用いて,酸化シリコン膜を100nmの厚さで形成することができる。他の方法(CVD法など)を用いて絶縁層108を形成する場合には,膜中の水素や窒素などの影響を考慮すべきであるが,所定の絶縁層108が得られるのであれば,作製方法については特に限定されない。例えば,絶縁層108中の水素濃度,窒素濃度が,後に形成される半導体層中より低いことを目安とすればよい。より具体的には,絶縁層108中の水素の濃度が1×10^(21)aｔｏmｓ/cm^(3)以下(好ましくは,5×10^(20)aｔｏmｓ/cm^(3)以下),絶縁層108中の窒素の濃度が1×10^(19)aｔｏmｓ/cm^(3)以下とすれば良い。なお,良好な特性の絶縁層108を得るためには,成膜の温度条件は400℃以下とすることが望ましいが,開示する発明の一態様がこれに限定して解釈されるものではない。また,上記濃度は,絶縁層108中での平均値を示している。
【0033】
また,スパッタ法とCVD法(プラズマCVD法など)とを組み合わせて,積層構造の絶縁層108を形成しても良い。例えば,絶縁層108の下層(導電層106と接する領域)をプラズマCVD法により形成し,絶縁層108の上層をスパッタ法により形成することができる。プラズマCVD法は,段差被覆性の良い膜を形成することが容易であるため,導電層106の直上に形成する膜を形成する方法として適している。また,スパッタ法では,プラズマCVD法と比較して,膜中の水素濃度を低減することが容易であるため,スパッタ法による膜を半導体層と接する領域に設けることで,絶縁層108中の水素が半導体層中へ拡散することを防止できる。特に,酸化物半導体材料を用いて半導体層を形成する場合には,水素が特性に与える影響は極めて大きいと考えられるため,このような構成を採用することは効果的である。」
「【0052】
次に,導電層122,導電層124,半導体層114などを覆うように絶縁層126を形成する(図2(C)参照)。ここで,絶縁層126は,いわゆる層間絶縁層にあたる。絶縁層126は,酸化シリコン,酸化アルミニウム,酸化タンタル等の材料を用いて形成することができる。また,これらの材料からなる膜を積層させて形成しても良い。
【0053】
絶縁層126は,半導体層114と近接して形成されるから,その組成は,所定の条件を満たしていることが望ましい。具体的には,例えば,絶縁層126中の水素濃度は,半導体層114(または半導体層110)中の水素濃度より低いことが望ましい(半導体層114中の水素の濃度は,絶縁層126中の水素の濃度より高いことが望ましい)。また,絶縁層126中の窒素の濃度は,半導体層114(または半導体層110)中の窒素の濃度より低いことが望ましい(半導体層114中の窒素の濃度は,絶縁層126中の窒素の濃度より高いことが望ましい)。絶縁層126中の水素濃度(または窒素濃度)を半導体層114中の水素濃度(または窒素濃度)より低くすることで,絶縁層126中の水素(または窒素)が半導体層114中に拡散して,素子特性が悪化することを抑制できると考えられるからである。」
「【0201】
本実施例では,実施の形態1に係る方法で作製したトランジスタをサンプルとして用いた。すなわち,ソース電極またはドレイン電極として機能する導電層を形成した後に,大気雰囲気下で350℃,1時間の熱処理(第1の熱処理)を行い,また,画素電極等として機能する導電層を形成した後に大気雰囲気下で350℃,1時間の熱処理(第2の熱処理)を行ったサンプルを用いた。トランジスタの半導体層にはインジウム,ガリウムおよび亜鉛を含む酸化物半導体材料を用いた。また,トランジスタのチャネル長は100μm,チャネル幅は100μmであった。なお,二次イオン質量分析法(SIMS:Secｏndaｒｙ Iｏn Maｓｓ Sｐecｔｒｏｓcｏｐｙ)で測定した結果,第2の熱処理後の半導体層中の水素濃度は8.0×10^(20)?1.0×10^(21)aｔｏmｓ/cm^(3),窒素濃度は1.0×10^(19)?1.5×10^(19)aｔｏmｓ/cm^(3)であることが分かった(図18参照)。なお,熱処理前後において,半導体層中の水素濃度および窒素濃度に大きな変化はなかった。
【0202】
層間絶縁層として機能する絶縁層としては,スパッタ法(RFスパッタ法)による酸化シリコン膜を適用した。より具体的には,ターゲットとしてSiO_(2)を用いた二種類の層間絶縁層を作製した。作製条件は,基板温度を100℃,アルゴンの流量を40ｓccm,酸素の流量を10ｓccm(試料1),または,アルゴンの流量を25ｓccm,酸素の流量を25ｓccm(試料2)としてチャンバー内の圧力を0.4Paに保ち,成膜速度が8.7nm/minとなる条件で絶縁層を形成した。二次イオン質量分析法によって測定した結果,第2の熱処理後の絶縁層中の水素濃度は2.5×10^(20)?3.0×10^(20)aｔｏmｓ/cm^(3),窒素濃度は6.0×10^(17)?7.0×10^(17)aｔｏmｓ/cm^(3)であることが分かった(図18参照)。なお,熱処理前後において,絶縁層中の水素濃度および窒素濃度に大きな変化はなかった。」
すなわち,引用文献3には,ゲート絶縁層として機能する絶縁層中の水素濃度を,インジウム,ガリウムおよび亜鉛を含む酸化物半導体材料を用いた半導体層中の水素濃度よりも低くすることで,絶縁層中の水素が半導体層中に拡散して,素子特性が悪化することを抑制するということ,及び,その具体例として,半導体膜中の水素濃度が,8.0×10^(20)?1.0×10^(21)aｔｏmｓ/cm^(3)であり,絶縁層中の水素濃度が2.5×10^(20)?3.0×10^(20)aｔｏmｓ/cm^(3)という技術的事項が記載されている。

5 引用文献4の記載及び技術的事項
本願出願前に,頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献4(特開2012-60091号公報,平成24年3月22日出願公開)には,次の事項が記載されている。
「【請求項1】
半導体層に酸化物半導体を用いる第1のトランジスタと,前記第1のトランジスタのゲート電極層,ソース電極層及びドレイン電極層とそれぞれ電気的に接続する3つの貫通電極と,を有する第1の基板と,
半導体層に酸化物半導体を用いる第2のトランジスタと,前記第2のトランジスタのゲート電極層,ソース電極層及びドレイン電極層とそれぞれ電気的に接続する3つの貫通電極と,を有する第2の基板と,を積層して備え,
前記第1のトランジスタと前記第2のトランジスタは,それぞれの貫通電極を介して電気的に並列接続された半導体素子。
＜＜途中省略＞＞
【請求項3】
前記第1の基板及び前記第2の基板はシリコン基板である,請求項1乃至2のいずれか一項に記載の半導体素子。」
「【0033】
本発明の一態様は図4(C)に示すように,半導体チップを複数積層して作製する半導体素子である。積層する半導体チップの枚数は2枚以上であれば何枚でもよく,要求される性能に合わせて適宜決定することができる。本実施の形態では,半導体チップが導電体を介して2つ積層されている構成について説明する。図1(A)に示すように,半導体素子は,半導体チップ100aと半導体チップ100bとが導電体207を介して接続する構成となっている。
【0034】
＜半導体チップの構成＞
続いて,半導体チップについて図1を用いて説明する。図1(A)(B)に示す半導体チップ100aは,1つのトランジスタ130aと,該トランジスタ130aのゲート電極層111aと電気的に接続する貫通電極120a,ソース電極層106aと電気的に接続する貫通電極121a,ドレイン電極層107aと電気的に接続する貫通電極122aの3つの貫通電極を備えている。また,図1(A)に示すように,半導体チップ100bはトランジスタ130b及び3つの貫通電極を備える。本実施の形態において,半導体チップが備えるトランジスタはすべて同一の構成とする。なお,本発明の一態様の半導体チップの構成はこれに限らず,1つの半導体チップが複数のトランジスタを備えていてもよい。
【0035】
＜トランジスタの構成＞
本実施の形態の半導体チップが備えるトランジスタは半導体層に酸化物半導体を用いる。
【0036】
以下にトランジスタ130aの構成を説明する。トランジスタ130bは,トランジスタ130aと同様の構成を有する。重複する説明を避けるため,トランジスタ130aの構成の説明をもってトランジスタ130bの説明に援用する。
【0037】
本実施の形態では,トップゲート・トップコンタクト構造のトランジスタを半導体チップが有する構成を例に用いて説明するが,本発明の一態様の半導体素子に用いることができるトランジスタの構成はこの構成に特に限定されず,ボトムゲート型構造を用いてもトップゲート型構造を用いても良い。さらに,ボトムコンタクト構造を用いても,トップコンタクト構造を用いても良い。
【0038】
図1(A)において,トランジスタ130aはシリコン基板101a上に,シリコン基板101aを覆う下地膜103aと,下地膜103a上の島状の酸化物半導体層105aと,酸化物半導体層105aと接する一対のソース電極層106a及びドレイン電極層107aと,酸化物半導体層105a,ソース電極層106a及びドレイン電極層107aを覆うように形成されたゲート絶縁層109aと,ゲート絶縁層109a上において,酸化物半導体層105aのチャネル形成領域と重なるゲート電極層111aと,ゲート電極層111a,及びゲート絶縁層109aを覆う保護絶縁層113aを有する。また,ソース配線116aはゲート絶縁層109aに形成した開口部を介してソース電極層106aと電気的に接続しており,ドレイン配線117aはゲート絶縁層109aに形成した開口部を介してドレイン電極層107aと電気的に接続する。
【0039】
なお,本実施の形態では基板にシリコン基板を用いたが,半導体チップを作製する基板には特に制限はない。シリコン基板は加工性に優れ,貫通電極作製時の孔あけが容易であることから,好適に用いることができる。さらに,シリコンの優れた放熱性により,トランジスタを積層しても,熱による半導体素子の劣化を防止できる。なお,絶縁体よりなる絶縁性基板を用いると,貫通電極と基板の導通を防ぐ絶縁膜201の形成工程が不要となる。絶縁性基板としては,バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板や,BCB(ベンゾシクロブタン),エポキシ等の絶縁性樹脂基板(有機絶縁性基板)や,セラミック基板,石英基板,サファイア基板などを用いることができる。」
すなわち,引用文献4には,半導体層に酸化物半導体を用いる第1のトランジスタとを有する第1の基板と,半導体層に酸化物半導体を用いる第2のトランジスタとを有する第2の基板と,を積層した半導体素子であって,第1の基板及び前記第2の基板はシリコン基板であるという技術的事項が記載されている。

第5 対比
本願発明(上記第2)と引用発明(上記第4の2(1))とを対比すると,以下のとおりとなる。
1 引用発明の「ゲート電極」,「ゲート絶縁膜」,「酸化物半導体からなる活性層」,「ソース電極」,「ドレイン電極」は,それぞれ本願発明の「ゲート電極」,「ゲート絶縁膜」,「酸化物半導体膜」,「ソース電極」,「ドレイン電極」に相当する。

2 引用発明の「ゲート電極」が「銅,又は銅を含む合金材料からなる」ことは,本願発明の「前記ゲート電極が少なくとも銅を含み」に相当する。

3 引用発明の「ゲート絶縁膜」が「前記ゲート電極と前記活性層との間に配置されシリコン窒化物からなる第1の絶縁層」を含むこと,「ゲート絶縁膜」が「前記第1の絶縁層と前記活性層との間に配置されシリコン酸化物からなる第2の絶縁層」を含むことは,それぞれ本願発明の「前記ゲート絶縁膜が」「SiO_(ｘ)を含まない膜」を含むこと,「前記ゲート絶縁膜が」「SiO_(2)を含む膜」を含むことに相当するので,引用発明の「ゲート絶縁膜」が「前記ゲート電極と前記活性層との間に配置されシリコン窒化物からなる第1の絶縁層と,前記第1の絶縁層と前記活性層との間に配置されシリコン酸化物からなる第2の絶縁層とを含む」ことは,本願発明の「前記ゲート絶縁膜が,SiO_(ｘ)を含まない膜,又はSiO_(ｘ)を含まない膜とSiO_(2)を含む膜とを含む積層体であ」ることに相当する。

4 引用発明の「酸化物半導体からなる活性層」を具備する「トランジスタ」は,本願発明の「酸化物トランジスタ」に相当する。

したがって,本願発明と,引用発明とは,以下の点で一致し,相違する。

＜一致点＞
「ゲート電極,ゲート絶縁膜,酸化物半導体膜,ソース電極及びドレイン電極を含み,前記ゲート電極が少なくとも銅を含み,
前記ゲート絶縁膜が,SiO_(ｘ)を含まない膜,又はSiO_(ｘ)を含まない膜とSiO_(2)を含む膜とを含む積層体である酸化物トランジスタ。」

＜相違点＞
・相違点:本願発明においては酸化物トランジスタの特性として,「S値が0.2以下,オフ電流が1×10^(-15)A/μm以下,Vｔhが0V以上1.0V以下である」と特定されているのに対して,引用発明においては,その酸化物トランジスタの特性が明らかではない点。

第6 判断
上記相違点について,検討する。
(1) 引用文献1の段落【0083】には「本実施形態のトランジスタ1は,ソース電極17Sとドレイン電極17Dとの間に一定の順方向電圧(ソース-ドレイン電圧:Vdｓ)が印加される。」と記載されているものの,そのVdｓの電圧は不明であり,Vgｓの電圧変化も図7,8の各種サンプル値を参酌すると,-10Vから20Vまで2Vごとに変化するものである。
また,同段落には「この状態において,ゲート電極11とソース電極17Sの間に閾値電圧(Vｔh)以上のゲート電圧(Vgｓ)が印加されることで,活性層15中にキャリア(電子,正孔)が生成されるとともに,ソース-ドレイン間の順方向電圧によって,ソース-ドレイン間に電流(ソース-ドレイン電流:Idｓ)が発生する」とあり,Vｔh,すなわち,閾値電圧以上のゲート電圧が印加されることで,電流が発生するとあるので,図7,8の実験結果において,そのゲート電圧が印加されることで,電流が発生される箇所を探索すると,図7においては,本実施形態のトランジスタ1であるサンプル1ないし2の閾値電圧が0Vであり,図8においては,本実施形態のトランジスタ1であるサンプル2の閾値電圧が0Vであると読み取れる。
してみれば,引用発明の「トランジスタ」の「Vｔh」は0Vを超えたすぐの時点での電圧である蓋然性が極めて高く,本願発明の「Vｔhが0V以上1.0V以下である酸化物トランジスタ」を満たす。
また,仮に,上記Vｔhが0V以上1.0V以下でなかったとしても,当業者が数値範囲を最適化又は好適化することは,通常,当業者の通常の創作能力の発揮といえるので,引用発明のトランジスタのVｔhを「0V以上1.0V以下」とすることは当業者が容易に想到し得たものである。

(2) 次に,「オフ電流」について検討するが,引用文献1において,段落【0085】に「一方,ゲート電極11への印加電圧がオフ(0)の場合,ソース-ドレイン間に発生する電流は,ほとんどゼロとなる。このときのソース-ドレイン電流は,オフ電流(off-state current)とも呼ばれ,活性層15の電気抵抗値とソース-ドレイン電圧とで決まる。」とあるように,オフ電流とはソース-ドレイン電圧により変化するものであり,上記(1)にて説示したように,引用文献1においては,そのソース-ドレイン電圧は不明であるため,オフ電流を特定することができない。
また,本願発明の「オフ電流」はチャネル幅でオフ電流値を除したものであるが,引用文献1の図7,8にて開示されている実験結果における各種サンプルのチャネル幅についても引用文献1においてはその数値が特定されておらず,オフ電流を求めることができない。
また,S値についても,引用文献1の図7,8の実験結果からは,S値を直接読み取ることができない。
しかしながら,本願発明も引用発明も,ゲート電極に銅を採用し,ゲート絶縁膜にSiO_(ｘ)を含まない膜とSiO_(2)を含む膜とを含む積層体を含む酸化物半導体トランジスタであるので,引用発明のトランジスタのS値とオフ電流について,S値が0.2以下,オフ電流が1×10^(-15)A/μm以下となっている蓋然性が高く,仮にそうでなくても当業者が数値範囲を最適化又は好適化することは,通常,当業者の通常の創作能力の発揮といえるので,引用発明の「S値」と「オフ電流」を「S値を0.2以下,オフ電流を1×10^(-15)A/μm以下」とすることは,当業者が容易に想到し得たものである。

(3) したがって,本願発明は,引用発明に基づいて,当業者が容易に発明をすることができたものである。

第7 むすび
以上のとおり,本願発明は,引用発明に基づいて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。
したがって,他の請求項に係る発明について検討するまでもなく,本願は拒絶すべきものである。
よって,結論のとおり審決する。
 
審理終結日 2019-02-22 
結審通知日 2019-02-26 
審決日 2019-03-11 
出願番号 特願2013-131142(P2013-131142)
審決分類 P 1 8・ 121- WZ (H01L)
最終処分 不成立  
前審関与審査官 川原 光司、篠原 功一  
特許庁審判長 加藤 浩一
特許庁審判官
鈴木 和樹
深沢 正志
発明の名称 酸化物トランジスタ  
代理人 特許業務法人平和国際特許事務所  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ