ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L |
|---|---|
| 管理番号 | 1351891 |
| 審判番号 | 不服2017-11660 |
| 総通号数 | 235 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2019-07-26 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2017-08-04 |
| 確定日 | 2019-05-21 |
| 事件の表示 | 特願2015- 12799「半導体素子」拒絶査定不服審判事件〔平成27年 7月 2日出願公開,特開2015-122521〕について,次のとおり審決する。 |
| 結論 | 本件審判の請求は,成り立たない。 |
| 理由 |
第1 手続の経緯 本願は,2007年1月19日(パリ条約による優先権主張外国庁受理2006年1月20日,ドイツ連邦共和国,2006年3月29日,ドイツ連邦共和国,2006年9月4日,ドイツ連邦共和国)を国際出願日とする出願(以下「原出願」という。)である特願2008-550693号の一部を平成25年3月6日に新たな特許出願とした特願2013-44811号の一部を平成27年1月26日に新たな特許出願とした特願2015-12799号であり,その手続の経緯は,概略,以下のとおりである。 平成27年 1月26日 :上申書 平成28年 3月28日付け:拒絶理由通知 平成28年10月 5日 :意見書 平成28年10月 5日 :手続補正書 平成29年 3月29日付け:拒絶査定 平成29年 8月 4日 :審判請求 平成29年 8月 4日 :手続補正書 平成30年 3月13日付け:拒絶理由通知 平成30年 9月19日 :意見書 平成30年 9月19日 :手続補正書(以下,この手続補正書による手続補正を「本件補正」という。) 第2 本願発明 本願の請求項1に係る発明(以下「本願発明」という。)は,本件補正によって補正された特許請求の範囲の請求項1に記載された以下のとおりのものと認める。 「【請求項1】 垂直パワー半導体素子であって, 第1の半導体ゾーン(103)および前記第1の半導体ゾーン(103)に隣接する第2の半導体ゾーン(104)を有する半導体基板(100’)を備えた半導体基材と, 前記素子がオフ状態において駆動された際に逆電圧に耐え得るように設計されており,且つ,少なくとも部分的には,前記第1の半導体ゾーン(103)内に配置されている,素子ゾーン(23;32)と, を有し, 前記第1の半導体ゾーン(103)は,水素誘起ドナーによって形成されたn型ドーピングを有し, 前記第1の半導体ゾーン(103)のドーピング濃度は,前記半導体基板(100’)の垂直方向に,前記第1の半導体ゾーン(103)の少なくとも60%の範囲にわたる領域では,水素誘起ドナーの最大ドーピング濃度と最小ドーピング濃度との比が3より小さくなるように均質であり, 前記第1の半導体ゾーン(103)のドーピング濃度は,前記第2の半導体ゾーン(104)のドーピング濃度より高い, 垂直パワー半導体素子。」 第3 拒絶の理由 平成30年3月13日付けで当審が通知した拒絶理由のうちの理由2は,次のとおりのものである。 本願の請求項1-4に係る発明は,本願の原出願の優先日前に日本国内又は外国において,頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献1に記載された発明に基づいて,その原出願の優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法29条2項の規定により特許を受けることができない,というものである。 引用文献1:特開2003-318412号公報 第4 引用文献の記載及び引用発明 1 引用文献1の記載 (1)引用文献1には,以下の事項が記載されている。(下線は,当審で付した。以下同じ。) 「【請求項1】第1導電型の第1半導体層と,該第1半導体層の一方の主面に形成され,該第1半導体層より高濃度の第2導電型の第2半導体層と,前記第1半導体層の他方の主面に形成され,該第1半導体層より高濃度の第1導電型の第3半導体層とを具備する半導体装置において, 前記第1半導体層の不純物濃度が極大となる箇所が少なくとも1か所あり,該第1半導体層の不純物濃度が,前記極大となる箇所から前記第2半導体層および前記第3半導体層の双方に向かって傾きをもって減少すること特徴とする半導体装置。 ＜途中省略＞ 【請求項5】前記第1半導体層の最大濃度N_(ｐ)が, 【数1】 1＜N_(ｐ)/N_(dm)≦5 但し N_(dm):第1半導体層平均濃度 を満たすことを特徴とする請求項1?4のいずれか一項に記載の半導体装置。 【請求項6】前記第1半導体層の最大濃度N_(ｐ)が, 【数2】 1＜N_(ｐ)/N_(dm)≦2 但し N_(dm):第1半導体層平均濃度 を満たすことを特徴とする請求項5に記載の半導体装置。」 「【請求項14】第1導電型の第1半導体層と,該第1半導体層の一方の主面に形成され,該第1半導体層より高濃度の第2導電型の第2半導体層と,前記第1半導体層の他方の主面に形成され,該第1半導体層より高濃度の第1導電型の第3半導体層とを具備する半導体装置において, 前記第1半導体層の不純物濃度が,前記第2半導体層および前記第3半導体層の双方に向かって傾きをもって減少し,かつ前記第2半導体層側および前記第3半導体層側でそれぞれ所定の不純物濃度で一定となる領域を有し,前記第1半導体層の最大濃度Nｐが, 【数8】 1＜N_(ｐ)/N_(dm)≦5 但し N_(dm):第1半導体層平均濃度 を満たすことを特徴とする半導体装置。 ＜途中省略＞ 【請求項17】前記第1半導体層の最大濃度N_(ｐ)が, 【数9】 1＜N_(ｐ)/N_(dm)≦5 但し N_(dm):第1半導体層平均濃度 を満たすことを特徴とする請求項14?16のいずれか一項に記載の半導体装置。」 「【請求項43】第1導電型の半導体基板の第1主面の表面に,第2導電型の第2半導体層を形成する工程と,該第2半導体層もしくは前記半導体基板のいずれかを貫通して前記第1半導体層へ軽イオンを注入する工程と,前記半導体基板の第2主面を切削し薄くする工程と,該切削した面に第1導電型の不純物をイオン注入する工程と,熱処理して,前記イオン注入層で第3半導体層を形成すると共に,該第3半導体層と前記第2半導体層で挟まれる第1半導体層に注入された軽イオンの導入領域を電気的に活性化させる工程とを有することを特徴とする半導体装置の製造方法。 【請求項44】前記軽イオンが第3半導体層および第2半導体層に達する位置まで存在することを特徴とする請求項42または43に記載の半導体装置の製造方法。 【請求項45】前記軽イオンが第3半導体層および第2半導体層に接しない位置まで存在することを特徴とする請求項42または43に記載の半導体装置の製造方法。 【請求項46】前記軽イオンがプロトンであることを特徴とする請求項39?45のいずれか一項に記載の半導体装置の製造方法。 ＜途中省略＞ 【請求項48】前記熱処理温度が300℃以上で600℃以下であることを特徴とする請求項39?47のいずれか一項に記載の半導体装置の製造方法。」 「【0001】 【発明の属する技術分野】本発明は,高速・低損失であるだけでなく,ソフトリカバリー特性の両立を可能にするダイオードに関する。」 「【0038】さらにドリフト層(またはバッファ層)のドナー濃度分布の最大濃度を小さくすることで,空間電荷領域の拡張が従来のバッファ構造よりもスムースとなり,かつバッファ層の積分濃度を所定濃度にすることで耐圧やソフトリカバリー効果を損なわないように逆回復時のdV/dｔを抑制できる。」 「【0042】 【発明の実施の形態】以下本発明の実施例を,図面を用いて説明する。図1は,この発明の第1実施例の半導体装置であり,同図(a)は要部断面図,同図(b)は同図(a)の不純物濃度の分布図である。この半導体装置の表面構造は通常のｐinダイオードの場合と同じで,ｐアノード層は活性領域全面に形成されている。尚,以上の図において活性領域のみを断面で示した図で説明するがこの活性領域のがいぐうには電力用途の素子で採用されているガードリング,フィールドプレートあるいはRESURFなどの耐圧構造が設けられる。そして,アノード側表面の外周端には,ｐ型領域のストッパ領域が設けられ,その表面にはストッパ電極が設けられる。このストッパ領域によって,空乏層が外周端まで達しないので,nドリフト層1がチップの外周側面に露出しても特に問題ない。このため,チップ側端では切断後に特別な処理を施さなくともよい。 【0043】図1において,nドリフト層1の一方にｐアノード層2を形成し,他方にnカソード層3を形成し,ｐアノード層2上にアノード電極4,nカソード層3上にカソード電極5を形成する。このnドリフト層1の不純物濃度は,同図(b)で示すように中央付近でピークとなり,このピークの位置Xｐからｐアノード層2側およびnカソード層3側に緩やかに減少するようにする。 【0044】同図(b)に示すように,nドリフト層1において,ドナーの濃度,すなわち,不純物濃度Nd(X)が,nドリフト層1内の位置Xｐにおいて最大濃度を持ち,Xｐからアノード電極4方向またはカソード電極5方向に向かって,なだらかに不純物濃度が減少するように形成されている。この不純物濃度の減少は単調に減少する連続関数であってもよく,また,単調に減少する小刻みなステップ関数の連続であっても構わない。ｐアノード層2とアノード電極4の境界を始点(0)として,ｐアノード層2とnドリフト層1の境界(接合)までの距離をXjとし,nカソード層3とnドリフト層1の境界までの距離をWdとした場合に,XjからWdまでの不純物濃度分布Nd(X)を積分し,Wd-Xjで割った平均濃度Ndmを, 【0045】 【数29】 ＜数式省略＞ とすると,Nd(X)とNdmとの交点が2点与えられ,それをXc,Xdとそれぞれ置くことができる。このXcとXdに挟まれる領域が実効的なnバッファ層(実効nバッファ層1a)となる。また,ｐアノード層2とnドリフト層1の交点での不純物濃度をN1,nカソード層3とnドリフト層1の交点での不純物濃度をN2とした場合にN1≦N2となるようにする。」 「【0047】図2は,この発明の第2実施例の半導体装置であり,同図(a)は要部断面図,同図(b)は不純物濃度の分布図である。この半導体装置の表面構造は図1と同じである。図2において,図1との違いは,nドリフト層10の不純物濃度が,ｐアノード層2側付近およびnカソード層3側付近で一定となる領域(一定不純物濃度層10b,10c)が存在する点である。 【0048】同図(b)において,nドリフト層10の不純物濃度は,ｐアノード層2およびnカソード層3に接する近傍で一定となり,nドリフト層10内の中央付近へ向かって,この一定の低い不純物濃度より緩やかに高くなり,中央付近の位置Xｐでピークとなるようにする。この不純物濃度が高くなる領域をnバッファ層10aとする。 【0049】このnバッファ層10aの不純物濃度Nd(X)は,位置Xｐにおいて最大濃度を持ち,Xｐからアノード電極およびカソード電極に向かって濃度がなだらかに減少する。このnバッファ層10aは,位置XaおよびXbにおいてnドリフト層10の低い一定の不純物濃度となる領域(一定不純物濃度層10b,10c)と接する。」 「【0056】 逆回復電圧のピーク近傍のdV/dｔの抑制効果は,図31に示すように,nドリフト層1の最大濃度Nｐと平均濃度Ndmの比に依存する。また,空乏層のピン止め効果(空乏層の伸びをストップさせる効果)は,nバッファ層1の最大濃度Nｐがnドリフト層平均濃度Ndmよりも高いほど大きい。その理由は次のように説明できる。nバッファ層1の不純物濃度が高いほど,nバッファ層1aへの空乏層(=空間電荷領域)の侵入が抑えられる。 【0057】従って,電圧が増加している時に空間電荷領域がnバッファ層1aへ達すると,電圧の増加分δVはｐアノード層2側の不純物濃度が低い(高比抵抗の)nドリフト層1でのみ担うため,その電界強度は急激に増加する。このためdV/dｔが増加する。従って,nドリフト層1(nバッファ層1a)の最大濃度Nｐを抑えればdV/dｔは抑制できる。 【0058】従って,本発明品は逆回復電流のピークを越えた後での振動が抑制され,さらに,逆回復電圧のピーク近傍でのdV/dｔが緩やかになる。図8は,本発明品において,nドリフト層1(nバッファ層1a)の最大濃度Nｐと平均濃度Ndmの比であるNｐ/NdmとdV/dｔの関係を示す図である。ここで,dV/dｔは従来品Bの値で規格化している。また,図31に,逆電圧波形とNｐ/Ndmの関係を示す。Nｐ/Ndmが小さくなるとdV/dｔが小さくなる。 【0059】図8に示すように,Nｐ/Ndmが5より小さければ,dV/dｔは従来品Bの2倍よりも小さくなり,Nｐ/Ndmが2より小さければ,ほぼ従来例Bと同じdV/dｔとなっている。したがって望ましくは,Nｐ/Ndmは2以下が良い。勿論,波形振動はなく,Nｐ/Ndmが20である従来品AよりもdV/dｔの値は小さくなる。」 「【0061】ｐアノード層2側からnカソード層3側に向かう任意の2点間の電界強度の減少分(電界強度の勾配)は,その2点間のnドリフト層1(含むnバッファ層1a)の積分濃度差によって決まる。従って,その値を調整して電界強度の勾配を減らし,耐圧を損ねない様にする必要がある。図9に示すように,実効バッファ積分濃度が8×10^(11)cm^(-2)を超えると,耐圧の減少分が大きくなることがわかる。さらに実効バッファ積分濃度が6×10^(11)cm^(-2)であれば,耐圧減少は無いことが判る。従って,実効バッファ積分濃度は,8×10^(11)cm^(-2)以下か,望ましくは6×10^(11)cm^(-2)以下がよい。」 「【0108】図55から図59は,この発明の第16実施例の半導体装置の製造方法であり,工程順に示した要部製造工程断面図である。アンチモン,ヒ素等のn型で低比抵抗のCZ(FZの場合もある)によるバルクウェハ100(図55)に所定の前処理を施し,リン等のn型不純物を含む高比抵抗のエピタキシャル層120を形成する。この時,濃度分布を一様にする(図56)。その後通常のプロセスにより,一方の表面にｐアノード層121やnカソード層123およびアノード電極122を形成する(図57)。この段階までは,従来の方法と差異はない。その後,アノード側より軽イオン照射124をする(図58)。軽イオン125は,ヘリウムイオン,プロトン,デュトロンなどがあるが,図58では,プロトンを照射した。前記軽イオンは,所望の深さに局所的に欠陥を生成することができる(例えば,電気学会編のパワーデバイスハンドブックを参照)。尚,軽イオン照射124をカソード側より行って構わない。 【0109】本発明では,軽イオンの飛程をXｐとして,Xｐが前述の数式を満たす様になるように照射する。その後,熱処理を施すと,欠陥が回復するだけでなく,欠陥の局在している領域のドナー濃度が増加する,いわゆる軽イオンのドナー化が生じる。これは,軽イオンが熱処理によりSiのCB(伝導帯)から禁制帯の上部の約0.2eVと比較的浅い準位を形成するためである。この軽イオンのドナー化については,例えば特開平9-232332号公報,特開2000-77350号公報あるいは(再公表:国際公開番号WO00/16408号公報)などに開示されている。 【0110】しかし,特開平9-232332号公報では,IGBTのゲート部にカウンタードープとして用いらており,本発明のように,nドリフト層への不純物として用いることとは本質的に用途が異なる。また,特開2000-77350号公報では,単にゲートターンオフサイリスタ「GTO」の半導体基板のドナー化をするためだけの記述であり,本発明のように,ドナー化によって形成する層の機能,それによって得られる素子内部の物理的効果,さらには素子そのものの電気的特性上の効果,およびその素子を用いることで得られる産業上の効果については全く示唆されていない。さらに再公表:国際公開番号WO00/16408の場合,ドナー化によって形成する層は前記の従来例Cの図のようにnカソード層に接するところに形成するため,本発明の構造とは本質的に形成する位置,物理的効果が異なる。」 「【0113】図60から図65は,この発明の第17実施例の半導体装置の製造方法であり,工程順に示した要部製造工程断面図である。リンを含むn型で高比抵抗のFZのバルクウェハ300(図60)にて通常のプロセス処理を行い,一方の表面にｐアノード層301,アノード電極302を形成する(図61)。その後,前記第16実施例のように,プロトン等の軽イオン照射303を行う(図62)。照射後,裏面から所定の厚さまで,切削する(図63)。こうすることで,バルクウェハ300が薄くなってから行う処理の工程数が削減できる。切削後,裏面の切削面305にリン等のn型不純物イオン(不純物307)のイオン注入306を行い(図64),熱処理を行い,nカソード層308を形成し,その上にカソード電極309を形成する(図65)。熱処理温度は,第16実施例と同様でよい。 【0114】尚,軽イオンの局在領域でのライフタイムの低下を,素子特性向上のため積極的に利用しても構わない。図66から図71は,この発明の第18実施例の半導体装置の製造方法であり,工程順に示した要部製造工程断面図である。この製造方法は,第16実施例と殆ど同じであるが,図49の第1エピ成長層220の形成を省略して,バルクウエハ200にイオン注入し,その上に第2エピ成長層223を形成した点が異なる。このように第1エピ層220を省略することで,第16実施例より製造コストを低くすることができる。」 「【0115】図82は,本発明品を適用した電力変換装置の例である。同図(a)は,AC-AC用インバータ・コンバーターである。効率良く誘導電動機やサーボモータ等を制御することが可能で,産業・電鉄などで広く用いることができる。図中のIGBTの還流用ダイオード部に用いる。同図(b)は,力率改善回路で,AC-AC変換の入力電流を正弦波状に制御し波形改善をはかり,スイッチング電源用に用いることができる。チョッパ回路中のダイオードに用いる。」 「  」 「図65  」 (2)上記記載から,引用文献1には,次の技術的事項が記載されているものと認められる。 ア 図1は,引用文献1に記載された発明の第1実施例の半導体装置であり, この半導体装置の表面構造は通常のｐinダイオードの場合と同じであり, nドリフト層1の一方にｐアノード層2を形成し,他方にnカソード層3を形成し,ｐアノード層2上にアノード電極4,nカソード層3上にカソード電極5が形成されており, このnドリフト層1の不純物濃度Nd(X)は,同図(b)で示すように中央付近でピークとなり,このピークの位置Xｐからｐアノード層2側およびnカソード層3側に緩やかに減少しており, ｐアノード層2とアノード電極4の境界を始点(0)として,ｐアノード層2とnドリフト層1の境界(接合)までの距離をXjとし,nカソード層3とnドリフト層1の境界までの距離をWdとした場合の,XjからWdまでの不純物濃度分布Nd(X)を積分し,Wd-Xjで割った値である平均濃度Ndmと,Nd(X)との交点である,XcとXdに挟まれる領域が実効的なnバッファ層(実効nバッファ層1a)となること。(【0042】-【0045】,【図1】) イ 図2は,引用文献1に記載された発明の第2実施例の半導体装置であり,図1に記載された半導体装置との違いは, nドリフト層10の不純物濃度が,ｐアノード層2側付近およびnカソード層3側付近で一定となる領域(一定不純物濃度層10b,10c)が存在することであり, 不純物濃度が高くなる領域がnバッファ層10aであり, このnバッファ層10aは,nドリフト層10の低い一定の不純物濃度となる領域(一定不純物濃度層10b,10c)と接すること。(【0047】-【0049】,【図2】) ウ 望ましくは,Nｐ/Ndmは2以下が良いこと。(【0059】) エ 引用文献1に記載された発明の第16実施例の半導体装置の製造方法は, バルクウェハ100に,エピタキシャル層120を形成し,一方の表面にｐアノード層121やnカソード層123およびアノード電極122を形成し,その後,アノード側よりプロトンを照射して,所望の深さに局所的に欠陥を生成し,熱処理を施すものであり, 前記熱処理を施すことによって,欠陥が回復するだけでなく,欠陥の局在している領域のドナー濃度が増加する,いわゆる軽イオンのドナー化が生じること。及び,プロトンの照射をカソード側より行って構わないこと。(【0108】-【0109】) オ 図60から図65は,引用文献1に記載された発明の第17実施例の半導体装置の製造方法を,工程順に示した要部製造工程断面図であって, 前記製造方法は,リンを含むn型で高比抵抗のFZのバルクウェハ300(図60)にて通常のプロセス処理を行い,一方の表面にｐアノード層301,アノード電極302を形成し,その後,前記第16実施例のように,プロトン等の軽イオン照射303を行い,照射後,裏面から所定の厚さまで,切削し,その後,裏面の切削面305にリン等のn型不純物イオン(不純物307)のイオン注入306を行い,熱処理を行い,nカソード層308を形成し,その上にカソード電極309を形成するものであること。(【0113】) カ 図65は,図64に続く,引用文献1に記載された発明の第17実施例の要部製造工程断面図であって,上記(1)で摘記した事項を参照すると,同図から,以下の構造を備えた半導体装置を見て取ることができること。 「裏面から所定の厚さまで切削されたバルクウェハ300の表面に,ｐアノード層301,アノード電極302を有し,裏面に,nカソード層308,カソード電極309を有するｐinダイオードであって, 前記裏面から所定の厚さまで切削されたバルクウェハは,プロトンを照射して,所望の深さに局所的に欠陥を生成し,熱処理を施すことによって,欠陥が局在している領域のドナー濃度を増加させた領域を有しており, 前記裏面から所定の厚さまで切削されたバルクウェハの,前記ｐアノード層301と前記nカソード層308に挟まれた領域(図2及び技術常識から,「nドリフト層」と理解される。)は,不純物濃度が,中央付近でピークとなり,このピークの位置からｐアノード層側およびnカソード層側に緩やかに減少する領域(「nバッファ層」)と,前記不純物濃度が,前記ｐアノード層側付近およびnカソード層側付近で一定となる領域(「ｐアノード層側付近の一定不純物濃度層」及び「nカソード層側付近の一定不純物濃度層」)とを有し, 前記nバッファ層は,前記ｐアノード層側付近の一定不純物濃度層,及び,前記nカソード層側付近の一定不純物濃度層と接する ｐinダイオード。」 2 引用発明 上記1からみて,第17実施例の半導体装置の製造方法で製造された「ｐinダイオード」に関する,以下の発明が記載されている。(以下「引用発明」という。) 「裏面から所定の厚さまで切削されたバルクウェハ300の表面に,ｐアノード層301,アノード電極302を有し,裏面に,nカソード層308,カソード電極309を有するｐinダイオードであって, 前記裏面から所定の厚さまで切削されたバルクウェハは,プロトンを照射して,所望の深さに局所的に欠陥を生成し,熱処理を施すことによって,欠陥が局在している領域のドナー濃度を増加させた領域を有しており, 前記裏面から所定の厚さまで切削されたバルクウェハの,前記ｐアノード層301と前記nカソード層308に挟まれた領域(「nドリフト層」)は,不純物濃度が,中央付近でピークとなり,このピークの位置からｐアノード層側およびnカソード層側に緩やかに減少する領域(「nバッファ層」)と,前記不純物濃度が,前記ｐアノード層側付近およびnカソード層側付近で一定となる領域(「ｐアノード層側付近の一定不純物濃度層」及び「nカソード層側付近の一定不純物濃度層」)とを有し, 前記nバッファ層は,前記ｐアノード層側付近の一定不純物濃度層,及び,前記nカソード層側付近の一定不純物濃度層と接する ｐinダイオード。」 第5 対比 本願発明と引用発明を対比すると,以下のとおりとなる。 ア ｐinダイオードは,半導体装置の一種である。また,引用発明に係る「ｐinダイオード」において,電流が,裏面から所定の厚さまで切削されたバルクウェハ300の表面に対して,垂直方向に流れることは明らかである。さらに,引用文献1の【0115】には,引用発明を,電力変換装置に適用すること,及び,IGBTの還流用ダイオード部に用いること等が記載されている。したがって,引用発明に係る「ｐinダイオード」は,垂直パワー半導体素子の一種といえる。 イ 引用発明の「裏面から所定の厚さまで切削されたバルクウェハ300」は,「半導体基板を備えた半導体基材」といえる。 ウ 引用発明に係る「ｐinダイオード」の「nドリフト層」を構成する「nバッファ層」,「ｐアノード層側付近の一定不純物濃度層」及び「nカソード層側付近の一定不純物濃度層」は,いずれも半導体の「層」である。そして,「ゾーン」とは,「何らかの目的・特徴などによって隣接領域とは区分された領域」あるいは「外観・特徴などが他と異なっている領域」という程度の意味を有する用語である。そうすると,不純物濃度の高さ,及び,領域内での不純物濃度の変化の有無において異なる「nバッファ層」,「ｐアノード層側付近の一定不純物濃度層」及び「nカソード層側付近の一定不純物濃度層」は,いずれも,それぞれが,「半導体ゾーン」であるといえる。してみれば,引用発明の「nバッファ層」及び「nカソード層側付近の一定不純物濃度層」は,それぞれ,本願発明の「第1の半導体ゾーン」及び「第2の半導体ゾーン」に相当する。 エ また,引用発明の「nドリフト層」は,逆電圧に耐え得るように設計されている(前記第4の(1)【0038】,【0061】参照。)から,本願明細書【0015】の「素子ゾーン(例えば,MOSFETの場合はドリフトゾーン)」との説明に照らして,引用発明の「前記ｐアノード層301と前記nカソード層308に挟まれた領域(「nドリフト層」)」は,本願発明の「前記素子がオフ状態において駆動された際に逆電圧に耐え得るように設計されて」いる「素子ゾーン」に相当する。 オ 引用発明の「nドリフト層」は,「nバッファ層」と「ｐアノード層側付近の一定不純物濃度層」及び「nカソード層側付近の一定不純物濃度層」から構成されることから,引用発明の「nドリフト層」は,少なくとも部分的には「nバッファ層」内に配置されているといえる。したがって,本願発明と引用発明は,「少なくとも部分的には,前記第1の半導体ゾーン内に配置されている,素子ゾーン」を有している点で一致する。 カ 引用発明の「プロトンを照射して,所望の深さに局所的に欠陥を生成し,熱処理を施すことによって,欠陥が局在している領域のドナー濃度を増加させた領域」の「ドナー」は,本願発明の「水素誘起ドナー」に相当する。さらに,引用発明の「nバッファ層」が,「プロトンを照射して,所望の深さに局所的に欠陥を生成し,熱処理を施すことによって,欠陥が局在している領域のドナー濃度を増加させ」ることによって形成されていることに照らして,引用発明の「nバッファ層」は,「水素誘起ドナーによって形成されたn型ドーピングを有」するものといえる。 そうすると,引用文献1には,以下の範囲で,本願発明と,一致及び相違する発明が記載されている。 ＜一致点＞ 「垂直パワー半導体素子であって, 第1の半導体ゾーンおよび前記第1の半導体ゾーンに隣接する第2の半導体ゾーンを有する半導体基板を備えた半導体基材と, 前記素子がオフ状態において駆動された際に逆電圧に耐え得るように設計されており,且つ,少なくとも部分的には,前記第1の半導体ゾーン内に配置されている,素子ゾーンと, を有し, 前記第1の半導体ゾーンは,水素誘起ドナーによって形成されたn型ドーピングを有し, 前記第1の半導体ゾーンのドーピング濃度は,前記第2の半導体ゾーンのドーピング濃度より高い, 垂直パワー半導体素子。」 ＜相違点＞ ・相違点1:本願発明では,「第1の半導体ゾーンのドーピング濃度は,前記半導体基板の垂直方向に,前記第1の半導体ゾーンの少なくとも60%の範囲にわたる領域では,水素誘起ドナーの最大ドーピング濃度と最小ドーピング濃度との比が3より小さくなるように均質であ」るのに対して,引用発明では,このような特定がされていない点。 第6 判断 上記相違点について,判断する。 ア 相違点1について 引用文献1の「本発明は,高速・低損失であるだけでなく,ソフトリカバリー特性の両立を可能にするダイオードに関する。」(【0001】)との記載からも明らかなように,引用発明は,高速・低損失であるだけでなく,ソフトリカバリー特性の両立を可能にするダイオードである。 してみれば,前記「高速・低損失であるだけでなく,ソフトリカバリー特性の両立を可能にする」という課題を解決する為に,引用文献1の【請求項6】の「前記第1半導体層の最大濃度N_(ｐ)が,【数2】1＜N_(ｐ)/N_(dm)≦2 但し N_(dm):第1半導体層平均濃度を満たすことを特徴とする請求項5に記載の半導体装置。」との記載,【0038】の「ドリフト層(またはバッファ層)のドナー濃度分布の最大濃度を小さくすることで,空間電荷領域の拡張が従来のバッファ構造よりもスムースとなり,かつバッファ層の積分濃度を所定濃度にすることで耐圧やソフトリカバリー効果を損なわないように逆回復時のdV/dｔを抑制できる。」との記載,及び,【0059】の「望ましくは,Nｐ/Ndmは2以下が良い。」との記載に基づいて,引用発明において,Nｐ/Ndmは2以下の小さなものとする動機が存在する。 そして,引用発明の「プロトンを照射して,所望の深さに局所的に欠陥を生成し,熱処理を施すことによって,欠陥が局在している領域のドナー濃度を増加させた領域」における,「中央付近でピークとな」る「不純物濃度」は,前記「望ましくは,Nｐ/Ndmは2以下が良い。」とされた条件における,「Nｐ」,すなわち「最大濃度」にあたる。 してみれば,引用発明において,「プロトンを照射して,所望の深さに局所的に欠陥を生成し,熱処理を施すことによって,欠陥が局在している領域のドナー濃度を増加させた領域」を形成するにあたり,前記ピークとなる不純物濃度を,「Ndm」の2倍以下となるように,半導体基板の垂直方向に均質となるようにすることは当業者が容易になし得たものであり,その際に,上記均質の程度として,「上記半導体ゾーンの少なくとも60%の範囲にわたる領域では,水素誘起ドナーの最大ドーピング濃度と最小ドーピング濃度との比が3より小さくなる」ようにすること,すなわち,引用発明において,相違点1について,本願発明の構成を採用することは,当業者が適宜なし得たことである。 そして,本願の明細書及び図面には,前記「上記半導体ゾーンの少なくとも60%の範囲にわたる領域では,水素誘起ドナーの最大ドーピング濃度と最小ドーピング濃度との比が3より小さくなる」という条件における「少なくとも60%の範囲」という限定,及び,「3より小さくなる」という限定によって,どのような効果を奏するかについて何ら記載されておらず,また,これらの各数値に臨界的な意義が有ることを示す具体的な実験データ等の記載も存在しない。しかも,本願発明は,「垂直パワー半導体素子」ということ以外に半導体装置の種類・構造を特定しておらず,「第1の半導体ゾーン」及び「素子ゾーン」が,いかなる機能を果たすゾーンであるかも特定されていない。したがって,本願明細書,図面の記載及び技術常識を参酌しても,本願発明において,前記「60%」及び「3」という値に臨界的な意義を見いだすことはできない。 イ 審判請求人の主張について 審判請求人は,平成30年9月19日に提出した意見書において,「なお,図5から明らかなように,第2の半導体ゾーン(104)の第1の半導体ゾーン(103)とは反対側の面(111)にはドレイン電極(26)が形成されており,第2の半導体ゾーン(104)のドーピング濃度N_(D0)より高いドーピング濃度を有するゾーンは,第2の半導体ゾーン(104)の第1の半導体ゾーン(103)とは反対側の面側には形成されていません。引例1の図65に示すように,バルクウェハ(300)が本願発明の第1の半導体ゾーン(103)に対応するものと認定されています。しかしながら,バルクウェハ(300)の不純物濃度は,バルクウェハ(300)に隣接するnカソード層(308)の不純物濃度より低く,本願発明の構成と反対です。」と,本願発明と,引用文献1に記載された発明との差異を主張する。 しかしながら,本願の発明の詳細な説明の【0083】には,「上記MOSFETのドリフトゾーン23は,部分的にはエピタキシャル層200によって形成されており,部分的にはウェハ区域100'の低析出物半導体ゾーン103によって形成されている。ドレインゾーン24は,ドリフトゾーン23よりも高濃度にドープされた半導体ゾーンであり,例えば,背面111を介してドーパント原子を注入することによって形成することができる。」と記載されており,審判請求人の前記「第2の半導体ゾーン(104)のドーピング濃度N_(D0)より高いドーピング濃度を有するゾーンは,第2の半導体ゾーン(104)の第1の半導体ゾーン(103)とは反対側の面側には形成されていません。」との主張は,その前提において本願明細書の記載に基づいていないから採用することはできない。 なお,本願の請求項1の記載において,「ドーピング濃度」としては,「水素誘起ドナー」によって形成された「n型ドーピング」の「ドーピング濃度」が記載されているだけであり,さらに,審判請求人が,平成30年9月19日付けの手続補正において,請求項1に「前記第1の半導体ゾーン(103)のドーピング濃度は,前記第2の半導体ゾーン(104)のドーピング濃度より高い」という事項を追加する際の補正の根拠として同日付けの意見書において示した図3が,「CZウェハ100の低析出物半導体ゾーン103内に,n型ドープされた半導体ゾーンを形成する方法について,図3A?図3Cを参照しながら以下に説明する。」(【0059】),「既に説明したように,水素誘起ドナーの形成は,適切な結晶欠陥およびプロトンが存在していることが前提となっている。上記熱プロセスの長さは,主に末端域領域内に導入されたプロトンが,前面101の方向における相当の範囲に拡散し,これによって,低析出物半導体ゾーン103の照射領域内に可能な限り均質なn型ドーピングが形成されるように,選択されることが好ましい。」(【0062】),及び,「図3Cに見られるように,前面101から伸びるn型半導体ゾーン105は,ほぼ均質なドーピング特性(ドーピング濃度N_(D))を有している。このドーピング特性は,n型半導体ゾーン105の末端領域内において最高ドーピング濃度N_(Dmaｘ)まで上昇し,そして基本ドーピングN_(D0)まで低下している。」(【0065】)というものであって,「垂直パワー半導体素子」を作製する途中の一段階における「水素誘起ドナー」によって形成された「n型ドーピング」の「ドーピング濃度」の特性を特定するものでしかないこと,及び,本願の発明の詳細な説明の【0083】に「上記MOSFETのドリフトゾーン23は,部分的にはエピタキシャル層200によって形成されており,部分的にはウェハ区域100'の低析出物半導体ゾーン103によって形成されている。ドレインゾーン24は,ドリフトゾーン23よりも高濃度にドープされた半導体ゾーンであり,例えば,背面111を介してドーパント原子を注入することによって形成することができる。」との記載があり,本願発明の実施例である図5に示される「垂直パワー半導体素子」においては,本願発明の「第2の半導体ゾーン」に該当する「ドレインゾーン」のドーピング濃度は,上記図3の工程の後に,背面を介して注入された,水素誘起ドナーではないドーパント原子によって,本願発明の「第1の半導体ゾーン」に該当する「ドリフトゾーン」のドーピング濃度よりも高くなっていることに照らして,本願発明の「前記第1の半導体ゾーン(103)のドーピング濃度は,前記第2の半導体ゾーン(104)のドーピング濃度より高い」における「ドーピング濃度」は,「水素誘起ドナー」によって形成された「n型ドーピング」の「ドーピング濃度」を意味するものと認められる。 そうすると,審判請求人の,平成30年9月19日付けの意見書における,「nカソード層(308)の不純物濃度」と「バルクウェハ(300)の不純物濃度」とを比較する主張は,前記「nカソード層(308)の不純物濃度」が,引用文献1の「切削後,裏面の切削面305にリン等のn型不純物イオン(不純物307)のイオン注入306を行い(図64),熱処理を行い,nカソード層308を形成し,その上にカソード電極309を形成する(図65)。」(【0113】)の記載からも明らかなように,「水素誘起ドナー」によって形成された「n型ドーピング」の「ドーピング濃度」ではないから,この点においても審判請求人の主張は,その主張の前提を欠いており採用することはできない。 第7 むすび 以上のとおり,引用発明は,その原出願の優先日前に日本国内又は外国において,頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献1に記載された発明に基づいて,その原出願の優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法29条2項の規定により特許を受けることができない。 したがって,他の請求項に係る発明については検討するまでもなく,本願は拒絶すべきものである。 よって,結論のとおり審決する。 |
| 別掲 |
|
| 審理終結日 | 2018-12-11 |
| 結審通知日 | 2018-12-18 |
| 審決日 | 2019-01-07 |
| 出願番号 | 特願2015-12799(P2015-12799) |
| 審決分類 |
P
1
8・
121-
WZ
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 早川 朋一 |
| 特許庁審判長 |
深沢 正志 |
| 特許庁審判官 |
小田 浩 加藤 浩一 |
| 発明の名称 | 半導体素子 |
| 代理人 | 森田 拓 |
| 代理人 | アインゼル・フェリックス=ラインハルト |
| 代理人 | 上島 類 |
| 代理人 | 前川 純一 |
| 代理人 | 二宮 浩康 |