ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H01L 審判 査定不服 2項進歩性 取り消して特許、登録 H01L |
|---|---|
| 管理番号 | 1351972 |
| 審判番号 | 不服2018-1852 |
| 総通号数 | 235 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2019-07-26 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2018-02-09 |
| 確定日 | 2019-06-11 |
| 事件の表示 | 特願2016-228489「半導体装置の作製方法」拒絶査定不服審判事件〔平成29年 4月20日出願公開,特開2017- 76805,請求項の数(1)〕について,次のとおり審決する。 |
| 結論 | 原査定を取り消す。 本願の発明は,特許すべきものとする。 |
| 理由 |
第1 手続の経緯 本願は,平成22年3月30日に出願された特願2010-78542号(優先権主張 平成21年4月2日(以下,「本願優先日」という。))の一部を平成26年8月7日に新たな特許出願(特願2014-160917号)とし,さらに,その一部を平成27年10月22日に新たな特許出願(特願2015-208223号)とし,さらに,その一部を平成28年11月25日に新たな特許出願としたものであって,平成29年9月19日付け拒絶理由通知に対し,同年11月14日に意見書が提出されたが,同年11月30日付けで拒絶査定(以下,「原査定」という。)がされ,これに対し,平成30年2月9日に拒絶査定不服審判の請求がされたところ,平成31年1月29日付けで当審から拒絶理由(以下,「当審拒絶理由」という。)が通知され,これに対し,同年3月20日に意見書が提出されるとともに手続補正(以下,「本件補正」という。)がされたものである。 第2 原査定の概要 原査定の理由の概要は以下のとおりである。 (進歩性)本願の下記の請求項に係る発明は,本願優先日前に日本国内又は外国において,頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,本願優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。 記 (引用文献等については引用文献等一覧参照) ・請求項 1 ・引用文献 AないしD ＜引用文献等一覧＞ A.特開2008-42088号公報 B.特開2007-150158号公報 C.特開2007-311404号公報 D.特開2008-243928号公報 第3 当審拒絶理由の概要 当審拒絶理由の概要は以下のとおりである。 1.(進歩性)本願の下記の請求項に係る発明は,本願優先日前に日本国内又は外国において,頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,本願優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。 2.(サポート要件)本願は,特許請求の範囲の記載が下記の点で,特許法第36条第6項第1号に規定する要件を満たしていない。 3.(明確性)本願は,特許請求の範囲の記載が下記の点で,特許法第36条第6項第2号に規定する要件を満たしていない。 記 (引用文献等については引用文献等一覧参照) ・理由1(進歩性)について ・請求項 1 ・引用文献等 1-3 ＜引用文献等一覧＞ 1.特開2008-42088号公報(拒絶査定時の引用文献A) 2.特開2008-243928号公報(拒絶査定時の引用文献D) 3.特開2007-311404号公報(拒絶査定時の引用文献C) ・理由2(サポート要件)について ・請求項 1 請求項1に係る発明は,「第2の酸化物半導体層」を「活性層」として利用すること,すなわち,「第2の酸化物半導体層」上にゲート電極層を設けるものを含むものであるが,発明の詳細な説明には,「第2の酸化物半導体層」を「バッファ層」とした発明が記載されているだけであって,「第2の酸化物半導体層」を「活性層」として利用することは何ら記載されていないから,請求項1に係る発明は,発明の詳細な説明に記載したものではない。 ・理由3(明確性)について ・請求項 1 請求項1には,「熱処理を行い,・・・領域の導電率を低下させる」と記載されているが,単に熱処理を行っても導電率を低下させることができないのは,当該技術分野における技術常識であると認められるから,「導電率を低下させる」ための発明特定事項が不足しているのは明らかであり,請求項1に係る発明は,明確であるとはいえない。 第4 本願発明 本願の請求項1に係る発明(以下,「本願発明」という。)は,本件補正で補正された特許請求の範囲の請求項1に記載された事項により特定される発明であって,以下のとおりである。 「【請求項1】 活性層として機能する第1の酸化物半導体膜を形成し, 前記第1の酸化物半導体膜を大気雰囲気下で熱処理を行い, 前記第1の酸化物半導体膜上に,バッファ層として機能し,且つ前記第1の酸化物半導体膜よりも導電率が高い第2の酸化物半導体膜を形成し, 前記第1の酸化物半導体膜と,前記第2の酸化物半導体膜と,をエッチング加工して,島状の第1の酸化物半導体層と,前記第1の酸化物半導体層上の島状の第2の酸化物半導体層と,を形成し, 前記第2の酸化物半導体膜を窒素雰囲気下で熱処理を行い, 前記第2の酸化物半導体層上に,ソース電極と,ドレイン電極と,を形成し, 大気雰囲気下で熱処理を行い,前記第2の酸化物半導体層中において前記ソース電極と重ならず且つ前記ドレイン電極と重ならない領域の導電率を低下させることを特徴とする半導体装置の作製方法。」 第5 当審拒絶理由についての判断 1 特許法第29条第2項(進歩性)について (1) 引用文献,引用発明等 ア 引用文献1について (ア) 引用文献1の記載 当審拒絶理由で引用された引用文献1(特開2008-42088号公報)には,図面とともに次の事項が記載されている(下線は当審で加筆した。以下同じ。)。 a 「【技術分野】 【0001】 本発明は,薄膜デバイス及びその製造方法に関する。」 b 「【発明が解決しようとする課題】 【0006】 しかしながら,酸化物半導体を用いた薄膜トランジスタにおいては,半導体膜,とりわけ半導体膜と絶縁膜との界面層の酸素空孔に起因するドナー欠陥がその電気特性に大きな影響を与えるため,特許文献1-5の技術では,この界面層の酸素空孔の制御が不十分であった。特に特許文献5では,酸化物半導体を300℃以上の温度で酸化雰囲気中にてアニーリングすることにより酸素空孔を低減できるとしている。このようなアニーリング処理は,酸化物半導体膜の上表面の酸素空孔低減には有効かもしれないが,酸化物半導体の下表面(即ち,下地絶縁体とその上に形成される酸化物半導体との界面近傍の酸化物半導体領域)の酸素空孔の低減には有効ではない。これは,このような熱酸化処理は膜の内部に浸透しにくいためである。もちろん温度を600℃程度以上に高くすることにより酸化の浸透効果を高め,酸化物半導体膜の下表面まで酸化できるかもしれないが,この場合,安価なガラス基板を絶縁性基板として用いることができない,酸化物半導体より下の層に金属膜が存在している場合,この高温処理により金属の半導体膜への拡散などのコンタミが生じる,などの課題が依然として存在する。・・・ 【0008】 本発明は,上記のような問題点を解決するためになされたもので,界面層の酸素空孔の生成を制御することを可能し,良好な特性を有する薄膜トランジスタ或いはその他の薄膜デバイスを再現性・歩留まり良く製造することができる薄膜デバイス及びその製造方法を提供することを目的とする。」 c 「【0034】 〔第1の実施形態〕 図1乃至図8は,第1の実施形態に係る薄膜トランジスタ(薄膜デバイス)100(図8)の製造方法を示す一連の工程図である。 【0035】 本実施形態に係る薄膜トランジスタ100は,ボトムゲートスタガ型の薄膜トランジスタである。 【0036】 以下,製造方法について説明する。 【0037】 先ず,図1に示すように,絶縁性基板10上にゲート金属膜を成膜し,該ゲート金属膜をパターニングすることによりゲート電極11を形成した後で,ゲート電極11を覆うゲート絶縁膜(第1絶縁体)12を絶縁性基板10上に成膜する。 【0038】 次に,大気に曝すことなく,図2に示すように,ゲート絶縁膜12に酸素プラズマ処理或いはその他の第1酸化性処理(酸化性処理)131を施す。 【0039】 この第1酸化性処理131により,ゲート絶縁膜12の表面に酸素を付着させた状態にすることができるとともに,例えばゲート絶縁膜12の表層部において酸素欠損が生じていた場合に,その酸素欠損を解消することができる。 【0040】 第1酸化性処理131に引き続き,大気に曝すことなく,図3に示すようにゲート絶縁膜12上に酸化物半導体膜14を成膜する。 【0041】 これにより,酸化物半導体膜14において,ゲート絶縁膜12との界面に位置する部分である第1界面層14Aは,予めゲート絶縁膜12の表面上に付着されていた酸素により酸化される。 【0042】 よって,酸化物半導体膜14の第1界面層14Aの酸素空孔欠陥が低減化される。 【0043】 すなわち,酸化物半導体膜14の第1界面層14Aの酸素空孔密度が,酸化物半導体膜14のバルク層14Bよりも小さくなる。 【0044】 次に,図4に示すように,酸化物半導体膜14を所望の形状にパターニングする。 【0045】 次に,図5に示すように,酸化物半導体膜14に還元性プラズマ処理或いはその他の還元性処理15を施す。 【0046】 これにより,酸化物半導体膜14の表層部14Cには酸素空孔欠陥が積極的に形成される。 【0047】 すなわち,酸化物半導体膜14の表層部14Cの酸素空孔密度が,酸化物半導体膜14のバルク層14Bよりも大きくなる。 【0048】 次に,図6に示すように,ゲート絶縁膜12及び酸化物半導体膜14上に亘ってソース・ドレイン金属膜を成膜し,該ソース・ドレイン金属膜をパターニングすることにより,ソース・ドレイン電極16(一方がソース電極で他方がドレイン電極)を形成する。 【0049】 ここで,図5の還元性処理15とその後のソース・ドレイン金属膜の成膜も,引き続き,大気に曝すことなく連続して行うことが望ましい。 【0050】 次に,図7に示すように,ソース・ドレイン電極16の間隔16Aを介して,酸化物半導体膜14に,酸素プラズマ処理或いはその他の第2酸化性処理(酸化性処理)132を施す。 【0051】 これにより,酸化物半導体膜14の表層部14C(図6参照)において,間隔16Aに位置する部分である第2界面層14Eは酸化されるため,該第2界面層14Eの酸素空孔欠陥が低減化される。 【0052】 すなわち,酸化物半導体膜14の第2界面層14Eの酸素空孔密度が,酸化物半導体膜14のバルク層14Bよりも小さくなる。 ・・・ 【0055】 これにより,薄膜トランジスタ100が製造される。」 d 「【0064】 図5の還元性処理15を行うので,第3界面層14Dの電子密度を適度に増加させることができ,該第3界面層14Dにオーミックコンタクト層としての機能を持たせることができる。 【0065】 また,図7の酸化性処理13を行うので,第2界面層14Eの電子密度を適度に低減することができ,バックチャネル電子電流に起因するオフ電流を効率よく低減化する機能を持たせることができる。」 e 「【0126】 〔第5の実施形態〕 上記の第1乃至第4の実施形態では,薄膜トランジスタ100,200,300,400の酸化物半導体膜14を一度に成膜する例を説明したが,第5の実施形態では,酸化物半導体膜14を複数層に分けて成膜する例を説明する。 【0127】 以下,本実施形態の場合の酸化物半導体膜14の成膜方法について説明する。 【0128】 先ず,図25に示すように,第1絶縁体50上に非常に薄い酸化物半導体膜51を成膜する。ここで,第1絶縁体50は,例えば,第1の実施形態(図8)及び第4の実施形態(図24)ではゲート絶縁膜12に相当し,第2の実施形態(図14)及び第3の実施形態(図19)では下地絶縁膜21に相当する。 【0129】 次に,図26に示すように,酸化物半導体膜51に酸素プラズマ処理或いはその他の酸化性処理52を施す。 【0130】 これにより,酸化物半導体膜51の表層部が酸化される。 【0131】 次に,図27に示すように,酸化物半導体膜51上に,非常に薄い酸化物半導体膜51を成膜する。 【0132】 次に,図28に示すように,酸化物半導体膜51に酸化性処理52を施す。 【0133】 次に,図29に示すように,酸化物半導体膜51上に,非常に薄い酸化物半導体膜51を成膜する。 【0134】 更に,必要に応じた回数だけ,図26及び図27の処理を繰り返し行うことにより,酸化物半導体膜14を形成する。 【0135】 以上のような第5の実施形態によれば,酸化物半導体膜(酸化物半導体薄層)51の成膜と,酸化性処理52と,を交互に複数回繰り返すことにより,酸化物半導体膜14を形成するので,各酸化物半導体薄層51を充分に酸化でき,所望の膜質の酸化物半導体膜14を精度良く得ることができる。」 f 「【実施例】 【0141】 図1乃至図8を参照して実施例1を説明する。 ・・・ 【0148】 その後,酸化物半導体膜14を通常のフォトリソ工程を用いて所望のアイランド形状にパターニングした(図4)。」 (イ) 引用発明 上記(ア)によれば,引用文献1には次の発明(以下,「引用発明」という。)が記載されていると認められる。 「第1絶縁体50(ゲート絶縁膜12)上に非常に薄い酸化物半導体膜51(以下,「酸化物半導体膜51(n-1)」という。)を成膜し,酸素プラズマ処理或いはその他の酸化性処理52を施すことにより,酸化物半導体膜51(n-1)の表層部が酸化され,次に,酸化物半導体膜51(n-1)上に,非常に薄い酸化物半導体膜51(以下,「酸化物半導体膜51(n)」という。)を成膜することにより,複数層の酸化物半導体膜14を形成し, 次に,酸化物半導体膜14を所望の形状(アイランド形状)にパターニングし, 次に,酸化物半導体膜14に還元性プラズマ処理或いはその他の還元性処理15を施すことにより,酸化物半導体膜51(n)には酸素空孔欠陥が積極的に形成され,すなわち,酸化物半導体膜51(n)の酸素空孔密度が,酸化物半導体膜51(n-1)よりも大きく形成され, 次に,ゲート絶縁膜12及び酸化物半導体膜14上に亘ってソース・ドレイン金属膜を成膜し,該ソース・ドレイン金属膜をパターニングすることにより,ソース・ドレイン電極16(一方がソース電極で他方がドレイン電極)を形成し, 次に,ソース・ドレイン電極16の間隔16Aを介して,酸化物半導体膜14に,酸素プラズマ処理或いはその他の第2酸化性処理(酸化性処理)132を施すことにより,酸化物半導体膜51(n)において,間隔16Aに位置する部分である第2界面層14Eは酸化されるため,該第2界面層14Eの酸素空孔欠陥が低減化され,すなわち,酸化物半導体膜14の第2界面層14Eの酸素空孔密度が,酸化物半導体膜51(n-1)よりも小さくなる,薄膜トランジスタの製造方法。」 イ 引用文献2について 当審拒絶理由で引用された引用文献2(特開2008-243928号公報)には,図面とともに次の事項が記載されている。 「【技術分野】 【0001】 本発明は,非晶質酸化物半導体薄膜,その製造方法,薄膜トランジスタの製造方法,電界効果型トランジスタ,発光装置,表示装置及びスパッタリングターゲットに関し,特に,キャリア密度が10^(+18)cm^(-3)未満であり,さらに,リン酸系エッチング液に対して不溶であり,かつ,蓚酸系エッチング液に対して可溶である非晶質酸化物半導体薄膜や,その製造方法などに関する。」 「【0054】 次に,上記により成膜された非晶質薄膜に対して,高抵抗化処理を行う。この高抵抗化処理としては,酸素存在下での熱処理,プラズマ処理,オゾン処理,水蒸気処理,RTAなどを用いることができる。・・・」 ウ 引用文献3について 当審拒絶理由で引用された引用文献3(特開2007-311404号公報)には,図面とともに次の事項が記載されている。 「【技術分野】 【0001】 本発明は,アモルファス酸化物半導体を用いた薄膜トランジスタ素子に関する。」 「【0014】 本発明においては,活性層として少なくともホモロガス化合物InMO_(3)(ZnO)m(Mが,In,Fe,GaまたはAl原子であり,mが,1以上50未満の整数である。)を含むアモルファス酸化物半導体を形成したのち,酸化性ガス雰囲気中において熱処理することとした。 前記「酸化物半導体の熱処理」は,材料や膜質を適宜選択すれば,酸化物半導体を形成した後のいずれの段階においても行うことができる。従って,薄膜トランジスタの種類にもよるが,例えば,トップゲート型の場合,熱処理を酸化物半導体を形成した直後に行ってもよいし,ゲート絶縁膜を形成したのち行ってもよいし,さらに,ゲート電極を形成したのち行ってもよい。 熱処理を行うことが長時間駆動における安定性をもたらす機構は,必ずしも明確ではないが,酸化性雰囲気中の熱処理により,酸化物半導体膜中の酸素空孔が補償され,キャリヤ濃度を制御するとともに,熱処理により構造的に不安定な部分が解消されることによると考えられる。 【0015】 酸化性ガスとしては,特に限定されないが,例えば,酸素ラジカル,オゾン,水蒸気,酸素等が挙げられ,これらの物質のうち少なくとも1つを含有するガスであることが望ましく,なかでも上記酸素を含む大気であることがより好ましい。 また,熱処理温度については,酸化物半導体の結晶化を防ぎアモルファス相を保持するために600℃以下であることが望ましく,酸化を充分に進行させるために100℃以上であることが好ましい。具体的には,酸化性ガスが大気等,少なくとも酸素を含むガスである場合,熱処理温度としては200℃以上600℃以下が好適である。これは,600℃を超えると酸化物の結晶化がはじまるとともに,トランジスタのオフ電流が増加し始めるためである。 熱処理は,温度にもよるが,通常400℃で,0.1?20時間行うことが望ましい。」 (2) 対比及び判断 ア 対比 本願発明と引用発明とを対比すると,次のことがいえる。 (ア) 引用発明の「酸化物半導体膜51(n-1)」及び「酸化物半導体膜51(n)」は,本願発明の「第1の酸化物半導体膜」及び「第2の酸化物半導体膜」に相当する。 (イ) 上記(1)ア(ア)dによれば,酸化性処理を行った層は,電子密度が適度に低減され,オフ電流を効率よく低減化する機能を持つから,引用発明の酸化性処理を施された「酸化物半導体膜51(n-1)」は,酸化性処理を施されていない「酸化物半導体膜51(n)」よりも導電率が低いということができ,逆に,引用発明の酸化性処理を施されていない「酸化物半導体膜51(n)」は,酸化性処理を施された「酸化物半導体膜51(n-1)」よりも導電率が高いということができる。 (ウ) 引用発明では,「酸化物半導体膜51(n-1)」上に「酸化物半導体膜51(n)」を成膜した複数層(二層)の「酸化物半導体膜14を所望の形状(アイランド形状)にパターニングし」ているから,本願発明の「前記第1の酸化物半導体膜と,前記第2の酸化物半導体膜と,をエッチング加工して,島状の第1の酸化物半導体層と,前記第1の酸化物半導体層上の島状の第2の酸化物半導体層と,を形成」することとは,「前記第1の酸化物半導体膜と,前記第2の酸化物半導体膜と,を加工して,島状の第1の酸化物半導体層と,前記第1の酸化物半導体層上の島状の第2の酸化物半導体層と,を形成」する点で共通する。 (エ) 引用発明の「ソース・ドレイン電極16(一方がソース電極で他方がドレイン電極)」は,本願発明の「ソース電極」及び「ドレイン電極」に相当する。 (オ) 引用発明の「ソース・ドレイン電極16の間隔16Aを介して,酸化物半導体膜14に,酸素プラズマ処理或いはその他の第2酸化性処理(酸化性処理)132を施すことにより,酸化物半導体膜51(n)において,間隔16Aに位置する部分である第2界面層14Eは酸化されるため,該第2界面層14Eの酸素空孔欠陥が低減化され,すなわち,酸化物半導体膜14の第2界面層14Eの酸素空孔密度が,酸化物半導体膜51(n-1)よりも小さくなる」ことは,本願発明の「前記第2の酸化物半導体層中において前記ソース電極と重ならず且つ前記ドレイン電極と重ならない領域の導電率を低下させる」ことに相当する。 (カ) 引用発明の「薄膜トランジスタ」は,「半導体装置」の一種である。 そうすると,本願発明と引用発明との間には,次の一致点,相違点があるといえる。 (一致点) 「活性層として機能する第1の酸化物半導体膜を形成し, 前記第1の酸化物半導体膜上に,バッファ層として機能し,且つ前記第1の酸化物半導体膜よりも導電率が高い第2の酸化物半導体膜を形成し, 前記第1の酸化物半導体膜と,前記第2の酸化物半導体膜と,を加工して,島状の第1の酸化物半導体層と,前記第1の酸化物半導体層上の島状の第2の酸化物半導体層と,を形成し, 前記第2の酸化物半導体層上に,ソース電極と,ドレイン電極と,を形成し, 前記第2の酸化物半導体層中において前記ソース電極と重ならず且つ前記ドレイン電極と重ならない領域の導電率を低下させることを特徴とする半導体装置の作製方法。」 (相違点) (相違点1) 本願発明では,「前記第1の酸化物半導体膜を大気雰囲気下で熱処理を行」っているのに対し,引用発明では,「酸化物半導体膜51(n-1)」に,「酸素プラズマ処理或いはその他の酸化性処理52を施」してはいるものの,「大気雰囲気下で熱処理を行」っていない点。 (相違点2) 「島状の第1の酸化物半導体層と,前記第1の酸化物半導体層上の島状の第2の酸化物半導体層と,を形成」する際の「前記第1の酸化物半導体膜と,前記第2の酸化物半導体膜」の加工について,本願発明は,「エッチング加工」であるのに対し,引用発明は,不明である点。 (相違点3) 本願発明では,「前記第2の酸化物半導体膜を窒素雰囲気下で熱処理を行」っているのに対し,引用発明では,行っていない点。 (相違点4) 「前記第2の酸化物半導体層中において前記ソース電極と重ならず且つ前記ドレイン電極と重ならない領域の導電率を低下させる」ために,本願発明では,「大気雰囲気下で熱処理を行」っているのに対し,引用発明では,「酸素プラズマ処理或いはその他の第2酸化性処理(酸化性処理)132を施」してはいるものの,「大気雰囲気下で熱処理を行」っていない点。 イ 判断 事案にかんがみて,(相違点3)について判断する。 引用発明は,「酸化物半導体膜51(n-1)」(第1の酸化物半導体膜)上に,「酸化物半導体膜51(n)」(第2の酸化物半導体膜)を成膜することにより,複数層の酸化物半導体膜14を形成しているところ,引用文献1には,酸化物半導体膜51の成膜と,酸化性処理52を必要に応じた回数だけ繰り返し行うことにより,酸化物半導体膜14を形成することが記載されているだけであって(上記(1)ア(ア)eの【0129】ないし【0135】),「酸化物半導体膜51(n)」(第2の酸化物半導体膜)に対して,「窒素雰囲気下で熱処理を行」うことは記載も示唆もされていないし,引用文献2及び3をみても何ら記載はなく,周知技術であるということもできないから,引用発明において,そのような変更を行う動機付けはない。 これに対し,本願発明は,上記相違点3に係る構成を採用することにより,「酸化物半導体層を用いた薄膜トランジスタにおいて,酸化物半導体層の上に高抵抗領域及び低抵抗領域を有するバッファ層を形成し,酸化物半導体層とソース電極層又はドレイン電極層を,バッファ層の低抵抗領域を介して接触させることによって,酸化物半導体層とソース電極層又はドレイン電極層との間のコンタクト抵抗を低減し,電気特性を安定させることができる。・・・酸化物半導体層上のバッファ層を大気中で加熱することにより,高抵抗領域及び低抵抗領域を有するバッファ層を作製することができる。」(本願明細書【0017】)という顕著な効果を奏するものである。 そうすると,他の相違点について判断するまでもなく,本願発明は,当業者であっても引用発明及び引用文献2,3に記載された事項に基づいて,容易に想到し得るものではない。 (3) まとめ よって,本願発明は,当業者であっても引用発明及び引用文献2,3に記載された事項に基づいて容易に発明できたものであるとはいえない。 したがって,進歩性に関する当審拒絶理由は解消した。 2 特許法第36条第6項第1号(サポート要件)について 本件補正において,「活性層として機能する第1の酸化物半導体膜」及び「バッファ層として機能し,且つ前記第1の酸化物半導体膜よりも導電率が高い第2の酸化物半導体膜」と補正された結果,サポート要件に関する当審拒絶理由は解消した。 3 特許法第36条第6項第2号(明確性)について 本件補正において,「大気雰囲気下で熱処理を行い,前記第2の酸化物半導体層中において前記ソース電極と重ならず且つ前記ドレイン電極と重ならない領域の導電率を低下させる」と補正された結果,明確性に関する当審拒絶理由は解消した。 4 まとめ 以上のとおり,上記1ないし3によれば,当審拒絶理由はすべて解消した。 第6 原査定についての判断 原査定は,上記第2のとおり,引用文献A(上記引用文献1),引用文献B,引用文献C(上記引用文献3)及び引用文献D(上記引用文献2)に記載された発明に基づいて,当業者であれば容易に発明できたものであるというものである。 しかしながら,上記第5の1のとおり,本件補正により付加された上記相違点3に係る構成は,引用文献Aに記載も示唆もされていないし,引用文献D及び引用文献Cをみても何ら記載はなく,周知技術であるということもできない。そして,引用文献Bをみても上記相違点3に係る構成は,何ら記載はないから,本願発明は,引用文献AないしDに記載された発明に基づいて当業者であれば容易に発明できたものであるということはできない。したがって,原査定の理由を維持することはできない。 第7 むすび 以上のとおり,原査定の理由によっては,本願を拒絶することはできない。 また,他に本願を拒絶すべき理由を発見しない。 よって,結論のとおり審決する。 |
| 審決日 | 2019-05-27 |
| 出願番号 | 特願2016-228489(P2016-228489) |
| 審決分類 |
P
1
8・
121-
WY
(H01L)
P 1 8・ 537- WY (H01L) |
| 最終処分 | 成立 |
| 前審関与審査官 | 脇水 佳弘 |
| 特許庁審判長 |
加藤 浩一 |
| 特許庁審判官 |
小田 浩 梶尾 誠哉 |
| 発明の名称 | 半導体装置の作製方法 |