ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 取り消して特許、登録 H01L |
|---|---|
| 管理番号 | 1352713 |
| 審判番号 | 不服2018-10158 |
| 総通号数 | 236 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2019-08-30 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2018-07-25 |
| 確定日 | 2019-07-02 |
| 事件の表示 | 特願2014-153236「半導体装置」拒絶査定不服審判事件〔平成28年 3月 7日出願公開、特開2016- 31997、請求項の数(6)〕について、次のとおり審決する。 |
| 結論 | 原査定を取り消す。 本願の発明は、特許すべきものとする。 |
| 理由 |
第1 手続の経緯 本願は,平成26年7月28日の出願であって,その手続の経緯は以下のとおりである。 平成29年 9月22日付け 拒絶理由通知 平成29年11月15日 意見書・手続補正 平成30年 2月 7日付け 拒絶理由通知 平成30年 4月 5日 意見書・手続補正 平成30年 5月23日付け 拒絶査定(以下,「原査定」という。) 平成30年 7月25日 審判請求・手続補正 平成31年 2月26日付け 拒絶理由通知(以下,「当審拒絶理由」という。) 平成31年 4月18日 意見書・手続補正 第2 原査定の概要 原査定の概要は次のとおりである。 本願の請求項1-4,8に係る発明は,その出願前に日本国内又は外国において,頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者(以下,「当業者」という。)が容易に発明できたものであるから,特許法第29条第2項の規定により特許を受けることができない。 ＜引用文献等一覧＞ 1.特開昭60-142568号公報 2.特開2005-217049号公報 3.特開2007-042976号公報 4.特開2005-019840号公報 5.特開2007-095858号公報 6.国際公開第2007/077666号 第3 当審拒絶理由の概要 当審拒絶理由の概要は次のとおりである。 本願の請求項1-5,8に係る発明は,その出願前に日本国内又は外国において,頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前に当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。 ＜引用文献等一覧＞ 2.特開2005-217049号公報 5.特開2007-095858号公報 第4 本願発明 本願の請求項1-6に係る発明(以下,それぞれ「本願発明1」-「本願発明6」という。)は,平成31年4月18日に補正された特許請求の範囲の請求項1-6に記載された事項により特定される,次のとおりのものと認められる。 「【請求項1】 一方の主面と,前記一方の主面と反対側にある他方の主面とを有するSi基板またはSOI(Silicｏn On Inｓｕlaｔｏｒ)基板と, 前記Si基板またはSOI基板の前記一方の主面に形成され,ワイドギャップ半導体であるSi化合物よりなるSi化合物半導体層とを備え, 前記Si化合物半導体層は,ｐn接合を構成するｐ型半導体層とn型半導体層とを含み, 前記Si化合物半導体層における前記Si基板またはSOI基板の側とは反対側に形成された第1および第2の電極と, 前記Si基板またはSOI基板の前記他方の主面に形成され,前記第1および第2の電極のうち一方の電極と電気的に接続された裏面電極とをさらに備え, 前記ｐn接合は,前記裏面電極と,前記第1および第2の電極のうち他方の電極との間に電圧が印加されている場合に逆バイアス状態となり, 前記Si化合物半導体層上に形成され,GaNを含む窒化物半導体層をさらに備え, 前記第1および第2の電極は,前記窒化物半導体層にオーミック接触する,半導体装置。 【請求項2】 前記一方の電極は前記第1および第2の電極のうち低い電位が与えられる方の電極であり, 前記n型半導体層は,前記ｐ型半導体層よりも前記Si基板またはSOI基板から離れた位置に形成される,請求項1に記載の半導体装置。 【請求項3】 前記一方の電極は前記第1および第2の電極のうち高い電位が与えられる方の電極であり, 前記ｐ型半導体層は,前記n型半導体層よりも前記Si基板またはSOI基板から離れた位置に形成される,請求項1に記載の半導体装置。 【請求項4】 前記窒化物半導体層にショットキー接触する第3の電極をさらに備え, 前記窒化物半導体層は,第1の窒化物半導体層と,前記第1の窒化物半導体層の表面に形成され,前記第1の窒化物半導体層のバンドギャップよりも広いバンドギャップを有する第2の窒化物半導体層とを含む,請求項1?3のいずれかに記載の半導体装置。 【請求項5】 前記窒化物半導体層にショットキー接触し,前記第1の電極と前記第2の電極との間の電流を制御するための第3の電極をさらに備えた,請求項1?3のいずれかに記載の半導体装置。 【請求項6】 前記Si化合物は,2eV以上3.26eV以下のバンドギャップを有する,請求項1?5のいずれかに記載の半導体装置。」 第5 引用文献及び引用発明 1 引用文献1について 原査定に引用された引用文献1には,図面とともに次の事項が記載されている。(下線は当審で付加した。以下同じ。) 「＜技術分野＞ 本発明は炭化珪素を主として成る電界効果トランジスタの製造方法に関するものである。」(1頁左欄11-13行) 「＜発明の目的＞ 本発明は,珪素単結晶基板上に炭化珪素単結晶膜を成長させ,かかる炭化珪素単結晶膜中あるいは膜上にソース,ゲート,ドレイン領域を形成することにより,工業的規模での量産性に優れた炭化珪素を主として成る電界効果トランジスタを得ることのできる炭化珪素電界効果トランジスタの製造方法を提供することを目的とする。」(2頁右上欄12-19行) 「○ｐn接合型電界効果トランジスタ ｐn接合型電界効果トランジスタの製造方法のステップを第1図(A)(B)(C)に示す。前述した結晶成長法で,第1図(A)に示すように,ｐ型珪素単結晶基板1の上に,1?2μm程度の膜厚のｐ型炭化珪素単結晶膜2,0.5?1μm程度の膜厚のn型炭化珪素単結晶膜3,1?2μm程度の膜厚のｐ型炭化珪素単結晶膜4を順次積層して成長させる。次にチャネル領域となるn型炭化珪素単結晶膜3の中央部3′上のｐ型炭化珪素単結晶膜4のみを残して,通常のフォトリソグラフィ技法を用いたエッチングにより,第1図(B)に示す如く残りのｐ型炭化珪素単結晶膜4を除去し,メサ部4′を形成する。ソース電極5及びドレイン電極6となるオーム性電極材料としてニッケル(Ni)を適当なマスクを用いてn型炭化珪素単結晶膜3の両端に位置するソース領域3″及びドレイン領域3′″上に蒸着し,ゲート電極7となるオーム性電極材料としてアルミニウム-珪素(Al-Si)合金をｐ型炭化珪素単結晶膜4のメサ部4′上に蒸着する。最後に裏面電極8として珪素基板1にオーム性電極材料であるニッケル(Ni)をメッキ法で形成する。電極5,6,7,8にリード線を接続することにより,第1図(C)に示すようなｐn接合型電界効果トランジスタが作製される。尚,ｐ型不純物としてはBやAlが用いられ,n型不純物としてはPやNが用いられる。これらは気相成長時にキャリアガスとして反応炉内へ混入され,炭化珪素単結晶中へドープされる。」(2頁左下欄15行-3頁左上欄2行) 2 引用文献2について (1)引用文献2 当審拒絶理由及び原査定に引用された引用文献2には,図面とともに次の事項が記載されている。 「【技術分野】 【0001】 本発明はシリコンまたはシリコン化合物から成る基板上に窒化物半導体領域を有する例えばHEMT,MESFET等の半導体装置に関する。」 「【0004】 ところで,シリコン基板の線膨張係数は,窒化ガリウム系化合物半導体の線膨張係数と大きく相違する。このため,シリコン基板の上に窒化ガリウム系化合物半導体を肉厚にエピタキシャル成長させるとウエハに反りが生じてしまう。このウエハの反りは,電極形成工程等に悪影響を及ぼすだけでなく,半導体素子を構成する窒化ガリウム系化合物半導体領域にクラック等を発生させ,半導体素子の電気的特性を劣化させる虞がある。このため,シリコン基板の上に形成される窒化ガリウム系化合物半導体領域の厚みは,特許文献1に記載された多層膜バッファ領域を形成した場合でも,3μm程度が限度であった。 MESFETやHEMTにおいて,ゲート・ドレイン間或いはドレイン・ソース間の横方向の耐圧は,ゲート電極とドレイン電極との横方向或いはドレイン電極とソース電極との間の横方向の距離を十分とることによって,窒化ガリウム系化合物半導体領域の表面における高耐圧化を達成できる。しかし,窒化ガリウム系化合物半導体領域の表面とシリコン基板裏面との間の耐圧は,窒化ガリウム系化合物半導体領域の厚みを大きくできないために制限を受ける。 【0005】 シリコン基板の抵抗値を高くして,シリコン基板に電圧を分担させて,高耐圧を図ることも考えられるが,シリコン基板の抵抗率は1000Ω・cm程度である。このため,シリコン基板自体で耐圧を確保することは困難である。また,放熱特性を向上するためには,シリコン基板は薄いことが望ましく,この点からもシリコン基板で耐圧を向上することは困難であった。基板にシリコンカーバイトなどのシリコン化合物を用いた場合も同様である。 【特許文献1】特開2003-59948号公報 【発明の開示】 【発明が解決しようとする課題】 【0006】 本発明が解決しようとする課題は,シリコン又はシリコン化合物の基板上に半導体素子形成用の窒化物半導体領域を有する半導体装置の高耐圧が困難なことである。」 「【発明の効果】 【0009】 本発明によれば,シリコン又はシリコン化合物から成る基板内又は基板とバッファ領域との間又はバッファ領域内にpn接合が形成される。従って,このｐn接合が逆バイアスされるように半導体装置を使用することによって,主半導体領域の表面と及び基板の裏面との間の耐圧を向上させることができる。」 「【実施例1】 【0011】 図1に本発明の実施例1に係る半導体装置としてのHEMT,即ち高電子移動度トランジスタが一部を省略して概略的に示されている。 【0012】 このHEMTは,シリコンから成るサブストレート即ちシリコン基板1と,バッファ領域2と,素子形成用の主半導体領域3と,第1の電極としてのソース電極4と,第2の電極としてのドレイン電極5と,制御電極としてのゲート電極6,と裏面電極7と,金属支持基板8と,導電性接合層9と,接続導体10とを有している。 【0013】 シリコン基板1は,導電型決定不純物としてB(ボロン)等の3族元素を含むｐ型半導体領域1ｐと導電型決定不純物としてP(リン)等の5族元素を含むn型半導体領域1nとから成り,その表面と裏面との間にｐn接合を含んでいる。このｐn接合は半導体素子の耐圧向上に寄与する。 【0014】 ｐ型半導体領域1ｐとn型半導体領域1nとから成るシリコン基板1は,ｐ型半導体基板上にn型半導体をエピタキシャル成長させること,又はｐ型半導体基板にn型不純物を拡散させること,又はn型半導体基板上にｐ型半導体をエピタキシャル成長させること,又はn型半導体基板にｐ型不純物を拡散させることによって形成される。ｐ型半導体領域1ｐのｐ型不純物濃度は例えば1×10^(13)cm^(-3)程度であり,n型半導体領域1nのn型不純物濃度は例えば1×10^(14)cm^(-3)程度である。このシリコン基板1のバッファ領域2側の主面は,ミラー指数で示す結晶の面方位において(111)ジャスト面であることが望ましい。シリコン基板1の厚みは,バッファ領域2及び主半導体領域3の支持体として機能することができる値に決定され,例えば約350μmである。 (中略) 【0021】 バッファ領域2の上に配置されているHEMT素子形成用の主半導体領域3は,電子走行層31と電子供給層32とを有している。この実施例では,電子走行層31が不純物非ドープのGaNから成る。また,電子供給層32はn型不純物としてSiがドープされているn型Al_(0.2)Ga_(0.8)Nから成る。従って,主半導体領域3の各層31,32は窒素とガリウムをベースとした窒化ガリウム系化合物半導体から成る。バッファ領域2の上に配置された電子走行層31はチャネル層とも呼ぶことができるものである。電子走行層31の上に配置された電子供給層32はドナー不純物(n型不純物)から発生した電子を電子走行層31に供給するものである。なお,電子走行層31と電子供給層32との間に周知のスペーサ層を設けることができる。このスペーサ層は電子供給層32のn型不純物としてのシリコンが電子走行層31に拡散することを抑制する機能を有する。この実施例での主半導体領域3の厚みは約1μmである。 【0022】 主半導体領域3の主面11上に配置されたソース電極4及びドレイン電極5は電子供給層32にそれぞれオーミック接触し,ゲート電極6は電子供給層32にシヨットキー接触している。なお,ソース電極4及びドレイン電極5と電子供給層32との間にn型不純物濃度が電子供給層32よりも高いコンタクト用半導体層を設けることができる。 周知のように電子走行層31と電子供給層32との接合界面に2次元電子ガス層が形成され,ここが電子の通路となる。HEMTのオン動作時には,ソース電極4,電子供給層32,2次元電子ガス層を含む電子走行層31,電子供給層32,及びドレイン電極5の経路で電子が流れる。この電子の流れ即ち電流の流れはゲート電極6に印加される制御電圧で調整される。 【0023】 シリコン基板1の他方の主面即ち裏面12に金属から成る裏面電極7が形成されている。裏面電極7はシリコン基板1にオーミック接触している。この裏面電極7は導電性接合層9によって金属支持板8に電気的及び機械的に結合されている。金属支持板8とソース電極4とが接続導体10によって電気的に接続されている。従って,裏面電極7は導電性接合層9及び金属支持板8及び接続導体10を介してソース電極4に電気的に接続され,裏面電極7の電位はソース電極4の電位に固定される。このため,裏面電極7,導電性接合層9,金属支持板8及び接続導体10を電位固定手段と呼ぶことができる。」 「【0039】 本発明は上述の実施例に限定されるものではなく,例えば次の変形が可能なものである。 (中略) (8) シリコン基板1を単結晶シリコン以外の多結晶シリコン又はSiC等のシリコン化合物とすることができる。 (後略)」 (2)引用発明 前記(1)より,引用文献2には,次の発明(以下,「引用発明」という。)が記載されていると認められる。 「半導体装置としてのHEMTであって,SiCであるシリコン化合物基板と,バッファ領域と,素子形成用の主半導体領域と,第1の電極としてのソース電極と,第2の電極としてのドレイン電極と,制御電極としてのゲート電極,と裏面電極とを有しており, シリコン化合物基板は,ｐ型半導体領域とn型半導体領域とから成り,その表面と裏面との間にｐn接合を含んでおり, 主半導体領域は,電子走行層と電子供給層とを有し,電子走行層が不純物非ドープのGaNから成るもので, 主半導体領域の主面上に配置されたソース電極及びドレイン電極は電子供給層にそれぞれオーミック接触し, シリコン化合物基板の裏面に裏面電極が形成されており,裏面電極はソース電極に電気的に接続され, ｐn接合が逆バイアスされるように半導体装置を使用することによって,耐圧を向上させることができること。」 3 引用文献3について 原査定に引用された引用文献3には,図面とともに次の事項が記載されている。 「【0028】 第1及び第2の伝導形の半導体層は,LEDの発光部から出射される光を充分に透過できる禁止帯幅(Eg)の高い半導体材料から構成する。例えば,立方晶3C型(Eg=2.4eV),または六方晶の4H型(Eg=3.3eV)或いは6H型(Eg=3.0eV)の炭化珪素(SiC)から構成できる。第1または第2の伝導形の炭化珪素層は,例えば,化学的気相堆積(CVD)法により形成できる。また,高真空中で,珪素単結晶の表面に向けてアセチレン(分子式:C_(2)H_(2))等の炭化水素系気体を照射する手段を利用しても形成できる。｛001｝-結晶面を表面とする珪素単結晶基板を用いれば,｛001｝-配向性の立方晶の3C型SiC層を形成できる。｛111｝-結晶面を表面とする珪素単結晶基板を用いれば,｛111｝-配向性の3C型SiC層を形成できる。」 4 引用文献4について 原査定に引用された引用文献4には,図面とともに次の事項が記載されている。 「【0006】 例えば,シリコンカーバイドはバンドギャップが4Hで3.26eV,6Hで3.02eVであるため,上式(1)からそれぞれ378nm,408nmと短波長の光を放出できることが有望視されていた。松下らは6Hのシリコンカーバイド基板上に液相成長によりシリコンカーバイドのｐn接合を形成し,470nm付近にピークを持つ発光が得られることを報告している(非特許文献1)。」 5 引用文献5について 当審拒絶理由及び原査定に引用された引用文献5には,図面とともに次の事項が記載されている。 「【0003】 しかしながら,この種の化合物半導体は,高価であり,その低コスト化が求められている。 化合物半導体において,低コスト化が可能なものとしては,例えば,Si単結晶基板上に,化合物半導体単結晶バッファー層と,化合物半導体単結晶膜を積層したものに,GaN等を用いて高電子移動度トランジスタ(HEMT;High Elecｔｒｏn Mｏbiliｔｙ Tｒanｓiｓｔｏｒ)デバイス構造を形成したものが知られている(例えば,特許文献1参照)。 【特許文献1】特開2003-59948号公報」 「【発明を実施するための最良の形態】 【0018】 以下,本発明についてより詳細に説明する。 本発明に係る化合物半導体デバイス用基板は,Si単結晶基板上に,少なくとも,厚さ100nm以上の3C-SiC層と,HEMT構造とが形成されているものである。 【0019】 具体的には,本発明に係る第1の態様の化合物半導体デバイス用基板は,結晶面方位｛111｝,キャリア濃度10^(16)?10^(21)/cm^(3),伝導型n型のSi単結晶基板上に,厚さ0.05?2μm,キャリア濃度10^(16)?10^(21)/cm^(3),伝導型n型の3C-SiC単結晶バッファー層と,厚さ0.01?0.5μmの六方晶Ga_(x)Al_(1-x)N単結晶バッファー層(0≦ｘ＜1)と,厚さ0.5?5μm,キャリア濃度10^(11)?10^(16)/cm^(3),伝導型n型の六方晶Ga_(y)Al_(1-y)N単結晶層(0.2≦ｙ≦1)と,厚さ0.01?0.1μm,キャリア濃度10^(11)?10^(16)/cm^(3),伝導型n型の六方晶Ga_(z)Al_(1-z)N単結晶キャリア供給層(0≦ｚ≦0.8,かつ,0.2≦ｙ-ｚ≦1)とが順次積層されているものである。 【0020】 このように構成された化合物半導体用基板においては,GaNのバンドキャップは3.4eVであるのに対して,3C-SiCのバンドギャップは2.2eVであり,3C-SiC単結晶バッファー層は,デバイス活性層のGaNよりもバンドギャップが小さいため,デバイスの動作時に,GaNで発生したホールは,3C-SiCを通過するため,ホールは蓄積されない。 また,六方晶Ga_(x)Al_(1-x)N単結晶バッファー層は,厚さ0.01?0.5μmと薄いため,前記ホールは,六方晶Ga_(x)Al_(1-x)N単結晶バッファー層も通過することができるため,ホールは蓄積されず,デバイスの破壊電圧は,従来よりも2倍程度に向上する。」 「【0025】 前記Si単結晶基板の厚さは,100?1000μmであることが好ましく,200?800μmであることがより好ましい。 Si単結晶基板の厚さが100μm未満の場合,機械的強度不足となる。一方,前記厚さが1000μmを超えると,原料コストが高くなり,また,それに見合う効果が得られるとは言えない。」 6 引用文献6の記載 原査定に引用された引用文献6の表3(28頁)には,「基板材料」としての「6H-SiC」,「4H-SiC」,「3C-SiC」の「熱伝導率(W/mK)」が,いずれも「4.9×10^(-2)」であることが記載されていると認められる。 第6 対比及び判断 1 本願発明1について (1)本願発明1と引用発明との対比 ア 引用発明の「シリコン化合物基板」は本願発明1の「一方の主面と,前記一方の主面と反対側にある他方の主面とを有するSi基板またはSOI(Silicｏn On Inｓｕlaｔｏｒ)基板」と,「一方の主面と,前記一方の主面と反対側にある他方の主面とを有する」「基板」である点で共通する。 イ 引用発明の「シリコン化合物基板」は,本願発明1の「ワイドギャップ半導体であるSi化合物よりなるSi化合物半導体層」に相当する。 ウ 引用発明の「シリコン化合物基板は,ｐ型半導体領域とn型半導体領域とから成り,その表面と裏面との間にｐn接合を含んでおり」は,本願発明1の「前記Si化合物半導体層は,ｐn接合を構成するｐ型半導体層とn型半導体層とを含み」に相当する。 エ 引用発明の「第1の電極としてのソース電極と,第2の電極としてのドレイン電極」は,本願発明1の「第1および第2の電極」に相当する。 オ 引用発明では「シリコン化合物基板の裏面に裏面電極が形成されており,裏面電極はソース電極に電気的に接続され」ているから,「基板の前記他方の主面に形成され,前記第1および第2の電極のうち一方の電極と電気的に接続された裏面電極とをさらに備え」るといえる。 カ 引用発明では「ｐn接合が逆バイアスされるように半導体装置を使用することによって,耐圧を向上させることができる」から,「前記ｐn接合は,前記裏面電極と,前記第1および第2の電極のうち他方の電極との間に電圧が印加されている場合に逆バイアス状態とな」るといえる。 キ 引用発明では「主半導体領域は,電子走行層と電子供給層とを有し,電子走行層が不純物非ドープのGaNから成るもの」であるから,「前記Si化合物半導体層上に形成され,GaNを含む窒化物半導体層をさらに備え」るといえる。 ク 引用発明の「主半導体領域の主面上に配置されたソース電極及びドレイン電極は電子供給層にそれぞれオーミック接触し」は,本願発明1の「前記第1および第2の電極は,前記窒化物半導体層にオーミック接触する」に相当する。 ケ すると,本願発明1と引用発明とは,下記コの点で一致し,下記サの点で相違する。 コ 一致点 「一方の主面と,前記一方の主面と反対側にある他方の主面とを有する基板と, ワイドギャップ半導体であるSi化合物よりなるSi化合物半導体層とを備え, 前記Si化合物半導体層は,ｐn接合を構成するｐ型半導体層とn型半導体層とを含み, 第1および第2の電極と, 基板の前記他方の主面に形成され,前記第1および第2の電極のうち一方の電極と電気的に接続された裏面電極とをさらに備え, 前記ｐn接合は,前記裏面電極と,前記第1および第2の電極のうち他方の電極との間に電圧が印加されている場合に逆バイアス状態となり, 前記Si化合物半導体層上に形成され,GaNを含む窒化物半導体層をさらに備え, 前記第1および第2の電極は,前記窒化物半導体層にオーミック接触する,半導体装置。」 サ 相違点 本願発明1では,「基板」が「Si基板またはSOI(Silicｏn On Inｓｕlaｔｏｒ)基板」であり,さらに「Si化合物半導体層」が「前記Si基板またはSOI基板の前記一方の主面に形成され」,「第1および第2の電極」が「前記Si化合物半導体層における前記Si基板またはSOI基板の側とは反対側に形成され」るのに対し,引用発明では,「基板」が「SiCであるシリコン化合物基板」であり,「前記Si基板またはSOI基板」とその「一方の主面に形成され」た「Si化合物半導体層」ではない点。 (2)判断 前記相違点について検討すると,「基板」を「Si基板またはSOI基板とその一方の主面に形成されたSi化合物半導体層」で構成することは,何れの文献にも記載も示唆もされていない。 引用発明の「基板」とは「バッファ領域2及び主半導体領域3の支持体として機能する」(前記第5の2(1)【0014】)ものであるから,「バッファ領域」や「主半導体領域」とは別にそれらの下層にあってそれらを支持するものである。 引用文献1には「ｐ型珪素単結晶基板1の上に,炭化珪素単結晶膜を順次積層して成長させる」ことが記載されているが,この「炭化珪素単結晶膜」は「ｐn接合型電界効果トランジスタ」の主半導体領域に相当するものであって,これを支持するものは「ｐ型珪素単結晶基板」のみであるから,たとえ,引用発明に引用文献1に記載された技術を採用しても,引用発明の「シリコン化合物基板」が引用文献1に記載された「ｐ型珪素単結晶基板」に置き換わるだけで,「Si基板またはSOI基板とその一方の主面に形成されたSi化合物半導体層」は得られない。 引用文献5には「Si単結晶基板上に3C-SiC単結晶バッファー層とが順次積層されているもの」が記載されているが,この「3C-SiC単結晶バッファー層」を支持するものは「Si単結晶基板」のみである(前記第5の5【0025】)から,たとえ,引用発明に引用文献5に記載された技術を採用しても,引用発明の「シリコン化合物基板」が引用文献5に記載された「Si単結晶基板」に置き換わるだけで,「Si基板またはSOI基板とその一方の主面に形成されたSi化合物半導体層」は得られない。 したがって,前記相違点に係る構成を得ることは,当業者が容易になしうることではない。 (3)まとめ よって,本願発明1は,引用文献2,1,3-6に記載された発明に基いて,当業者が容易に発明をすることができたとはいえない。 2 本願発明2-6について 本願発明2-6は,本願発明1を引用するものであり,本願発明1の発明特定事項をすべて備え,さらに他の発明特定事項を付加したものに相当するから,前記1と同様の理由により,引用文献2,1,3-6に記載された発明に基いて,当業者が容易に発明をすることができたとはいえない。 第7 原査定についての判断 前記第6のとおり,本願発明1-6は,引用文献2,1,3-6に記載された発明に基いて,当業者が容易に発明をすることができたものではない。 なお,原査定は,その理由の記載からみて,引用文献2に記載された発明を主引用発明としていると認められる。 したがって,原査定を維持することはできない。 第8 むすび 以上のとおり,原査定の理由によっては,本願を拒絶することはできない。 また,他に本願を拒絶すべき理由を発見しない。 よって,結論のとおり審決する。 |
| 審決日 | 2019-06-18 |
| 出願番号 | 特願2014-153236(P2014-153236) |
| 審決分類 |
P
1
8・
121-
WY
(H01L)
|
| 最終処分 | 成立 |
| 前審関与審査官 | 恩田 和彦 |
| 特許庁審判長 |
恩田 春香 |
| 特許庁審判官 |
鈴木 和樹 深沢 正志 |
| 発明の名称 | 半導体装置 |
| 代理人 | 椿 豊 |